JP2013222966A - 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法 - Google Patents

密封膜を含むパッケージオンパッケージ電子装置及びその製造方法 Download PDF

Info

Publication number
JP2013222966A
JP2013222966A JP2013081768A JP2013081768A JP2013222966A JP 2013222966 A JP2013222966 A JP 2013222966A JP 2013081768 A JP2013081768 A JP 2013081768A JP 2013081768 A JP2013081768 A JP 2013081768A JP 2013222966 A JP2013222966 A JP 2013222966A
Authority
JP
Japan
Prior art keywords
package
electronic device
integrated circuit
semiconductor integrated
sealing film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013081768A
Other languages
English (en)
Other versions
JP6173753B2 (ja
JP2013222966A5 (ja
Inventor
Choong-Bin Lim
忠彬 任
Hae-Jung Yu
慧▲ジュン▼ 柳
Tae-Seong Park
泰成 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013222966A publication Critical patent/JP2013222966A/ja
Publication of JP2013222966A5 publication Critical patent/JP2013222966A5/ja
Application granted granted Critical
Publication of JP6173753B2 publication Critical patent/JP6173753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】歪みの程度が緩和されるパッケージオンパッケージ装置及びその製造方法が提供される。
【解決手段】本発明によるパッケージオンパッケージ装置では上部半導体パッケージと下部半導体パッケージとの間に密封膜が存在して上部半導体パッケージと下部半導体パッケージとの間の接触面積が増加して歪みの程度を緩和させ得る。この方法では下部ソルダバンプ及び上部ソルダバンプの中で少なくとも１つをフラックス機能がある密封膜樹脂溶液で塗布し、加熱することによって、簡単であり、速く連結ソルダバンプと密封膜を形成できる。
【選択図】図１Ａ

Description

本発明はパッケージオンパッケージ電子装置及びその製造方法に関する。
電子産業の発達によって電子部品の高機能化、高速化及び小型化の要求が増大している。このような趨勢に対応して現在半導体実装技術は１つのパッケージ基板に様々な半導体チップを積層して実装するか、或いはパッケージ上にパッケージを積層する方法が浮かび上がっている。その中で特にパッケージ上にパッケージを積層するパッケージオンパッケージ（ＰｏＰ：Ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）装置は、各々の積層されるパッケージ内に半導体チップとパッケージ基板とを包含するので、全体パッケージの厚さが厚くなる問題点を有する。このようなＰｏＰ装置で厚さが厚くなることを防止するために、各々のパッケージを形成する時に、薄い半導体チップを利用できるが、この場合、半導体チップ及び各々のパッケージの歪み（ｗａｒｐａｇｅ）問題が浮かび上がってくる。
韓国公開特許第１０−２０１０−０１２９５７７号公報
本発明が解決しようとする課題は、歪みの程度が緩和されるパッケージオンパッケージ装置を提供することにある。
本発明が解決しようとする他の課題は、歪みの程度を緩和させる構造のパッケージオンパッケージ装置を速くて簡単に製造できるパッケージオンパッケージ装置の製造方法を提供することにある。
前記課題を達成するための本発明によるパッケージオンパッケージ装置は、下部パッケージ基板、及び前記下部パッケージ基板上に実装された下部半導体チップを含む下部半導体パッケージと、前記下部パッケージ上に配置される上部パッケージ基板、及び前記上部パッケージ基板上に実装された上部半導体チップを含む上部半導体パッケージと、前記下部パッケージ基板と前記上部パッケージ基板を連結させる連結ソルダバンプと、及び前記下部半導体パッケージ及び前記上部半導体パッケージと接し、前記連結ソルダバンプの側面を覆う密封膜と、を含む。
一例において、前記密封膜はエポキシ樹脂を含み、フラックス機能を有することができる。
前記下部半導体パッケージは前記下部パッケージ基板の上部面と前記下部半導体チップの側面を覆い、前記連結ソルダバンプが配置される連結ホール（ｈｏｌｅ）を含む下部モールド膜をさらに包含でき、前記連結ホールの側壁は前記連結ソルダバンプの側壁と離隔され得り、前記密封膜は前記連結ホールを満たすことができる。
前記連結ホールの側壁の表面粗さは前記下部パッケージ基板と離隔された前記下部モールド膜の上部面の表面粗さより大きくなり得る。
前記下部モールド膜の上部面と前記密封膜との間に剥離領域が存在することができる。
前記密封膜は延長されて前記下部半導体パッケージと前記上部半導体パッケージとの間を満たすことができる。
前記密封膜は前記連結ソルダバンプの側壁と接する第１密封膜と、前記下部半導体チップと前記上部パッケージ基板との間の空間を満たす第２密封膜を包含することができる。この時、前記第２密封膜はフラックス機能を有しないことがあり得る。
前記下部半導体チップは前記下部パッケージ基板上にフリップチップボンディング方式で実装され得る。
前記上部半導体パッケージは前記下部半導体パッケージと異なり得る。
前記他の課題を達成するための本発明によるパッケージオンパッケージ装置の製造方法は、下部パッケージ基板、前記下部パッケージ基板上に配置された下部半導体チップ、及び前記下部パッケージ基板上に配置され前記下部半導体チップと離隔された下部ソルダバンプを含む下部半導体パッケージを製造する段階と、上部パッケージ基板、前記上部パッケージ基板上に配置された上部半導体チップ、及び前記上部パッケージ基板の下部に配置される上部ソルダバンプを含む上部半導体パッケージを製造する段階と、前記下部ソルダバンプ及び前記上部ソルダバンプの中の少なくとも１つを密封膜樹脂溶液で塗布する段階と、及び前記下部ソルダバンプと前記上部ソルダバンプを融着させて連結ソルダバンプを形成し、前記連結ソルダバンプの側壁を覆い、前記上部半導体パッケージ及び前記下部半導体パッケージと接する密封膜を形成する段階と、を含む。
前記下部半導体パッケージは前記下部パッケージ基板の上部面と前記下部半導体チップの側面を覆い、前記下部ソルダバンプを露出させる連結ホール（ｈｏｌｅ）を含む下部モールド膜をさらに包含できる。この時、前記連結ソルダバンプと前記密封膜を形成する段階は、前記連結ホール内に前記密封膜樹脂溶液を入れる段階と、前記上部ソルダバンプが前記連結ホール内に配置されるように前記上部半導体パッケージを前記下部半導体パッケージ上に位置させる段階と、前記上部ソルダバンプと前記下部ソルダバンプを加熱させる段階を包含することができる。
前記密封膜樹脂溶液で塗布する段階は、前記上部ソルダバンプを前記密封膜樹脂溶液内に浸す段階及び／又は前記下部ソルダバンプ上に前記密封膜樹脂溶液を供給する段階を包含することができる。
前記密封膜樹脂溶液はエポキシ樹脂を含み、フラックス機能を有することができる。
本発明の他の実施形態によるパッケージオンパッケージ電子装置は、第１及び第２パッケージ基板と、前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させるソルダ連結と、前記第１及び第２パッケージ基板の間の第１及び第２密封膜を包含することができる。
本発明の他の実施形態によるパッケージオンパッケージ電子装置は、第１パッケージ基板と、前記第１パッケージ基板と電気的及び機械的に連結された半導体集積回路装置と、前記第１パッケージ基板上に配置され、前記第１パッケージ基板との間に前記半導体集積回路装置を置く第２パッケージ基板と、前記第１及び第２パッケージ基板を電気的及び機械的に連結させ、前記半導体集積回路装置と離隔されたソルダ連結と、前記第１及び第２パッケージ基板の間で前記ソルダ連結上の密封膜と、を包含することができる。
本発明のその他の実施形態によるパッケージオンパッケージ装置の製造方法は、第１半導体集積回路装置に電気的及び機械的に連結された第１パッケージ基板を提供する段階と、第２半導体集積回路装置に電気的及び機械的に連結された第２パッケージ基板を提供する段階と、前記第１半導体集積回路装置を前記第１及び第２パッケージ基板の間に位置するようにする状態で前記第１及び第２パッケージ基板の間にソルダ連結を提供し、前記第１半導体集積回路装置を前記ソルダ連結と離隔されるようにする段階と、前記ソルダ連結上に密封膜を提供する段階と、を包含することができる。
本発明のその他の実施形態によるパッケージオンパッケージ装置の製造方法は、内部を貫通するビアを含む密封膜を第１パッケージ基板上に提供する段階と、前記第１パッケージ基板と第２パッケージ基板との間にソルダ連結を提供し、前記ソルダ連結は前記ビアの中へ延長されて前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させる段階と、前記モールド膜と前記第２パッケージ基板との間、及び／又は前記モールド膜と前記複数のソルダ連結との間で前記ビアの内に密封膜を提供する段階と、を含む。
本発明の一実施形態によるパッケージオンパッケージ装置は、上部半導体パッケージと下部半導体パッケージとの間に密封膜が存在して上部半導体パッケージと下部半導体パッケージとの間の接触面積が増加し（又は未接触領域が減るので）、歪みの程度を緩和させ得る。また密封膜によって連結ソルダバンプ、上部半導体パッケージと下部半導体パッケージとを湿気や外部汚染、腐蝕等から保護することができる。
密封膜は連結ソルダバンプの側壁を囲み、上部半導体パッケージと下部半導体パッケージとを同時に接するので、連結ソルダバンプにひびが入るか、或いは折れるクラック（ｃｒａｃｋ）を防止し、保護する役割を果たす。即ち、密封膜によって上部半導体パッケージと下部半導体パッケージとの間の連結クラック（ｊｏｉｎｔ ｃｒａｃｋ）問題を解決することができる。
下部半導体チップが下部パッケージ基板上にフリップチップボンディング方式で実装されるので、電気的パス（ｐａｔｈ）長さが短くなって信号伝達速度を速くに向上させることができる。
本発明の他の例にしたがうパッケージオンパッケージ装置の製造方法は、下部ソルダバンプ及び上部ソルダバンプの中の少なくとも１つをフラックス機能がある密封膜樹脂溶液で塗布し、加熱することによって、簡単であり、速くに連結ソルダバンプと密封膜とを形成できる。
本発明の一実施形態によるパッケージオンパッケージ装置の平面図である。 図１ＡをＩ−Ｉ’線に沿って切断した本発明の一実施形態によるパッケージオンパッケージ装置の断面図である。 図１Ｂの‘Ａ’部分を拡大した断面図である。 図１Ｂの‘Ａ’部分を拡大した断面図である。 本発明の一例にしたがって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。 本発明の一例にしたがって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。 本発明の他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。 本発明の他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。 本発明のその他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。 本発明の他の例によるパッケージオンパッケージ装置の断面図である。 本発明の他の例によるパッケージオンパッケージ装置の断面図である。 本発明の他の例によるパッケージオンパッケージ装置の断面図である。 本発明の一例にしたがって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。 本発明の他の例によって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。 本発明のその他の例によるパッケージオンパッケージ装置の断面図である。 本発明のその他の例によるパッケージオンパッケージ装置の断面図である。 本発明のその他の例によるパッケージオンパッケージ装置の断面図である。 本発明のその他の例によるパッケージオンパッケージ装置の断面図である。 本発明のその他の例にしたがうパッケージオンパッケージ装置の平面図である。 図１４ＡをＩ−Ｉ’線に沿って切断した本発明のその他の例にしたがうパッケージオンパッケージ装置の断面図である。 本発明の実施形態による半導体パッケージを具備する電子装置を示した斜視図である。 本発明の一実施形態による半導体パッケージを適用した電子装置のシステムブロック図である。 本発明の技術が適用された半導体パッケージを含む電子装置の例を示すブロック図である。
本発明の長所及び特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば、明確になる。しかしながら、本発明は以下で開示される実施形態に限定されることではなく、互いに異なる多様な形態に具現され得り、単なる本実施形態は本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されることであり、本発明は特許請求の範囲によって定義されるだけである。明細書全体に掛けて同一参照符号は同一構成要素を称する。
素子（ｅｌｅｍｅｎｔｓ）又は層が他の素子又は層の“うえ（ｏｎ）”又は“上（ｏｎ）”と称されることは、他の素子又は層の直ちに上のみでなく、中間に他の層又は他の素子を介在する場合を全て含む。反面、素子が“直接上（ｄｉｒｅｃｔｌｙ ｏｎ）”又は“直ちに上”であると称されることは、中間に他の素子又は層を介在しないことを示す。“及び／又は”は言及された対象物の各々及び１つ以上の全て組み合わせを含む。
空間的に相対的な用語である“した（ｂｅｌｏｗ）”、“下（ｂｅｎｅａｔｈ）”、“下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”等は図面に示されているように、１つの素子又は構成要素と異なる素子又は構成要素との相関関係を容易に記述するために使用され得る。空間的に相対的な用語は、図面に示されている方向に加えて使用する時又は動作する時に、素子の互いに異なる方向を含む用語として理解しなければならない。明細書全体に掛けて同一参照符号は同一構成要素を称する。
たとえ第１、第２等が多様な素子、構成要素及び／又はセクションを叙述するために使用されるが、これらの素子、構成要素及び／又はセクションはこれらの用語によって制限されないことは勿論である。これらの用語は単なる１つの素子、構成要素又はセクションを、他の素子、構成要素又はセクションと区別するために使用する。したがって、以下で言及される第１素子、第１構成要素又は第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、又は第２セクションであり得ることは勿論である。
本明細書で記述する実施形態は、本発明の理想的な概略図である平面図及び断面図を参照して説明される。したがって、製造技術及び／又は許容誤差等によって、例示図の形態が変形され得る。したがって、本発明の実施形態は、図示された特定形態に制限されることではなく、製造工程によって生成される形態の変化も含む。したがって、図面で例示された領域は概略的な属性を有し、図面で例示された領域の模様は素子の領域の特定形態を例示するためのことであり、発明の範疇を制限するためのことではない。
以下、本発明をより具体的に説明するために、本発明による実施形態を添付図面を参照しながら、より詳細に説明する。
図１Ａは本発明の一実施形態によるパッケージオンパッケージ装置の平面図である。図１Ｂは図１ＡをＩ−Ｉ’線に沿って切断した本発明の一実施形態によるパッケージオンパッケージ装置の断面図である。図１Ｃと図１Ｄは図１Ｂの‘Ａ’部分を拡大した断面図である。
図１Ａ及び図１Ｂを参照すれば、本例にしたがうパッケージオンパッケージ装置１００は、下部半導体パッケージ５０と上部半導体パッケージ６０とを含む。
下部半導体パッケージ５０は下部パッケージ基板１、下部パッケージ基板１上に実装された下部半導体チップ２０、及びこれらを覆う下部モールド膜２２を含む。下部パッケージ基板１の上下には各々第１下部パッド３と第２下部パッド７とが配置される。第１及び第２下部パッド３、７は絶縁膜で被覆され得る。下部半導体チップ２０は第１下部パッド３に第１下部ソルダバンプ１１を利用して電気的に連結され、フリップチップボンディング方式で実装され得る。第２下部パッド７には第２下部ソルダバンプ２６が配置される。下部モールド膜２２は下部半導体チップ２０の側壁を覆い、下部半導体チップ２０の上部面は露出させ得る。即ち、下部半導体チップ２０の上部面は下部モールド膜２２によって覆わないことがあり得る。下部モールド膜２２は下部半導体チップ２０と離隔される連結ホール２４を含む。
上部半導体パッケージ６０は上部パッケージ基板３２、上部パッケージ基板３２上に実装された上部半導体チップ３８、４０、及びこれらを覆う上部モールド膜４２を含む。上部半導体チップ３８、４０は上部パッケージ基板３２上にワイヤボンディング方式で実装され得る。上部パッケージ基板３２の上下には各々第１上部パッド３４と第２上部パッド３６が配置される。上部及び下部モールド膜４２、２２は樹脂膜と、樹脂膜に分散された複数個のフィラー粒子（ｆｉｌｌｅｒ ｐａｒｔｉｃｌｅ）とを包含することができる。樹脂膜は少なくとも１つの高分子物質を包含することができる。フィラー粒子はシリカやアルミナのような物質を包含することができる。
上部半導体パッケージ６０は下部半導体パッケージ５０上に積層され、これらを連結する連結ソルダバンプ３３によって互いに電気的に連結される。連結ソルダバンプ３３は第２上部パッド３６及び第１下部パッド３と接する。図１Ｃ及び図１Ｄを参照すれば、連結ソルダバンプ３３は連結ホール２４内に配置される。連結ソルダバンプ３３の側壁と連結ホール２４の内側壁とは互いに離隔され得る。連結ソルダバンプ３３の側壁と連結ホール２４の内側壁との間の空間は密封膜８５で満たされ得る。密封膜８５は延長されて上部半導体パッケージ６０の下部面と下部半導体パッケージ５０の上部面と同時に接する。連結ホール２４の側壁の表面粗さは下部モールド膜２２の上部面２３の表面粗さより大きくなり得る。連結ホール２４の側壁の表面粗さが大きくなって表面積が増加されるので、連結ホール２４の側壁と密封膜８５との接着力は増加され得る。図１Ｃのように密封膜８５は下部モールド膜２２の上部面２３と接することができる。又は図１Ｄのように密封膜８５と下部モールド膜２２の上部面２３との間に剥離領域ＤＸが存在することができる。
密封膜８５はエポキシ樹脂を含む。エポキシ樹脂は例えばビスフェノールＦ形エポキシ樹脂であり得る。さらに、密封膜８５はフラックス機能を有することができる。密封膜８５がフラックス機能を有するために、エポキシ樹脂がフラックス機能を有することができる。又は密封膜８５が含む他の成分がフラックス機能を有することができる。例えば、密封膜８５はエポキシ樹脂を硬化させるための硬化剤をさらに包含でき、この硬化剤がフラックス機能を有することができる。例えばフラックス機能を有する硬化剤としてフェノール樹脂、フェノール系カーボン酸、酸無水物、カーボン酸、芳香族ヒドラジド等の物質が使用され得る。又は密封膜８５はフラックス機能を有する別のフラックス成分をさらに包含できる。フラックス成分でカーボン酸、硫黄含有フェノール化合物、ロジン、ロジンの誘導体、及び合成樹脂等の物質が使用され得る。密封膜８５はシリカのような無機質充填剤をさらに包含できる。
密封膜８５は連結ソルダバンプ３３の側壁を囲み、上部半導体パッケージ６０と下部半導体パッケージ５０と同時に接するので、連結ソルダバンプ３３にひびが入るか、或いは折れるクラック（ｃｒａｃｋ）を防止し、保護する役割を果たす。即ち、密封膜８５によって上部半導体パッケージ６０と下部半導体パッケージ５０との間の連結クラック（ｊｏｉｎｔ ｃｒａｃｋ）問題を解決することができる。
また、密封膜８５によって上部半導体パッケージ６０と下部半導体パッケージ５０との間の接触面積が増加し（又は未接触領域が減るので）、パッケージオンパッケージ装置１００全体の歪みの程度を緩和させ得る。また密封膜８５によって連結ソルダバンプ３３と、上部半導体パッケージ６０と、下部半導体パッケージ５０とを湿気や外部汚染、腐蝕等から保護することができる。
図２及び図３は本発明の一例にしたがって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
図２を参照すれば、密封膜樹脂溶液８５ａが入れられた容器９０を準備する。密封膜樹脂溶液８５ａはエポキシ樹脂を包含でき、フラックス機能を有することができる。エポキシ樹脂は例えばビスフェノールＦ形エポキシ樹脂であり得る。密封膜樹脂溶液８５ａがフラックス機能を有するために、エポキシ樹脂がフラックス機能を有することができる。又は密封膜樹脂溶液８５ａが含む他の成分がフラックス機能を有することができる。例えば、密封膜樹脂溶液８５ａはエポキシ樹脂を硬化させるための硬化剤をさらに包含でき、この硬化剤がフラックス機能を有することができる。例えばフラックス機能を有する硬化剤としてフェノール樹脂、フェノール系カーボン酸、酸無水物、カーボン酸、芳香族ヒドラジド等の物質が使用され得る。又は密封膜樹脂溶液８５ａはフラックス機能を有する別のフラックス成分をさらに包含できる。フラックス成分でカーボン酸、硫黄含有フェノール化合物、ロジン、ロジンの誘導体及び合成樹脂等の物質が使用され得る。密封膜樹脂溶液８５ａはシリカのような無機質充填剤をさらに包含できる。密封膜樹脂溶液８５ａはエポキシ樹脂、硬化剤及び／又はフラックス成分を溶解／分散させるための溶媒をさらに包含できる。
容器９０上に上部半導体パッケージ６０を位置させる。上部半導体パッケージ６０は上部パッケージ基板３２、上部パッケージ基板３２上に実装された上部半導体チップ３８、４０、これらを覆う上部モールド膜４２、第１上部パッド３４及び第２上部パッド３６を含む。第２上部パッド３６には上部ソルダバンプ３０が付着される。上部半導体パッケージ６０を下降させて密封膜樹脂溶液８５ａを上部ソルダバンプ３０の表面のみに漬ける。
図３を参照すれば、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させる。下部半導体パッケージ５０は下部パッケージ基板１、下部パッケージ基板１上に実装された下部半導体チップ２０、及びこれらを覆う下部モールド膜２２、第１下部パッド３、第２下部パッド７、第１下部ソルダバンプ１１、及び第２ソルダバンプ２６を含む。また下部半導体パッケージ５０は第１下部ソルダバンプ１１と、離隔された第１下部パッド３上に配置される第３下部ソルダバンプ１３とをさらに含む。第３下部ソルダバンプ１３は連結ホール２４によって露出される。連結ホール２４は下部モールド膜２２をレーザーで穴を開けることによって形成され得る。したがって、連結ホール２４の側壁の表面粗さは図１Ｃ及び図１Ｄのように下部モールド膜２２の上部面２３の表面粗さより大きくなり得る。上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させる時、密封膜樹脂溶液８５ａが漬けられた上部ソルダバンプ３０が連結ホール２４内に入って第３下部ソルダバンプ１３と合うようにする。連結ホール２４は密封膜樹脂溶液８５ａが外部へ流れ行かないように収めるコンテナ役割を果たし、また上部半導体パッケージ６０の位置を固定させる役割を果たし得る。
そして、再び図１Ａ乃至図１Ｃを参照して、上部ソルダバンプ３０と第３下部ソルダバンプ１３との融点以上に上部ソルダバンプ３０と第３下部ソルダバンプ１３とを加熱させる。この時、連結ホール２４内の密封膜樹脂溶液８５ａに含まれたフラックス成分又は密封膜樹脂溶液８５ａのフラックス機能によって上部ソルダバンプ３０と第３下部ソルダバンプ１３との表面の酸化膜を除去し、ソルダリングに対する表面張力を減少させる。したがって、上部ソルダバンプ３０と第３下部ソルダバンプ１３とが図１Ｂのように融着されて連結ソルダバンプ３３を形成できる。この過程で密封膜樹脂溶液８５ａに含まれたエポキシ樹脂は硬化され得り、溶媒は除去され得る。したがって、密封膜樹脂溶液８５ａは密封膜８５になり得る。
図４及び図５は本発明の他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
図４を参照すれば、下部半導体パッケージ５０上に密封膜樹脂溶液８５ａを塗布する。この時、密封膜樹脂溶液８５ａは連結ホール２４内に配置されるように選択的に塗布され得る。連結ホール２４は密封膜樹脂溶液８５ａが外部へ流れ行かないように収めるコンテナ役割を果たし得る。
図５を参照すれば、上部半導体パッケージ６０を下部半導体パッケージ５０上に高く位置させて、上部ソルダバンプ３０が密封膜樹脂溶液８５ａが収まれている連結ホール２４内に入って第３下部ソルダバンプ１３と合うようにする。
そして、上述したように加熱工程を進行して連結ソルダバンプ３３と密封膜８５を形成する。
図３又は図５を参照して説明したパッケージオンパッケージ装置の製造方法は、第３下部ソルダバンプ１３及び上部ソルダバンプ３０の中で少なくとも１つをフラックス機能がある密封膜樹脂溶液８５ａで塗布し、加熱することによって、簡単であり、速く連結ソルダバンプ３３と密封膜８５を形成できる。
又は、図１Ｂのパッケージオンパッケージ装置を製造する過程はこれとは異なることもあり得る。図６は本発明のその他の例によって図１Ｂのパッケージオンパッケージ装置を製造する過程を示す断面図である。
図６を参照すれば、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させ、エポキシ樹脂無しでフラックス機能のみを有する溶液で塗布させ、加熱して連結ソルダバンプ３３を先ず形成する。その後にエポキシ樹脂を含む密封膜樹脂溶液を上部半導体パッケージ６０と下部半導体パッケージ５０との間に注入した後、硬化させることによって図１Ａの密封膜８５を形成することもあり得る。
図７Ａ、図７Ｂ及び図７Ｃは本発明の他の例によるパッケージオンパッケージ装置の断面図である。
図７Ａを参照すれば、本例にしたがうパッケージオンパッケージ装置１０１ａは図１Ａの密封膜８５が延長されて上部半導体パッケージ６０と下部半導体パッケージ５０との間の空間を全て満たすことができる。密封膜８５は延長されて上部半導体パッケージ６０と下部半導体パッケージ５０との間の空間の外へ突出されて、下部モールド膜２２の側壁と上部パッケージ基板３２の側壁とを覆うことができる。それ以外の構成は図１Ｂと同様である。この時、密封膜８５が下部半導体チップ２０の上部面と接することができる。この時のパッケージオンパッケージ装置１０１ａの歪みの程度はより緩和され得る。
図７Ｂを参照すれば、本例にしたがうパッケージオンパッケージ装置１０１ｂで下部モールド膜２２が下部半導体チップ２０の上部面を覆うことができる。それ以外の構成は図７Ａと同様である。この時、密封膜８５が下部モールド膜２２の上部面と接することができる。
図７Ｃを参照すれば、本例にしたがうパッケージオンパッケージ装置１０１ｃは図７Ａと類似であるが、密封膜８５が上部半導体パッケージ６０と下部半導体パッケージ５０との間の空間の外へ突出されない。それ以外の構成は図７Ａと同様である。
図８は本発明の一例にしたがって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。
図８を参照すれば、図２のように、上部半導体パッケージ６０の下部を密封膜樹脂溶液８５ａに漬けるが、この時、密封膜樹脂溶液８５ａが上部半導体パッケージ６０の下部面を全て塗布するようにする。そして、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させ、加熱して図７Ａのパッケージオンパッケージ装置１０１ａを形成できる。
図９は本発明の他の例によって図７Ａのパッケージオンパッケージ装置を製造する過程を示す断面図である。
図９を参照すれば、下部半導体パッケージ５０の前面上に密封膜樹脂溶液８５ａを塗布する。そして、上部半導体パッケージ６０を下部半導体パッケージ５０上に位置させ、加熱して図７Ａのパッケージオンパッケージ装置１０１ａを形成できる。
図１０乃至図１３は本発明のその他の例によるパッケージオンパッケージ装置の断面図である。
図１０を参照すれば、本例にしたがうパッケージオンパッケージ装置１０２で下部半導体パッケージ５０は下部モールド膜２２を包含しないことがあり得る。連結ソルダバンプ３３の側面は密封膜８５で被覆され得る。また密封膜８５は延長されて下部半導体パッケージ５０と上部半導体パッケージ６０と同時に接することができる。この時、下部半導体チップ２０と下部パッケージ基板１との間はアンダーフィル樹脂膜８７で満たされ得る。アンダーフィル樹脂膜８７は密封膜８５と同一／類似であり得る。それ以外の構成は図１Ａと同一／類似であり得る。図１０のパッケージオンパッケージ装置１０２の製造過程は図３と類似であり得る。
図１１を参照すれば、本例にしたがうパッケージオンパッケージ装置１０３で密封膜８５は隣接する２つの連結ソルダバンプ３３の側面を覆い、これらの間の空間を満たすことができる。また密封膜８５は下部半導体チップ２０と上部パッケージ基板３２との間にも介在され得る。それ以外の構成は図１０と同一／類似であり得る。図１１のパッケージオンパッケージ装置１０３の製造過程は図５と類似であり得る。
図１２を参照すれば、本例にしたがうパッケージオンパッケージ装置１０４で下部半導体パッケージ５０と上部半導体パッケージ６０との間の空間は全て密封膜８５で満たされ得る。それ以外の構成は図１１と同一／類似であり得る。図１２のパッケージオンパッケージ装置１０４の製造過程は図５と類似であり得る。
図１３を参照すれば、本例にしたがうパッケージオンパッケージ装置１０５は下部半導体パッケージ５０と上部半導体パッケージ７０とを含む。上部半導体パッケージ７０は上部パッケージ基板３２及び複数個の上部半導体チップ５２を包含することができる。上部パッケージ基板３２上に複数個の上部半導体チップ５２が、上部内部ソルダバンプ５６を利用してフリップチップボンディング方式で積層されて実装され得る。上部半導体チップ５２は上部内部ソルダバンプ５６と重畳され、内在される貫通ビア５４を包含することができる。上部内部ソルダバンプ５６の側面も密封膜８５で被覆され得る。それ以外の構造は図１Ａと同一／類似であり得る。
図１４Ａは本発明のその他の例にしたがうパッケージオンパッケージ装置の平面図である。図１４Ｂは図１４ＡをＩ−Ｉ’線に沿って切断した本発明のその他の例にしたがうパッケージオンパッケージ装置の断面図である。
図１４Ａ及び図１４Ｂを参照すれば、本例にしたがうパッケージオンパッケージ装置１０６は連結ソルダバンプ３３の側壁を覆う第１密封膜８５と下部半導体チップ２０と上部パッケージ基板３２との間の空間を満たす第２密封膜９５を包含することができる。第１密封膜８５は図１Ｂを参照したことと同一であり得る。第２密封膜８５はエポキシ樹脂を含み、フラックス機能は包含しないことがあり得る。第２密封膜８５がフラックス機能を包含しないことによって、第２密封膜８５と下部半導体チップ２０との間、そして第２密封膜８５と上部パッケージ基板３２との間の接着力はさらに増加され得る。
図１４Ａ及び図１４Ｂのパッケージオンパッケージ装置１０６を製造する過程はフラックス機能を包含するか、或いは包含しない密封膜樹脂溶液８５ａを連結ホール２４を満たすように入れ、下部半導体チップ２０の上にはフラックス機能を包含しない密封膜樹脂溶液で塗布した後に、上部半導体パッケージ６０と下部半導体パッケージ５０とを配置させる。その後、加熱して連結ソルダバンプ３３と第１及び第２密封膜８５、９５を形成する。
それ以外の構成及び製造過程は図１Ｂを参照して説明した例と同一／類似であり得る。
上述した半導体パッケージ技術は多様な種類の半導体素子及びこれを具備するパッケージモジュールに適用され得る。
図１５は本発明の実施形態による半導体パッケージを具備する電子装置を示した斜視図である。
図１５を参照すれば、本発明の実施形態によるパッケージオンパッケージ装置はスマートフォンのような電子装置１０００に応用され得る。本実施形態のパッケージオンパッケージ装置はサイズ縮小及び性能向上の側面で優れるので、多様な機能を同時に具備する電子装置１０００の軽薄短小化に有利である。電子装置は図１５に図示されたスマートフォンに限定されることではなく、例えばモバイル電子機器、ラップトップ（ｌａｐｔｏｐ）コンピューター、携帯用コンピューター、ポータブルマルチメディアプレーヤー（ＰＭＰ）、ＭＰ３プレーヤー、カムコーダー、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機、ナビゲーション、個人携帯用情報端末機（ＰＤＡ；Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等多様な電子機器を包含することができる。
図１６は本発明の一実施形態による半導体パッケージを適用した電子装置のシステムブロック図である。
図１６を参照すれば、上述した半導体パッケージ１００〜１０６は電子装置１１００に適用され得る。電子装置１１００はボディー１１１０と、マイクロプロセッサーユニット（１１２０：Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）と、パワーユニット（１１３０：Ｐｏｗｅｒ Ｕｎｉｔ）と、機能ユニット（１１４０：Ｆｕｎｃｔｉｏｎ Ｕｎｉｔ）と、ディスプレーコントローラユニット（１１５０：Ｄｉｓｐｌａｙ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）を包含することができる。ボディー１１１０は内部に印刷回路基板に形成されたセットボード（Ｓｅｔ Ｂｏａｒｄ）を包含でき、マイクロプロセッサーユニット１１２０、パワーユニット１１３０、機能ユニット１１４０、ディスプレーコントローラユニット１１５０等がボディー１１１０に実装され得る。
パワーユニット１１３０は外部バッテリー（図示せず）等から一定の電圧を受信してこれを要求される電圧レベルに分岐してマイクロプロセッサーユニット１１２０、機能ユニット１１４０、ディスプレーコントローラユニット１１５０等へ供給する。
マイクロプロセッサーユニット１１２０はパワーユニット１１３０から電圧を受信して機能ユニット１１４０とディスプレーユニット１１６０とを制御することができる。機能ユニット１１４０は多様な電子システム１１００の機能を遂行できる。例えば、電子システム１１００が携帯電話である場合、機能ユニット１１４０はダイヤリング、外部装置（１１７０：Ｅｘｔｅｒｎａｌ Ａｐｐａｒａｔｕｓ）との通信によってディスプレーユニット１１６０への映像出力、スピーカーへの音声出力等のような携帯電話機能を遂行できる様々な構成要素を包含でき、カメラが共に形成された場合、カメライメージプロセッサー（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ）であり得る。例えば、電子システム１１００が容量拡張のためにメモリカード等と連結される場合、機能ユニット１１４０はメモリカードコントローラであり得る。機能ユニット１１４０は有線或いは無線の通信ユニット（１１８０；Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｔ）を通じて外部装置１１７０と信号を受け渡すことができる。例えば、電子システム１１００が機能拡張のためにＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等を必要とする場合、機能ユニット１１４０はインターフェイス（ｉｎｔｅｒｆａｃｅ）コントローラであり得る。本発明の実施形態によるパッケージオンパッケージ装置１００〜１０６はマイクロプロセッサーユニット１１２０と機能ユニット１１４０との中で少なくともいずれか１つに使用され得る。
上述した半導体パッケージ技術は電子システムに適用され得る。
図１７は本発明の技術が適用された半導体パッケージを含む電子装置の例を示すブロック図である。
図１７を参照すれば、電子システム１３００は制御器１３１０、入出力装置１３２０、及び記憶装置１３３０を包含することができる。制御器１３１０、入出力装置１３２０、及び記憶装置１３３０はバス１３５０を通じて結合され得る。バス１３５０はデータが移動する通路であり得る。例えば、制御器１３１０は少なくとも１つのマイクロプロセッサー、デジタル信号プロセッサー、マイクロコントローラ、及びこれらと同一な機能を遂行できる論理素子の中で少なくともいずれか１つを包含することができる。制御器１３１０及び記憶装置１３３０は本発明によるパッケージオンパッケージ装置を包含することができる。入出力装置１３２０はキーパッド、キーボード及び表示装置（ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）等で選択された少なくとも１つを包含することができる。記憶装置１３３０はデータを格納する装置である。記憶装置１３３０はデータ及び／又は制御器１３１０によって実行される命令語等を格納できる。記憶装置１３３０は揮発性記憶素子及び／又は不揮発性記憶素子を包含することができる。又は、記憶装置１３３０はフラッシュメモリで形成され得る。このようなフラッシュメモリは半導体ディスク装置（ＳＳＤ）で構成され得る。この場合、電子システム１３００は大容量のデータを記憶装置１３３０に安定的に格納できる。電子システム１３００は通信ネットワークにデータを伝送するか、或いは通信ネットワークからデータを受信するためのインターフェイス１３４０をさらに包含できる。インターフェイス１３４０は有無線形態であり得る。例えば、インターフェイス１３４０はアンテナ又は有無線トランシーバー等を包含することができる。そして、図示しないが、電子システム１３００には応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ Ｃｈｉｐｓｅｔ）、カメライメージプロセッサー（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、及び入出力装置等がさらに提供され得ることはこの分野の通常的な知識を習得した者に明確である。
以上の詳細な説明は本発明を例示することである。また前述した内容は本発明の望ましい実施形態を示し説明することに過ぎないし、本発明は多様な他の組み合わせ、変更及び環境で使用することができる。即ち、本明細書に開示された発明の概念の範囲、前述した開示内容と均等な範囲及び／又は当業界の技術又は知識の範囲内で変更又は修正が可能である。前述した実施形態は本発明を実施するのにおいて、最善の状態を説明するためのことであり、本発明のような他の発明を利用するのに当業界に公知された他の状態にの実施、及び発明の具体的な適用分野及び用途で要求される多様な変更も可能である。したがって、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された特許請求の範囲は他の実施状態も含むことと解釈されなければならない。
１：下部パッケージ基板
３、７、３４、３６：パッド
１１、１３、２６：下部ソルダバンプ
２０：下部半導体チップ
２２：下部モールド膜
２３：上部面
２４：連結ホール
３０：上部ソルダバンプ
３２：上部パッケージ基板
３３：連結ソルダバンプ
３８、４０、５２：上部半導体チップ
４２：上部モールド膜
５０：下部半導体パッケージ
５４：貫通ビア
５６：内部ソルダバンプ
６０、７０：上部半導体パッケージ
８５、９５：密封膜
８５ａ：密封膜樹脂溶液
８７：アンダーフィル樹脂膜
９０：容器
１００〜１０６：パッケージオンパッケージ装置

Claims (36)

  1. 第１及び第２パッケージ基板と、
    前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させるソルダ連結と、
    前記第１及び第２パッケージ基板の間の第１及び第２密封膜と、を含むパッケージオンパッケージ電子装置。
  2. 前記第１及び第２密封膜の各々は第１及び第２エポキシ密封膜を含む請求項１に記載のパッケージオンパッケージ電子装置。
  3. 前記第２エポキシ密封膜はソルダフラックス剤を含み、前記第１エポキシ密封膜は前記第２エポキシ密封膜より低い濃度の前記ソルダフラックス剤を有する請求項２に記載のパッケージオンパッケージ電子装置。
  4. 前記第１密封膜は前記第１パッケージ基板を貫通するビアを含む前記第１パッケージ基板の上でモールド膜を含み、前記ソルダ連結は前記ビアを通じて延長され、前記第２密封膜の一部は前記モールド膜と前記ソルダ連結との間で前記ビア内にある請求項１から３の何れか一項に記載のパッケージオンパッケージ電子装置。
  5. 前記第２密封膜の一部は前記モールド膜と前記第２パッケージ基板との間にある請求項４に記載のパッケージオンパッケージ電子装置。
  6. 前記モールド膜と前記第２密封膜との間で境界が定義される請求項４に記載のパッケージオンパッケージ電子装置。
  7. 前記モールド膜を通じた前記ビアの側壁は前記第１パッケージ基板から離隔された前記モールド膜の表面の表面粗さより大きい表面粗さを有する請求項４に記載のパッケージオンパッケージ電子装置。
  8. 前記第１及び第２密封膜は前記第１及び第２パッケージ基板との間で離隔された請求項１に記載のパッケージオンパッケージ電子装置。
  9. 前記第１パッケージ基板に電気的及び機械的に連結された半導体集積回路装置をさらに含み、前記半導体集積回路装置は前記第１及び第２パッケージ基板の間にあり、前記半導体集積回路装置は前記ソルダ連結から離隔された請求項１に記載のパッケージオンパッケージ電子装置。
  10. 前記半導体集積回路装置と前記第１パッケージ基板との間の複数個のソルダバンプをさらに含み、前記複数個のソルダバンプは前記半導体集積回路装置と前記第１パッケージ基板との間を電気的及び機械的に連結させる請求項９に記載のパッケージオンパッケージ電子装置。
  11. 前記半導体集積回路装置は第１半導体集積回路装置を含み、
    前記パッケージオンパッケージ電子装置は前記第２パッケージ基板に電気的及び機械的に連結された第２半導体集積回路装置をさらに含み、前記第２パッケージ基板は前記第２半導体集積回路装置と前記第１パッケージ基板との間にある請求項９に記載のパッケージオンパッケージ電子装置。
  12. 前記第２半導体集積回路装置と前記第２パッケージ基板との間の複数個のソルダバンプをさらに含み、前記複数個のソルダバンプは前記第２半導体集積回路装置と前記第２パッケージ基板とを電気的及び機械的に連結させる請求項１１に記載のパッケージオンパッケージ装置。
  13. 前記第２半導体集積回路装置と前記第２パッケージ基板とを電気的に連結させる複数個のワイヤボンドをさらに含む請求項１１に記載のパッケージオンパッケージ装置。
  14. 前記第２パッケージ基板に電気的に連結された第３半導体集積回路装置をさらに含み、前記第３半導体集積回路装置は前記第２半導体集積回路装置上にあり、前記第２半導体集積回路装置が前記第３半導体集積回路装置と前記第２パッケージ基板との間にある請求項１１に記載のパッケージオンパッケージ装置。
  15. 前記第１パッケージ基板は第１及び第２表面を含み、前記第１表面は前記第２表面と前記第２パッケージ基板との間にあり、
    前記パッケージオンパッケージ電子装置は、前記第１パッケージ基板の前記第２表面上の複数個のソルダバンプをさらに含み、前記第１パッケージ基板を通じる電気的連結は前記ソルダ連結と少なくとも１つの前記複数個のソルダバンプとの間で提供される請求項１に記載のパッケージオンパッケージ電子装置。
  16. 第１パッケージ基板と、
    前記第１パッケージ基板と電気的及び機械的に連結された半導体集積回路装置と、
    前記第１パッケージ基板上に配置され、前記第１パッケージ基板との間に前記半導体集積回路装置を置く第２パッケージ基板と、
    前記第１及び第２パッケージ基板を電気的及び機械的に連結させ、前記半導体集積回路装置と離隔されたソルダ連結と、
    前記第１及び第２パッケージ基板の間で前記ソルダ連結上の密封膜を含むパッケージオンパッケージ電子装置。
  17. 前記密封膜は前記半導体集積回路装置と離隔された請求項１６に記載のパッケージオンパッケージ電子装置。
  18. 前記ソルダ連結は第１ソルダ連結を含み、
    前記パッケージオンパッケージ電子装置は、前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させる第２ソルダ連結をさらに含み、前記第２ソルダ連結は前記第１ソルダ連結と前記半導体集積回路装置から離隔される請求項１６又は１７に記載のパッケージオンパッケージ電子装置。
  19. 前記密封膜は第１密封膜を含み、
    前記パッケージオンパッケージ電子装置は、前記第１及び第２パッケージ基板の間で前記第２ソルダ連結上の第２密封膜をさらに含み、前記第１及び第２密封膜は前記第１及び第２ソルダ連結構造から離隔された請求項１８に記載のパッケージオンパッケージ電子装置。
  20. 前記密封膜は前記第１及び第２パッケージ基板の間で前記第１及び第２ソルダ連結構造上の連続的な密封膜を含む請求項１８に記載のパッケージオンパッケージ電子装置。
  21. 前記密封膜は前記第１及び第２パッケージ基板の間で前記半導体集積回路装置上で、そして前記ソルダ連結上で連続的な密封膜を含む請求項１６に記載のパッケージオンパッケージ電子装置。
  22. 前記半導体集積回路装置と前記第１パッケージ基板との間を電気的及び機械的に連結する複数のソルダバンプと、
    前記半導体集積回路装置と前記第１パッケージ基板との間の前記複数個のソルダバンプ上のアンダーフィル物質をさらに含む請求項１６に記載のパッケージオンパッケージ電子装置。
  23. 前記アンダーフィル物質と前記密封膜は互いに離隔された請求項２２に記載のパッケージオンパッケージ電子装置。
  24. 前記密封膜はエポキシとソルダフラックス剤とを含む請求項１６に記載のパッケージオンパッケージ電子装置。
  25. 前記第１及び第２パッケージ基板の間でモールド膜をさらに含み、
    前記モールド膜はこれを貫通するビアを含み、前記ソルダ連結は前記第１及び第２パッケージ基板の間で前記ビアを貫通して延長され、前記密封膜の一部は前記モールド膜と前記ソルダ連結との間で前記ビア内にある請求項１６に記載のパッケージオンパッケージ電子装置。
  26. 前記密封膜の一部は前記モールド膜と前記第２パッケージ基板との間にある請求項２５に記載のパッケージオンパッケージ電子装置。
  27. 前記第２パッケージ基板に隣接する前記半導体集積回路装置の表面には前記モールド膜が無い請求項２５に記載のパッケージオンパッケージ電子装置。
  28. 前記モールド膜の一部は前記半導体集積回路装置と前記第２パッケージ基板との間へ延長される請求項２５に記載のパッケージオンパッケージ電子装置。
  29. 前記モールド膜を通じた前記ビアの側壁は前記第１パッケージ基板と離隔された前記モールド膜の表面の表面粗さより大きい表面粗さを有する請求項２５に記載のパッケージオンパッケージ電子装置。
  30. 前記半導体集積回路装置は第１半導体集積回路装置を含み、
    前記パッケージオンパッケージ電子装置は、前記第２パッケージ基板と電気的及び機械的に連結された第２半導体集積回路装置をさらに含み、前記第２パッケージ基板は前記第２半導体集積回路装置と前記第１パッケージ基板との間にある請求項１６に記載のパッケージオンパッケージ電子装置。
  31. 第１半導体集積回路装置に電気的及び機械的に連結された第１パッケージ基板を提供する段階と、
    第２半導体集積回路装置に電気的及び機械的に連結された第２パッケージ基板を提供する段階と、
    前記第１半導体集積回路装置を前記第１及び第２パッケージ基板の間に位置するようにした状態で前記第１及び第２パッケージ基板の間にソルダ連結を提供し、前記第１半導体集積回路装置を前記ソルダ連結と離隔されるようにする段階と、
    前記ソルダ連結上に密封膜を提供する段階と、を含むパッケージオンパッケージ電子装置の製造方法。
  32. 前記ソルダ連結を提供する段階は、前記第１パッケージ基板及び前記第２パッケージ基板の中で少なくとも１つの上に連結ソルダ構造を提供する段階と、前記連結ソルダ構造を加熱して前記第１及び第２パッケージ基板の間に前記ソルダ連結を提供する段階と、を含む請求項３１に記載のパッケージオンパッケージ電子装置の製造方法。
  33. 前記密封膜を提供する段階は、前記連結ソルダ構造を加熱する前に前記連結ソルダ構造上に液体密封物質を提供する段階と、前記液体密封物質を加熱して前記密封膜を形成する段階と、を含む請求項３２に記載のパッケージオンパッケージ電子装置の製造方法。
  34. 前記液体密封物質は液体エポキシ密封物質とソルダフラックス剤を含む請求項３３に記載のパッケージオンパッケージ電子装置の製造方法。
  35. 内部を貫通するビアを含む密封膜を第１パッケージ基板上に提供する段階と、
    前記第１パッケージ基板と第２パッケージ基板との間にソルダ連結を提供し、前記ソルダ連結は前記ビアの中へ延長されて前記第１及び第２パッケージ基板の間を電気的及び機械的に連結させる段階と、
    モールド膜と前記第２パッケージ基板との間及び／又は前記モールド膜と前記複数のソルダ連結との間で前記ビア内に密封膜を提供する段階を含むパッケージオンパッケージ電子装置の製造方法。
  36. 前記モールド膜を貫通する前記ビアの側壁は前記第１パッケージ基板から離隔された前記モールド膜の表面の表面粗さより大きい表面粗さを有する請求項３５に記載のパッケージオンパッケージ電子装置の製造方法。
JP2013081768A 2012-04-13 2013-04-10 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法 Active JP6173753B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120038268A KR101867955B1 (ko) 2012-04-13 2012-04-13 패키지 온 패키지 장치 및 이의 제조 방법
KR10-2012-0038268 2012-04-13
US13/734,393 US8779606B2 (en) 2012-04-13 2013-01-04 Package-on-package electronic devices including sealing layers and related methods of forming the same
US13/734,393 2013-01-04

Publications (3)

Publication Number Publication Date
JP2013222966A true JP2013222966A (ja) 2013-10-28
JP2013222966A5 JP2013222966A5 (ja) 2016-02-12
JP6173753B2 JP6173753B2 (ja) 2017-08-02

Family

ID=49324339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013081768A Active JP6173753B2 (ja) 2012-04-13 2013-04-10 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法

Country Status (4)

Country Link
US (2) US8779606B2 (ja)
JP (1) JP6173753B2 (ja)
KR (1) KR101867955B1 (ja)
TW (1) TWI611524B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170854A (ja) * 2014-03-05 2015-09-28 インテル・コーポレーション Ｔｍｉ相互接続の歩留まりを高めるパッケージ構造
KR20160023529A (ko) * 2014-08-22 2016-03-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그 형성 방법
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171792B2 (en) * 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8963311B2 (en) 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
US9263377B2 (en) 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
KR20140130920A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) * 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US10153180B2 (en) * 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
FR3011978A1 (fr) * 2013-10-15 2015-04-17 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles comprenant des puces de circuits integres
KR102229202B1 (ko) * 2013-11-07 2021-03-17 삼성전자주식회사 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9607964B2 (en) * 2014-03-28 2017-03-28 Intel Corporation Method and materials for warpage thermal and interconnect solutions
US9831206B2 (en) * 2014-03-28 2017-11-28 Intel Corporation LPS solder paste based low cost fine pitch pop interconnect solutions
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9337135B2 (en) 2014-10-08 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pop joint through interposer
KR101619460B1 (ko) * 2014-11-18 2016-05-11 주식회사 프로텍 적층형 반도체 패키지의 제조장치
US9843164B2 (en) 2015-01-27 2017-12-12 TeraDiode, Inc. Solder sealing in high-power laser devices
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10032704B2 (en) * 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
US9679873B2 (en) 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR102457119B1 (ko) * 2015-09-14 2022-10-24 삼성전자주식회사 반도체 패키지의 제조 방법
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9773764B2 (en) * 2015-12-22 2017-09-26 Intel Corporation Solid state device miniaturization
US9842829B2 (en) * 2016-04-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US9881903B2 (en) * 2016-05-31 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with epoxy flux residue
US10050024B2 (en) * 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10269720B2 (en) 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
WO2018123699A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール
US9991206B1 (en) * 2017-04-05 2018-06-05 Powertech Technology Inc. Package method including forming electrical paths through a mold layer
KR20180117238A (ko) * 2017-04-18 2018-10-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10510709B2 (en) * 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
US10276536B2 (en) * 2017-04-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10269587B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
DE102017124076B4 (de) * 2017-06-30 2021-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte Schaltungs-Packages und Verfahren zu deren Bildung
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
KR20190004964A (ko) * 2017-07-05 2019-01-15 삼성전자주식회사 반도체 패키지
DE102018111445B4 (de) 2017-07-17 2022-08-11 Samsung Electronics Co., Ltd. Verfahren zur Herstellung eines Halbleitergehäuses
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
KR20210011276A (ko) * 2019-07-22 2021-02-01 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20210018577A (ko) 2019-08-05 2021-02-18 삼성전자주식회사 반도체 패키지 장치
US11410968B2 (en) 2019-10-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
KR20210126228A (ko) 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
KR102400533B1 (ko) * 2020-08-12 2022-05-19 삼성전기주식회사 전자 소자 모듈 및 이의 제조방법
KR20220048532A (ko) 2020-10-12 2022-04-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN113035826B (zh) * 2021-02-23 2022-08-19 青岛歌尔智能传感器有限公司 封装模组、封装模组的制作方法及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244636A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板
JP2003198086A (ja) * 2001-12-25 2003-07-11 Fujikura Ltd 回路基板及び積層回路基板並びにそれらの製造方法
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
JP2010157561A (ja) * 2008-12-26 2010-07-15 Renesas Technology Corp 半導体装置および半導体システム
JP2012015554A (ja) * 2011-10-17 2012-01-19 Renesas Electronics Corp 半導体装置の製造方法、および積層型半導体装置の製造方法
WO2012035972A1 (ja) * 2010-09-17 2012-03-22 住友ベークライト株式会社 半導体パッケージおよび半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261367B1 (en) * 1999-05-10 2001-07-17 Nordson Corporation Method and apparatus for dispensing liquid material
US20050048700A1 (en) * 2003-09-02 2005-03-03 Slawomir Rubinsztajn No-flow underfill material having low coefficient of thermal expansion and good solder ball fluxing performance
KR100617071B1 (ko) 2002-12-23 2006-08-30 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 그 제조방법
KR20070051165A (ko) 2005-11-14 2007-05-17 삼성전자주식회사 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP5215605B2 (ja) 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
CN102204420B (zh) 2008-11-06 2013-11-13 住友电木株式会社 制造电子器件的方法及电子器件
WO2010093601A1 (en) * 2009-02-10 2010-08-19 Metabasis Therapeutics, Inc. Novel sulfonic acid-containing thyromimetics, and methods for their use
KR20100095268A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101583354B1 (ko) 2009-06-01 2016-01-07 삼성전자주식회사 반도체 소자 패키지의 형성방법
KR101685652B1 (ko) * 2009-12-17 2016-12-13 삼성전자주식회사 반도체 패키지들, 그들의 적층 구조와 그 제조 방법들
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
JP6045774B2 (ja) * 2010-03-16 2016-12-14 日立化成株式会社 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法
US8299595B2 (en) 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
KR101078743B1 (ko) * 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
KR101740483B1 (ko) * 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
KR20130050134A (ko) * 2011-11-07 2013-05-15 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244636A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板
JP2003198086A (ja) * 2001-12-25 2003-07-11 Fujikura Ltd 回路基板及び積層回路基板並びにそれらの製造方法
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
JP2010157561A (ja) * 2008-12-26 2010-07-15 Renesas Technology Corp 半導体装置および半導体システム
WO2012035972A1 (ja) * 2010-09-17 2012-03-22 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JP2012015554A (ja) * 2011-10-17 2012-01-19 Renesas Electronics Corp 半導体装置の製造方法、および積層型半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170854A (ja) * 2014-03-05 2015-09-28 インテル・コーポレーション Ｔｍｉ相互接続の歩留まりを高めるパッケージ構造
KR20160023529A (ko) * 2014-08-22 2016-03-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그 형성 방법
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR101720393B1 (ko) * 2014-08-22 2017-03-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그 형성 방법
US10163872B2 (en) 2014-08-22 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10658347B2 (en) 2014-08-22 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US11107798B2 (en) 2014-08-22 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6173753B2 (ja) 2017-08-02
KR20130116100A (ko) 2013-10-23
US20130270685A1 (en) 2013-10-17
TWI611524B (zh) 2018-01-11
KR101867955B1 (ko) 2018-06-15
US8779606B2 (en) 2014-07-15
US9245867B2 (en) 2016-01-26
US20140273348A1 (en) 2014-09-18
TW201351578A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
JP6173753B2 (ja) 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法
US8829686B2 (en) Package-on-package assembly including adhesive containment element
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US8026584B2 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
KR102243287B1 (ko) 반도체 패키지 및 그 제조 방법
KR101711499B1 (ko) 반도체 패키지 및 그 제조 방법
KR20150033133A (ko) 반도체 패키지 및 이의 제조 방법
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
JP2001077301A (ja) 半導体パッケージ及びその製造方法
JP2013143570A (ja) パッケージオンパッケージ装置の製造方法及びこれによって製造された装置
KR20100095268A (ko) 반도체 패키지 및 그 제조 방법
CN110875259A (zh) 半导体装置
JP5604876B2 (ja) 電子装置及びその製造方法
KR20160094548A (ko) 반도체 패키지 및 이의 제조 방법
US20140346667A1 (en) Semiconductor package and method of fabricating the same
KR101963883B1 (ko) 반도체 패키지 및 이의 제조 방법
US20160197057A1 (en) Semiconductor packages
JP2014022738A (ja) 半導体パッケージ及びその製造方法
KR20130123958A (ko) 반도체 장치 및 이의 제조 방법
KR20150053128A (ko) 반도체 패키지 및 이의 제조 방법
CN108321142B (zh) 半导体封装件及其的制造方法
JP2006054359A (ja) 半導体装置
KR20160017381A (ko) 반도체 패키지 및 그 제조 방법
KR20140115021A (ko) 반도체 패키지 및 그 제조방법
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151218

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20151218

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170705

R150 Certificate of patent or registration of utility model

Ref document number: 6173753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250