CN113035826B - 封装模组、封装模组的制作方法及电子设备 - Google Patents

封装模组、封装模组的制作方法及电子设备 Download PDF

Info

Publication number
CN113035826B
CN113035826B CN202110203365.4A CN202110203365A CN113035826B CN 113035826 B CN113035826 B CN 113035826B CN 202110203365 A CN202110203365 A CN 202110203365A CN 113035826 B CN113035826 B CN 113035826B
Authority
CN
China
Prior art keywords
substrate
devices
pads
bonding pads
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110203365.4A
Other languages
English (en)
Other versions
CN113035826A (zh
Inventor
周玉洁
陶源
王德信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202110203365.4A priority Critical patent/CN113035826B/zh
Publication of CN113035826A publication Critical patent/CN113035826A/zh
Priority to PCT/CN2021/142979 priority patent/WO2022179295A1/zh
Application granted granted Critical
Publication of CN113035826B publication Critical patent/CN113035826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开一种封装模组、封装模组的制作方法及电子设备，所述封装模组包括基板、转接组件及多个第一器件，所述基板设有间隔设置的多个第一焊盘；所述转接组件与多个所述第一焊盘连接，并与所述基板围合形成容腔，所述转接组件设有多个第二焊盘；多个所述第一器件设于所述基板，并与多个所述第一焊盘间隔设置，至少部分所述第一器件容纳于所述容腔内。本发明旨在提供一种有效解决测试焊盘过小过密及可用空间有限等问题的封装模组，该封装模组不仅有效提高与FPC连接焊接可靠性，还有利于后续测试时焊接调试使用。

Description

封装模组、封装模组的制作方法及电子设备
技术领域
本发明涉及电子设备封装模组结构技术领域，特别涉及一种封装模组、该封装模组的制作方法以及应用该封装模组的电子设备。
背景技术
为了更好地保护电路板封装结构中的器件，需要对各类器件进行塑封处理，传统的塑封处理一般选用整体塑封技术，也即为整体基板开设一个模具，将整体基板放入模具中，并在模具与整体基板上放入一定量塑封胶，最后通过加热加压等方式使塑封胶均匀的粘贴在整体基板上，从而实现对器件的保护。但是，电路板封装结构中有部分器件不需要塑封，需要裸露的基板上，导致基板的非塑封区域空间紧张，致使测试焊盘可用区域较小。
相关技术中，测试焊盘存在过小过密的现象，导致与FPC连接焊接可靠性低，且不方便后续测试时焊接调试使用。
发明内容
本发明的主要目的是提供一种封装模组、封装模组的制作方法及电子设备，旨在提供一种有效解决测试焊盘过小过密及可用空间有限等问题的封装模组，该封装模组不仅有效提高与FPC连接焊接可靠性，还有利于后续测试时焊接调试使用。
为实现上述目的，本发明提出一种封装模组，所述封装模组包括：
基板，所述基板设有间隔设置的多个第一焊盘；
转接组件，所述转接组件与多个所述第一焊盘连接，并与所述基板围合形成容腔，所述转接组件设有多个第二焊盘；及
多个第一器件，多个所述第一器件设于所述基板，并与多个所述第一焊盘间隔设置，至少部分所述第一器件容纳于所述容腔内。
在一实施例中，所述转接组件包括：
胶层，所述胶层设于所述基板，并覆盖多个所述第一焊盘；
导电柱，所述导电柱设于所述胶层背向所述基板的一侧，并与所述第一焊盘电连接；及
转接板，所述转接板设于所述导电柱，并与所述基板间隔，以围合形成所述容腔，所述转接板背向所述导电柱的一侧设有多个所述第二焊盘。
在一实施例中，所述导电柱包括多个，每一所述导电柱对应一所述第一焊盘设置；
且/或，所述胶层为异方性导电黏胶。
在一实施例中，多个所述第一焊盘设于所述基板的周缘，并围绕多个所述第一器件设置；
且/或，所述第一焊盘的数量与所述第二焊盘的数量相同；
且/或，每一所述第一焊盘的面积小于每一所述第二焊盘的面积。
在一实施例中，所述封装模组还包括：
多个第二器件，多个所述第二器件间隔设于所述基板，并与所述第一器件和所述第一焊盘间隔设置；和
塑封层，所述塑封层设于所述基板，并包裹多个所述第二器件。
在一实施例中，所述基板具有相对设置的第一表面和第二表面，所述第一表面和所述第二表面均设有多个所述第二器件和所述塑封层；
且/或，每一所述第一器件面向所述基板的一侧设有焊点，所述第一器件通过所述焊点与所述基板电连接；
且/或，每一所述第二器件面向所述基板的一侧设有焊点，所述第二器件通过所述焊点与所述基板电连接。
本发明还提出一种上述所述的封装模组的制作方法，所述制作方法包括如下步骤：
提供基板和多个第一器件；
在基板上制备多个第一焊盘；
将转接组件贴装于多个所述第一焊盘，以使所述转接组件与所述基板围合形成容腔，并在转接组件上形成多个第二焊盘；
将多个所述第一器件贴装于所述基板，使多个所述第一器件与多个所述第一焊盘间隔设置，且至少部分所述第一器件容纳于所述容腔内。
在一实施例中，所述将转接组件贴装于多个所述第一焊盘，以使所述转接组件与所述基板围合形成容腔，并在转接组件上形成多个第二焊盘的步骤包括：
在多个所述第一焊盘上涂覆异方性导电黏胶，以形成胶层；
在所述胶层背向所述基板的一侧贴装多个导电柱，使每一所述导电柱与一所述第一焊盘对应设置并电连接；
将转接板贴装于多个所述导电柱远离所述胶层的一端，以使所述转接板与所述基板间隔，并与所述基板围合形成所述容腔；
在所述转接板背向多个所述导电柱的一侧制备多个所述第二焊盘，以使所述胶层、所述导电柱及所述转接板组成所述转接组件。
在一实施例中，所述制作方法还包括：
提供多个第二器件；
将多个所述第二器件贴装于所述基板至少一表面，以使多个所述第二器件与所述第一器件和所述第一焊盘间隔设置；
对多个所述第二器件进行塑封处理以形成塑封层，以使所述塑封层包裹多个所述第二器件。
本发明还提出一种电子设备，包括设备壳体和上述所述的封装模组，所述封装模组设于所述设备壳体内。
本发明技术方案的封装模组通过在基板上设置多个第一焊盘，使得转接组件与多个第一焊盘连接后，并与基板围合形成容腔，从而利用该容腔为设置于基板上的多个第一器件提供安装空间，从而有效解决了基板上空间有限的问题；同时，通过在转接组件设置第二焊盘，从而方便利用第二焊盘实现与FPC的连接焊接以及后续测试时焊接调试使用，有效提高了与FPC连接焊接的可靠性，还有利于后续测试时焊接调试使用。本发明的封装模组不仅有效解决了测试焊盘过小过密及基板可用空间有限等问题，还有效提高与FPC连接焊接可靠性以及后续测试时焊接调试使用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一实施例中封装模组的结构示意图；
图2为本发明一实施例中封装模组另一视角的结构示意图；
图3为本发明一实施例中封装模组未安装转接组件的结构示意图；
图4为本发明一实施例中转接组件的俯视结构示意图。
附图标号说明：
标号 名称 标号 名称
100 封装模组 22 导电柱
1 基板 23 转接板
11 第一表面 24 第二焊盘
12 第二表面 3 第一器件
13 第一焊盘 4 第二器件
2 转接组件 41 焊点
2a 容腔 5 塑封层
21 胶层
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
同时，全文中出现的“和/或”或“且/或”的含义为，包括三个方案，以“A和/或B”为例，包括A方案，或B方案，或A和B同时满足的方案。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
为了更好地保护电路板封装结构中的器件，需要对各类器件进行塑封处理，传统的塑封处理一般选用整体塑封技术，也即为整体基板开设一个模具，将整体基板放入模具中，并在模具与整体基板上放入一定量塑封胶，最后通过加热加压等方式使塑封胶均匀的粘贴在整体基板上，从而实现对器件的保护。但是，电路板封装结构中有部分器件结构或位置的原因，不需要塑封，例如连接器、测试焊盘、SENSOR传感器、天线弹片等，也即不能塑封进整个封装结构中，需要裸露的基板上，因此，在电路板封装结构进行塑封时，需要单独对其他的常规器件(即塑封器件)进行塑封，也就是选择性塑封。如此使得基板的非塑封区域及要放置非塑封器件，还要设置测试焊盘，导致基板的非塑封区域空间紧张，致使测试焊盘可用区域较小。
相关技术中，电路板封装结构所用的测试焊盘存在过小过密的现象，导致与FPC连接焊接可靠性低，且不方便后续测试时焊接调试使用。可以理解的，常规设计因非塑封区域平面空间有限，测试焊盘过小，焊盘彼此间距过小；导致测试时手动焊接困难，焊盘与PFC连接可靠性较低。常规设计，会在基板测试焊盘上进行贴装一个转接板，但其转接板并不能改变焊盘的大小和间距。
基于上述构思和问题，本发明提出一种封装模组100。可以理解的，该封装模组100应用于电子设备中，电子设备可以是耳机、麦克风、扬声器、音响、电视、手机等电子设备，在此不做限定。本发明的封装模组100有效解决了测试焊盘过小过密及可用空间有限等问题。
请结合参照图1至图4所示，在本发明实施例中，该封装模组100包括基板1、转接组件2及多个第一器件3，其中，所述基板1设有间隔设置的多个第一焊盘13；所述转接组件2与多个所述第一焊盘13连接，并与所述基板1围合形成容腔2a，所述转接组件2设有多个第二焊盘24；多个所述第一器件3设于所述基板1，并与多个所述第一焊盘13间隔设置，至少部分所述第一器件3容纳于所述容腔2a内。
在本实施例中，基板1用于为转接组件2、多个第一器件3及其他部件提供安装基础和信号导通基础，基板1的结构可以电路板等结构。可选地，基板1为板状结构。可以理解的，基板1上通过设置多个第一焊盘13，从而利用多个第一焊盘13将多个第一器件3或其他部件的信号通过基板1上的多个第一焊盘13传输至外部设备。
为了解决基板1的空间有限问题以及多个第一焊盘13过小过密的问题，通过设置转接组件2，利用转接组件2与多个第一焊盘13连接，使得转接组件2的多个第二焊盘24与外部设备连接，从而将信号通过转接组件2的第二焊盘24实现传输至外部设备。可以理解的，通过转接组件2与基板1围合形成容腔2a，从而利用容腔2a扩大基板1的有限空间，为设置于基板1上的第一器件3提供容纳空间，同时利用第二焊盘24为外部设备提供连接基础，从而有效解决了基板1的空间有限问题以及多个第一焊盘13过小过密的问题。
本发明的封装模组100通过在基板1上设置多个第一焊盘13，使得转接组件2与多个第一焊盘13连接后，并与基板2围合形成容腔2a，从而利用该容腔2a为设置于基板1上的多个第一器件3提供安装空间，从而有效解决了基板1上空间有限的问题；同时，通过在转接组件2设置第二焊盘24，从而方便利用第二焊盘24实现与FPC的连接焊接以及后续测试时焊接调试使用，有效提高了与FPC连接焊接的可靠性，还有利于后续测试时焊接调试使用。本发明的封装模组100不仅有效解决了测试焊盘过小过密及基板1可用空间有限等问题，还有效提高与FPC连接焊接可靠性以及后续测试时焊接调试使用。
在本实施例中，第一器件3可选为连接器、测试焊盘、SENSOR传感器、天线弹片等阻容器件或芯片类器件，在此不做限定。
在一实施例中，如图1、图2和图4所示，所述转接组件2包括胶层21、导电柱22及转接板23，其中，所述胶层21设于所述基板1，并覆盖多个所述第一焊盘13；所述导电柱22设于所述胶层21背向所述基板1的一侧，并与所述第一焊盘13电连接；所述转接板23设于所述导电柱22，并与所述基板1间隔，以围合形成所述容腔2a，所述转接板23背向所述导电柱22的一侧设有多个所述第二焊盘24。
在本实施例中，胶层21覆盖在多个第一焊盘13上，从而利用胶层21实现垂直方向导通，水平方向绝缘，使得基板1上的多个第一器件3通过胶层21绝缘，避免与第一焊盘13接触实现连接错误，无法实现信号传输。
可选为，所述胶层21为异方性导电黏胶。可以理解的，异方性导电黏胶(ACF)适用于间距过小的焊盘连接，实现只垂直方向导通，水平方向绝缘。
在本实施例中，通过设置导电柱22，从而利用导电柱22实现转接板23与多个第一焊盘13导电连接，且使得转接板23与基板1之间形成一定的间隙或空间，从而为设置于基板1上的第一器件3提供容纳空间，有效解决基板1上空间有限的问题。
可以理解的，导电柱22用于连接多个第一焊盘13和转接板23，可选地，导电柱22垂直设置于基板1上。导电柱22可选为铜柱或其他导电体。在本实施例中，通过在转接板23和多个第一焊盘13之间设置导电柱22，从而将基板1上二维测试点平面，转换为三维的空间，有效解决二维平面内空间有效问题。
在本实施例中，转接板23可以是导电板或电路板等结构，通过利用转接板23将基板1上多个第一焊盘13的信号进行重布线，可以增大第一焊盘13之间及扩宽测试点间距，转接到转接板23上，利用设置于转接板23的多个第二焊盘24实现与外部设备连接。可以理解的，如此设置可以充分使用基板1上非塑封区域的上部空间，解决了测试焊盘过小过密及可用空间有限的问题。
在一实施例中，如图1至图4所示，每一所述第一焊盘13的面积小于每一所述第二焊盘24的面积。可以理解的，如此设置可有效利用基板1上非塑封区域上部空间的转接板23，利用转接板23有效增大第二焊盘24的尺寸，从而方便利用第二焊盘24与外部设备连接，提高连接可靠性以及方便与调试设备连接。
在一实施例中，如图2所示，所述导电柱22包括多个，每一所述导电柱22对应一所述第一焊盘13设置。
可以理解的，通过设置多个导电柱22，从而使得每一导电柱22将一第一焊盘13的信号传输至转接板23的第二焊盘24，提高了连接可靠性的同时，还有利于减小导电柱22的单个体积，如此有效增加基板1的非塑封区域上部空间。
在一实施例中，如图3所示，多个所述第一焊盘13设于所述基板1的周缘，并围绕多个所述第一器件3设置。如此设置，可有效将更多的第一器件3设置于转接板23的下方，从而为基板1提高更大的三维空间。
可选地，转接板23与基板1之间的距离大于至少部分第一器件3的厚度。
在一实施例中，如图1至图4所示，所述第一焊盘13的数量与所述第二焊盘24的数量相同。可以理解的，如此设置，从而方便利用多个导电柱22分别将多个第一焊盘13的信号分别传输至多个第二焊盘24，有效避免信号干扰或信号互撺等问题。
在一实施例中，如图1至图3所示，所述封装模组100还包括多个第二器件4和塑封层5，其中，多个所述第二器件4间隔设于所述基板1，并与所述第一器件3和所述第一焊盘13间隔设置；所述塑封层5设于所述基板1，并包裹多个所述第二器件4。
可以理解的，通过在基板1上设置多个第二器件4，从而使得封装模组100上集成多个不同器件，提高封装模组100的功能性的同时，减小封装模组100的整体体积，实现小型化设置。
在本实施例中，第二器件4可以是非惯性传感器或加速度传感器等敏感器件。可以理解的，通过设置塑封层5，从而利用塑封层5保护第二器件4的同时，避免外部气流等影响第二器件4的性能。可选为，塑封层5可选为塑封胶。
在一实施例中，如图2所示，所述基板1具有相对设置的第一表面11和第二表面12，所述第一表面11和所述第二表面12均设有多个所述第二器件4和所述塑封层5。
可以理解的，通过在基板1的第一表面11和第二表面12均设置第二器件4，从而实现合理利用基板1的同时，增加封装模组100的集成性。
在一实施例中，如图2所示，每一所述第一器件3面向所述基板1的一侧设有焊点41，所述第一器件3通过所述焊点41与所述基板1电连接。每一所述第二器件4面向所述基板1的一侧设有焊点41，所述第二器件4通过所述焊点41与所述基板1电连接。
可以理解的，第一器件3/第二器件4可通过焊锡膏进行SMT贴装于基板1上，为了使得第一器件3/第二器件4与基板1实现电连接，通过在第一器件3/第二器件4上设置焊点41，使得焊点41贯穿胶层或者通过锡膏与基板1连接，从而实现第一器件3/第二器件4与基板1电连接。可选地，焊点41也可以是设置于第一器件3/第二器件4上的引脚，也可以是设置于基板1上的焊盘，在此不做限定。
本发明还提出一种封装模组100的制作方法，所述制作方法包括如下步骤：
S10：提供基板1和多个第一器件3；
S20：在基板1上制备多个第一焊盘13；
S30：将转接组件2贴装于多个所述第一焊盘13，以使所述转接组件2与所述基板1围合形成容腔2a，并在转接组件2上形成多个第二焊盘24；
S40：将多个所述第一器件3贴装于所述基板1，使多个所述第一器件3与多个所述第一焊盘13间隔设置，且至少部分所述第一器件3容纳于所述容腔2a内。
在本实施例中，基板1可以是电路板等结构。可选地，基板1为板状结构。可以理解的，基板1的内部设置有导电层，通过在基板1上设置多个第一焊盘13，从而利用多个第一焊盘13将多个第一器件3或其他部件的信号通过基板1上的多个第一焊盘13传输至外部设备。
可以理解的，通过将转接组件2贴装于多个第一焊盘13，使得转接组件2与基板1围合形成容腔2a，从而利用容腔2a扩大基板1的有限空间，为设置于基板1上的第一器件3提供容纳空间，从而有效解决了基板1的空间有限问题以及多个第一焊盘13过小过密的问题。
在本实施例中，通过在转接组件2上形成多个第二焊盘24，使得转接组件2的多个第二焊盘24与外部设备连接，从而将信号通过转接组件2的第二焊盘24实现传输至外部设备。
可选地，第一器件3可选为连接器、测试焊盘、SENSOR传感器、天线弹片等阻容器件或芯片类器件，在此不做限定。在本实施例中，每一所述第一焊盘13的面积小于每一所述第二焊盘24的面积。如此设置可有效利用基板1上非塑封区域上部空间的转接组件2，利用转接组件2有效增大第二焊盘24的尺寸，从而方便利用第二焊盘24与外部设备连接，提高连接可靠性以及方便与调试设备连接。
在一实施例中，步骤S30：将转接组件2贴装于多个所述第一焊盘13，以使所述转接组件2与所述基板1围合形成容腔2a，并在转接组件2上形成多个第二焊盘24的步骤包括：
S31：在多个所述第一焊盘13上涂覆异方性导电黏胶，以形成胶层21；
S32：在所述胶层21背向所述基板1的一侧贴装多个导电柱22，使每一所述导电柱22与一所述第一焊盘13对应设置并电连接；
S33：将转接板23贴装于多个所述导电柱22远离所述胶层21的一端，以使所述转接板23与所述基板1间隔，并与所述基板1围合形成所述容腔2a；
S34：在所述转接板23背向多个所述导电柱22的一侧制备多个所述第二焊盘24，以使所述胶层21、所述导电柱22及所述转接板23组成所述转接组件2。
在本实施例中，异方性导电黏胶(ACF)适用于间距过小的焊盘连接，实现只垂直方向导通，水平方向绝缘。通过在基板1上涂覆一层异方性导电黏胶，使得异方性导电黏胶覆盖多个第一焊盘13，从而形成胶层21，从而利用胶层21实现垂直方向导通，水平方向绝缘，使得基板1上的多个第一器件3通过胶层21绝缘，避免与第一焊盘13接触实现连接错误，无法实现信号传输。
可以理解的，通过在胶层21上贴装铜柱或导电体形成导电柱22，从而利用导电柱22与多个第一焊盘13导电连接的同时，使得导电柱22在垂直于基板1的方向上具有一定的高度。可选地，导电柱22可选为铜柱或其他导电体。
在本实施例中，转接板23可以是导电板或电路板等结构，通过利用转接板23将基板1上多个第一焊盘13的信号进行重布线，可以增大第一焊盘13之间及扩宽测试点间距，转接到转接板23上，利用设置于转接板23的多个第二焊盘24实现与外部设备连接。
可以理解的，通过将转接板23贴装于导电柱22远离胶层21的一端，使得转接板23与基板1之间形成一定的间隙或空间，从而为设置于基板1上的第一器件3提供容纳空间，有效解决基板1上空间有限的问题。同时，可以充分使用基板1上非塑封区域的上部空间，解决了测试焊盘过小过密及可用空间有限的问题。
在本实施例中，导电柱22包括多个，每一所述导电柱22对应一所述第一焊盘13设置。通过设置多个导电柱22，从而使得每一导电柱22将一第一焊盘13的信号传输至转接板23的第二焊盘24，提高了连接可靠性的同时，还有利于减小导电柱22的单个体积，如此有效增加基板1的非塑封区域上部空间。
在一实施例中，多个所述第一焊盘13设于所述基板1的周缘，并围绕多个所述第一器件3设置。如此设置，可有效将更多的第一器件3设置于转接板23的下方，从而为基板1提高更大的三维空间。可选地，转接板23与基板1之间的距离大于至少部分第一器件3的厚度。
在本实施例中，所述第一焊盘13的数量与所述第二焊盘24的数量相同。可以理解的，如此设置，从而方便利用多个导电柱22分别将多个第一焊盘13的信号分别传输至多个第二焊盘24，有效避免信号干扰或信号互撺等问题。
在一实施例中，所述制作方法还包括：
S50：提供多个第二器件4；
S60：将多个所述第二器件4贴装于所述基板1至少一表面，以使多个所述第二器件4与所述第一器件3和所述第一焊盘13间隔设置；
S70：对多个所述第二器件4进行塑封处理以形成塑封层5，以使所述塑封层5包裹多个所述第二器件4。
在本实施例中，通过将第二器件4贴装于基板1上，从而使得封装模组100上集成多个不同器件，提高封装模组100的功能性的同时，减小封装模组100的整体体积，实现小型化设置。可选地，第二器件4可以是非惯性传感器或加速度传感器等敏感器件。
可以理解的，通过对第二器件4进行塑封处理，形成塑封层5，从而利用塑封层5保护第二器件4的同时，避免外部气流等影响第二器件4的敏感性能。可选为，塑封层5可选为塑封胶。
在一实施例中，所述基板1具有相对设置的第一表面11和第二表面12，所述第一表面11和所述第二表面12均设有多个所述第二器件4和所述塑封层5。可以理解的，通过在基板1的第一表面11和第二表面12均设置第二器件4，从而实现合理利用基板1的同时，增加封装模组100的集成性。
可以理解的，对基板1的第二表面12进行塑封器件贴片安装，使得基板1的第二表面12进行塑封处理以形成塑封区域，也即将多个第二器件4贴装于基板1的第二表面12，并通过塑封层5对多个第二器件4进行塑封，以使基板1的第二表面12整体形成塑封区域。对基板1的第一表面11进行贴片处理，可同时将多个第一器件3和多个第二器件4贴装于基板1的第一表面11，并利用塑封层5对第一表面11的多个第二器件4进塑封，使得基板1的第一表面11形成塑封区和非塑封区域。
将基板1的第一表面11一分为二，将多个第一器件3和多个第二器件4分别贴装于第一表面11的两半区域，并通过塑封层5对设置第二器件4的一半区域进行塑封，使得基板1的第一表面11形成塑封区和非塑封区域。
可以理解的，通过在基板1的第一表面11设置第一器件3的区域设置多个第一焊盘13，使得多个第一焊盘13设置在第一表面11的边沿，并围绕多个第一器件3设置，并在第一表面11的边沿涂覆胶层21，使得胶层21覆盖多个第一焊盘13，再在胶层21上贴装导电柱22(铜柱或其他导电体)，最后将转接板23贴装于导电柱22的上方，完成封装模组100的制作封装。
本发明的封装模组100将基板1上的小焊盘(第一焊盘13)，在转接板23上转化为大焊盘(第二焊盘24)，转接板23下方的焊盘和高度较低的第一器件3，将二维的空间转化为三维的空间，解决了目前基板1空间紧张的问题，也增加了封装模组100与FPC连接的可靠性，也方便了测试时进行手焊。
本发明还提出一种电子设备，该电子设备包括设备壳体和封装模组100，所述封装模组100设于所述设备壳体内。该封装模组100的具体结构参照前述实施例，由于本电子设备采用了前述所有实施例的全部技术方案，因此至少具有前述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (8)

1.一种封装模组，其特征在于，所述封装模组包括：
基板，所述基板设有间隔设置的多个第一焊盘；
转接组件，所述转接组件包括胶层、导电柱及转接板，所述胶层设于所述基板，并覆盖多个所述第一焊盘，所述导电柱设于所述胶层背向所述基板的一侧，并与所述第一焊盘电连接，所述转接板设于所述导电柱，并与所述基板间隔，以围合形成容腔，所述转接板背向所述导电柱的一侧设有多个第二焊盘，所述第二焊盘用于与外部设备连接，所述第一焊盘的数量与所述第二焊盘的数量相同，每一所述第一焊盘的面积小于每一所述第二焊盘的面积；及
多个第一器件，多个所述第一器件设于所述基板，并与多个所述第一焊盘间隔设置，至少部分所述第一器件容纳于所述容腔内，每一所述第一器件面向所述基板的一侧设有焊点，所述第一器件通过所述焊点与所述基板电连接。
2.如权利要求1所述的封装模组，其特征在于，所述导电柱包括多个，每一所述导电柱对应一所述第一焊盘设置；
且/或，所述胶层为异方性导电黏胶。
3.如权利要求1所述的封装模组，其特征在于，多个所述第一焊盘设于所述基板的周缘，并围绕多个所述第一器件设置。
4.如权利要求1至3中任一项所述的封装模组，其特征在于，所述封装模组还包括：
多个第二器件，多个所述第二器件间隔设于所述基板，并与所述第一器件和所述第一焊盘间隔设置；和
塑封层，所述塑封层设于所述基板，并包裹多个所述第二器件。
5.如权利要求4所述的封装模组，其特征在于，所述基板具有相对设置的第一表面和第二表面，所述第一表面和所述第二表面均设有多个所述第二器件和所述塑封层；
且/或，每一所述第二器件面向所述基板的一侧设有焊点，所述第二器件通过所述焊点与所述基板电连接。
6.一种如权利要求1至5中任一项所述的封装模组的制作方法，其特征在于，所述制作方法包括如下步骤：
提供基板和多个第一器件；
在基板上制备多个第一焊盘；
将转接组件贴装于多个所述第一焊盘，以使所述转接组件与所述基板围合形成容腔，并在转接组件上形成多个第二焊盘，其步骤包括：
在多个所述第一焊盘上涂覆异方性导电黏胶，以形成胶层；
在所述胶层背向所述基板的一侧贴装多个导电柱，使每一所述导电柱与一所述第一焊盘对应设置并电连接；
将转接板贴装于多个所述导电柱远离所述胶层的一端，以使所述转接板与所述基板间隔，并与所述基板围合形成所述容腔；
在所述转接板背向多个所述导电柱的一侧制备多个所述第二焊盘，所述第二焊盘用于与外部设备连接，所述第一焊盘的数量与所述第二焊盘的数量相同，每一所述第一焊盘的面积小于每一所述第二焊盘的面积，以使所述胶层、所述导电柱及所述转接板组成所述转接组件；
将多个所述第一器件贴装于所述基板，使多个所述第一器件与多个所述第一焊盘间隔设置，且至少部分所述第一器件容纳于所述容腔内，每一所述第一器件面向所述基板的一侧设有焊点，所述第一器件通过所述焊点与所述基板电连接。
7.如权利要求6所述的制作方法，其特征在于，所述制作方法还包括：
提供多个第二器件；
将多个所述第二器件贴装于所述基板至少一表面，以使多个所述第二器件与所述第一器件和所述第一焊盘间隔设置；
对多个所述第二器件进行塑封处理以形成塑封层，以使所述塑封层包裹多个所述第二器件。
8.一种电子设备，其特征在于，包括设备壳体和如权利要求1至5中任一项所述的封装模组，所述封装模组设于所述设备壳体内。
CN202110203365.4A 2021-02-23 2021-02-23 封装模组、封装模组的制作方法及电子设备 Active CN113035826B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110203365.4A CN113035826B (zh) 2021-02-23 2021-02-23 封装模组、封装模组的制作方法及电子设备
PCT/CN2021/142979 WO2022179295A1 (zh) 2021-02-23 2021-12-30 封装模组、封装模组的制作方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110203365.4A CN113035826B (zh) 2021-02-23 2021-02-23 封装模组、封装模组的制作方法及电子设备

Publications (2)

Publication Number Publication Date
CN113035826A CN113035826A (zh) 2021-06-25
CN113035826B true CN113035826B (zh) 2022-08-19

Family

ID=76460931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110203365.4A Active CN113035826B (zh) 2021-02-23 2021-02-23 封装模组、封装模组的制作方法及电子设备

Country Status (2)

Country Link
CN (1) CN113035826B (zh)
WO (1) WO2022179295A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035826B (zh) * 2021-02-23 2022-08-19 青岛歌尔智能传感器有限公司 封装模组、封装模组的制作方法及电子设备
CN113078455B (zh) * 2021-04-13 2022-10-14 长沙新雷半导体科技有限公司 一种封装天线的制作方法、封装天线及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN110010511A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种射频芯片系统级封装模组的测试方式
CN111293092A (zh) * 2020-03-04 2020-06-16 立讯电子科技（昆山）有限公司 一种集成多种塑封技术的超微小化sip封装产品及封装工艺
CN211928245U (zh) * 2020-03-31 2020-11-13 苏州旭创科技有限公司 一种封装组件和光模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9214454B2 (en) * 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
CN206371006U (zh) * 2017-01-04 2017-08-01 昆山龙腾光电有限公司 一种用于显示模组的pcb板结构
US11456281B2 (en) * 2018-09-29 2022-09-27 Intel Corporation Architecture and processes to enable high capacity memory packages through memory die stacking
CN111524866A (zh) * 2020-05-13 2020-08-11 中国电子科技集团公司第三十八研究所 一种基于tsv转接板的射频前端结构及系统
CN112051551B (zh) * 2020-09-10 2024-01-02 上海无线电设备研究所 基于硅基三维集成的微小型雷达高频大功率有源子阵
CN113035826B (zh) * 2021-02-23 2022-08-19 青岛歌尔智能传感器有限公司 封装模组、封装模组的制作方法及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
CN110010511A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种射频芯片系统级封装模组的测试方式
CN111293092A (zh) * 2020-03-04 2020-06-16 立讯电子科技（昆山）有限公司 一种集成多种塑封技术的超微小化sip封装产品及封装工艺
CN211928245U (zh) * 2020-03-31 2020-11-13 苏州旭创科技有限公司 一种封装组件和光模块

Also Published As

Publication number Publication date
WO2022179295A1 (zh) 2022-09-01
CN113035826A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US9961792B2 (en) Compact media player
CN113035826B (zh) 封装模组、封装模组的制作方法及电子设备
US20130113088A1 (en) Chip packaging structure, chip packaging method, and electronic device
CN214256758U (zh) 电子元器件、电路板、电路板组件和电子设备
CN111613614B (zh) 系统级封装结构和电子设备
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
CN112995866B (zh) 传感器封装结构和电子设备
KR20130034310A (ko) 인쇄회로기판 어셈블리
CN112382628B (zh) 数模混合封装结构、电子设备及封装工艺
CN111225331A (zh) Mems麦克风
WO2022252888A1 (zh) 封装模组及其制作方法、电子设备
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
CN112897451B (zh) 传感器封装结构及其制作方法和电子设备
CN111739876B (zh) 封装天线结构、其制作方法和电子设备
CN211555883U (zh) 芯片封装结构和电子设备
CN212727552U (zh) 控制模组和电子产品
CN105742274B (zh) 芯片封装用垂直过渡连接器、基板结构及制作方法
CN212486786U (zh) Mems麦克风和电子设备
CN102111955B (zh) Pcb板连接结构及连接方法
CN215734989U (zh) 一种防腐蚀的夹式pcb板结构
CN212062430U (zh) 芯片模组和电子设备
CN112911798B (zh) 主板结构和电子设备
CN217011113U (zh) Mems麦克风和电子设备
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
CN218827121U (zh) 封装结构及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant