CN111613614B - 系统级封装结构和电子设备 - Google Patents

系统级封装结构和电子设备 Download PDF

Info

Publication number
CN111613614B
CN111613614B CN202010608361.XA CN202010608361A CN111613614B CN 111613614 B CN111613614 B CN 111613614B CN 202010608361 A CN202010608361 A CN 202010608361A CN 111613614 B CN111613614 B CN 111613614B
Authority
CN
China
Prior art keywords
substrate
package structure
chip
shielding shell
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010608361.XA
Other languages
English (en)
Other versions
CN111613614A (zh
Inventor
秦士为
陶源
王德信
周玉洁
许婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202010608361.XA priority Critical patent/CN111613614B/zh
Publication of CN111613614A publication Critical patent/CN111613614A/zh
Application granted granted Critical
Publication of CN111613614B publication Critical patent/CN111613614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种系统级封装结构和电子设备，其中，所述系统级封装结构包括基板、至少两个芯片、屏蔽外壳及第一塑封层，所述基板具有第一表面，所述第一表面设有外接线路；两所述芯片间隔设于所述第一表面，且均与所述基板电连接；所述屏蔽外壳罩盖一所述芯片，所述屏蔽外壳背离所述基板的表面设有与所述外接线路电连接的转接线路；所述第一塑封层覆盖所述第一表面，并包覆另一所述芯片，所述屏蔽外壳背离所述基板的表面裸露在所述第一塑封层的外侧。本发明技术方案的系统级封装结构可进一步小型化且提高信号屏蔽保护效果。

Description

系统级封装结构和电子设备
技术领域
本发明涉及封装技术领域，特别涉及一种系统级封装结构和电子设备。
背景技术
目前，市面上消费类电子产品中，系统级封装结构的对外连接方式通常是在基板上通过B2B连接器、热压熔锡焊接、异方性导电胶膜等方式连接FPC(Flexible PrintedCircuit，柔性电路板)，再通过FPC连接到其他组件，这些方法会在基板上占用一定的空间，不利于缩小系统级模组的整体尺寸。同时，系统级模组上做电磁屏蔽的普遍方法是在塑封层上电镀或溅射上一层铜，不做分腔屏蔽，无法实现模组内器件之间的电磁屏蔽；而现有在塑封层上做分腔屏蔽的结构，工艺复杂且成本高。
发明内容
本发明的主要目的是提供一种系统级封装结构，旨在得到一种方便外部连接且方便做分腔屏蔽的系统级封装结构。
为实现上述目的，本发明提出的系统级封装结构包括：
基板，所述基板具有第一表面，所述第一表面设有外接线路；
至少两个芯片，两所述芯片间隔设于所述第一表面，且均与所述基板电连接；
屏蔽外壳，所述屏蔽外壳罩盖一所述芯片，所述屏蔽外壳背离所述基板的表面设有与所述外接线路电连接的转接线路；及
第一塑封层，所述第一塑封层覆盖所述第一表面，并包覆另一所述芯片，所述屏蔽外壳背离所述基板的表面裸露在所述第一塑封层的外侧。
可选的实施例中，在垂直于所述基板表面的方向上，所述第一塑封层的高度小于等于所述屏蔽外壳的高度。
可选的实施例中，还包括导电胶膜，所述导电胶膜设于所述屏蔽外壳背离所述基板的表面。
可选的实施例中，所述屏蔽外壳背离所述基板的表面向所述基板的方向凹设有沉槽，所述导电胶膜贴设于所述沉槽内，所述导电胶膜背离所述沉槽底壁的表面与所述沉槽的开口外周沿相平齐。
可选的实施例中，所述屏蔽外壳朝向基板的表面与所述芯片背离所述基板的表面之间设有垫片。
可选的实施例中，所述外接线路环绕所述芯片的周缘设置，所述芯片为罩盖于所述屏蔽外壳内的芯片。
可选的实施例中，所述屏蔽外壳贴装于所述基板的外接线路。
可选的实施例中，所述第一塑封层背离所述芯片的表面设有屏蔽膜层。
可选的实施例中，所述基板还具有第二表面，所述系统级封装结构还包括电子元件和第二塑封层，所述电子元件设于所述第二表面，所述第二塑封层覆盖所述第二表面，并包覆所述电子元件。
本发明又提出一种电子设备，包括壳体和设于所述壳体内的系统级封装结构，所述系统级封装结构为如上所述的系统级封装结构。
本发明技术方案的系统级封装结构包括有在第一表面设置外接线路的基板和设于第一表面的至少两芯片，还包括有罩盖其中一芯片的屏蔽外壳和罩盖第一表面和另一芯片的塑封层，屏蔽外壳罩盖的芯片信号频率高，屏蔽外壳可以对其信号进行屏蔽保护，从而避免两芯片之间的信号干扰，且不影响塑封层的封装，工艺简单，实现了分腔屏蔽。同时，屏蔽外壳的外表面还设有连接外接线路的转接线路，能够将基板上需要通过连接FPC进行传输的电信号转接到屏蔽外壳的表面，从而方便与其他部件进行电连接，并减少了基板的占用面积，能够有效减少系统级封装结构的整体体积，方便实现小型化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明系统级封装结构一实施例的剖视图；
图2为图1所示系统级封装结构除去导电胶膜的剖视图；
图3为本发明系统级封装结构另一实施例连接柔性电路板的剖视图。
附图标号说明：
标号 名称 标号 名称
100 系统级封装结构 51 沉槽
10 基板 60 垫片
11 第一表面 70 第一塑封层
13 第二表面 71 屏蔽膜层
15 外接线路 80 第二塑封层
30 芯片 90 导电胶膜
40 电子元件 200 柔性电路板
50 屏蔽外壳
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种系统级封装结构100。
请参照图1，在本发明的一实施例中，系统级封装结构100包括：
基板10，所述基板10具有第一表面11，所述第一表面11设有外接线路15；
至少两个芯片30，两所述芯片30间隔设于所述第一表面11，且均与所述基板10电连接；
屏蔽外壳50，所述屏蔽外壳50罩盖一所述芯片30，所述屏蔽外壳50背离所述基板10的表面设有与所述外接线路15电连接的转接线路；及
第一塑封层70，所述第一塑封层70覆盖所述第一表面11，并包覆另一所述芯片30，所述屏蔽外壳50背离基板10的表面裸露在所述第一塑封层70的外侧。
一般地，系统级封装结构100是将多种功能的晶圆集中在一个封装结构中，例如存储器、处理器等，故而，本实施例中，两个芯片30的类型可以是DSP(Digital SignalProcessing)芯片30，能够实现数字信号处理技术；也可以是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)芯片30，即金属氧化物半导体场效应晶体管，广泛使用在模拟电路与数字电路的场效晶体管；或是IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)，应用于交流系统中，在此不作限定。保证两芯片30的信号频率差距大，需要做分腔屏蔽即可。当然，于其他实施例中，也可以设置一芯片30和一电子元件40，该电子元件40可以是电容、电感等元件，分腔屏蔽实现了芯片30与电子元件40之间的信号阻隔。
具体地，为芯片30提供基础支撑的基板10为印刷电路板或封装基板，该基板10的材质为普通印刷电路板或封装基板的材质，其内部设有多个功能线路，为方便连接芯片30或元器件后实现各自功能，在此不再赘述。基板10包括相对的两表面，分别为第一表面11和第二表面13，在第一表面11设有外接线路15，该外接线路15可以通过印刷等工艺制作，用于与外界连接进行信号传输。两个芯片30间隔设于第一表面11上，每一芯片30的安装方式可以是表面贴装工艺，将封装好的芯片贴装到基板10上：也可以通过金线键合工艺，将裸芯片固定到基板10上，并使用金属线实现电连接；也可以是通过倒装芯片封装工艺与基板10实现固定并电连接，在此不作限定。
为了实现封装结构的封装，系统级封装结构100还包括第一塑封层70，能够为芯片30提供物理防护，保证芯片30的气密性良好，从而防止外来物污染和侵蚀，提高使用性能。本实施例中因需要进行分腔屏蔽，故而事先增加了屏蔽外壳50，在进行塑封过程中，可使用对应的遮盖板遮盖屏蔽外壳50所在的位置，从而裸露处屏蔽外壳50背离基板10的表面，第一塑封层70的侧面抵接于屏蔽外壳50的周侧面，进而不影响屏蔽外壳50的转接功能。屏蔽外壳50顾名思义具备屏蔽的功能，具体地，屏蔽外壳50的基体材料可以是陶瓷、树脂或其他类型的绝缘体，通过在其任一表面上电镀或溅射一层铜，从而形成屏蔽保护层。另一方面，屏蔽外壳50的作用为转接信号作用，在其另一表面设有与外接线路15电连接的转接线路，转接线路可以连通外接线路15与外界FPC，并进行信号传输，该转接线路可以通过印刷或刻蚀等工艺设于屏蔽外壳50的外表面，该转接线路的一端与外接线路15连接，另一端被引到屏蔽外壳50背离基板10的表面，从而不会受塑封层的影响，方便与外界连接。
当然，于其他实施例中，该系统级封装结构100还可以包括若干个芯片30和若干个被动元件40，在此不作限定。其中一芯片30的频率高，屏蔽外壳50罩盖该芯片30，塑封层塑封另外有若干个芯片30和若干个电子元件40，且屏蔽外壳50位于塑封层的中部。
本发明技术方案的系统级封装结构100包括有在第一表面11设置外接线路15的基板10和设于第一表面11的至少两芯片30，还包括有罩盖其中一芯片30的屏蔽外壳50和罩盖第一表面11和另一芯片30的塑封层，屏蔽外壳50罩盖的芯片30信号频率高，该屏蔽外壳50可以对其信号进行屏蔽保护，从而避免两芯片30之间的信号干扰，且不影响塑封层的封装，工艺简单，实现了分腔屏蔽。同时，屏蔽外壳50的外表面还设有连接外接线路15的转接线路，能够将基板10上通过连接FPC进行传输的电信号转接到屏蔽外壳50的表面，从而方便与其他部件进行电连接，并减少了基板10的占用面积，能够有效减少系统级封装结构100的整体体积，方便实现小型化。
可选的实施例中，在垂直于所述基板10表面的方向上，所述第一塑封层70的高度小于等于所述屏蔽外壳50的高度。
可以理解的，塑封过程中浇注的液体会发生自动流平，故本实施例中，为了保证屏蔽外壳50的转接功能，设置第一塑封层70在垂直于基板10表面的方向上的高度小于或等于屏蔽外壳50的高度，从而使得在塑封过程中，塑胶体不会蔓延遮盖屏蔽外壳50背离基板10的表面，保证转接线路与外部部件进行连接的可靠性。
在上述结构的基础上，可选地，所述外接线路15环绕所述芯片30的周缘设置，所述芯片30为罩盖于所述屏蔽外壳50内的芯片30。本实施例中，设置芯片30通过植锡球连接于基板10，在基板10进行印刷电路时就进行设计布局，将需要与外部柔性电路板200进行连接的外接线路15环绕芯片30的周缘设置，屏蔽外壳50根据芯片30的高度和固定其焊盘所在的位置确定好其大小和高度，然后再将基板10和屏蔽外壳50进行投板，从而可以使得屏蔽外壳50在罩盖该芯片30后，能够方便外接线路15与转接线路的连接，减少线路的布置，简化工艺。
可选的实施例中，所述屏蔽外壳50贴装于所述基板10的外接线路15。此时，将外接线路15的外接头部分设置焊盘，从而使得屏蔽外壳50直接贴装在该焊盘上，进而能够实现其外表面的转接线路与该外接线路15的直接连通，可以进一步节约占用基板10的空间，且导通性能好，方便传输信号。
可选的实施例中，还包括导电胶膜90，所述导电胶膜90设于所述屏蔽外壳50背离所述基板10的表面。
本实施例中，为了方便系统级封装结构100与外部电连接，设置导电胶膜90贴设于屏蔽外壳50背离基板10的表面，该导电胶膜90可以导通转接线路和外部的柔性电路板200，进而实现信号的传输，同时也可以起到固定柔性电路板200的作用。具体地，导电胶膜90可以是异方性导电胶膜90，以实现多个信号脚与屏蔽外壳上电路的独立垂直互联。
请结合图1和图2，可选的实施例中，所述屏蔽外壳50背离所述基板10的表面向所述基板10的方向凹设有沉槽51，所述导电胶膜90贴设于所述沉槽51内，所述导电胶膜90背离所述沉槽51底壁的表面与所述沉槽51的开口外周沿相平齐。
本实施例中，为了使得系统级封装结构100的外部平整性，在屏蔽外壳50背离基板10的表面凹设有沉槽51，因导电胶膜90也具备一定的厚度，该沉槽51的横截面积和深度与导电胶膜90的面积和厚度相匹配，从而可以将导电胶膜90适配贴设于沉槽51后，导电胶膜90背离沉槽51底壁的表面与沉槽51的开口外周沿平齐，进而实现了屏蔽外壳50的平整性，也可以避免导电胶膜90凸出设置时被意外剐蹭，保证导电胶膜90的稳定性安装。
可选的实施例中，所述屏蔽外壳50朝向基板10的表面与所述芯片30背离所述基板10的表面之间设有垫片60。
本实施例中，因对其中一芯片30罩盖屏蔽外壳50，故而屏蔽外壳50与芯片30之间有一定的间隔空隙，在屏蔽外壳50朝向基板10的表面与芯片30背离基板10的表面设有垫片60，可以使得芯片30与屏蔽外壳50之间间接抵接，避免该系统级封装结构100在发生晃动或震动过程中，芯片30的周缘未有抵接处造成与基板10的连接位置松动，保证芯片30的固定稳定性，提高芯片30的使用性能。具体地，该垫片60可以为一个，也可以为多个，多个垫片60设置在沉槽51的外壁面的周缘，从而能够对芯片30的抵压力较为均匀，进一步提高芯片30的稳定性。
当然，为了提高系统级封装结构100的功能稳定性，可选的实施例中，所述第一塑封层70背离所述芯片30的表面设有屏蔽膜层71。
在该实施例中，第一塑封层70背离芯片30的表面设有屏蔽膜层71，该屏蔽膜层71可以是铜膜，通过电镀或溅射等工艺加工至塑封层的表面，进而能够使得芯片30免于外界信号的干扰，从而能够提高第一塑封层70内的芯片30的功能稳定性。如此，系统级封装结构100不仅实现了整体屏蔽，还可以实现分腔屏蔽，加工工艺简单，成本低。
请结合参照图3，可选的实施例中，所述基板10还具有第二表面13，所述系统级封装结构100还包括电子元件40和第二塑封层80，所述电子元件40设于所述第二表面13，所述第二塑封层80覆盖所述第二表面13，并包覆所述电子元件40。
本实施例中，为了提高该系统级封装结构100的功能性，在基板10的第二表面13还设置有电子元件40，电子元件40也可以是两个或多个，通过第二塑封层80的设置对该电子元件40进行封装保护，该第二塑封层80的外表面也可以设置有屏蔽层，从而对电子元件40进行信号保护，避免外界电磁干扰。
可以理解的，上述第一表面11和第二表面13均设置有元器件的系统级封装结构100的封装工艺包括以下步骤：
首先，对基板10进行线路布局，将外接线路15的位置设定为需要贴装的信号强的芯片30的周围；
其次，根据芯片30的高度和基板10上引出的焊盘位置，确定屏蔽外壳50的大小、形状和高度等设计参数，然后将基板10和屏蔽外壳50进行投版；
再次，双面贴装工艺将电子元件40贴装在第二表面13，两芯片30贴装在第一表面11，并在信号强的芯片30上表面设置垫片60，将屏蔽外壳50贴装在焊盘上并罩盖信号强的芯片30，实现该芯片30的屏蔽封装；
最后，在第二表面13进行全面塑封，在第一表面11进行部分遮挡塑封，实现整体结构的封装，并在屏蔽外壳50的沉槽51处贴设导电胶膜90，该导电胶膜90与转接线路连通。
该系统级封装结构100完成封装后，将外部的柔性电路板200的连接端连接到导电胶膜90上即可。
本发明又提出一种电子设备(未图示)，包括壳体和设于所述壳体内的系统级封装结构100，所述系统级封装结构100的具体结构参照上述实施例，由于本电子设备的系统级封装结构100采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
其中，电子设备可以是穿戴类电子产品，例如，智能手表手环或TWS耳机，也可以是移动终端等电子产品，在此不作限定。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种系统级封装结构，其特征在于，包括：
基板，所述基板具有第一表面，所述第一表面设有外接线路；
至少两个芯片，两所述芯片间隔设于所述第一表面，且均与所述基板电连接；
屏蔽外壳，所述屏蔽外壳罩盖一所述芯片，所述屏蔽外壳背离所述基板的表面设有与所述外接线路电连接的转接线路，所述屏蔽外壳的基体材料为绝缘体，其朝向所述基板的表面设有屏蔽保护层；及
第一塑封层，所述第一塑封层覆盖所述第一表面，并包覆另一所述芯片，所述屏蔽外壳背离所述基板的表面裸露在所述第一塑封层的外侧。
2.如权利要求1所述的系统级封装结构，其特征在于，在垂直于所述基板表面的方向上，所述第一塑封层的高度小于等于所述屏蔽外壳的高度。
3.如权利要求1所述的系统级封装结构，其特征在于，还包括导电胶膜，所述导电胶膜设于所述屏蔽外壳背离所述基板的表面。
4.如权利要求3所述的系统级封装结构，其特征在于，所述屏蔽外壳背离所述基板的表面向所述基板的方向凹设有沉槽，所述导电胶膜贴设于所述沉槽内，所述导电胶膜背离所述沉槽底壁的表面与所述沉槽的开口外周沿相平齐。
5.如权利要求1至4中任一项所述的系统级封装结构，其特征在于，所述屏蔽外壳朝向基板的表面与所述芯片背离所述基板的表面之间设有垫片。
6.如权利要求1至4中任一项所述的系统级封装结构，其特征在于，所述外接线路环绕所述芯片的周缘设置，所述芯片为罩盖于所述屏蔽外壳内的芯片。
7.如权利要求6所述的系统级封装结构，其特征在于，所述屏蔽外壳贴装于所述基板的外接线路。
8.如权利要求1所述的系统级封装结构，其特征在于，所述第一塑封层背离所述芯片的表面设有屏蔽膜层。
9.如权利要求1所述的系统级封装结构，其特征在于，所述基板还具有第二表面，所述系统级封装结构还包括电子元件和第二塑封层，所述电子元件设于所述第二表面，所述第二塑封层覆盖所述第二表面，并包覆所述电子元件。
10.一种电子设备，其特征在于，包括壳体和设于所述壳体内的系统级封装结构，所述系统级封装结构为如权利要求1至9中任一项所述的系统级封装结构。
CN202010608361.XA 2020-06-29 2020-06-29 系统级封装结构和电子设备 Active CN111613614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010608361.XA CN111613614B (zh) 2020-06-29 2020-06-29 系统级封装结构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010608361.XA CN111613614B (zh) 2020-06-29 2020-06-29 系统级封装结构和电子设备

Publications (2)

Publication Number Publication Date
CN111613614A CN111613614A (zh) 2020-09-01
CN111613614B true CN111613614B (zh) 2022-03-25

Family

ID=72202626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010608361.XA Active CN111613614B (zh) 2020-06-29 2020-06-29 系统级封装结构和电子设备

Country Status (1)

Country Link
CN (1) CN111613614B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN112490230B (zh) * 2020-11-30 2022-11-01 青岛歌尔智能传感器有限公司 红外探测模组及其制备方法、电子设备
CN113125859B (zh) * 2021-03-10 2023-02-03 青岛歌尔智能传感器有限公司 一种用于测试屏蔽效能的封装结构和屏蔽效能的测试方法
CN113556639B (zh) * 2021-06-29 2023-07-28 荣成歌尔微电子有限公司 Sip模组及tws耳机

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
JPH09293987A (ja) * 1996-04-25 1997-11-11 Nec Corp 混成集積回路パッケージ
JPH1167947A (ja) * 1997-08-20 1999-03-09 Sony Corp ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JP2009016371A (ja) * 2007-06-29 2009-01-22 Casio Comput Co Ltd シールド機能付きモジュールの製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
CN204377134U (zh) * 2015-01-20 2015-06-03 瑞声声学科技(深圳)有限公司 Mems麦克风
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
KR20190067839A (ko) * 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
CN209981211U (zh) * 2019-04-30 2020-01-21 江苏康迪新能源科技有限公司 一种带吸附结构的igbt驱动模块

Also Published As

Publication number Publication date
CN111613614A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN111613614B (zh) 系统级封装结构和电子设备
US7261596B2 (en) Shielded semiconductor device
US6421244B1 (en) Power module
US6813154B2 (en) Reversible heat sink packaging assembly for an integrated circuit
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
CN212991092U (zh) 封装模组、模组载板和电子设备
US20140084437A1 (en) Semiconductor device including semiconductor chip mounted on lead frame
KR20130035675A (ko) 튜너 모듈
US6847115B2 (en) Packaged semiconductor device for radio frequency shielding
CN113035826B (zh) 封装模组、封装模组的制作方法及电子设备
US10026684B2 (en) IC package
CN111491439A (zh) 电路板组件以及电子设备
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
CN112897451B (zh) 传感器封装结构及其制作方法和电子设备
TWI543451B (zh) 電連接器及其組合
CN111613613A (zh) 双面封装结构及电子设备
TWI287278B (en) Semiconductor device package
CN212062430U (zh) 芯片模组和电子设备
CN216292035U (zh) 线路板焊接结构及其封装结构、屏蔽结构、屏蔽基板
CN212113688U (zh) 芯片封装结构和电子设备
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR20080114062A (ko) 반도체 패키지 및 이의 제조 방법
US10334732B2 (en) Area-efficient connections to SIP modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant