CN212991092U - 封装模组、模组载板和电子设备 - Google Patents

封装模组、模组载板和电子设备 Download PDF

Info

Publication number
CN212991092U
CN212991092U CN202022088910.3U CN202022088910U CN212991092U CN 212991092 U CN212991092 U CN 212991092U CN 202022088910 U CN202022088910 U CN 202022088910U CN 212991092 U CN212991092 U CN 212991092U
Authority
CN
China
Prior art keywords
package
shielding structure
substrate
layer
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022088910.3U
Other languages
English (en)
Inventor
陆春荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202022088910.3U priority Critical patent/CN212991092U/zh
Application granted granted Critical
Publication of CN212991092U publication Critical patent/CN212991092U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本实用新型公开一种封装模组、模组载板和电子设备,所述封装模组包括:基板,所述基板用于连接外部电路;电子元器件和射频元器件,所述电子元器件和所述射频元器件间隔设置于所述基板的表面,并均与所述基板电性连接;第一屏蔽结构,所述第一屏蔽结构设有至少两个第一安装腔,所述第一屏蔽结构罩盖于所述基板,将所述电子元器件和所述射频元器件分别封装于其中一个第一安装腔内;以及第二屏蔽结构,所述第二屏蔽结构设有第二安装腔,所述第二屏蔽结构罩盖所述第一屏蔽结构,并与所述基板连接。本实用新型技术方案旨在降低射频元器件对封装模组内部的电子元器件之间的电磁干扰,进一步提高电子元器件与外界的电磁干扰的防护,提高电子元器件运行的稳定性。

Description

封装模组、模组载板和电子设备
技术领域
本实用新型涉及集成电路封装技术领域,特别涉及一种封装模组、模组载板和电子设备。
背景技术
在射频技术水平和通讯技术的发展下出现了很多类型的穿戴设备。人们对于电子元器件的散热性能及射频集成度,小型化,低成本也提出了更为严格的要求。传统SAW(声表面波滤波器(surface acoustic wave))和BAW(Bulk Acoustic Wave,体声波滤波器)或MEMS(MicroElectromechanical System,微机电系统)器件,具有多功能化和小型化的优势,一般会采用晶圆级封装对这些器件进行封装。对于高密度射频SIP(System In aPackage系统级封装)及数字IC封装,由于射频元器件与其他电子元器件共存,射频元器件很容易对周边器件的电器性能造成影响或在成信号干扰,进而降低电子元器件运行稳定性,导致产品失效。
实用新型内容
本实用新型的主要目的是提供一种封装模组、模组载板和电子设备,旨在降低射频元器件对封装模组内部的电子元器件的电磁干扰,提高电子元器件运行的稳定性。
为实现上述目的,本实用新型提供一种的封装模组,所述封装模组包括:
基板,所述基板用于连接外部电路;
电子元器件和射频元器件,所述电子元器件和所述射频元器件间隔设置于所述基板的表面,并均与所述基板电性连接;
第一屏蔽结构,所述第一屏蔽结构设有至少两个第一安装腔,所述第一屏蔽结构罩盖于所述基板,将所述电子元器件和所述射频元器件分别封装于其中一个第一安装腔内;以及
第二屏蔽结构,所述第二屏蔽结构设有第二安装腔,所述第二屏蔽结构罩盖所述第一屏蔽结构,并与所述基板连接。
在本实用新型的一些实施例中,所述第一屏蔽结构包括分隔支撑层和屏蔽层,所述分隔支撑层形成有至少两个所述第一安装腔,所述分隔支撑层覆盖所述基板、所述电子元器件和所述射频元器件的外表面,所述屏蔽层贴合于所述分隔支撑层背离所述基板的一侧。
在本实用新型的一些实施例中,所述屏蔽层和所述第二屏蔽结构的材质均包括金属材料;
且/或,所述分隔支撑层的材质包括导热材料或绝缘材料。
在本实用新型的一些实施例中,所述分隔支撑层还设有散热孔和接地孔,所述基板包括接地层和连通至所述接地层的接地通孔,所述散热孔对应所述电子元器件设置,所述接地孔对应所述接地通孔设置;
至少部分的所述屏蔽层容置于所述散热孔,并与所述电子元器件连接;
至少部分的所述屏蔽层穿设于所述接地孔和所述接地通孔,并与所述接地层电性连接。
在本实用新型的一些实施例中,所述封装模组包括多个电子元器件,多个所述电子元器件均与所述基板电性连接,所述第一屏蔽结构的一所述第一安装腔封装多个所述电子元器件;
或者,所述封装模组包括多个电子元器件,多个所述电子元器件均与所述基板电性连接,所述第一屏蔽结构的一所述第一安装腔封装一个所述电子元器件。
在本实用新型的一些实施例中,在所述第一屏蔽结构的一所述第一安装腔封装多个所述电子元器件时,所述封装模组还包括填充件,所述填充件设于多个所述电子元器件之间,并与所述基板固定连接,所述填充件将多个所述电子元器件固定连接,所述第一安装腔的腔壁贴合所述填充件背离所述基板的一侧。
在本实用新型的一些实施例中,所述封装模组还包括导线和第一封装层,所述射频元器件与所述基板由所述导线键合连接,所述第一封装层封装所述射频元器件和所述导线,一所述第一屏蔽结构罩盖所述第一封装层,将所述射频元器件分别封装于所述第一安装腔内。
在本实用新型的一些实施例中,所述封装模组还包括第二封装层,所述第二封装层填充于所述第一屏蔽结构和所述第二屏蔽结构之间,并抵接于所述第一屏蔽结构的外侧以及所述第二屏蔽结构的内侧。
在本实用新型的一些实施例中,所述第二屏蔽结构包括封装顶部和连接于所述封装顶部的封装侧部,所述封装顶部和封装侧部围合形成所述第二安装腔,所述封装顶部贴合于所述第二封装层背离所述第一屏蔽结构的一侧,所述封装侧部贴合于所述第二封装层的侧面和所述基板的侧面,并与所述第一屏蔽结构和所述接地层电性连接。
在本实用新型的一些实施例中,定义所述基板具有用于安装电子元器件和射频元器件的安装面,所述封装侧部自所述封装顶部延伸,所述封装侧部背离所述封装顶部的一端超出所述安装面所在的水平面。
在本实用新型的一些实施例中,所述封装模组还设有至少一散热空腔,所述散热空腔设于所述基板和所述电子元器件之间;
且/或,所述封装模组还设有至少一散热空腔,所述散热空腔设于所述射频元器件和所述基板之间。
在本实用新型的一些实施例中,所述第一屏蔽结构为金属罩;
且/或,所述第二屏蔽结构为金属罩。
本实用新型还提出一种模组载板,所述模组载板包括多个封装模组,多个所述封装模组相互连接并阵列排布,所述封装模组包括:
基板,所述基板用于连接外部电路;
电子元器件和射频元器件,所述电子元器件和所述射频元器件间隔设置于所述基板的表面,并均与所述基板电性连接;
第一屏蔽结构,所述第一屏蔽结构设有至少两第一安装腔,所述第一屏蔽结构罩盖于所述基板,将所述电子元器件和所述射频元器件分别封装于其中一个第一安装腔内;以及
第二屏蔽结构,所述第二屏蔽结构设有第二安装腔,所述第二屏蔽结构罩盖所述第一屏蔽结构,并与所述基板连接。
本实用新型还提出一种电子设备,所述电子设备封装模组,所述封装模组包括:
基板,所述基板用于连接外部电路;
电子元器件和射频元器件,所述电子元器件和所述射频元器件间隔设置于所述基板的表面,并均与所述基板电性连接;
第一屏蔽结构,所述第一屏蔽结构设有至少两第一安装腔,所述第一屏蔽结构罩盖于所述基板,将所述电子元器件和所述射频元器件分别封装于其中一个第一安装腔内;以及
第二屏蔽结构,所述第二屏蔽结构设有第二安装腔,所述第二屏蔽结构罩盖所述第一屏蔽结构,并与所述基板连接。
本实用新型的技术方案通过在基板设置第一屏蔽结构,并在第一屏蔽结构设置至少两个第一安装腔,其中,一个第一安装腔内设置电子元器件,另一个第一安装腔内设置射频元器件,由于电子元器件和射频元器件被安置在不同的第一安装腔内,从而射频元器件收发信号均不能影响相邻的电子元器件,有效防止了封装模组内部产生的电磁干扰,进一步通过设置具有第二安装腔的第二屏蔽结构,将第二屏蔽结构罩盖于基板,使得第一屏蔽结构、电子元器件和射频元器件均被封装在第二安装腔,进一步防止外部的电磁辐射影响封装模组的正常工作。如此,本实用新型的技术方案降低射频元器件对封装模组内部的电子元器件的电磁干扰,提高电子元器件运行的稳定性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型封装模组一实施例的结构示意图;
图2为本实用新型封装模组再一实施例的结构示意图;
图3为本实用新型封装模组又一实施例的结构示意图;
图4为本实用新型封装模组的基板一实施例的结构示意图;
图5为本实用新型封装模组的第一屏蔽结构一实施例的分解示意图。
附图标号说明:
标号 名称 标号 名称
100 封装模组 413 接地孔
10 基板 42 屏蔽层
11 接地层 50 第二屏蔽结构
12 接地通孔 51 封装顶部
20 电子元器件 52 封装侧部
21 被动元件 60 填充件
30 射频元器件 70 第一封装层
40 第一屏蔽结构 71 导线
41 分隔支撑层 80 第二封装层
411 第一安装腔 90 散热空腔
412 散热孔 101 焊盘
本实用新型目的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本申请提出一种封装模组100,旨在降低射频元器件30对封装模组100内部的电子元器件20的电磁干扰,提高电子元器件20运行的稳定性。该封装模组100可应用在电子设备之中,可以理解地,该电子设备可以是但并不限于手机、平板电脑、个人数字助理(PersonalDigital Assistant,PDA)、电子书阅读器、MP3(动态影像专家压缩标准音频层面3,MovingPicture Experts Group Audio Layer III)播放器、MP4(动态影像专家压缩标准音频层面4,Moving Picture Experts Group Audio Layer IV)播放器、笔记本电脑、车载电脑、机顶盒、智能电视机、可穿戴设备、导航仪、掌上游戏机等。
下面将对本申请封装模组100的具体结构进行介绍:
参照图1至图5,本实用新型封装模组100一些实施例中,所述封装模组100包括:
基板10,所述基板10用于连接外部电路;
电子元器件20和射频元器件30,所述电子元器件20和所述射频元器件30间隔设置于所述基板10的表面,并均与所述基板10电性连接;
第一屏蔽结构40,所述第一屏蔽结构40设有至少两第一安装腔411,所述第一屏蔽结构40罩盖于所述基板10,将所述电子元器件20和所述射频元器件30分别封装于其中一个第一安装腔411内;以及
第二屏蔽结构50,所述第二屏蔽结构50设有第二安装腔,所述第二屏蔽结构50罩盖所述第一屏蔽结构40,并与所述基板10连接。
可以理解的是,该屏蔽结构的材质可以采用导电介质。在一些实施例中,该屏蔽结构可以通过半导体材料、金属材料、非金属导电材料或者前述几种材料的结合制作,只要使得屏蔽结构具有良好的导电性进而便于实现屏蔽功能即可。
该基板10的内部可以包括多层绝缘材料制作的分隔层以及多层金属层,如此设置可以便于对电子元器件20、射频元器件30和第一屏蔽结构40的设置,并且可以根据需要设置基板10的厚度,保证封装效果的稳定和封装模组100体积的小型化。该基板10的外轮廓也可以根据实际需要进行设定,具体的,可以将基板10的外轮廓设置为多边形或者圆形,只要便于对电子元器件20和屏蔽结构的封装即可。
在本申请的一实施例中,电子元器件20即为具有含硅半导体的结构,该含硅半导体为晶圆或者其他具有功能性的电子元器件20,晶圆是指硅半导体集成电路制作所用的硅晶片,由于其形状为圆形,故称为晶圆;在硅晶片上可加工制作成各种电路元件结构,而成为有特定电性功能的集成电路产品。以及,该电子元器件20可以为SMT贴片元件、被动元件21。射频元器件30可以为功率放大器等。
本实用新型的技术方案通过在基板10设置第一屏蔽结构40,并在第一屏蔽结构40设置至少两个第一安装腔411,其中,一个第一安装腔411内设置电子元器件20,另一个第一安装腔411内设置射频元器件30,由于电子元器件20和射频元器件30被安置在不同的第一安装腔411内,从而射频元器件30收发信号均不能影响相邻的电子元器件20,有效防止了封装模组100内部产生的电磁干扰,进一步通过设置具有第二安装腔的第二屏蔽结构50,将第二屏蔽结构50罩盖于基板10,使得第一屏蔽结构40、电子元器件20和射频元器件30均被封装在第二安装腔,进一步防止外部的电磁辐射影响封装模组100的正常工作。如此,本实用新型的技术方案降低射频元器件30对封装模组100内部的电子元器件20的电磁干扰,提高电子元器件20运行的稳定性。
参照图1至图3、图5,在本实用新型的一些实施例中,所述第一屏蔽结构40包括分隔支撑层41和屏蔽层42,所述分隔支撑层41形成有至少两个所述第一安装腔411,所述分隔支撑层41覆盖所述基板10、所述电子元器件20和所述射频元器件30的外表面,所述屏蔽层42贴合于所述分隔支撑层41背离所述基板10的一侧。
通过设置覆盖基板10、电子元器件20和射频元器件30的分隔支撑层41,便于对后续的屏蔽层42进行支撑,进一步设置贴合在分隔支撑层41表面的屏蔽层42,使得基板10、电子元器件20和射频元器件30的均能得到屏蔽层42的覆盖,进而实现一定的屏蔽效果。进一步地,正对电子元器件20的部分所述分隔支撑层41和所述屏蔽层42共同形成一第一安装腔411,从而可以通过该第一安装腔411实现对电子元器件20的电磁屏蔽,以及,正对射频元器件30的部分所述分隔支撑层41和所述屏蔽层42共同形成另一第一安装腔411,从而可以通过该第一安装腔411实现对射频元器件30的电磁屏蔽。
在本实用新型的一些实施例中,分隔支撑层41和屏蔽层42的材质均包括导热材料。如此设置,使得第一屏蔽结构40一方面可以用于屏蔽,另一方面由于基板10、电子元器件20和射频元器件30均与分隔支撑层41接触,它们产生的热量可以传递至分隔支撑层41,进而分隔支撑层41再将热量传递至屏蔽层42,并且由于分隔支撑层41的全面覆盖,可以对封装模组100的整体温度进行平衡,提高封装模组100的散热效率。在一实施例中,分隔支撑层41的材质还可以包括绝缘材料,从而一方面便于对屏蔽层42支撑,另一方面便于防止基板10上的各电子元器件20短路,具体的分隔支撑层41可以采用导热橡胶或者导热硅胶,从而同时兼具导热和绝缘的效果。
在一实施例中,分隔支撑层41为柔性薄膜结构,如此,便于其充分覆盖并贴合基板10上的射频元器件30和各个电子元器件20,从而使得设置屏蔽层42后,对基板10上的各个部分均能实现屏蔽的效果;并且对射频元器件30和各电子元器件20均能进行一定程度的固定,提高封装模组100的结构稳定性。
在本实用新型的一些实施例中,所述屏蔽层42和所述第二屏蔽结构50的材质均包括金属材料。电磁干扰主要以电磁波的方式传播造成干扰,电磁波在传播过程中,若遇到金属材料不仅不会穿过,而且会被迫改变方向沿着金属材料行进。若将金属材料包敷在所要屏蔽的设备或导线71外面进行屏蔽,并通过接地线与大地相连接,可能造成干扰的电磁波将通过接地线流向大地,被屏蔽的设备或导线71中的信号就能够正常传送,从而避免了电磁干扰。并且,金属材料还具有良好的导热效果,在屏蔽层42可以接收分隔支撑层41的热量,从而提高芯片的散热效果。进一步地,该屏蔽层42还可以与第二屏蔽结构50连接,从而再将热量传递到第二屏蔽结构50,如此,大大提高了芯片模组的散热面积和散热效率。
参照图4,图5,在本实用新型的一些实施例中,所述分隔支撑层41还设有散热孔412和接地孔413,所述接地孔413邻近所述第一安装腔411设置所述基板10包括接地层11和连通至所述接地层11的接地通孔12,所述散热孔412对应所述电子元器件20设置,所述接地孔413对应所述接地通孔12设置;
至少部分的所述屏蔽层42容置于所述散热孔412,并与所述电子元器件20连接;
至少部分的所述屏蔽层42穿设于所述接地孔413和所述接地通孔12,并与所述接地层11电性连接。
本实施例中,通过设置散热孔412使得屏蔽层42可以与电子元器件20直接接触,从而当屏蔽层42采用金属材料时,即使分隔支撑层41的导热效果较差,同样可以通过屏蔽层42直接对电子元器件20的热量进行传导,提高封装模组100的散热效率。以及,通过设置邻近第一安装腔411的接地孔413,以及连通接地层11的接地通孔12,并设置穿设于所述接地孔413和所述接地通孔12的至少部分屏蔽层42,使得直接可以对第一安装腔411的腔壁接地,从而避免需要设置较长的接地线才能实现接地,降低了封装模组100的体积。
在本实用新型的一些实施例中,所述封装模组100包括多个电子元器件20,多个所述电子元器件20均与所述基板10电性连接,所述第一屏蔽结构40的一所述第一安装腔411封装多个所述电子元器件20;本实施例中,电子元器件20的数量为多个,从而提高封装模组100的功能性,当多个电子元器件20均不具有收发电磁波的功能时,可以将该多个电子元器件20封装在一起,从而便于减少分隔支撑层41和屏蔽层42的覆盖面积,降低生产效率。可以理解的是,多个电子元器件20可以为多个电容或者多个电阻等。
参照图2,在本实用新型的一些实施例中,所述封装模组100包括多个电子元器件20,多个所述电子元器件20均与所述基板10电性连接,所述第一屏蔽结构40的一所述第一安装腔411封装一个所述电子元器件20。本实施例中,电子元器件20的数量为多个,从而提高封装模组100的功能性,将多个电子元器件20分别单独封装在一个第一安装腔411内,可以保证电磁屏蔽的效果。
在本实用新型的一些实施例中,在所述第一屏蔽结构40的一所述第一安装腔411封装多个所述电子元器件20时,所述封装模组100还包括填充件60,所述填充件60设于多个所述电子元器件20之间,并与所述基板10固定连接,所述填充件60将多个所述电子元器件20固定连接,所述第一安装腔411的腔壁贴合所述填充件60背离所述基板10的一侧。本实施例中通过设置填充件60,将多个电子元器件20相互固定,提高封装模组100的结构稳定性,以及在设置贴合在电子元器件20上的分隔支撑层41时,该填充件60与电子元器件20可以一起对分隔支撑层41进行支撑,减少分隔支撑层41的铺设面积,提高分隔支撑层41的铺设效果,并减少分隔支撑层41的耗材。可以理解的是,该填充件60可以为点胶,点胶注入电子元器件20之间时是液态,待一定时间后凝固为固态。
参照图3,在本实用新型的一些实施例中,所述封装模组100还包括导线71和第一封装层70,所述射频元器件30与所述基板10由所述导线71键合连接,所述第一封装层70封装所述射频元器件30和所述导线71,一所述第一屏蔽结构40罩盖所述第一封装层70,将所述射频元器件30分别封装于所述第一安装腔411内。本实施例中封装模组100包括采用金线键合的射频元器件30,此时采用第一封装层70对金线和射频元器件30进行封装,进而再通过第一屏蔽结构40的第一安装腔411封装该金线键合的射频元器件30,使得金线键合的射频元器件30被良好封装。
参照图1至图3,在本实用新型的一些实施例中,所述封装模组100还包括第二封装层80,所述第二封装层80填充于所述第一屏蔽结构40和所述第二屏蔽结构50之间,并抵接于所述第一屏蔽结构40的外侧以及所述第二屏蔽结构50的内侧。本实施例中,设置第二封装层80使得第二屏蔽结构50可以得到充分支撑,从而提高第二屏蔽结构50的稳定性。并且,在采用溅镀工艺形成第二屏蔽结构50时,该第二封装层80的外侧表面可以用作为溅镀材料的附着表面,便于形成第二屏蔽结构50。在一实施例中,该第二封装层80的材质可以为导热材料,由于屏蔽层42与第二封装层80接触,其产生的热量可以传递至第二封装层80,进而第二封装层80再将热量传递至第二屏蔽结构50,并且由于第二封装层80的覆盖了屏蔽层42,可以对封装模组100的整体温度进行平衡,提高封装模组100的散热效率。在一实施例中,第二封装层80的材质还可以包括绝缘材料,从而一方面便于对第二屏蔽结构50支撑,另一方面便于防止短路,具体的第二封装层80可以采用导热橡胶或者导热硅胶,从而同时兼具导热和绝缘的效果。
参照图1至图3,在本实用新型的一些实施例中,所述第二屏蔽结构50包括封装顶部51和连接于所述封装顶部51的封装侧部52,所述封装顶部51和封装侧部52围合形成所述第二安装腔,所述封装顶部51贴合于所述第二封装层80背离所述第一屏蔽结构40的一侧,所述封装侧部52贴合于所述第二封装层80的侧面和所述基板10的侧面,并与所述第一屏蔽结构40和所述接地层11电性连接。通过封装顶部51和封装侧部52共同形成第二安装腔,使得第二屏蔽结构50可以对位于第二安装腔内的电子元器件20在多个方向屏蔽,保证屏蔽效果。并且,将封装侧部52贴合在所述第二封装层80的侧面和所述基板10的侧面,保证第二安装腔的整体密封性和结构稳定性,以及,通过接地设置,保证第二屏蔽结构50的屏蔽效果。
参照图1至图3,在本实用新型的一些实施例中,定义所述基板10具有用于安装电子元器件20和射频元器件30的安装面,所述封装侧部52自所述封装顶部51延伸,所述封装侧部52背离所述封装顶部51的一端超出所述安装面所在的水平面。需要说明的是,定义基板10具有厚度方向,与厚度方向平面的表面,均为侧面。将封装侧部52背离所述封装顶部51的一端设置为超出所述安装面所在的水平面,可以保证电子元器件20一定是完全容置在第二安装腔内,使得外部的电磁干扰无论从哪个角度均不能在不经过第二屏蔽结构50的情况下进入,保证了第二屏蔽结构50的屏蔽效果。可以理解的是,当基板10形成凹陷的凹槽,并在凹槽内设置电子元器件20时,同样以电子元器件20设置平面的水平面为基准。
在本实用新型的一些实施例中,所述封装模组100还设有至少一散热空腔90,所述散热空腔90设于所述基板10和所述电子元器件20之间;通过设置散热空腔90,使得电子元器件20的热量可以通过散热空腔90传递,提高对电子元器件20的散热效率,提高其工作稳定性。
在本实用新型的一些实施例中,所述封装模组100还设有至少一散热空腔90,所述散热空腔90设于所述射频元器件30和所述基板10之间。通过设置散热空腔90,使得射频元器件30的热量可以通过散热空腔90传递,提高对射频元器件30的散热效率,提高其工作稳定性。
在本实用新型的一些实施例中,基板10内还设有散热地孔,该散热地孔内设有金属材料,以使散热地孔一方面可以传导热量,另一方面可以与基板10内的导电层形成屏蔽,并且可以将第一屏蔽结构40和/或第二屏蔽结构50接地,保证第一屏蔽结构40和/或第二屏蔽结构50的屏蔽效果和散热效果。该基板10的外侧还设有焊盘101,该焊盘101用于散热同时还可以用于接地。
在本实用新型的一些实施例中,所述第一屏蔽结构40为金属罩;且/或,所述第二屏蔽结构50为金属罩。如此设置,一方面,同样可以实现良好的屏蔽效果,另一方面,金属罩的制作成本较低,便于集成度较低的封装模组100使用。可以理解的是,本实施例中,可以采用第一屏蔽结构40和第二屏蔽结构50均为金属罩、第一屏蔽结构40包括分隔支撑层41和屏蔽层42,第二屏蔽结构50为金属罩或第一屏蔽结构40为金属罩,第二屏蔽结构50为金属膜的方式,均在本实施例的保护范围内。
本实用新型还提出一种模组载板,所述模组载板包括多个封装模组100,多个所述封装模组100相互连接并阵列排布,所述封装模组100包括基板10,所述基板10用于连接外部电路;电子元器件20和射频元器件30,所述电子元器件20和所述射频元器件30间隔设置于所述基板10的表面,并均与所述基板10电性连接;第一屏蔽结构40,所述第一屏蔽结构40设有至少两第一安装腔411,所述第一屏蔽结构40罩盖于所述基板10,将所述电子元器件20和所述射频元器件30分别封装于其中一个第一安装腔411内;以及第二屏蔽结构50,所述第二屏蔽结构50设有第二安装腔,所述第二屏蔽结构50罩盖所述第一屏蔽结构40,并与所述基板10连接。模组载板为批量生产封装模组100时的中间产品,同样具有封装模组100的所有技术特征。由于本模组载板采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
本实用新型还提出一种电子设备(未图示),所述电子设备包括上述任一项所述的封装模组100,由于本电子设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的优选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的实用新型构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (14)

1.一种封装模组,其特征在于,包括:
基板,所述基板用于连接外部电路;
电子元器件和射频元器件,所述电子元器件和所述射频元器件间隔设置于所述基板的表面,并均与所述基板电性连接;
第一屏蔽结构,所述第一屏蔽结构设有至少两个第一安装腔,所述第一屏蔽结构罩盖于所述基板,将所述电子元器件和所述射频元器件分别封装于其中一个第一安装腔内;以及
第二屏蔽结构,所述第二屏蔽结构设有第二安装腔,所述第二屏蔽结构罩盖所述第一屏蔽结构,并与所述基板连接。
2.如权利要求1所述的封装模组,其特征在于,所述第一屏蔽结构包括分隔支撑层和屏蔽层,所述分隔支撑层形成有至少两个所述第一安装腔,所述分隔支撑层覆盖所述基板、所述电子元器件和所述射频元器件的外表面,所述屏蔽层贴合于所述分隔支撑层背离所述基板的一侧。
3.如权利要求2所述的封装模组,其特征在于,所述屏蔽层和所述第二屏蔽结构的材质均包括金属材料;
且/或,所述分隔支撑层的材质包括导热材料或绝缘材料。
4.如权利要求3所述的封装模组,其特征在于,所述分隔支撑层还设有散热孔和接地孔,所述基板包括接地层和连通至所述接地层的接地通孔,所述散热孔对应所述电子元器件设置,所述接地孔对应所述接地通孔设置;
至少部分的所述屏蔽层容置于所述散热孔,并与所述电子元器件连接;
至少部分的所述屏蔽层穿设于所述接地孔和所述接地通孔,并与所述接地层电性连接。
5.如权利要求1所述的封装模组,其特征在于,所述封装模组包括多个电子元器件,多个所述电子元器件均与所述基板电性连接,所述第一屏蔽结构的一所述第一安装腔封装多个所述电子元器件;
或者,所述封装模组包括多个电子元器件,多个所述电子元器件均与所述基板电性连接,所述第一屏蔽结构的一所述第一安装腔封装一个所述电子元器件。
6.如权利要求5所述的封装模组,其特征在于,在所述第一屏蔽结构的一所述第一安装腔封装多个所述电子元器件时,所述封装模组还包括填充件,所述填充件设于多个所述电子元器件之间,并与所述基板固定连接,所述填充件将多个所述电子元器件固定连接,所述第一安装腔的腔壁贴合所述填充件背离所述基板的一侧。
7.如权利要求1所述的封装模组,其特征在于,所述封装模组还包括导线和第一封装层,所述射频元器件与所述基板由所述导线键合连接,所述第一封装层封装所述射频元器件和所述导线,一所述第一屏蔽结构罩盖所述第一封装层,将所述射频元器件分别封装于所述第一安装腔内。
8.如权利要求4至7中任一项所述的封装模组,其特征在于,所述封装模组还包括第二封装层,所述第二封装层填充于所述第一屏蔽结构和所述第二屏蔽结构之间,并抵接于所述第一屏蔽结构的外侧以及所述第二屏蔽结构的内侧。
9.如权利要求8所述的封装模组,其特征在于,所述第二屏蔽结构包括封装顶部和连接于所述封装顶部的封装侧部,所述封装顶部和封装侧部围合形成所述第二安装腔,所述封装顶部贴合于所述第二封装层背离所述第一屏蔽结构的一侧,所述封装侧部贴合于所述第二封装层的侧面和所述基板的侧面,并与所述第一屏蔽结构和所述基板电性连接。
10.如权利要求9所述的封装模组,其特征在于,定义所述基板具有用于安装电子元器件和射频元器件的安装面,所述封装侧部自所述封装顶部延伸,所述封装侧部背离所述封装顶部的一端超出所述安装面所在的水平面。
11.如权利要求8所述的封装模组,其特征在于,所述封装模组还设有至少一散热空腔,所述散热空腔设于所述基板和所述电子元器件之间;
且/或,所述封装模组还设有至少一散热空腔,所述散热空腔设于所述射频元器件和所述基板之间。
12.如权利要求1所述的封装模组,其特征在于,所述第一屏蔽结构为金属罩;
且/或,所述第二屏蔽结构为金属罩。
13.一种模组载板,其特征在于,所述模组载板包括多个如权利要求1至12中任一项所述的封装模组,多个所述封装模组相互连接并阵列排布。
14.一种电子设备,其特征在于,所述电子设备包括如权利要求1至12中任一项所述的封装模组。
CN202022088910.3U 2020-09-21 2020-09-21 封装模组、模组载板和电子设备 Active CN212991092U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022088910.3U CN212991092U (zh) 2020-09-21 2020-09-21 封装模组、模组载板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022088910.3U CN212991092U (zh) 2020-09-21 2020-09-21 封装模组、模组载板和电子设备

Publications (1)

Publication Number Publication Date
CN212991092U true CN212991092U (zh) 2021-04-16

Family

ID=75418128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022088910.3U Active CN212991092U (zh) 2020-09-21 2020-09-21 封装模组、模组载板和电子设备

Country Status (1)

Country Link
CN (1) CN212991092U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113840218A (zh) * 2021-06-21 2021-12-24 荣成歌尔微电子有限公司 麦克风的封装结构和电子设备
CN114710877A (zh) * 2022-06-07 2022-07-05 深圳市卓汉材料技术有限公司 一种电磁屏蔽封装体及其制备方法
CN115064450A (zh) * 2022-08-17 2022-09-16 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构
WO2023103716A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 一种芯片系统及通信设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113840218A (zh) * 2021-06-21 2021-12-24 荣成歌尔微电子有限公司 麦克风的封装结构和电子设备
WO2023103716A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 一种芯片系统及通信设备
CN114710877A (zh) * 2022-06-07 2022-07-05 深圳市卓汉材料技术有限公司 一种电磁屏蔽封装体及其制备方法
CN115064450A (zh) * 2022-08-17 2022-09-16 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构
CN115064450B (zh) * 2022-08-17 2022-12-02 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构

Similar Documents

Publication Publication Date Title
CN212991092U (zh) 封装模组、模组载板和电子设备
US6184580B1 (en) Ball grid array package with conductive leads
US5371404A (en) Thermally conductive integrated circuit package with radio frequency shielding
US7961148B2 (en) Hybrid circuit with an integral antenna
US20180146302A1 (en) Mems microphone package structure and method for manufacturing the mems microphone package structures
KR100887558B1 (ko) 반도체 패키지
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
CN111613614B (zh) 系统级封装结构和电子设备
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
WO2022105160A1 (zh) 天线封装结构及天线封装结构制造方法
CN101814472A (zh) 半导体封装及包括半导体封装的等离子体显示器件
CN114512789A (zh) 天线封装结构及天线封装结构制造方法
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
JP4284744B2 (ja) 高周波集積回路装置
US6828687B2 (en) Cavity down ball grid array package structure and carrier thereof
CN210489609U (zh) 集成电路封装体
JP2018110393A (ja) 一体型アンテナを有するパッケージ化されたデバイス
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
WO2022252888A1 (zh) 封装模组及其制作方法、电子设备
TW201446089A (zh) 半導體封裝件及其製法
CN112151468B (zh) 天线封装模组及天线封装工艺
CN212848785U (zh) 无线通讯模组封装结构及电子产品
CN112954559B (zh) 麦克风结构和电子设备
CN111081696A (zh) 半导体封装和制造半导体封装的方法
US20060238274A1 (en) Surface acoustic wave device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant