CN114710877A - 一种电磁屏蔽封装体及其制备方法 - Google Patents

一种电磁屏蔽封装体及其制备方法 Download PDF

Info

Publication number
CN114710877A
CN114710877A CN202210632237.6A CN202210632237A CN114710877A CN 114710877 A CN114710877 A CN 114710877A CN 202210632237 A CN202210632237 A CN 202210632237A CN 114710877 A CN114710877 A CN 114710877A
Authority
CN
China
Prior art keywords
insulating film
groove
electronic component
film
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210632237.6A
Other languages
English (en)
Inventor
陈木久
胡友根
田锭坤
许亚东
刘学斌
林志强
陈巧
刘晶云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Johan Material Tech Co ltd
Shenzhen Institute of Advanced Electronic Materials
Original Assignee
Shenzhen Johan Material Tech Co ltd
Shenzhen Institute of Advanced Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Johan Material Tech Co ltd, Shenzhen Institute of Advanced Electronic Materials filed Critical Shenzhen Johan Material Tech Co ltd
Priority to CN202210632237.6A priority Critical patent/CN114710877A/zh
Publication of CN114710877A publication Critical patent/CN114710877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及集成电路板封装技术领域,公开了一种电磁屏蔽封装体及其制备方法,电磁屏蔽封装体包括:集成电路板,所述集成电路板包括基板及电子组件,所述基板的上侧外周面上设有接地端,所述电子组件设于所述基板的上侧面上,且所述接地端位于所述电子组件的外周;绝缘膜,所述绝缘膜贴附于所述电子组件的上侧外周面上,且覆盖所述接地端,所述电子组件位于所述绝缘膜与所述基板之间,所述绝缘膜上开设有贯穿其两侧面的凹槽,所述凹槽内设有导电部,所述导电部的一端与所述接地端相连;屏蔽膜,所述屏蔽膜贴附于所述绝缘膜的上侧面,并覆盖所述凹槽,所述屏蔽膜与所述导电部的另一端相连。

Description

一种电磁屏蔽封装体及其制备方法
技术领域
本发明涉及集成电路板封装技术领域,特别是涉及一种电磁屏蔽封装体及其制备方法。
背景技术
在集成电路中,为了保证电路板上的电子组件正常工作,一般需要对电子组件做电磁屏蔽,一是符合电磁兼容(EMC)规范,二是避免电子组件受到外部的电磁波干扰(EMI)或避免电子组件产生的电磁波向外辐射。传统方式是将金属屏蔽罩安装在电路板上,通过与接地端相连构建“法拉第笼”,起到有效的电磁屏蔽效果,但由于金属屏蔽罩的体积较大,导致金属屏蔽罩难以适用于薄型化和高密度化的集成电路板。
为此,将屏蔽材料附着在电子组件的表面形成共形屏蔽层以起到电磁屏蔽效果,无需额外增加金属屏蔽罩,可有效减少对集成电路板的立体空间的占用,是实现对集成电路板的薄型化、轻量化和高电磁屏蔽效能的重要技术手段。共形屏蔽层通常可以采用浆料喷涂技术或薄膜贴附技术实现。由于电路板结构复杂,喷涂技术需要做复杂的遮蔽处理,且喷涂的浆料容易堆积在窄间距的电子组件之间,增大了电路板重量,因此喷涂共形技术难以适应高密度集成的电路板。对于覆膜共形技术,当电路板的集成度较高时,各电子组件之间的间隙很小,工艺要求较高,且由于屏蔽膜很难实现准确定位,不仅对工艺要求较高,且容易从而导致屏蔽膜的接地不可靠,屏蔽效果较差。此外,屏蔽膜容易与电子组件上的其他导电端接触而造成短路。
发明内容
本发明的目的是提供一种电磁屏蔽封装体及制备上述电磁屏蔽封装体的制备方法,其能够降低工艺难度、提高屏蔽膜的接地可靠性,同时保证屏蔽效果。
为了实现上述目的,本发明第一方面提供了一种电磁屏蔽封装体,包括:
集成电路板,所述集成电路板包括基板及电子组件,所述基板的上侧外周面上设有接地端,所述电子组件设于所述基板的上侧面上,且所述接地端位于所述电子组件的外周;
绝缘膜,所述绝缘膜贴附于所述电子组件的上侧外周面上,且覆盖所述接地端,所述电子组件位于所述绝缘膜与所述基板之间,所述绝缘膜上开设有贯穿其两侧面的凹槽,所述凹槽内设有导电部,所述导电部的一端与所述接地端相连;
屏蔽膜,所述屏蔽膜贴附于所述绝缘膜的上侧面,并覆盖所述凹槽,所述屏蔽膜与所述导电部的另一端相连。
在一些实施方式中,所述接地端设于所述基板的上表面上,所述绝缘膜的周向边缘相对于所述电子组件向外延伸形成有凸缘,所述凸缘贴附于所述基板的上表面,且所述凸缘覆盖所述接地端,所述凹槽开设于所述凸缘上,所述导电部的底端与所述接地端相连。
在一些实施方式中,所述凹槽呈环形状,所述凹槽环设于所述电子组件的外周。
在一些实施方式中,所述导电部沿所述凹槽的延伸方向连续填充于所述凹槽内。
在一些实施方式中,所述凹槽的槽宽大于等于0.1mm。
在一些实施方式中,所述屏蔽膜与所述导电部为一体成型结构。
在一些实施方式中,所述导电部为填充于所述凹槽内的导电胶。
在一些实施方式中,所述导电胶至少部分溢出于所述凹槽的槽口。
在一些实施方式中,所述绝缘膜的厚度为30-200μm,所述屏蔽膜的厚度为30-200μm。
在一些实施方式中,还包括:
保护膜,所述保护膜贴附于所述屏蔽膜的上侧面。
在一些实施方式中,所述绝缘膜的导热系数大于等于0.2W/(m•K)。
在一些实施方式中,所述绝缘膜包括基体及混入所述基体内的散热填料,所述基体为环氧树脂、酚醛树脂、苯氧树脂、硅橡胶树脂、聚氨酯树脂、聚碳酸酯树脂、聚苯乙烯树脂、聚酰胺树脂、聚酰亚胺树脂、丙烯酸系树脂中的一种或多种,所述散热填料为氧化铝、氧化镁、氧化锌、氮化铝、氮化硼、碳化硅、金刚石中的一种或多种。
在一些实施方式中,所述基板上设有至少两个间隔设置的所述电子组件,且所述基板上设有与所述电子组件的数量一致且一一对应设于各所述电子组件外周的所述接地端;
所述绝缘膜贴附于各所述电子组件的上侧外周面上,所述绝缘膜上设有多个与各所述接地端一一相对应的所述凹槽,各所述凹槽内均设有所述导电部;所述屏蔽膜贴附于所述绝缘膜的上侧面,所述屏蔽膜覆盖各所述凹槽,并与各所述凹槽内的所述导电部相连。
在一些实施方式中,相邻两个所述电子组件之间的最小间隔小于等于2mm。
此外,本发明第二方面提供一种电磁屏蔽封装体的制备方法,包括以下步骤:
提供集成电路板,所述集成电路板包括基板及电子组件,所述基板的上侧外周面上设有接地端,所述电子组件设于所述基板的上侧面上,且所述接地端位于所述电子组件的外周;
在所述电子组件的上侧外周面上设置绝缘膜,所述绝缘膜覆盖所述接地端,所述电子组件位于所述绝缘膜与所述基板之间;
在所述绝缘膜上成型贯穿于其两侧面的凹槽;
在所述凹槽内设置导电部,在所述绝缘膜的上侧面上设置屏蔽膜,并使所述屏蔽膜覆盖所述凹槽。
在一些实施方式中,所述在所述凹槽内设置导电部,在所述绝缘膜的上侧面上设置屏蔽膜,并使所述屏蔽膜覆盖所述凹槽具体包括:
准备屏蔽膜,将所述屏蔽膜贴附于所述绝缘膜的上侧面并覆盖所述凹槽,通过热压工艺将所述屏蔽膜紧密贴附于所述绝缘膜上,并使所述屏蔽膜部分受热熔化并填充于所述凹槽内以形成所述导电部。
在一些实施方式中,所述在所述凹槽内设置导电部,在所述绝缘膜的上侧面上设置屏蔽膜,并使所述屏蔽膜覆盖所述凹槽具体包括:
准备导电胶,采用点胶工艺将所述导电胶填充于所述凹槽内,以形成所述导电部;
准备屏蔽膜,将所述屏蔽膜通过热压工艺贴附于所述绝缘膜上。
在一些实施方式中,在点胶工艺时将所述导电胶至少部分溢出于所述凹槽的槽口。
在一些实施方式中,还包括:
在所述屏蔽膜的上侧面上设置保护膜。
在一些实施方式中,还包括:
通过固化工艺将所述绝缘膜、所述屏蔽膜及所述保护膜固化粘接在所述电子组件的上侧外周面上。
在一些实施方式中,所述基板为PCB板,所述电子组件通过贴装或倒装工艺固定在所述基板上。
本发明的一种电磁屏蔽封装体及其制备方法与现有技术相比,其有益效果在于:
屏蔽膜通过导电部与接地端相连以形成“法拉第笼”,阻隔外部电磁波干扰电子组件的正常运行或将电子组件发出的电磁波限于“法拉第笼”内部而不辐射出去,进而对电子组件起到电磁屏蔽效果。其中,绝缘膜起到电性绝缘作用,防止屏蔽膜与电子组件的导电端直接接触,避免电子组件的导电端发生短路。同时,通过在绝缘膜的凹槽内填充导电部,导电部的一端与接地端牢靠相连,导电部的另一端与贴附于绝缘膜上的屏蔽膜相连,确保屏蔽膜通过导电部与接地端之间连接的可靠性,提高屏蔽膜的接地可靠性,进而保证了电磁屏蔽效果。
附图说明
图1是本发明一些实施例的电磁屏蔽封装体的一种剖视图;
图2是本发明一些实施例的电磁屏蔽封装体的另一种剖视图;
图3是本发明一些实施例的电磁屏蔽封装体的再一种剖视图;
图4是本发明一些实施例的电磁屏蔽封装体的一种剖视图,图中基板上设有多个电子组件;
图5是本发明中实施例1的电磁屏蔽封装体的俯视图;
图6是本发明中实施例2的电磁屏蔽封装体的俯视图;
图中,
1、集成电路板;11、基板;12、电子组件;13、接地端;
2、绝缘膜;21、凹槽;22、凸缘;
3、导电部;
4、屏蔽膜;
5、保护膜。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
请参考图1-图4,本发明实施例提供了一种电磁屏蔽封装体,包括集成电路板1、绝缘膜2及屏蔽膜4。
其中,集成电路板1为现有技术中常用的集成电路结构,具体包括基板11及电子组件12,基板11根据材质可以包括PCB板或FPC线路板,电子组件12设于基板11的上侧面上,其中,本发明并不限制电子组件12位于基板11的上侧面,基板11的上侧面是根据集成电路板1的使用环境适应性设置,因此本发明实施例示例性地将电子组件12设于基板11上以做说明。此外,本发明实施例的基板11的上下两侧均可设有电子组件12,此时集成电路板1呈双面电子组件12的结构。电子组件12构造成一个电路,具体可以包括半导体芯片、电感、电阻、电容中的一个或多个。同时,为了给电子组件12内部的元件提供电流,基板11上还设有电极及接合线,电子组件12通过接合线与电极连接以形成电流回路。此外,基板11的上侧外周面上设有接地端13,接地端13的上下两端分别贯穿基板11的上下两侧面,且接地端13环绕于电子组件12的外周,接地端13视为集成电路板1的等势电位层,用于与屏蔽膜4相连以形成“法拉第笼”。其中,接地端13具体为在基板11上一圈环设于电子组件12外周的露铜(为防止铜的氧化,露铜表面通常还会沉金或焊锡)或其他导电材料。
绝缘膜2贴附于电子组件12的上侧外周面上,且覆盖接地端13,电子组件12位于绝缘膜2与基板11之间,绝缘膜2上开设有贯穿其两侧面的凹槽21,凹槽21内设有导电部3,导电部3的一端与接地端13相连;屏蔽膜4贴附于绝缘膜2的上侧面,并覆盖凹槽21,屏蔽膜4与导电部3的另一端相连。
本发明实施例还提供一种用于制备上述电磁屏蔽封装体的方法,具体包括以下步骤:
S1、提供集成电路板1,集成电路板1包括基板11及电子组件12,基板11的上侧外周面上设有接地端13,电子组件12设于基板11的上侧面上,且接地端13位于电子组件12的外周;
S2、在电子组件12的上侧外周面上设置绝缘膜2,绝缘膜2覆盖接地端13,电子组件12位于绝缘膜2与基板11之间;
S3、在绝缘膜2上成型贯穿于其两侧面的凹槽21;
S4、在凹槽21内设置导电部3,在绝缘膜2的上侧面上设置屏蔽膜4,并使屏蔽膜4覆盖凹槽21。
一些实施例中,屏蔽膜4与导电部3为一体成型结构;相对应地,上述步骤S4具体包括:根据电子组件12的结构及形状预先制备屏蔽膜4,将屏蔽膜4贴附于绝缘膜2的上侧面并覆盖凹槽21,通过热压工艺将部分屏蔽膜4紧密贴附于绝缘膜2上,且在热压过程中相对于凹槽区域的屏蔽膜4受热熔化发生凹陷并填充在凹槽21内,以形成导电部3。具体地,该热压工艺可以是真空热压工艺或非真空热压工艺。相较于现有技术直接在电子组件12上贴附有屏蔽膜4来说,由于在屏蔽膜4与电子组件12之间还设置有绝缘膜2,同时绝缘膜2上开设有凹槽21,屏蔽膜4为厚度较小的薄膜体,屏蔽膜4受热熔化后进入相邻两个电子组件12之间的间隙并填充至凹槽21内,保证屏蔽膜4与接地端13的接地可靠性。
另外一些实施例中,导电部3为导电胶,屏蔽膜4为预制膜;与此相对应地,上述步骤S4具体包括:先准备导电胶,采用点胶工艺将导电胶填充于凹槽21内,以形成导电部3;然后准备屏蔽膜4,将屏蔽膜4通过热压工艺贴附于绝缘膜2上。导电胶可以为固态或液态或固液混合,导电胶通过挤出式点胶工艺或压电式喷射点胶工艺填充于凹槽21内。当导电胶填充于凹槽21后,此时导电胶的顶部与绝缘膜2的上端面位于同一平面上或略高出绝缘膜2的上端平面。相较于现有技术直接在电子组件12上贴附屏蔽膜4来说,由于在屏蔽膜4与电子组件12之间还设置有绝缘膜2,绝缘膜2起到电性绝缘作用,防止屏蔽膜4与电子组件12的导电端直接接触,避免电子组件12的导电端发生短路;同时在绝缘膜2上开设有凹槽21,先在凹槽21内填充有导电胶,保证导电胶的一端与接地端13之间的接地可靠性,然后屏蔽膜4通过热压工艺与导电胶的另一端牢靠连接,从而使屏蔽膜4通过导电胶与接地端13牢靠连接,提高屏蔽膜4的接地可靠性,确保电磁屏蔽效果;同时该操作工艺要求更低,效率更高。
优选地,如图2所示,导电胶至少部分溢出于凹槽21的槽口。具体地,上述步骤S4在采用点胶工艺将导电胶填充于凹槽21的过程中,导电胶在凹槽21内的高度大于凹槽21的深度,以使导电胶溢出于凹槽21的槽口,即点胶工艺结束后,导电胶的顶部略高于绝缘膜2的上端平面,此时导电胶顶部的宽度大于凹槽21的槽宽,例如导电胶的截面呈“T”字形状,有效增大屏蔽膜4与导电胶之间的接触面积,从而提高屏蔽膜4与接地端13之间的结合强度和可靠性、以及降低二者之间的搭接电阻。
需要说明的是,本发明实施例的屏蔽膜4与导电胶的材料可以相同或不相同,为了保证两者的粘接性,屏蔽膜4的材料与导电胶的材料优选相同,例如在聚合物中添加有导电填料制备而成,聚合物例如为环氧树脂、酚醛树脂、苯氧树脂、硅橡胶树脂、聚氨酯树脂、聚碳酸酯树脂、聚苯乙烯树脂、聚酰胺树脂、聚酰亚胺树脂、丙烯酸系树脂、聚吡咯、聚噻吩、聚对苯、聚苯胺、聚苯乙炔中的一种或多种,导电填料为金、银、铜、铝、镍、铁、不锈钢、碳及碳的同素异形体中的一种或多种。
在一些实施方式中,为了保证电子组件12的屏蔽效果,屏蔽膜4的厚度为30-200μm,例如30μm、60μm、80μm、100μm、120μm、150μm、200μm等,如此设计屏蔽膜4的厚度能够减小用材的同时,具有足够的电磁屏蔽效果,确保电子组件12的屏蔽效果。
在一些实施方式中,绝缘膜2可以具有一定的散热能力,以使电子组件12产生的热量通过热传导方式向外散热,保证电子组件12的散热效果。其中,绝缘膜2的导热系数大于等于0.2W/(m•K),例如绝缘膜2包括基体及混入基体内的散热填料,基体为绝缘材料,具体为环氧树脂、酚醛树脂、苯氧树脂、硅橡胶树脂、聚氨酯树脂、聚碳酸酯树脂、聚苯乙烯树脂、聚酰胺树脂、聚酰亚胺树脂、丙烯酸系树脂中的一种或多种,散热填料为氧化铝、氧化镁、氧化锌、氮化铝、氮化硼、碳化硅、金刚石中的一种或多种,使用时基体或基体的溶剂分散液与散热填料充分搅拌后形成复合浆料或涂布成膜或加热熔化成熔体,通过喷涂或热压或沉积或覆膜等工艺贴附于电子组件12及基板11上。同时,由于绝缘膜2与屏蔽膜4的基体均为聚合物,两者相容性高,使得屏蔽膜4牢固贴附在绝缘膜2上,提高两者连接的紧密性。
在一些实施方式中,绝缘膜2的厚度为30-200μm,例如30μm、50μm、60μm、70μm、80μm、100μm、150μm、200μm等,如此保证凹槽21的成型效率更为便捷,同时保证凹槽21具有一定深度来容纳导电部3,确保屏蔽膜4通过足够深度的导电部3与接地端13相连,保证电磁屏蔽效果。进一步地,凹槽21的槽宽可以大于接地端13的宽度,增大凹槽21内导电部3的宽度,提高屏蔽膜4通过导电部3与接地端13连接的可靠性。
进一步地,本发明并不限制绝缘膜2的具体形状,绝缘膜2的具体形状根据电子组件12的形状及接地端13在基板11上的位置相适配设计。在一些实施方式中,如图1-图2所示,接地端13设于所示基板11的上表面上,且接地端13贯穿基板11的上下两侧面(即接地端13沿纵向设置),接地端13至少部分露出基板11的上侧面,为了提高绝缘膜2与电子组件12之间的连接牢固性、以及保证绝缘膜2至少部分覆盖接地端13,绝缘膜2的周向边缘相对于电子组件12向外延伸形成有凸缘22,以使绝缘膜2整体呈屋檐状,凸缘22贴附于基板11的上表面,使得绝缘膜2完全包裹电子组件12的上侧外周面,且凸缘22覆盖接地端13,凹槽21开设于凸缘22上,凹槽21的上下两端分别贯穿绝缘膜2的上下两侧,导电部3的底端与接地端13相连。具体地,凸缘22的厚度与绝缘膜2的厚度相同,以使凸缘22与绝缘膜2通过成型工艺形成厚度均匀的膜体,制备工艺简单且成本低。同时,凸缘22的周向边缘位于凹槽21的外侧,以保证凸缘22覆盖接地端13。进一步地,屏蔽膜4的形状与绝缘膜2的形状相同,即屏蔽膜4的周向边缘相对于电子组件12向外延伸,以使屏蔽膜4整体呈屋檐状,保证屏蔽膜4的周向边缘覆盖凸缘22上的凹槽21。其中,凸缘22的外周边缘位于屏蔽膜4的周向边缘的外侧、或凸缘22的外周边缘与屏蔽膜4的周向边缘对齐。
在其他实施方式中,如图3所示,接地端13为绕设于电子组件12的外周壁上(即接地端13沿横向设置),此时绝缘膜2贴附于电子组件12的上侧外周面的同时包裹接地端13,凹槽21设于绝缘膜2的侧壁上,且凹槽21的左右两端分别贯穿绝缘膜2的内外两侧,导电部3的一端与接地端13相连。
在一些实施方式中,为了保证凹槽21内的导电部3与接地端13连接充分可靠,凹槽21的形状及位置与接地端13的形状及位置相对应,即凹槽21呈环形状,凹槽21环设于电子组件12的外周,同时凹槽21的具体环绕位置与接地端13的环绕位置相对应,通过根据接地端13的形状来设计凹槽21的形状,增大凹槽21内的导电部3与接地端13之间的接触面积,提高接地可靠性。
在一些实施方式中,导电部3沿凹槽21的延伸方向连续填充于凹槽21内,以使导电部3连续地环设于电子组件12的外周,屏蔽膜4通过与凹槽21内的导电部3形成一个完全包围电子组件12的封闭空间,从而形成密闭状的“法拉第笼”,有效防止外部电磁波从绝缘膜2与屏蔽膜4之间的间隙进入、或电子组件12产生的电磁波从绝缘膜2与屏蔽膜4之间的缝隙横向逸出,提高电磁屏蔽效果。在其他实施方式中,凹槽21内设有多段导电部3,多段导电部3沿凹槽21的延伸方向呈不连续间隔设置,屏蔽膜4通过凹槽21内的多段导电部3与接地端13相连,实现屏蔽效果。
在一些实施方式中,凹槽21的槽宽大于等于0.1mm,例如0.1mm、0.2mm、0.5mm、1mm等,其中凹槽21的槽宽具体根据相邻两个电子组件12之间的间距适应性设计,同时,通过设计凹槽21的槽宽,在保证电磁屏蔽效果的同时,避免相邻两个电子组件12的凹槽21发生位置干涉。
进一步地,本发明实施例的电磁屏蔽封装体还包括保护膜5,保护膜5贴附于屏蔽膜4的上侧面。相应地,本发明实施例的用于制备上述电磁屏蔽封装体的方法还包括步骤S5、在屏蔽膜4的上侧面上设置保护膜5。保护膜5用于起到物理及化学保护,保护膜5具有一定的耐磨、抗压及耐腐蚀性,有效保护屏蔽膜4的完整性。在一些实施方式中,保护膜5可以聚合物材料,例如环氧树脂、酚醛树脂、苯氧树脂、硅橡胶树脂、聚氨酯树脂、聚碳酸酯树脂、聚苯乙烯树脂、聚酰胺树脂、聚酰亚胺树脂、聚对二甲苯,丙烯酸系树脂中的一种或多种。进一步地,为了提高保护膜5的保护效果,可以向聚合物中加入功能性填料,例如二氧化硅、氧化铝、氮化铝、氮化硼、碳化硅、氮化硅、金刚石中的一种或多种。当保护膜5为聚合物时,可以通过热压或沉积或覆膜或喷涂等工艺贴附于屏蔽膜4上,由于保护膜5与屏蔽膜4的基体均为聚合物,两者相容性高,使得保护膜5牢固贴附在屏蔽膜4上,提高两者连接的紧密性。在其他实施方式中,保护膜5可以金属膜,金属材质的保护膜5通过沉积或覆膜工艺贴附于屏蔽膜4上。
在一些实施方式中,如图4所示,本发明实施例的电磁屏蔽封装体的基板11上设有至少两个电子组件12,且基板11上设有与电子组件12的数量一致且一一对应设于各电子组件12外周的接地端13;绝缘膜2贴附于各电子组件12的上侧外周面上,绝缘膜2上设有多个与各接地端13一一相对应的凹槽21,各凹槽21内均设有导电部3;屏蔽膜4贴附于绝缘膜2的上侧面,屏蔽膜4覆盖各凹槽21,并与各凹槽21内的导电部3相连。可以理解的是,为了保证相邻两个电子组件12之间不会发生电磁干扰或电磁短路,可以先采用喷涂或沉积或覆膜等工艺在基板11上设有一层绝缘膜2,该绝缘膜2同时贴附于各电子组件12的上侧外周面上,同时在绝缘膜2上通过化学刻蚀法、激光镭雕或光刻法等方式分别沿各接地端13开设有凹槽21,然后采用热压沉积或覆膜等工艺在绝缘膜2上设有一层连续的屏蔽膜4,屏蔽膜4整体贴附于绝缘膜2上,同时屏蔽膜4覆盖各凹槽21,并与各凹槽21内的导电部3相连,以使屏蔽膜4通过导电部3与各接地端13形成“法拉第笼”,对各电子组件12起到有效的电磁屏蔽效果。本发明实施例通过将绝缘膜2整体贴附于多个电子组件12的上侧外周面、屏蔽膜4整体贴附在绝缘膜2上,对各电子组件12分别起到有效的电磁屏蔽效果,操作简单便捷,且有效保证屏蔽膜4通过导电部3与接地端13牢靠连接,提高封装效率。
在一些实施方式中,相邻两个电子组件12之间的最小间隔小于等于2mm,例如0.5mm、1mm、1.5mm、2mm等。可以理解的是,相邻两个电子组件12之间的间距较小,即相邻两个电子组件12对应的接地端13之间的最小间距也较小,为此本发明实施例先在多个间距较小的电子组件12之间贴附有一层绝缘膜2,绝缘膜2沿各电子组件12对应的接地端13形成有凹槽21,通过在凹槽21内设有与接地端13牢靠相连的导电部3,最后在绝缘膜2上贴附有屏蔽膜4,屏蔽膜4通过导电部3与接地端13相连,从而保证屏蔽膜4的接地可靠,保证电磁屏蔽效果。
在一些实施方式中,本发明实施例的用于制备上述电磁屏蔽封装体的方法还包括步骤S5、通过固化工艺将绝缘膜2、屏蔽膜4及保护膜5固化粘接在电子组件12的上侧外周面上。如此通过固化工艺将基体材料为聚合物的绝缘膜2、屏蔽膜4及保护膜5三者紧密且牢固贴附于集成电路板1上,避免使用过程中发生脱落,延长使用寿命。其中固化工艺包括热固化、UV固化工艺或电子束固化工艺等,具体根据绝缘膜2、屏蔽膜4及保护膜5的材质适应性选择。
此外,本发明一些实施例的用于制备上述电磁屏蔽封装体的方法可以应用于基板11为PCB板,电子组件12通过贴装或倒装工艺固定在基板11上。
下面使用具体实施例进一步详细说明本发明的电磁屏蔽封装体及其制备方法,以下的具体实施例仅为示例,并不用于限定本发明。
实施例1
本实施例提出了一种电磁屏蔽封装体及其制备方法,该电磁屏蔽封装体包括集成电路板1、绝缘膜2、屏蔽膜4及保护膜5,接地端13的上端露出于基板11的上侧面(结构可参阅附图2、3所示),且凹槽21呈封闭环形环绕电子组件12外周设置,导电部3为多段沿凹槽21的延伸方向呈不连续间隔设置的导电胶。具体地,基板11上设有两个电子组件12,两个电子组件12之间的最小间距为0.5 mm,接地端13的宽度为1.0 mm。绝缘膜2的成分包括氧化铝和环氧树脂,厚度为80μm;导电胶的成分包括银粉和环氧树脂,体积电阻为8×10-6 Ohm•cm;屏蔽膜4的成分包括银粉和环氧树脂,厚度为80微米;保护膜5的成分包括氧化铝和环氧树脂,厚度为20微米。
制备方法如下:首先利用热压机将绝缘膜2贴附于电子组件12和接地端13上,接着采用激光切割机沿接地端13的位置在绝缘膜2上切割形有成呈环形状的凹槽21,凹槽21的槽宽包括0.5mm和1mm两种,接着采用点胶机在凹槽21内间隔点胶有导电胶,具体如图5所示,导电胶每连续填充2mm或4mm后,设置一间隔区域,相邻两个连续导电胶的间距包括0.5mm和1mm 两种,然后利用热压机将屏蔽膜4贴附于绝缘膜2上并覆盖导电胶。
实施例2
本实施例提出了一种电磁屏蔽封装体及其制备方法,该电磁屏蔽封装体与实施例1的区别仅在于:电磁屏蔽封装体的导电部3为沿凹槽21的延伸方向呈连续环形的导电胶。而在制备方法中,则是采用点胶机在凹槽21内点胶形成该连续环形状的导电胶,导电胶将凹槽21填充满,具体如图6所示。其余均与实施例1相同,在此不作赘述。
实施例3
本实施例提出了一种电磁屏蔽封装体及其制备方法,该电磁屏蔽封装体与实施例2的区别仅在于:电磁屏蔽封装体的两个电子组件12之间的最小间距为0.3㎜,屏蔽膜4的厚度包括为50μm或100μm。而在制备方法中,在绝缘膜2上开设有的凹槽21的槽宽包括0.2mm、0.3mm和0.5mm三种。其余均与实施例2相同,在此不作赘述。
实施例4
本实施例提出了一种电磁屏蔽封装体及其制备方法,该电磁屏蔽封装体与实施例3的区别仅在于:电磁屏蔽封装体的屏蔽膜4与导电部3为一体成型结构。而在制作方法中,省略采用点胶机在凹槽21内点胶的步骤,直接将屏蔽膜4贴附于绝缘膜2后,然后利用热压机将屏蔽膜4紧密贴附在绝缘膜2上,并使得屏蔽膜4部分受热熔化后发生凹陷并填充至凹槽21内,形成导电部3。其余均与实施例3相同,在此不作赘述。
针对实施例1与实施例2进行如下性能测试:
近场屏蔽效能。近场屏蔽效能是用于评定封装体对电子组件的抗外部电磁干扰能力、及防止电子组件产生的电磁波向外逸出能力。其中,近场屏蔽效能越好,封装体对电子组件的抗外部电磁干扰能力、及防止电子组件产生的电磁波向外逸出能力越好。具体测试方法为:
利用电磁干扰扫描分析仪测试整个集成电路板1的近场屏蔽效能。
针对实施例3与实施例4进行如下性能测试:
接地电阻。接地电阻是用于评定封装体的接地有效性,通常阻值越小,则接地效果越好;通过接地质量来判断电磁屏蔽系统的屏蔽效果。具体测试方法为:在接地端13和屏蔽膜4的侧方各引出一根银线,两根银线分别连接于数字万用表的两个电极,通过数字万用表测试阻抗。
其中,实施例1与实施例2的实验结果如表1所示,实施例3与实施例4的实验结果如表2所示。
【表1】
Figure 444999DEST_PATH_IMAGE001
【表2】
Figure 48238DEST_PATH_IMAGE002
其中,电磁评价基准如下:
++:可有效屏蔽,且是非常良好的效果。
+:可有效屏蔽,且是良好的效果。
-:无有效屏蔽。
(1)通过分析上述实施例1与实施例2的实验数据,可以发现:
实施例2的屏蔽膜4通过连续环形状的导电胶与接地端13相连,形成一个完全包围电子组件12的封闭空间,有效防止外部电磁波从绝缘膜2与屏蔽膜4之间的间隙进入、或电子组件12产生的电磁波从绝缘膜2与屏蔽膜4之间的缝隙横向逸出,屏蔽效果比实施例1的屏蔽膜4通过多个间隔设置的导电胶与接地端13相连的较佳,从而提高对电子组件12的电磁屏蔽效果。
(2)通过分析上述实施例3与实施例4的实验数据,可以发现:
相较于实施例4通过热压工艺直接将屏蔽膜紧密贴附在绝缘膜上并使屏蔽膜部分受热熔化并填充至凹槽内形成导电部,实施例4的屏蔽膜4通过导电胶与接地端13相连的可靠性较佳,通过在凹槽21先点胶有导电胶,导电胶用于保证了提高屏蔽膜4与接地端13之间的结合强度和可靠性、以及降低二者之间的搭接电阻,从而确保接地可靠,提高对电子组件12的电磁屏蔽效果。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

Claims (21)

1.一种电磁屏蔽封装体,其特征在于,包括:
集成电路板,所述集成电路板包括基板及电子组件,所述基板的上侧外周面上设有接地端,所述电子组件设于所述基板的上侧面上,且所述接地端位于所述电子组件的外周;
绝缘膜,所述绝缘膜贴附于所述电子组件的上侧外周面上,且覆盖所述接地端,所述电子组件位于所述绝缘膜与所述基板之间,所述绝缘膜上开设有贯穿其两侧面的凹槽,所述凹槽内设有导电部,所述导电部的一端与所述接地端相连;
屏蔽膜,所述屏蔽膜贴附于所述绝缘膜的上侧面,并覆盖所述凹槽,所述屏蔽膜与所述导电部的另一端相连。
2.如权利要求1所述的电磁屏蔽封装体,其特征在于,所述接地端设于所述基板的上表面上,所述绝缘膜的周向边缘相对于所述电子组件向外延伸形成有凸缘,所述凸缘贴附于所述基板的上表面,且所述凸缘覆盖所述接地端,所述凹槽开设于所述凸缘上,所述导电部的底端与所述接地端相连。
3.如权利要求1所述的电磁屏蔽封装体,其特征在于,所述凹槽呈环形状,所述凹槽环设于所述电子组件的外周。
4.根据权利要求3所述的电磁屏蔽封装体,其特征在于,所述导电部沿所述凹槽的延伸方向连续填充于所述凹槽内。
5.如权利要求1所述的电磁屏蔽封装体,其特征在于,所述凹槽的槽宽大于等于0.1mm。
6.如权利要求1所述的电磁屏蔽封装体,其特征在于,所述屏蔽膜与所述导电部为一体成型结构。
7.如权利要求1所述的电磁屏蔽封装体,其特征在于,所述导电部为填充于所述凹槽内的导电胶。
8.如权利要求7所述的电磁屏蔽封装体,其特征在于,所述导电胶至少部分溢出于所述凹槽的槽口。
9.如权利要求1所述的电磁屏蔽封装体,其特征在于,所述绝缘膜的厚度为30-200μm,所述屏蔽膜的厚度为30-200μm。
10.如权利要求1所述的电磁屏蔽封装体,其特征在于,还包括:
保护膜,所述保护膜贴附于所述屏蔽膜的上侧面。
11.如权利要求1所述的电磁屏蔽封装体,其特征在于,所述绝缘膜的导热系数大于等于0.2 W/(m•K)。
12.如权利要求11所述的电磁屏蔽封装体,其特征在于,所述绝缘膜包括基体及混入所述基体内的散热填料,所述基体为环氧树脂、酚醛树脂、苯氧树脂、硅橡胶树脂、聚氨酯树脂、聚碳酸酯树脂、聚苯乙烯树脂、聚酰胺树脂、聚酰亚胺树脂、丙烯酸系树脂中的一种或多种,所述散热填料为氧化铝、氧化镁、氧化锌、氮化铝、氮化硼、碳化硅、金刚石中的一种或多种。
13.如权利要求1-12任一项所述的电磁屏蔽封装体,其特征在于,所述基板上设有至少两个间隔设置的所述电子组件,且所述基板上设有与所述电子组件的数量一致且一一对应设于各所述电子组件外周的所述接地端;
所述绝缘膜贴附于各所述电子组件的上侧外周面上,所述绝缘膜上设有多个与各所述接地端一一相对应的所述凹槽,各所述凹槽内均设有所述导电部;所述屏蔽膜贴附于所述绝缘膜的上侧面,所述屏蔽膜覆盖各所述凹槽,并与各所述凹槽内的所述导电部相连。
14.如权利要求13所述的电磁屏蔽封装体,其特征在于,相邻两个所述电子组件之间的最小间隔小于等于2mm。
15.一种电磁屏蔽封装体的制备方法,其特征在于,包括以下步骤:
提供集成电路板,所述集成电路板包括基板及电子组件,所述基板的上侧外周面上设有接地端,所述电子组件设于所述基板的上侧面上,且所述接地端位于所述电子组件的外周;
在所述电子组件的上侧外周面上设置绝缘膜,所述绝缘膜覆盖所述接地端,所述电子组件位于所述绝缘膜与所述基板之间;
在所述绝缘膜上成型贯穿于其两侧面的凹槽;
在所述凹槽内设置导电部,在所述绝缘膜的上侧面上设置屏蔽膜,并使所述屏蔽膜覆盖所述凹槽。
16.如权利要求15所述的电磁屏蔽封装体的制备方法,其特征在于,所述在所述凹槽内设置导电部,在所述绝缘膜的上侧面上设置屏蔽膜,并使所述屏蔽膜覆盖所述凹槽具体包括:
准备屏蔽膜,将所述屏蔽膜贴附于所述绝缘膜的上侧面并覆盖所述凹槽,通过热压工艺将所述屏蔽膜紧密贴附于所述绝缘膜上,并使所述屏蔽膜部分受热熔化并填充于所述凹槽内以形成所述导电部。
17.如权利要求15所述的电磁屏蔽封装体的制备方法,其特征在于,所述在所述凹槽内设置导电部,在所述绝缘膜的上侧面上设置屏蔽膜,并使所述屏蔽膜覆盖所述凹槽具体包括:
准备导电胶,采用点胶工艺将所述导电胶填充于所述凹槽内,以形成所述导电部;
准备屏蔽膜,将所述屏蔽膜通过热压工艺贴附于所述绝缘膜上。
18.如权利要求17所述的电磁屏蔽封装体的制备方法,其特征在于,在点胶工艺时将所述导电胶至少部分溢出于所述凹槽的槽口。
19.如权利要求15所述的电磁屏蔽封装体的制备方法,其特征在于,还包括:
在所述屏蔽膜的上侧面上设置保护膜。
20.如权利要求19所述的电磁屏蔽封装体的制备方法,其特征在于,还包括:
通过固化工艺将所述绝缘膜、所述屏蔽膜及所述保护膜固化粘接在所述电子组件的上侧外周面上。
21.如权利要求15所述的电磁屏蔽封装体的制备方法,其特征在于,所述基板为PCB板,所述电子组件通过贴装或倒装工艺固定在所述基板上。
CN202210632237.6A 2022-06-07 2022-06-07 一种电磁屏蔽封装体及其制备方法 Pending CN114710877A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210632237.6A CN114710877A (zh) 2022-06-07 2022-06-07 一种电磁屏蔽封装体及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210632237.6A CN114710877A (zh) 2022-06-07 2022-06-07 一种电磁屏蔽封装体及其制备方法

Publications (1)

Publication Number Publication Date
CN114710877A true CN114710877A (zh) 2022-07-05

Family

ID=82177656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210632237.6A Pending CN114710877A (zh) 2022-06-07 2022-06-07 一种电磁屏蔽封装体及其制备方法

Country Status (1)

Country Link
CN (1) CN114710877A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610591A (zh) * 2011-01-20 2012-07-25 夏普株式会社 半导体模块
WO2018008657A1 (ja) * 2016-07-08 2018-01-11 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板
CN212991092U (zh) * 2020-09-21 2021-04-16 青岛歌尔微电子研究院有限公司 封装模组、模组载板和电子设备
CN113196895A (zh) * 2018-12-18 2021-07-30 东洋油墨Sc控股株式会社 电子零件搭载基板及电子机器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610591A (zh) * 2011-01-20 2012-07-25 夏普株式会社 半导体模块
WO2018008657A1 (ja) * 2016-07-08 2018-01-11 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板
CN113196895A (zh) * 2018-12-18 2021-07-30 东洋油墨Sc控股株式会社 电子零件搭载基板及电子机器
CN212991092U (zh) * 2020-09-21 2021-04-16 青岛歌尔微电子研究院有限公司 封装模组、模组载板和电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
中国电子学会生产技术学分会丛书编委会: "《微电子封装技术》", 30 April 2003, 中国科学技术大学出版社 *

Similar Documents

Publication Publication Date Title
US8410584B2 (en) Semiconductor device packages with electromagnetic interference shielding
EP2633746B1 (en) Composite film for board level emi shielding
US6860004B2 (en) Method of manufacturing a thermally conductive circuit board with a ground pattern connected to a heat sink
TWI434377B (zh) A high frequency module having shielding property and heat dissipation property and a manufacturing method thereof
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
TWI415242B (zh) 具有電磁干擾防護罩之半導體封裝件及其形成方法
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US20100207259A1 (en) Semiconductor device packages with electromagnetic interference shielding
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
US11721884B2 (en) Semiconductor device package and method of manufacturing the same
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
JP2017059801A (ja) 電磁波シールド用積層体、電磁波シールド積層体、電子機器およびその製造方法
KR20210066802A (ko) 전자파 차폐 시트 및 전자부품 탑재 기판
US10916520B2 (en) Semiconductor device, and method of manufacturing the same
EP2852975B1 (en) Surface mountable semiconductor device
CN114710877A (zh) 一种电磁屏蔽封装体及其制备方法
US9793241B2 (en) Printed wiring board
WO2008026247A1 (fr) Structure de barrière à onde électromagnétique et son procédé de formation
CN116828698B (zh) 电磁屏蔽膜、电磁屏蔽封装体及其制备方法
JP2012015548A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
TW202029846A (zh) 屏蔽印刷配線板及屏蔽印刷配線板之製造方法
JP2002151614A (ja) 半導体素子収納用パッケージ
JPH11330315A (ja) 半導体装置及びその製造方法
CN111328186A (zh) 柔性电路板结构
JP2019149417A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220705