CN112151468B - 天线封装模组及天线封装工艺 - Google Patents

天线封装模组及天线封装工艺 Download PDF

Info

Publication number
CN112151468B
CN112151468B CN202010999608.5A CN202010999608A CN112151468B CN 112151468 B CN112151468 B CN 112151468B CN 202010999608 A CN202010999608 A CN 202010999608A CN 112151468 B CN112151468 B CN 112151468B
Authority
CN
China
Prior art keywords
substrate
antenna
layer
chip
annular groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010999608.5A
Other languages
English (en)
Other versions
CN112151468A (zh
Inventor
贺有静
于上家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202010999608.5A priority Critical patent/CN112151468B/zh
Publication of CN112151468A publication Critical patent/CN112151468A/zh
Application granted granted Critical
Publication of CN112151468B publication Critical patent/CN112151468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明公开一种天线封装模组及天线封装工艺，其中，天线封装模组包括基板、芯片、塑封层以及天线，基板包括相背设置的第一表面和第二表面；芯片贴装于基板的第一表面；塑封层包覆芯片，并与基板的第一表面连接；天线与基板电连接；天线设于第二表面或塑封层背离基板的一侧，并与基板电连接。本发明通过采用将基板、芯片和天线的堆叠设置，进而可以减小封装体的整体体积。

Description

天线封装模组及天线封装工艺
技术领域
本发明涉及芯片封装技术领域，特别涉及一种天线封装模组及天线封装工艺。
背景技术
目前市场上无线通讯模组主要是主芯片模块额外连接天线模块或是将天线做成器件形式与主芯片结合做成模块。传统作法是先以SMT(Surface Mounting Technology，表面贴装工艺)工艺将芯片及相关器件贴片于基板上，紧接着塑封，产品切割，溅镀等工艺。相关技术中，天线和芯片安装于基板的同一表面，且天线和芯片之间需要间隔设置，导致基板表面尺寸大，导致封装体的整体尺寸大。
发明内容
本发明的主要目的是提出一种天线封装模组及天线封装工艺，旨在改善现有天线封装模组体积大的问题。
为实现上述目的，本发明提出的天线封装模组，包括：
基板，所述基板包括相背设置的第一表面和第二表面；
芯片，所述芯片设于所述基板的第一表面；
塑封层，所述塑封层设于所述第一表面，并包覆所述芯片；以及
天线，所述天线设于所述第二表面或所述塑封层背离所述基板的一侧，并与所述基板电连接。
在本发明的一实施例中，所述天线封装模组还包括屏蔽罩，所述屏蔽罩为一端敞口的空腔结构；
所述塑封层设有环形槽，所述环形槽环绕所述芯片设置，所述屏蔽罩部分限位于所述环形槽，以使所述芯片容纳于所述屏蔽罩的空腔。
在本发明的一实施例中，所述塑封层背离所述基板的一侧凹设有封盖槽，所述封盖槽对应所述芯片设置，所述封盖槽与所述环形槽连通。
在本发明的一实施例中，所述天线设于所述基板的第二表面时，所述塑封层还开设有多个第一通孔，所述第一通孔与所述环形槽间隔设置，所述天线封装模组还包括多个连接件，每一所述连接件设于一所述第一通孔内，并与所述基板连接。
在本发明的一实施例中，所述天线封装模组还包括多个焊球，每一所述焊球设于一所述连接件背离所述基板的一侧。
在本发明的一实施例中，所述天线设于所述塑封层背离所述基板的一侧时，所述天线封装模组还包括绝缘层，所述绝缘层设于所述塑封层背离所述基板的一侧，所述天线设于所述绝缘层背离所述塑封层的一侧；
所述塑封层还开设有多个第一通孔，所述第一通孔与所述环形槽间隔设置；所述绝缘层上开设有多个第二通孔，所述第二通孔与所述第一通孔一一对应连通；
所述天线封装模组还包括多个连接件，每一所述连接件设于一所述第一通孔和一所述第二通孔内，所述连接件的两端分别连接所述天线和所述基板。
本发明还提出一种天线封装工艺，用于制作上述的天线封装模组，所述天线封装工艺包括以下步骤：
提供一基板、芯片和天线；
将所述芯片贴装于所述基板的第一表面；
在所述基板的第一表面上制备塑封层，所述塑封层包覆所述芯片，并与所述基板固定连接；
将所述天线贴装于所述基板的第二表面或所述塑封层背离所述基板的一侧。
在本发明的一实施例中，所述在所述基板的第一表面上制备塑封层，所述塑封层包覆所述芯片，并与所述基板固定连接的步骤之后，所述天线封装工艺还包括：
在所述塑封层上开设环绕所述芯片设置的环形槽；
向所述环形槽填充导电胶，并在所述塑封层背向所述基板的一侧真空印刷或涂覆导电胶，以形成所述屏蔽罩。
在本发明的一实施例中，将所述天线贴装于所述基板的第二表面时，所述天线封装工艺还包括：
对所述塑封层钻孔，以使所述塑封层内形成第一通孔，向所述第一通孔内填充导电胶，以形成与所述基板电连接的连接件。
在本发明的一实施例中，将所述天线贴装于所述塑封层背离所述基板的一侧的步骤包括：
在所述塑封层背向所述基板的一侧制备绝缘层；
对所述塑封层和所述绝缘层钻孔，以使所述塑封层和所述绝缘层形成连通的第一通孔和第二通孔，向所述第一通孔和所述第二通孔内填充导电胶，以形成与所述基板电连接的连接件；
将所述天线贴装于所述绝缘层背离所述塑封层的一侧，并使所述天线通过所述连接件与所述基板连接。
本发明技术方案中通过塑封层对芯片提供保护作用，通过将芯片和天线分别贴置在基板的两侧，或天线设于塑封层背离基板的一侧，实现基板、芯片和天线的堆叠设置，所述天线和所述芯片沿所述基板的厚度方向分布，可以减小所述基板的面积。基板安装芯片的第一表面上不需要单独预留天线安装空间，不存在天线净空区，进而可以充分利用基板表面空间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一种天线封装模组的一实施例的剖面示意图；
图2为本发明一种天线封装模组的另一实施例的剖面示意图；
图3为本发明一种天线封装工艺的一实施例的流程结构示意图；
图4为本发明一种天线封装工艺的另一实施例的流程结构示意图。
附图标号说明：
标号 名称 标号 名称
10 基板 20 塑封层
21 环形槽 22 封盖槽
23 第一通孔 24 第二通孔
30 芯片 40 屏蔽罩
50 连接件 60 天线
70 绝缘层 90 焊球
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请结合图1，本发明提供一种天线封装模组，包括基板10、芯片30、塑封层20以及天线60，所述基板10包括背对的第一表面和第二表面；所述芯片30贴装于所述基板10的第一表面；所述塑封层20设于所述第一表面，并包覆所述芯片30；所述天线60与所述基板10电连接；所述天线60设于所述基板10的第二表面。
本实施例中所述基板10设有电路层，具有铜层，并且具有用于安装芯片30的安装位，所述安装位具有连接基板10内部电路的焊盘等触点。
所述基板10内部电路形成铜层，当所述芯片30贴置于所述基板10上时，所述芯片30的连接触点与所述安装位的触点相互连接。所述基板10与所述芯片30的贴装工艺，可以参考现有技术。所述基板10具有相背设置的第一表面和第二表面，所述第一表面和所述第二表面分别位于所述基板10的铜层的两侧，所述第一表面和所述第二表面通过所述基板10的铜层形成相互隔离的状态。
所述天线60为印刷天线，所述天线60和所述芯片30的其中之一贴置在所述基板10的第一表面，其中之另一贴置于所述基板10的第二表面，以使所述天线60与所述芯片30通过所述基板10形成相互分隔的状态，所述基板10内部的铜层可以作为所述芯片30和所述天线60之间的屏蔽罩40，以实现所述芯片30和所述天线60之间的电磁波屏蔽。所述基板10内可以设置用于连接所述芯片30和所述天线60的连接件50，以实现所述芯片30和所述天线60的信号导通，也可以采用其他方式实现所述天线60和所述基板10的信号导通。
由于所述天线60和所述芯片30分别贴置于所述基板10的两个相背的侧表面上，利用所述基板10实现所述天线60和所述芯片30的相互屏蔽，不需要采用现有的在芯片30的外周单独设置用于屏蔽芯片30和天线60图层的屏蔽罩40，可以简化封装体的设计。由于所述天线60在贴置于所述基板10上之后，不占用芯片30所在的一侧的空间，进而可以使芯片30所在的一侧的空间利用率更高。
现有的用于天线封装模组的封装体中，在对芯片30进行塑封和屏蔽之后，芯片30的屏蔽罩40背向基板10的一侧与基板10之间的距离远大于天线60背向基板10的一侧与基板10之间的距离，在天线60背向基板10的一侧会形成天线60净空区，基板10上需要预留较大的空间用于安装天线60，造成基板10设置芯片30的一侧的空间浪费。
本实施例中，通过将芯片30和天线60分别贴置在基板10的两侧，在基板10设置有芯片30的一侧，不需要单独预留天线60安装空间，不存在天线60净空区，进而可以节省所述基板10的第一表面的空间，提高空间利用率。充分利用基板10表面空间，进而可以减小封装体的整体体积。。所述天线60和所述芯片30沿所述基板10的厚度方向分布，可以减小所述基板10的面积。由于所述天线60被贴置在与所述芯片30相背的一侧表面上，可以为所述天线60提供更大的空间，并且所述基板10上的其他芯片30或结构对所述天线60不产生遮挡或干扰，有助于保证所述天线60的信号收发功能。
由于所述芯片30、所述天线60均可以直接贴置在所述基板10上，可以直接利用所述基板10形成的电路实现所述天线60和所述芯片30的信号导通，进而不需要单独设置所述天线60与所述芯片30的连接件，简化所形成的封装体的加工步骤。
本实施例中，所述塑封层20将所述芯片30塑封，能够通过塑封层20对芯片30提供机械保护，防止湿气浸入到芯片30内部。所述芯片30还可以包括电源模块，在进行塑封时，可以将电源模块与芯片30同时塑封。
请结合图1，在本发明的一实施例中，所述天线封装模组还包括屏蔽罩40，所述屏蔽罩40为一端敞口的空腔结构；
所述塑封层20设有环形槽21，所述环形槽21环绕所述芯片30设置，所述屏蔽罩40部分限位于所述环形槽21，以使所述芯片30容纳于所述屏蔽罩40的空腔。
所述环形槽21位于所述塑封层20内，并且环绕所述芯片30的外周。可以采用激光设备等在所述塑封层20上形成所述环形槽21。所述环形槽21自所述基板10一侧向所述塑封层20远离所述基板10的一侧延伸。对所述环形槽21填充导电胶，且在所述塑封层20背向所述基板10的一侧表面真空印刷或涂覆导电胶，以形成所述屏蔽罩40。所述屏蔽罩40插入所述环形槽21内，使所述屏蔽罩40部分限位于所述塑封层20内，所述基板10封盖所述屏蔽罩40的敞口端，所述屏蔽罩40的空腔和所述基板10围合形成一密封腔，所述芯片30位于该密封腔内。所述屏蔽罩40用于屏蔽所述芯片30产生的电磁波，以防止不同芯片30之间产生电磁干扰。
请结合图1，在对所述环形槽21填充导电胶之后，在所述芯片30的外周形成环形屏蔽结构，当在所述塑封层20背向所述基板10的一侧表面真空印刷或涂覆导电胶之后，在所述塑封层20表面形成一层屏蔽结构，该屏蔽结构与填充在所述环形槽21内的导电胶形成所述屏蔽罩40。
在所述塑封层20背向所述基板10的一侧表面设置所述导电胶时，可以仅在所述芯片30所对应位置处的所述塑封层20表面涂覆或真空印刷导电胶，以形成仅与所述芯片30相对应的屏蔽结构。
通过采用真空印刷或涂覆导电胶的方式，能够降低产品生产难度。由于现有的屏蔽罩40均采用溅镀工艺形成屏蔽罩40，工艺难度大，容易在产品上产生溢胶、溢镀等问题，影响产品性能，通过采用涂覆或真空印刷工艺，能够降低成本，并且可以避免溢镀的问题。
由于首先在塑封层20上形成环形槽21，并在环形槽21内填充导电胶，导电胶是一种固化或干燥后具有一定导电性的胶粘剂，可以将多种导电材料连接在一起，使被连接材料间形成电的通路。在环形槽21内填充导电胶过程中，不容易产生溢胶的问题，有助于保证屏蔽罩40的质量。由于导电胶能够粘接在基板10表面，在将导电胶填充至所述环形槽21内之后，能够按照环形槽21所形成的形状，形成与塑封层20、基板10牢固粘接的环状屏蔽结构，进而可以提升屏蔽罩40的牢固性。由于采用在环形槽21内填充导电胶的工艺相对简单，加工成本低，能够有效降低封装体的生产成本。
所述环形槽21内填充导电胶之后，形成屏蔽罩40的框架结构，当在所述塑封层20背向所述基板10的一侧真空印刷或涂覆导电胶之后，导电胶与所述环形槽21内的导电胶框架结构相互连接，形成整体屏蔽罩40。由于导电胶具有粘性，能够与芯片30外周的塑封层20粘接形成整体结构，使得屏蔽罩40能够牢固地贴合在芯片30外周的塑封层20表面，形成稳定的屏蔽罩40结构。
请结合图3，在本发明的一实施例中，所述塑封层20背离所述基板10的一侧凹设有封盖槽22，所述封盖槽22对应所述芯片30设置，所述封盖槽22与所述环形槽21连通。
本实施例中，通过设置封盖槽22，使与所述芯片30对应位置的塑封层20表面形成内凹部位。在对所述塑封层20表面进行真空印刷或涂覆工艺时，可以仅在该内凹部位内进行真空印刷或涂覆导电胶，以使形成屏蔽罩40之后，屏蔽罩40背向所述基板10的一侧端面与所述塑封层20背向所述基板10的一侧表面在同一平面上，进而方便对封装体进行进一步加工。另一些实施例中，所述屏蔽槽的底壁部分限位于所述封盖槽22内，形成屏蔽罩40之后，屏蔽罩40背向所述基板10的一侧端面显露于所述塑封层20背向所述基板10的一侧表面。
请结合图3，在本发明的一实施例中，所述塑封层20还开设有多个第一通孔23，所述第一通孔23与所述环形槽21间隔设置，所述天线封装模组还包括多个连接件50，每一所述连接件50设于一所述第一通孔23内，所述连接件50与所述基板10连接。
请结合图1，所述连接件50用于连接基板10上的电路和塑封层20外部的芯片30或电路。通过设置所述连接件50，当在所述塑封层20背向所述基板10的一侧再次装贴芯片30或形成电路时，可以通过所述连接件50将所述天线60与再次贴装的芯片30相互连接。
当在所述芯片30的外周设置屏蔽罩40时，再次在所述塑封层20背向所述基板10的一侧贴装芯片30时，所述屏蔽罩40能够起到屏蔽不同的芯片30之间的电磁干扰的效果。通过所述连接件50可以实现不同芯片30之间的相互导通。
本实施例中，通过将导电胶填充至所述通孔22内时，导电胶固化形成所述连接件50。
请结合图1，在本发明的一实施例中，所述天线封装模组还包括多个焊球90，每一所述焊球90设于一所述连接件50背离所述基板10的一侧。
可以理解的是，通过焊球90可以将外部器件与基板10连接，以方便后续产品上板使用。
请结合图2，本发明还提供另一种天线封装模组，包括基板10、芯片30、塑封层20以及天线60，所述基板10包括背对的第一表面和第二表面；所述芯片30贴装于所述基板10的第一表面；所述塑封层20设于所述第一表面，并包覆所述芯片30；所述天线60与所述基板10电连接；所述天线60设于所述塑封层20背离所述基板10的一侧。
现有的用于天线封装模组的封装体中，在对芯片30进行塑封之后，芯片30背向基板10的一侧与基板10之间的距离远大于天线60背向基板10的一侧与基板10之间的距离，天线60背向基板10的一侧形成有天线60净空区，基板10上需要预留较大的空间用于安装天线60，造成基板10的空间浪费。本实施例中，所述天线60、所述芯片30均沿所述基板10厚度方向设置，沿基板10的宽度方向上，不需要在基板10上为天线60预留安装空间，同时也不会在芯片30的旁侧形成天线60净空区，进而可以提升基板10的空间利用率。
请结合图2，在本发明的一实施例中，所述天线封装模组还包括屏蔽罩40，所述屏蔽罩40为一端敞口的空腔结构；
所述塑封层20设有环形槽21，所述环形槽21环绕所述芯片30设置，所述屏蔽罩40部分限位于所述环形槽21，以使所述芯片30容纳于所述屏蔽罩40的空腔。
所述环形槽21位于所述塑封层20内，并且环绕所述芯片30的外周。可以采用激光设备等在所述塑封层20上形成所述环形槽21。所述环形槽21自所述基板10一侧向所述塑封层20远离所述基板10的一侧延伸。对所述环形槽21填充导电胶，且在所述塑封层20背向所述基板10的一侧表面真空印刷或涂覆导电胶，以形成所述屏蔽罩40。所述屏蔽罩40插入所述环形槽21内，使所述屏蔽罩40部分限位于所述塑封层20内，所述基板10封盖所述屏蔽罩40的敞口端，所述屏蔽罩40的空腔和所述基板10围合形成一密封腔，所述芯片30位于该密封腔内。所述屏蔽罩40用于屏蔽所述芯片30产生的电磁波，以防止不同芯片30之间产生电磁干扰。
在对所述环形槽21填充导电胶之后，在所述芯片30的外周形成环形屏蔽结构，当在所述塑封层20背向所述基板10的一侧表面真空印刷或涂覆导电胶之后，在所述塑封层20表面形成一层屏蔽结构，该屏蔽结构与填充在所述环形槽21内的导电胶形成所述屏蔽罩40。
在所述塑封层20背向所述基板10的一侧表面设置所述导电胶时，可以仅在所述芯片30所对应位置处的所述塑封层20表面涂覆或真空印刷导电胶，以形成仅与所述芯片30相对应的屏蔽结构。
通过采用真空印刷或涂覆导电胶的方式，能够降低产品生产难度。由于现有的屏蔽罩40均采用溅镀工艺形成屏蔽罩40，工艺难度大，容易在产品上产生溢胶、溢镀等问题，影响产品性能，通过采用涂覆或真空印刷工艺，能够降低成本，并且可以避免溢镀的问题。
由于首先在塑封层20上形成环形槽21，并在环形槽21内填充导电胶，导电胶是一种固化或干燥后具有一定导电性的胶粘剂，可以将多种导电材料连接在一起，使被连接材料间形成电的通路。在环形槽21内填充导电胶过程中，不容易产生溢胶的问题，有助于保证屏蔽罩40的质量。由于导电胶能够粘接在基板10表面，在将导电胶填充至所述环形槽21内之后，能够按照环形槽21所形成的形状，形成与塑封层20、基板10牢固粘接的环状屏蔽结构，进而可以提升屏蔽罩40的牢固性。由于采用在环形槽21内填充导电胶的工艺相对简单，加工成本低，能够有效降低封装体的生产成本。
所述环形槽21内填充导电胶之后，形成屏蔽罩40的框架结构，当在所述塑封层20背向所述基板10的一侧真空印刷或涂覆导电胶之后，导电胶与所述环形槽21内的导电胶框架结构相互连接，形成整体屏蔽罩40。由于导电胶具有粘性，能够与芯片30外周的塑封层20粘接形成整体结构，使得屏蔽罩40能够牢固地贴合在芯片30外周的塑封层20表面，形成稳定的屏蔽罩40结构。
请结合图4，在本发明的一实施例中，所述塑封层20背离所述基板10的一侧凹设有封盖槽22，所述封盖槽22对应所述芯片30设置，所述封盖槽22与所述环形槽21连通，所述屏蔽槽的底壁至少部分限位于所述封盖槽22内。
本实施例中，所述屏蔽槽的底壁全部限位于所述封盖槽22内，通过设置封盖槽22，使与所述芯片30对应位置的塑封层20表面形成内凹部位。在对所述塑封层20表面进行真空印刷或涂覆工艺时，可以仅在该内凹部位内进行真空印刷或涂覆导电胶，以使形成屏蔽罩40之后，屏蔽罩40背向所述基板10的一侧端面与所述塑封层20背向所述基板10的一侧表面在同一平面上，进而方便对封装体进行进一步加工。
请结合图2，在本发明的一实施例中，所述天线60设于所述塑封层20背离所述基板10的一侧时，所述天线封装模组还包括绝缘层70，所述绝缘层70设于所述塑封层20背离所述基板10的一侧，所述天线60设于所述绝缘层70背离所述塑封层20的一侧；
所述塑封层20还开设有多个第一通孔23，所述第一通孔23与所述环形槽21间隔设置；所述绝缘层70上开设有多个第二通孔24，所述第二通孔24与所述第一通孔23一一对应连通，所述天线封装模组还包括多个连接件50，每一所述连接件50设于一所述第一通孔23和一所述第二通孔24内，所述连接件50的两端分别连接所述天线60和所述基板10。
所述天线60可以为印刷天线，当设置所述绝缘层70之后，可以为所述天线60提供更大的空间，不需要单独为天线60预留天线60净空区，并且所述基板10上的其他芯片30或结构对所述天线60不产生遮挡或干扰，有助于保证所述天线60的信号收发功能。
所述天线60贴置于所述绝缘层70上之后，所述天线60和所述芯片30分别位于所述绝缘层70的两侧，通过所述屏蔽罩40屏蔽所述芯片30所产生的电磁波。
所述连接件50用于连接所述基板10的电路，以使所述芯片30与所述天线60导通。所述连接件50可以设置在所述塑封层20内，将所述连接件50的一端与所述基板10的电路相连接，将所述连接件50另一端依次贯穿所述塑封层20和所述绝缘层70，以使所述连接件50与所述天线60相连接。由于所述芯片30贴置于所述基板10上，可以实现所述芯片30与所述天线60相互导通。
本实施例中，所述第一通孔23和所述第二通孔24连通形成的通道贯穿所述塑封层20和所述绝缘层70，当将导电胶填充至所述第一通孔23和所述第二通孔24内时，导电胶固化形成所述连接件50，所述连接件50的一端连通所述基板10的电路，所述连接件50的另一端与所述天线60相连接。
本实施例中所述绝缘层70将所述导电胶形成的屏蔽罩40与所述天线60相互隔离，通过所述连接件50实现所述天线60与所述基板10或所述芯片30的相互导通。
本实施例中所述基板10具有第一表面和第二表面，所述第一表面和所述第二表面背对设置，所述芯片30贴置于所述第一表面上。所述塑封层20、所述绝缘层70以及所述天线60均位于所述第一表面一侧，沿所述基板10的厚度方向排布，在所述基板10的宽度方向上，所述天线60不占用空间，进而可以提高所述基板10的空间利用率；由于不需要在芯片30的旁侧预留天线60净空区，因而可以减小封装体的整体体积。
请结合图3，本发明还提出一种天线封装工艺，用于制作上述的一种天线封装模组，所述天线封装工艺包括以下步骤：
提供一基板10、芯片30和天线60；
将所述芯片30贴装于所述基板10的第一表面；
在所述基板10的第一表面上制备塑封层20，所述塑封层20包覆所述芯片30，并与所述基板10固定连接；
将所述天线60贴装于所述基板10的第二表面。
本实施例具有上述天线封装模组的全部有益效果，同时，由于所述芯片30、所述天线60均可以直接贴置在所述基板10上，可以直接利用所述基板10形成的电路实现所述天线60和所述芯片30的信号导通，进而不需要单独设置所述天线60所述芯片30的连接件50，简化所形成的封装体的加工步骤。
请结合图3，在本发明的一实施例中，所述在所述基板10的第一表面上制备塑封层20，所述塑封层20包覆所述芯片30，并与所述基板10固定连接的步骤之后，所述天线封装工艺还包括：
在所述塑封层20上开设环绕所述芯片30设置的环形槽21；
向所述环形槽21填充导电胶，且在所述塑封层20背向所述基板10的一侧真空印刷或涂覆导电胶，以形成所述屏蔽罩40。
通过采用真空印刷或涂覆导电胶的方式，能够降低产品生产难度。由于现有的屏蔽罩40均采用溅镀工艺形成屏蔽罩40，工艺难度大，容易在产品上产生溢胶、溢镀等问题，影响产品性能，通过采用涂覆或真空印刷工艺，能够降低成本，并且可以避免溢镀的问题。
请结合图3，本实施例中，在形成所述环形槽21之前，可以对所述塑封层20进行研磨，以使与所述芯片30对应位置的塑封层20表面形成所述封盖槽22。
请结合图3，在本发明的一实施例中，将所述天线60贴装于所述基板10的第二表面时，所述天线封装工艺还包括：
对所述塑封层20钻孔，以使所述塑封层20内形成第一通孔23，对所述第一通孔23内填充导电胶，以形成与所述基板10电连接的连接件50。
请结合图3，在本发明的一实施例中，在对所述塑封层20钻孔，以使所述塑封层20内形成第一通孔23，向所述第一通孔23内填充导电胶，以形成与所述基板10电连接的连接件50的步骤之后，还包括；在所述连接件50背离所述基板10的一侧植设焊球90。
本天线封装工艺具有上述一种天线封装模组的全部有益效果，在此就不再赘述。
本封装工艺流程为贴片-塑封-激光钻通孔/开环形槽21-导电浆填充通孔和环形槽21(真空印刷法)-植球-产品切割，本发明的为将天线60整合于基板10中，再利用激光钻空和导电浆填充方式建立讯号传输接点，激光开环形槽21和导电浆填充方式建立电磁波屏蔽罩40，并且工艺上可一次型作业完成两个目的，最后增加植球工艺，以方便后续产品上板使用。
请结合图4，本发明还提出一种天线封装工艺，用于制作上述的另一种天线封装模组，所述天线封装工艺包括以下步骤：
提供一基板10、芯片30和天线60；
将所述芯片30贴装于所述基板10的第一表面；
在所述基板10的第一表面上制备塑封层20，所述塑封层20包覆所述芯片30，并与所述基板10固定连接；
将所述天线60贴装于所述塑封层20背离所述基板10的一侧。
请结合图4，在本发明的一实施例中，所述在所述基板10的第一表面上制备塑封层20，所述塑封层20包覆所述芯片30，并与所述基板10固定连接的步骤之后，所述天线封装工艺还包括：
在所述塑封层20上开设环绕所述芯片30设置的环形槽21；
向所述环形槽21填充导电胶，且在所述塑封层20背向所述基板10的一侧真空印刷或涂覆导电胶，以形成所述屏蔽罩40。
请结合图4，在本发明的一实施例中，将所述天线60贴装于所述塑封层20背离所述基板10的一侧的步骤包括：
在所述塑封层20背向所述基板10的一侧制备绝缘层70；
向所述塑封层20和所述绝缘层70钻孔，以使所述塑封层20和所述绝缘层70形成连通的第一通孔23和第二通孔24，对所述第一通孔23和所述第二通孔24内填充导电胶，以形成与所述基板10电连接的连接件50；
将所述天线60贴装于所述绝缘层70背离所述塑封层20的一侧，并使所述天线60通过所述连接件50与所述基板10连接。
本天线封装工艺具有上述另一种天线封装模组的全部有益效果，在此就不再赘述。
本天线封装工艺流程为贴片-塑封-激光开环形槽21-导电浆填充环形槽21(真空印刷法)-研磨-制备绝缘层70-激光钻第一通孔23和第二通孔24-导电浆填充第一通孔23和第二通孔24(真空印刷法)-天线60制作-产品切割。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (7)

1.一种天线封装模组，其特征在于，所述天线封装模组包括：
基板，所述基板包括相背设置的第一表面和第二表面；
芯片，所述芯片设于所述第一表面；
塑封层，所述塑封层设于所述第一表面，并包覆所述芯片；以及
天线，所述天线设于所述第二表面或所述塑封层背离所述基板的一侧，并与所述基板电连接；
所述天线封装模组还包括屏蔽罩，所述屏蔽罩为一端敞口的空腔结构；
所述塑封层设有环形槽，所述环形槽环绕所述芯片设置，所述屏蔽罩部分限位于所述环形槽，以使所述芯片容纳于所述屏蔽罩的空腔；
所述塑封层背离所述基板的一侧凹设有封盖槽，所述封盖槽对应所述芯片设置，所述封盖槽与所述环形槽连通；其中，向所述环形槽填充导电胶，且在所述封盖槽内进行真空印刷或涂覆导电胶，以形成所述屏蔽罩。
2.如权利要求1所述的天线封装模组，其特征在于，所述天线设于所述基板的第二表面，所述塑封层还开设有多个第一通孔，所述第一通孔与所述环形槽间隔设置，所述天线封装模组还包括多个连接件，每一所述连接件设于一所述第一通孔内，并与所述基板连接。
3.如权利要求2所述的天线封装模组，其特征在于，所述天线封装模组还包括多个焊球，每一所述焊球设于一所述连接件背离所述基板的一侧。
4.如权利要求1所述的天线封装模组，其特征在于，所述天线封装模组还包括绝缘层，所述绝缘层设于所述塑封层背离所述基板的一侧，所述天线设于所述绝缘层背离所述塑封层的一侧；
所述塑封层还开设有多个第一通孔，所述第一通孔与所述环形槽间隔设置；所述绝缘层上开设有多个第二通孔，所述第二通孔与所述第一通孔一一对应连通；
所述天线封装模组还包括多个连接件，每一所述连接件设于一所述第一通孔和一所述第二通孔内，所述连接件的两端分别连接所述天线和所述基板。
5.一种天线封装工艺，用于制作如权利要求1至4中任一项所述的天线封装模组，其特征在于，所述天线封装工艺包括以下步骤：
提供一基板、芯片和天线；
将所述芯片贴装于所述基板的第一表面；
在所述基板的第一表面上制备塑封层，所述塑封层包覆所述芯片，并与所述基板固定连接；
将所述天线贴装于所述基板的第二表面或所述塑封层背离所述基板的一侧；
所述在所述基板的第一表面上制备塑封层，所述塑封层包覆所述芯片，并与所述基板固定连接的步骤之后，所述天线封装工艺还包括：
在所述塑封层上开设封盖槽以及环绕所述芯片设置的环形槽；
向所述环形槽内填充导电胶，并在所述塑封层背向所述基板的一侧向所述封盖槽内进行真空印刷或涂覆导电胶，以形成屏蔽罩。
6.如权利要求5所述的天线封装工艺，其特征在于，将所述天线贴装于所述基板的第二表面时，所述天线封装工艺还包括：
对所述塑封层钻孔，以使所述塑封层内形成第一通孔，向所述第一通孔内填充导电胶，以形成与所述基板电连接的连接件。
7.如权利要求5所述的天线封装工艺，其特征在于，将所述天线贴装于所述塑封层背离所述基板的一侧的步骤包括：
在所述塑封层背向所述基板的一侧制备绝缘层；
对所述塑封层和所述绝缘层钻孔，以使所述塑封层和所述绝缘层形成连通的第一通孔和第二通孔，向所述第一通孔和第二通孔内填充导电胶，以形成与所述基板电连接的连接件；
将所述天线贴装于所述绝缘层背离所述塑封层的一侧，并使所述天线通过所述连接件与所述基板连接。
CN202010999608.5A 2020-09-21 2020-09-21 天线封装模组及天线封装工艺 Active CN112151468B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010999608.5A CN112151468B (zh) 2020-09-21 2020-09-21 天线封装模组及天线封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010999608.5A CN112151468B (zh) 2020-09-21 2020-09-21 天线封装模组及天线封装工艺

Publications (2)

Publication Number Publication Date
CN112151468A CN112151468A (zh) 2020-12-29
CN112151468B true CN112151468B (zh) 2022-11-22

Family

ID=73892699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010999608.5A Active CN112151468B (zh) 2020-09-21 2020-09-21 天线封装模组及天线封装工艺

Country Status (1)

Country Link
CN (1) CN112151468B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115023056A (zh) * 2022-05-30 2022-09-06 青岛歌尔微电子研究院有限公司 封装产品的选择性封装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777515B2 (en) * 2017-10-25 2020-09-15 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof
CN207852888U (zh) * 2017-12-27 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
CN109300793B (zh) * 2018-10-10 2024-01-19 环维电子(上海)有限公司 具有电磁屏蔽结构的Sip模组的制作方法及装置
CN110993588B (zh) * 2019-12-13 2021-07-30 青岛歌尔智能传感器有限公司 芯片模组及其制作方法和电子设备

Also Published As

Publication number Publication date
CN112151468A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
US9129980B2 (en) Package 3D interconnection and method of making same
US6686649B1 (en) Multi-chip semiconductor package with integral shield and antenna
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
CN111599802B (zh) 陶瓷封装外壳及封装外壳安装结构
CN101496298A (zh) 用于封装天线和用于毫米波应用的集成电路芯片的装置和方法
CN212991092U (zh) 封装模组、模组载板和电子设备
CN104022106A (zh) 具有波导管天线的半导体封装件及其制造方法
CN110890357A (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN107424987B (zh) 堆叠式半导体结构及其制造方法
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN113539979A (zh) 封装结构及其制法
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN114512789A (zh) 天线封装结构及天线封装结构制造方法
CN112151468B (zh) 天线封装模组及天线封装工艺
CN112436242A (zh) 高集成微波组件
EP3796562B1 (en) Wireless transmission module and fabrication method therefor
US6828687B2 (en) Cavity down ball grid array package structure and carrier thereof
TWM517418U (zh) 隔室遮蔽之多晶片封裝構造
CN108269790A (zh) 具有集成天线的封装的装置
CN212848785U (zh) 无线通讯模组封装结构及电子产品
CN110634842A (zh) 一种具有电磁屏蔽功能的封装结构及制备方法
CN116314065A (zh) 包括散热器的半导体封装结构及其制造方法
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN112071808B (zh) 集成天线和射频前端的有机基板埋入封装结构
CN110610906A (zh) 半导体电磁屏蔽结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant