CN115064450A - 用于射频前端模组的封装方法、射频模组封装结构 - Google Patents
用于射频前端模组的封装方法、射频模组封装结构 Download PDFInfo
- Publication number
- CN115064450A CN115064450A CN202210985933.5A CN202210985933A CN115064450A CN 115064450 A CN115064450 A CN 115064450A CN 202210985933 A CN202210985933 A CN 202210985933A CN 115064450 A CN115064450 A CN 115064450A
- Authority
- CN
- China
- Prior art keywords
- metal
- radio frequency
- bonded
- layer
- frequency front
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 294
- 239000002184 metal Substances 0.000 claims abstract description 294
- 239000002245 particle Substances 0.000 claims abstract description 19
- 239000004033 plastic Substances 0.000 claims description 32
- 238000002161 passivation Methods 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000000429 assembly Methods 0.000 claims description 2
- 230000000712 assembly Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 229910052763 palladium Inorganic materials 0.000 description 9
- 229910052697 platinum Inorganic materials 0.000 description 9
- 229910052707 ruthenium Inorganic materials 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 238000000465 moulding Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- AOSZTAHDEDLTLQ-AZKQZHLXSA-N (1S,2S,4R,8S,9S,11S,12R,13S,19S)-6-[(3-chlorophenyl)methyl]-12,19-difluoro-11-hydroxy-8-(2-hydroxyacetyl)-9,13-dimethyl-6-azapentacyclo[10.8.0.02,9.04,8.013,18]icosa-14,17-dien-16-one Chemical compound C([C@@H]1C[C@H]2[C@H]3[C@]([C@]4(C=CC(=O)C=C4[C@@H](F)C3)C)(F)[C@@H](O)C[C@@]2([C@@]1(C1)C(=O)CO)C)N1CC1=CC=CC(Cl)=C1 AOSZTAHDEDLTLQ-AZKQZHLXSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229940126657 Compound 17 Drugs 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Acoustics & Sound (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Transceivers (AREA)
Abstract
本申请涉及半导体封装技术领域，公开一种用于射频前端模组的封装方法，包括：在预设的待封装盖板形成若干个第二凹槽；在待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体；将预设的待键合射频前端模组和待键合盖体键合。这样，能够在对待键合射频前端模组进行封装的过程中完成电磁屏蔽结构的制作。而不需要再在已经完成封装的射频模组芯片颗粒的外表面一一制作一层金属层作为电磁屏蔽结构，能够提高制作电磁屏蔽结构的效率。本申请还公开一种射频模组封装结构。
Description
技术领域
本申请涉及半导体封装技术领域，例如涉及一种用于射频前端模组的封装方法、射频模组封装结构。
背景技术
随着通信技术的快速发展。对射频模组芯片颗粒的电磁屏蔽也越来越重要。相关技术中，通常先对滤波器晶圆进行晶圆级封装以形成滤波器晶圆，其中，通过晶圆级封装能够获得滤波器所必须的空腔。然后再切割滤波器晶圆获得单个滤波器颗粒，将滤波器颗粒封装到PCB（Printed Circuit Board，印制电路板）基板上，形成射频模组芯片颗粒。再在射频模组芯片颗粒的外表面一一制作一层金属层作为电磁屏蔽结构。但是，对射频模组芯片颗粒一一制作电磁屏蔽结构，效率较低。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本发明实施例提供一种用于射频前端模组的封装方法、射频模组封装结构，以提高制作电磁屏蔽结构的效率。
在一些实施例中，所述用于射频前端模组的封装方法，包括：在预设的待封装盖板形成若干个第二凹槽；在所述待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体；将预设的待键合射频前端模组和所述待键合盖体键合，获得第一射频模组封装结构。
在一些实施例中，将预设的待键合射频前端模组和所述待键合盖体键合后，还包括：在所述待键合射频前端模组远离所述待键合盖体的一侧形成与所述待键合射频前端模组存在电气互联的第一金属衬垫，获得第二射频模组封装结构。
在一些实施例中，所述待键合射频前端模组设置有多个第一金属柱；在所述待键合射频前端模组远离所述待键合盖体的一侧形成与所述待键合射频前端模组存在电气互联的第一金属衬垫，包括：对所述待键合射频前端模组远离所述待封装盖板的一侧进行减薄，暴露出各所述第一金属柱；在所述待键合射频前端模组暴露出各所述第一金属柱的一侧设置电气互联层；在所述电气互联层远离所述待键合射频前端模组的一侧，形成与各所述第一金属柱存在电气互联的第一金属衬垫。
在一些实施例中，所述电气互联层远离所述待键合射频前端模组的一侧设置有第二金属衬垫和第三金属衬垫；在所述电气互联层远离所述待键合射频前端模组的一侧，形成与各所述第一金属柱存在电气互联的第一金属衬垫，包括：在所述第二金属衬垫上形成第二金属柱；在所述第三金属衬垫上电连接射频模组器件；对所述电气互联层远离所述待键合射频前端模组的一侧进行塑封，形成塑封结构；对所述塑封结构进行减薄，暴露出各所述第二金属柱；形成与各所述第二金属柱分别连接的第一金属衬垫。
在一些实施例中，形成与各所述第二金属柱分别连接的第一金属衬垫，包括：在所述塑封结构暴露出所述第二金属柱的一侧，形成钝化层；刻蚀所述钝化层暴露出各所述第二金属柱；在所述钝化层上形成连接各所述第二金属柱的第一金属衬垫。
在一些实施例中，获得第二射频模组封装结构后，还包括：对所述待键合盖体远离第二凹槽的一侧进行减薄，获得第一待处理封装结构；将所述第一待处理封装结构切割成第一滤波器颗粒；将各所述第一滤波器颗粒进行重排，获得第二待处理封装结构；对所述第二待处理封装结构进行塑封，获得第三待处理封装结构；将所述第三待处理封装结构切割成第二滤波器颗粒。
在一些实施例中，所述射频模组封装结构，由上述的用于射频前端模组的封装方法制得。
在一些实施例中，所述射频模组封装结构，包括：待键合射频前端模组，所述待键合射频前端模组包括中介层、第二金属层、第一金属柱、第四金属衬垫和射频前端组件；所述中介层上设置有所述第二金属层和若干第一凹槽，各所述第一凹槽内填充有所述第一金属柱，各所述第一金属柱连接有各所述第四金属衬垫，各所述第四金属衬垫连接射频前端组件，所述第二金属层不与各所述第四金属衬垫接触；待键合盖体，所述待键合盖体包括：待封装盖板和第一金属层；所述待封装盖板设置有若干个第二凹槽，在所述待键合盖板存在第二凹槽的一侧设置有第一金属层；所述第一金属层与所述第二金属层连接；各所述射频前端组件分别设置于各所述第二凹槽内；各所述射频前端组件、各所述射频前端组件对应的第二凹槽上设置的第一金属层、所述第二金属层和所述中介层分别围合形成空腔。
在一些实施例中，射频模组封装结构还包括：电气互联层，设置有第二金属衬垫；所述电气互联层设置在所述待键合射频前端模组远离所述待键合盖体的一侧；第一金属衬垫，通过所述第二金属衬垫与所述第一金属柱存在电气互联。
在一些实施例中，电气互联层还设置有第三金属衬垫，射频模组封装结构还包括：射频模组器件，射频模组器件通过第三金属衬垫焊接在所述电气互联层。
本发明实施例提供一种用于射频前端模组的封装方法、射频模组封装结构，可以实现以下技术效果：通过在预设的待封装盖板形成若干个第二凹槽。在所述待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体。将预设的待键合射频前端模组和所述待键合盖体键合。这样，在第二凹槽上设置第一金属层。能够在对待键合射频前端模组进行封装的过程中完成电磁屏蔽结构的制作。而不需要再在已经完成封装的射频模组芯片颗粒的外表面一一制作一层金属层作为电磁屏蔽结构，能够提高制作电磁屏蔽结构的效率。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本发明实施例提供的一个用于射频前端模组的封装方法的示意图；
图2是本发明实施例提供的一个待键合盖体的结构示意图；
图3是本发明实施例提供的一个待键合射频前端模组的结构示意图；
图4是本发明实施例提供的一个待键合射频前端模组与待键合盖体的键合结构示意图；
图5是本发明实施例提供的一个刻蚀金属层后的结构示意图；
图6是本发明实施例提供的一个对待键合射频前端模减薄后的结构示意图；
图7是本发明实施例提供的一个设置电气互联层后的结构示意图；
图8是本发明实施例提供的一个在电气互联层上设置射频模组器件后的结构示意图；
图9是本发明实施例提供的一个在电气互联层上形成第二金属柱后的结构示意图；
图10是本发明实施例提供的一个形成钝化层后的结构示意图；
图11是本发明实施例提供的一个形成第一金属衬垫后的结构示意图；
图12是本发明实施例提供的一个第一待处理封装结构的示意图；
图13是本发明实施例提供的一个第三待处理封装结构的示意图。
附图标记：
1：待封装盖板；2：第一金属层；3：中介层；4：第二金属层；5：第一金属柱；6：第四金属衬垫；7：第一组件；8：第五金属衬垫；9：第一焊锡球；10：电气互联层；11：第三金属衬垫；12：第二金属衬垫；13：第二组件；14：第六金属衬垫；15：第二焊锡球；16：第二金属柱；17：第一塑封层；18：钝化层；19：第一金属衬垫；20：第二塑封层。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
本发明实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明实施例中的具体含义。
另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
除非另有说明，术语“多个”表示两个或两个以上。
本发明实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
需要说明的是，在不冲突的情况下，本发明实施例中的实施例及实施例中的特征可以相互组合。
结合图1所示，本发明实施例提供一种用于射频前端模组的封装方法，包括：
步骤S101，在预设的待封装盖板形成若干个第二凹槽。
步骤S102，在待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体。
步骤S103，将预设的待键合射频前端模组和待键合盖体键合，获得第一射频模组封装结构。
采用本发明实施例提供的射频前端模组的封装方法，通过在预设的待封装盖板形成若干个第二凹槽。在待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体。将预设的待键合射频前端模组和待键合盖体键合。这样，在第二凹槽上设置第一金属层。能够在对待键合射频前端模组进行封装的过程中完成电磁屏蔽结构的制作。而不需要再在已经完成封装的射频模组芯片颗粒的外表面一一制作一层金属层作为电磁屏蔽结构，能够提高制作电磁屏蔽结构的效率。
进一步的，在预设的待封装盖板形成若干个第二凹槽，包括：刻蚀待封装盖板，形成若干个第二凹槽。在一些实施例中，通过湿法化学刻蚀工艺和/或等离子激发刻蚀工艺刻蚀待封装盖板。
进一步的，在待封装盖板存在第二凹槽的一侧设置第一金属层，包括：利用电镀plating工艺在待封装盖板存在第二凹槽的一侧设置第一金属层。
在一些实施例中，图2为待键合盖体的结构示意图。如图2所示，待键合盖体包括待封装盖板1和第一金属层2。待封装盖板1设置有若干个第二凹槽，在待封装盖板1存在第二凹槽的一侧设置有第一金属层2。其中，待封装盖板由硅、碳硅、氧化铝或二氧化硅制成。第一金属层由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
在一些实施例中，图3为待键合射频前端模组的结构示意图。如图3所示，待键合射频前端模组包括中介层3、第二金属层4、第一金属柱5、第四金属衬垫6和射频前端组件。中介层3上设置有第二金属层4和若干第一凹槽，各第一凹槽内分别填充有第一金属柱5，各第一金属柱5连接第四金属衬垫6、第四金属衬垫6连接射频前端组件。第二金属层不与各第四金属衬垫接触。射频前端组件包括：第一组件7、第五金属衬垫8和第一焊锡球9。第一组件7上设置有第五金属衬垫8，第五金属衬垫8通过第一焊锡球9连接第四金属衬垫6。其中，第一组件为未进行封装的射频组件，例如：未封装的射频开关、未封装的LNA（Low NoiseAmplifier，低噪声功率放大器）、未封装的PA（Power Amplifier，功率放大器）、未封装的电容、未封装的电感等。中介层interposer由硅制成。第二金属层由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。第一金属柱由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。第四金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。第五金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。第一焊锡球由锡或锡银合金制成。
进一步的，待键合射频前端模组设置有中介层，中介层上设置有第二金属层和若干第一凹槽，各第一凹槽内分别填充有第一金属柱，各第一金属柱连接第四金属衬垫、第四金属衬垫连接射频前端组件。待键合盖体包括待封装盖板和第一金属层，待封装盖板设置有若干个第二凹槽，在待封装盖板存在第二凹槽的一侧设置有第一金属层。将预设的待键合射频前端模组和待键合盖体键合，包括：将待键合射频前端模组设置有射频前端组件的一侧与待封装盖体存在第二凹槽和第一金属层的一侧进行键合。使得第一金属层与第二金属层连接，各射频前端组件分别设置于各第二凹槽内，各射频前端组件、各射频前端组件对应的第二凹槽上设置的第一金属层、第二金属层和中介层分别围合形成空腔。
可选地，将预设的待键合射频前端模组和待键合盖体键合后，还包括：在待键合射频前端模组远离待键合盖体的一侧形成与待键合射频前端模组存在电气互联的第一金属衬垫，获得第二射频模组封装结构。这样，设置与待键合射频前端模组存在电气互联的第一金属衬垫，能够便于用户直接使用第二射频模组封装结构。
进一步的，第一金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
可选地，待键合射频前端模组设置有中介层，中介层上设置有若干第一凹槽，各第一凹槽内分别填充有第一金属柱，各第一金属柱连接第四金属衬垫、第四金属衬垫连接射频前端组件。在待键合射频前端模组远离待键合盖体的一侧形成与待键合射频前端模组存在电气互联的第一金属衬垫，包括：对待键合射频前端模组远离待封装盖板的一侧进行减薄，暴露出各第一金属柱。形成与各第一金属柱分别连接的第一金属衬垫。在一些实施例中，通过grinding研磨工艺对待键合射频前端模组进行减薄。
可选地，待键合射频前端模组设置有多个第一金属柱；在待键合射频前端模组远离待键合盖体的一侧形成与待键合射频前端模组存在电气互联的第一金属衬垫，包括：对待键合射频前端模组远离待封装盖板的一侧进行减薄，暴露出各第一金属柱。在待键合射频前端模组暴露出各第一金属柱的一侧设置电气互联层。在电气互联层远离待键合射频前端模组的一侧，形成与各第一金属柱存在电气互联的第一金属衬垫。其中，电气互联层即RDL层（Redistribution Layer，再布线层）。在一些实施例中，通过RDL工艺设置电气互联层。这样，通过设置电气互连层，能够修改第一金属衬垫的位置，便于用户将第一金属衬垫设置在所需要的位置。
可选地，电气互联层远离待键合射频前端模组的一侧设置有第二金属衬垫和第三金属衬垫；在电气互联层远离待键合射频前端模组的一侧，形成与各第一金属柱存在电气互联的第一金属衬垫，包括：在第二金属衬垫上形成第二金属柱。在第三金属衬垫上电连接射频模组器件。对电气互联层远离待键合射频前端模组的一侧进行塑封，形成塑封结构。对塑封结构进行减薄，暴露出各第二金属柱。形成与各第二金属柱分别连接的第一金属衬垫。其中，射频模组器件为已经完成了封装，存在空腔结构的射频器件。这样，通过在中介层的双面贴装射频组件，能够在提高制作电磁屏蔽结构的效率的同时，使得第二射频模组封装结构能够设置更多的射频模组器件。使得相较于其他设置有数量相同的射频模组器件的封装结构而言封装尺寸更小。
进一步的，第二金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
进一步的，第三金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
进一步的，形成与各第二金属柱分别连接的第一金属衬垫，包括：在塑封结构暴露出第二金属柱的一侧形成钝化层。在钝化层上形成连接各第二金属柱的第一金属衬垫。其中，钝化层由PI (Polymide，聚酰亚胺)或干膜Dry Film等光敏材料制成。这样，通过设置钝化层，能够在提高制作电磁屏蔽结构的效率的同时更好的保护射频模组器件和射频前端组件。
进一步的，在钝化层上形成连接各第二金属柱的第一金属衬垫，包括：对钝化层进行曝光显影以暴露出各第二金属柱。在暴露出各第二金属柱的钝化层上淀积第三金属层。刻蚀第三金属层形成与各第二金属柱分别连接的第一金属衬垫。各第一金属衬垫之间互不接触。
在一些实施例中，通过CVD（Chemical Vapor Deposition，化学气相沉积）工艺和/或PVD（physical Vapor Deposition，物理气相沉积）工艺进行淀积。
在一些实施例中，将预设的待键合射频前端模组和待键合盖体键合后，获得如图4所示的待键合射频前端模组与待键合盖体的键合结构示意图。结合图5至图11所示，对待键合射频前端模组远离待封装盖板的一侧进行减薄，暴露出各第一金属柱5。在待键合射频前端模组暴露出各第一金属柱5的一侧设置电气互联层10。其中，电气互联层远离待键合射频前端模组的一侧设置有第二金属衬垫12和第三金属衬垫11。在第三金属衬垫11上电连接射频模组器件。射频模组器件包括：第二组件13、第六金属衬垫14和第二焊锡球15。第二组件13上设置有第六金属衬垫14，第六金属衬垫14通过第二焊锡球15连接第三金属衬垫11。在第二金属衬垫12上形成第二金属柱16；对电气互联层远离待键合射频前端模组的一侧进行塑封，形成第一塑封结构。其中，第一塑封结构包括：第一塑封层17和包裹在第一塑封层17内的各第二金属衬垫12、设置在各第二金属衬垫12上的第二金属柱16、各第三金属衬垫11和设置在各第三金属衬垫11上的射频模组器件。对塑封结构进行减薄，暴露出各第二金属柱16。在塑封结构暴露出第二金属柱的一侧，形成钝化层18；刻蚀钝化层18暴露出各第二金属柱16；在钝化层18上形成连接各第二金属柱的第一金属衬垫19。其中，第二组件为已经完成了封装，存在空腔结构的射频组件，例如：完成了封装的射频开关、完成了封装的LNA、完成了封装的PA、完成了封装的电容、完成了封装的电感或已经完成WLP（Wafer LevelPackaging，晶圆级封装）的滤波器芯片等。
进一步的，第六金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
进一步的，第二焊锡球由锡或锡银合金制成。
可选地，获得第二射频模组封装结构后，还包括：对待键合盖体远离第二凹槽的一侧进行减薄，获得第一待处理封装结构。将第一待处理封装结构切割成第一滤波器颗粒。将各第一滤波器颗粒进行重排，获得第二待处理封装结构。对第二待处理封装结构进行塑封，获得第三待处理封装结构。将第三待处理封装结构切割成第二滤波器颗粒。结合图12所示，对待键合盖体的待封装盖板1远离第二凹槽的一侧进行减薄。结合图13所示，对第二待处理封装结构进行塑封，形成第二塑封层20。第二塑封层包裹待键合射频前端模组和待键合盖体，并暴露出待键合射频前端模组设置有第一金属衬垫的一侧。这样，通过对第二射频模组封装结构进行减薄、切割、重排、再次塑封。能够便于用户挑选需要用到的射频器件和射频前端组件，从而组成需要的封装结构。
本公开实施例提供一种射频模组封装结构，射频模组封装结构由执行上述的用于射频前端模组的封装方法制得。
采用本公开实施例提供的射频模组封装结构，通过在预设的待封装盖板形成若干个第二凹槽。在待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体。将预设的待键合射频前端模组和待键合盖体键合。这样，在第二凹槽上设置第一金属层。能够在对待键合射频前端模组进行封装的过程中完成电磁屏蔽结构的制作。而不需要再在已经完成封装的射频模组芯片颗粒的外表面一一制作一层金属层作为电磁屏蔽结构，能够提高制作电磁屏蔽结构的效率。
可选地，待键合射频前端模组包括：待键合射频前端模组和待键合盖体。待键合射频前端模组包括中介层、第二金属层、第一金属柱、第四金属衬垫和射频前端组件。中介层上设置有第二金属层和若干第一凹槽，各第一凹槽内填充有第一金属柱，各第一金属柱连接有各第四金属衬垫，各第四金属衬垫连接射频前端组件，第二金属层不与各第四金属衬垫接触。待键合盖体包括：待封装盖板和第一金属层。待封装盖板设置有若干个第二凹槽，在待键合盖板存在第二凹槽的一侧设置有第一金属层。第一金属层与第二金属层连接，各射频前端组件分别设置于各第二凹槽内，各射频前端组件、各射频前端组件对应的第二凹槽上设置的第一金属层、第二金属层和中介层分别围合形成空腔。
可选地，射频模组封装结构还包括：电气互联层，设置有第二金属衬垫。电气互联层设置在待键合射频前端模组远离待键合盖体的一侧。第一金属衬垫，通过第二金属衬垫与第一金属柱存在电气互联。
可选地，电气互联层还设置有第三金属衬垫，射频模组封装结构第二射频模组封装结构，还包括：射频模组器件，射频模组器件通过第三金属衬垫焊接在电气互联层。这样，通过在中介层的双面贴装射频组件，使得射频模组封装结构的封装尺寸更小。
可选地，第二金属衬垫上分别设置有第二金属柱；射频模组封装结构还包括：第一塑封层，设置在电气互联层远离待键合射频前端模组的一侧。第一塑封层包裹第二金属衬垫、第二金属柱、第三金属衬垫和射频模组器件。第一塑封层远离电气互联层的一侧暴露出第二金属柱。第一金属衬垫，通过第二金属柱与第一金属柱存在电气互联。
可选地，射频模组封装结构还包括：钝化层，设置在第一塑封层远离电气互联层的一侧。钝化层远离第一塑封层的一侧暴露出各第二金属柱。第一金属衬垫，通过第二金属柱与第一金属柱存在电气互联。
结合图11所示，射频模组封装结构包括：待键合射频前端模组和待键合盖体待键合射频前端模组包括中介层3、第二金属层4、第一金属柱5、第四金属衬垫6和射频前端组件。中介层3上设置有第二金属层4和若干第一凹槽，各第一凹槽内分别填充有第一金属柱5，各第一金属柱5连接第四金属衬垫6、第四金属衬垫6连接射频前端组件。第二金属层不与各第四金属衬垫接触。待键合盖体包括待封装盖板1和第一金属层2。待封装盖板1设置有若干个第二凹槽，在待封装盖板1存在第二凹槽的一侧设置有第一金属层2。第一金属层2与第二金属层4连接。各射频前端组件分别设置于各第二凹槽内，各射频前端组件、各射频前端组件对应的第二凹槽上设置的第一金属层、第二金属层和中介层分别围合形成空腔。电气互联层10，设置在待键合射频前端模组远离待键合盖体的一侧。电气互联层10设置有第二金属衬垫12和第三金属衬垫11。在第二金属衬垫12上形成第二金属柱16；在第三金属衬垫11上电连接射频模组器件。射频模组器件包括：第二组件13、第六金属衬垫14和第二焊锡球15。第二组件13上设置有第六金属衬垫14，第六金属衬垫14通过第二焊锡球15连接第三金属衬垫11。在电气互联层10远离待键合射频前端模组的一侧设置有第一塑封层17。第一塑封层17包裹各第二金属衬垫12、设置在各第二金属衬垫12上的第二金属柱16、各第三金属衬垫11和设置在各第三金属衬垫11上的射频模组器件。第一塑封层17远离电气互联层的一侧暴露出各第二金属柱16。第一塑封层17远离电气互联层10的一侧设置有钝化层18。钝化层18远离第一塑封层17的一侧暴露出各第二金属柱16。第一金属衬垫19与暴露出的各第二金属柱16连接。
以上描述和附图充分地示出了本发明的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。
Claims (10)
1.一种用于射频前端模组的封装方法，其特征在于，包括：
在预设的待封装盖板形成若干个第二凹槽；
在所述待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体；
将预设的待键合射频前端模组和所述待键合盖体键合，获得第一射频模组封装结构。
2.根据权利要求1所述的方法，其特征在于，将预设的待键合射频前端模组和所述待键合盖体键合后，还包括：
在所述待键合射频前端模组远离所述待键合盖体的一侧形成与所述待键合射频前端模组存在电气互联的第一金属衬垫，获得第二射频模组封装结构。
3.根据权利要求2所述的方法，其特征在于，所述待键合射频前端模组设置有多个第一金属柱；在所述待键合射频前端模组远离所述待键合盖体的一侧形成与所述待键合射频前端模组存在电气互联的第一金属衬垫，包括：
对所述待键合射频前端模组远离所述待封装盖板的一侧进行减薄，暴露出各所述第一金属柱；
在所述待键合射频前端模组暴露出各所述第一金属柱的一侧设置电气互联层；
在所述电气互联层远离所述待键合射频前端模组的一侧，形成与各所述第一金属柱存在电气互联的第一金属衬垫。
4.根据权利要求3所述的方法，其特征在于，所述电气互联层远离所述待键合射频前端模组的一侧设置有第二金属衬垫和第三金属衬垫；在所述电气互联层远离所述待键合射频前端模组的一侧，形成与各所述第一金属柱存在电气互联的第一金属衬垫，包括：
在所述第二金属衬垫上形成第二金属柱；
在所述第三金属衬垫上电连接射频模组器件；
对所述电气互联层远离所述待键合射频前端模组的一侧进行塑封，形成塑封结构；
对所述塑封结构进行减薄，暴露出各所述第二金属柱；
形成与各所述第二金属柱分别连接的第一金属衬垫。
5.根据权利要求4所述的方法，其特征在于，形成与各所述第二金属柱分别连接的第一金属衬垫，包括：
在所述塑封结构暴露出所述第二金属柱的一侧，形成钝化层；
刻蚀所述钝化层暴露出各所述第二金属柱；
在所述钝化层上形成连接各所述第二金属柱的第一金属衬垫。
6.根据权利要求2所述的方法，其特征在于，获得第二射频模组封装结构后，还包括：
对所述待键合盖体远离第二凹槽的一侧进行减薄，获得第一待处理封装结构；
将所述第一待处理封装结构切割成第一滤波器颗粒；
将各所述第一滤波器颗粒进行重排，获得第二待处理封装结构；
对所述第二待处理封装结构进行塑封，获得第三待处理封装结构；
将所述第三待处理封装结构切割成第二滤波器颗粒。
7.一种射频模组封装结构，其特征在于，所述射频模组封装结构由执行权利要求1至6任一项所述的用于射频前端模组的封装方法制得。
8.根据权利要求7所述的射频模组封装结构，其特征在于，包括：
待键合射频前端模组，所述待键合射频前端模组包括中介层、第二金属层、第一金属柱、第四金属衬垫和射频前端组件；所述中介层上设置有所述第二金属层和若干第一凹槽，各所述第一凹槽内填充有所述第一金属柱，各所述第一金属柱连接有各所述第四金属衬垫，各所述第四金属衬垫连接射频前端组件，所述第二金属层不与各所述第四金属衬垫接触；
待键合盖体，所述待键合盖体包括：待封装盖板和第一金属层；所述待封装盖板设置有若干个第二凹槽，在待键合盖板存在第二凹槽的一侧设置有第一金属层；所述第一金属层与所述第二金属层连接；各所述射频前端组件分别设置于各所述第二凹槽内；各所述射频前端组件、各所述射频前端组件对应的第二凹槽上设置的第一金属层、所述第二金属层和所述中介层分别围合形成空腔。
9.根据权利要求8所述的射频模组封装结构，其特征在于，还包括：
电气互联层，设置有第二金属衬垫；所述电气互联层设置在所述待键合射频前端模组远离所述待键合盖体的一侧；
第一金属衬垫，通过所述第二金属衬垫与所述第一金属柱存在电气互联。
10.根据权利要求9所述的射频模组封装结构，其特征在于，电气互联层还设置有第三金属衬垫，所述射频模组封装结构，还包括：
射频模组器件，射频模组器件通过第三金属衬垫焊接在所述电气互联层。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210985933.5A CN115064450B (zh) | 2022-08-17 | 2022-08-17 | 用于射频前端模组的封装方法、射频模组封装结构 |
| PCT/CN2022/122695 WO2024036715A1 (zh) | 2022-08-17 | 2022-09-29 | 射频前端模组及其制作方法、通讯装置 |
| CN202280018650.1A CN116941021A (zh) | 2022-08-17 | 2022-09-29 | 射频前端模组及其制作方法、通讯装置 |
| US18/200,230 US20230292438A1 (en) | 2022-08-17 | 2023-05-22 | Radio frequency front-end module, manufacturing method thereof and communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210985933.5A CN115064450B (zh) | 2022-08-17 | 2022-08-17 | 用于射频前端模组的封装方法、射频模组封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115064450A true CN115064450A (zh) | 2022-09-16 |
| CN115064450B CN115064450B (zh) | 2022-12-02 |
Family
ID=83207659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210985933.5A Active CN115064450B (zh) | 2022-08-17 | 2022-08-17 | 用于射频前端模组的封装方法、射频模组封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115064450B (zh) |
| WO (1) | WO2024036715A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024036715A1 (zh) * | 2022-08-17 | 2024-02-22 | 深圳新声半导体有限公司 | 射频前端模组及其制作方法、通讯装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016371A (ja) * | 2007-06-29 | 2009-01-22 | Casio Comput Co Ltd | シールド機能付きモジュールの製造方法 |
| CN106558572A (zh) * | 2015-09-30 | 2017-04-05 | 茂丞科技股份有限公司 | 指纹感测封装模块及其制造方法 |
| US20180068914A1 (en) * | 2015-04-16 | 2018-03-08 | Goertek lnc | Packaging structure and method of integrated sensor |
| CN108701681A (zh) * | 2016-02-15 | 2018-10-23 | 川斯普公司 | 屏蔽emi的集成电路封装和及其制造方法 |
| CN212991092U (zh) * | 2020-09-21 | 2021-04-16 | 青岛歌尔微电子研究院有限公司 | 封装模组、模组载板和电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297551B1 (en) * | 1999-09-22 | 2001-10-02 | Agere Systems Guardian Corp. | Integrated circuit packages with improved EMI characteristics |
| JP6736829B2 (ja) * | 2016-08-22 | 2020-08-05 | 新日本無線株式会社 | トランスデューサ装置およびその製造方法 |
| CN115064450B (zh) * | 2022-08-17 | 2022-12-02 | 深圳新声半导体有限公司 | 用于射频前端模组的封装方法、射频模组封装结构 |
-
2022
- 2022-08-17 CN CN202210985933.5A patent/CN115064450B/zh active Active
- 2022-09-29 WO PCT/CN2022/122695 patent/WO2024036715A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016371A (ja) * | 2007-06-29 | 2009-01-22 | Casio Comput Co Ltd | シールド機能付きモジュールの製造方法 |
| US20180068914A1 (en) * | 2015-04-16 | 2018-03-08 | Goertek lnc | Packaging structure and method of integrated sensor |
| CN106558572A (zh) * | 2015-09-30 | 2017-04-05 | 茂丞科技股份有限公司 | 指纹感测封装模块及其制造方法 |
| CN108701681A (zh) * | 2016-02-15 | 2018-10-23 | 川斯普公司 | 屏蔽emi的集成电路封装和及其制造方法 |
| CN212991092U (zh) * | 2020-09-21 | 2021-04-16 | 青岛歌尔微电子研究院有限公司 | 封装模组、模组载板和电子设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024036715A1 (zh) * | 2022-08-17 | 2024-02-22 | 深圳新声半导体有限公司 | 射频前端模组及其制作方法、通讯装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115064450B (zh) | 2022-12-02 |
| WO2024036715A1 (zh) | 2024-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406618B2 (en) | Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same | |
| CN111710660B (zh) | 具有冗余电连接器的互连结构及相关系统与方法 | |
| CN103915421B (zh) | 用于形成堆叠封装件的方法和装置 | |
| CN107667427B (zh) | 用于将器件嵌入面朝上的工件中的系统、装置和方法 | |
| US7638364B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
| CN102468264B (zh) | 凸起结构、半导体封装件及其制造方法 | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US9397070B2 (en) | Method for forming package structure | |
| US9437542B2 (en) | Chip package structure | |
| US20030155661A1 (en) | Radio-frequency power component, radio-frequency power module, method for producing a radio-frequency power component, and method for producing a radio-frequency power module | |
| US9485868B2 (en) | Package structure | |
| US7701066B2 (en) | Semiconductor wafer, panel and electronic component with stacked semiconductor chips, and also method for producing same | |
| EP3361497A1 (en) | Semiconductor package with embedded supporter and method for fabricating the same | |
| CN115064450B (zh) | 用于射频前端模组的封装方法、射频模组封装结构 | |
| CN113675101B (zh) | 用于芯片封装的方法和芯片颗粒 | |
| JP4120562B2 (ja) | 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。 | |
| US20040127011A1 (en) | [method of assembling passive component] | |
| US20050263311A1 (en) | Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection | |
| CN107301954A (zh) | 封装基板的制作方法 | |
| CN109643701A (zh) | 包括管芯的低剖面玻璃基无源(PoG)器件 | |
| CN112701444B (zh) | 天线、天线封装方法及终端 | |
| US20220415803A1 (en) | Wafer-level asic 3d integrated substrate, packaging device and preparation method | |
| CN116941021A (zh) | 射频前端模组及其制作方法、通讯装置 | |
| CN117855198A (zh) | 封装结构及其制备方法 | |
| CN116344350A (zh) | 覆晶封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Wang Xiaolong Inventor after: Weng Guojun Inventor before: Wang Xiaolong |
|
| CB03 | Change of inventor or designer information |