CN116344350A - 覆晶封装结构及其制造方法 - Google Patents
覆晶封装结构及其制造方法 Download PDFInfo
- Publication number
- CN116344350A CN116344350A CN202111598918.7A CN202111598918A CN116344350A CN 116344350 A CN116344350 A CN 116344350A CN 202111598918 A CN202111598918 A CN 202111598918A CN 116344350 A CN116344350 A CN 116344350A
- Authority
- CN
- China
- Prior art keywords
- copper
- graphene
- layer
- flip chip
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 121
- 229910052802 copper Inorganic materials 0.000 claims abstract description 121
- 239000010949 copper Substances 0.000 claims abstract description 121
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 210000001503 joint Anatomy 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 238000004378 air conditioning Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 77
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000004806 packaging method and process Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000013011 mating Effects 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种覆晶封装结构及其制造方法，其中，该制造方法的步骤包含提供至少一个硅基板，硅基板具有对接面，且对接面上附设有至少一个导电基座；在导电基座上覆盖石墨烯铜层；在对接面上叠加覆盖光阻层，蚀刻光阻层在对应导电基座处形成凹穴，且石墨烯铜层对应导电基座的部分露出在凹穴的底部；在石墨烯铜层上电镀铜材料，且铜材料在凹穴内累积而形成铜柱；去除光阻层及石墨烯铜层被光阻层所覆盖的其余部分。
Description
技术领域
本申请涉及晶片封装技术领域，尤其涉及一种覆晶封装结构及其制造方法。
背景技术
现今的晶片封装制程中，晶片与基板间的电导通方式常见有打线接合(WireBonding)或者覆晶接合(Flip Chip Bonding)。随着积体电路技术不断微缩，朝高频、高脚数发展，传统打线接合封装已无法满足电性上的要求。相较于打线接合，覆晶接合方式在相同的表面积中可配置更多的脚位。覆晶封装(Flip Chip)是将晶面朝下借由其晶面上的铜柱作为接脚而与基板接合。其除了具有提高晶片脚位的密度之外，更可以降低噪声的干扰、强化电性的效能、提高散热能力及缩减封装体积等优点。覆晶封装结构的铜柱接脚借由金属层(Under Bump Metallization，简称UBM)而连接晶片上电路的脚位导接点。UBM金属层通常是由多层金属层堆叠所构成的，例如一种现有的UBM金属层结构覆盖于基板上金属导接点(pad，常见为铝)的钛金属层以及进一步覆盖于钛金属层的铜金属层，其借由钛金属层结合金属导接点及铜金属层以利于进一步在铜金属层上电镀铜而形成铜柱接脚(bump)。其钛金属材料本身价格较高且UBM金属层需逐层溅镀或蒸镀，制程成本也不易减低。
有鉴于此，本发明人遂针对上述现有技术，特潜心研究并配合学理的运用，尽力解决上述技术问题，即成为本发明人改良的目标。
发明内容
本申请提供一种覆晶封装结构及其制造方法，且其覆晶封装结构的铜柱接脚以单层金属层接合于硅基板。
本申请提供一种覆晶封装结构制造方法，其步骤包含：提供至少一个硅基板，硅基板具有对接面，且对接面上附设有至少一个导电基座；在导电基座上覆盖石墨烯铜层；在对接面上叠加覆盖光阻层，蚀刻光阻层在对应导电基座处形成凹穴，且石墨烯铜层对应导电基座的部分露出在凹穴的底部；在石墨烯铜层上电镀铜材料，且铜材料在凹穴内累积而形成铜柱；去除光阻层及石墨烯铜层被光阻层所覆盖的其余部分。
本申请的覆晶封装结构制造方法，其步骤中包含：在硅基板的对接面上叠加覆盖钝化层，且蚀刻钝化层使导电基座露出；在钝化层上覆盖石墨烯铜层，且石墨烯铜层覆盖露出的导电基座。
在一种实施方式中，石墨烯铜层溅镀或是蒸镀在钝化层上。
本申请的覆晶封装结构制造方法，其硅基板的对接面上覆盖有钝化层且导电基座露出钝化层。
在一种实施方式中，石墨烯铜层包含铜本体，铜本体为层状且覆盖导电基座，铜本体内嵌固有多个石墨烯片且多个石墨烯片分散分布在铜本体内。
本申请的覆晶封装结构制造方法，其还包含步骤：在铜柱顶部电镀焊料。
在一种实施方式中，焊料填充在凹穴内。
本申请的覆晶封装结构制造方法，其中焊料为至少包含锡的合金。
在一种实施方式中，焊料还包含银、镍或石墨烯。
本申请的覆晶封装结构制造方法，其中步骤中可以提供晶片且硅基板形成在晶片上，或者提供晶圆且硅基板形成在晶圆上。
本申请的覆晶封装结构制造方法，其中导电基座为铝制。
本申请另提供一种覆晶封装结构，其包含硅基板、单一石墨烯铜层及铜柱。硅基板具有对接面，且对接面上附设有至少一个导电基座。石墨烯铜层覆盖在导电基座上。铜柱立设在对接面上且连接于石墨烯铜层。
本申请的覆晶封装结构，其石墨烯铜层的厚度介于0.01μm至1.5μm之间。
在一种实施方式中，石墨烯铜层包含铜本体，铜本体为层状且覆盖硅基板的对接面，铜本体内嵌固有多个石墨烯片且多个石墨烯片分散分布在铜本体内。
在一种实施方式中，铜本体的厚度介于0.01μm至1.5μm之间。
本申请的覆晶封装结构，其铜柱顶部设有焊料。
在一种实施方式中，焊料为至少包含锡的合金。
在一种实施方式中，焊料还包含银、镍或石墨烯。
本申请的覆晶封装结构制造方法，其覆晶封装结构中的石墨烯铜层具有石墨烯，石墨烯与铜、铝等金属的结合力相较于金属之间的结合力更强，因此可以抵抗更大的剪应力，故其能够以单层镀层作为接脚下金属层使用以连结铜柱与铝制导电基座。
附图说明
图1及图2是本申请较佳实施例的覆晶封装结构制造方法的步骤流程图。
图3至图11是本申请较佳实施例的覆晶封装结构制造方法的各步骤示意图。
图12是本申请较佳实施例的覆晶封装结构的示意图。
附图标记说明：
100：硅基板；
101：对接面；
110：导电基座；
300：钝化层；
400：石墨烯铜层；
410：铜本体；
420：石墨烯片；
500：光阻层；
501：凹穴；
600：铜柱；
700：焊料；
a～g：步骤。
具体实施方式
参阅图1及图2，本申请的较佳实施例提供一种覆晶封装结构制造方法，其包含下列的步骤：
首先，如图1及图3所示，于步骤a中提供至少一个硅基板100，硅基板100具有用于对接封装的对接面101，且该对接面101上附设有至少一个导电基座110，其导电基座110较佳地为铝制。较佳地，硅基板100上布设有电路，导电基座110电性连接至硅基板100上的电路，导电基座110可以是电路的一部分，因此一般而言对接面101上附设有多个(至少两个)导电基座110。于本步骤中，依据制程需求的不同，可以提供单一晶片作为硅基板100，或者也可以提供晶圆作为硅基板100且晶圆包含了多个晶片以供进行批次封装。为便于说明，本申请实施例中仅示出硅基板100的局部以及其中一个导电基座110处的剖视图代表说明。
如图1及图6所示，接续步骤a，于步骤b中在导电基座110上覆盖石墨烯铜层400作为铜柱600接脚下金属层(Under Bump Metallization，简称UBM)。于本实施例中，石墨烯铜层400以石墨烯铜靶材借由溅镀或是蒸镀的制程而镀着在导电基座110上。如图7所示，石墨烯铜层400的厚度介于0.01μm至1.5μm之间，石墨烯铜层400的结构包含铜本体410，铜本体410为层状且覆盖硅基板100的对接面101，其铜本体410的厚度介于0.01μm至1.5μm之间，铜本体410内嵌固有多个石墨烯片420且石墨烯片420分散分布在铜本体410内。石墨烯片420为碳原子以六边形排列键结而构成的平面状结构的微小碎片。
如图2及图5至图6所示，具体而言，步骤b中可包含下述的子步骤：如图4所示的步骤b1中，在对接面101上覆盖钝化层300(passivation)，以作为绝缘及保护之用，其钝化层300可以为聚酰亚胺(Polyimide，简称PI)或是氮化硅(Silicon Nitride，简称Si3N4)。且蚀刻钝化层300使导电基座110露出钝化层300。在接续步骤b1的步骤b2在该导电基座110上覆盖石墨烯铜层400。具体而言，在步骤b2中在对接面101上叠加石墨烯铜层400使得石墨烯铜层400覆盖于前述的钝化层300上并且同时直接接触覆盖露出钝化层300的导电基座110。
如图1及图8所示，接续步骤b，于步骤c中在硅基板100的对接面101上叠加覆盖光阻层500(Photo Resistor，简称PR)，光阻层500的主要成份为树脂(Resin)及感光剂，于本实施例中，光阻层500覆盖于石墨烯铜层400上。接着蚀刻光阻层500而在对应导电基座110处形成凹穴501，且石墨烯铜层400对应导电基座110的部分露出在凹穴501的底部。
如图1及图9所示，接续步骤c，于步骤d中在石墨烯铜层400上电镀铜材料，且该铜材料在该凹穴501内累积而形成铜柱600。具体而言，本步骤中使用湿制程，将硅基板100浸于含有铜离子的电解液中使得铜离子镀着于石墨烯铜层400露出在凹穴501底部的部分，且其铜镀着物沿着该凹穴501内累积而呈柱体。
如图1、10及11所示，接续步骤d，于步骤e中以蚀刻方式依续去除光阻层500(见图10)以及石墨烯铜层400被光阻层500所覆盖的其余部分(见图11)。借此，使得各铜柱600分别借由石墨烯铜层400固着立设在硅基板100的对接面101上的各导电基座110而完成覆晶封装结构以供接续进行覆晶封装制程。
如图1及图8至11所示，在步骤c及步骤d之间可以还包含步骤f，于步骤f中在铜柱600顶部电镀焊料700，焊料700为至少包含锡的合金，且于本实施例中焊料700较佳地可以还包含银、镍或是如同前述的石墨烯片420。具体而言，完成步骤c后铜柱600的顶部露出在凹穴501内，焊料700同样以湿制程电镀方式镀着在铜柱600的顶部露出面上，且其焊料700镀着物沿着该凹穴501内累积。而且如图1及图12所示，在完成步骤e之后可以于回焊步骤g中将焊料700加热软化使其内聚成半球状。
如图12所示，前述的覆晶封装结构至少包含硅基板100、单一石墨烯铜层400及铜柱600。硅基板100具有对接面101，且对接面101上附设有至少一个导电基座110，其导电基座110较佳地为铝制。较佳地，硅基板100上布设有电路，导电基座110电性连接至硅基板100上的电路，导电基座110可以是电路的一部分，因此一般而言对接面101上附设有多个导电基座110。石墨烯铜层400覆盖在导电基座110上。石墨烯铜层400的厚度介于0.01μm至1.5μm之间。铜柱600立设在对接面101上且连接于石墨烯铜层400。
如图7及图12所示，石墨烯铜层400包含铜本体410，铜本体410为层状且覆盖硅基板100的对接面101，铜本体410内嵌固有多个石墨烯片420且石墨烯片420分散分布在铜本体410内。铜本体410的厚度介于0.01μm至1.5μm之间。
铜柱600顶部设有焊料700。焊料700为至少包含锡的合金。而且焊料还包含银、镍或前述的石墨烯片420。
本申请的覆晶封装结构制造方法，其覆晶封装结构中的石墨烯铜层400具有石墨烯，石墨烯与铜、铝等金属的结合力相较于金属之间的结合力更强，因此可以抵抗更大的剪应力，故其能够以单层镀层作为接脚下金属层(UBM)使用以连结铜柱600与铝制导电基座110。
以上所述仅为本申请的较佳实施例，非用以限定本申请的保护范围，其他运用本申请的发明构思的等效变化，均应俱属本申请的保护范围。
Claims (19)
1.一种覆晶封装结构制造方法，其特征在于，包含：
a)提供至少一个硅基板，所述硅基板具有对接面，且所述对接面上附设有至少一个导电基座；
b)在所述导电基座上覆盖石墨烯铜层；
c)在所述对接面上叠加覆盖光阻层，蚀刻所述光阻层在对应所述导电基座处形成凹穴，且所述石墨烯铜层对应所述导电基座的部分露出在所述凹穴的底部；
d)在所述石墨烯铜层上电镀铜材料，且所述铜材料在所述凹穴内累积而形成铜柱；及
e)去除所述光阻层及所述石墨烯铜层被所述光阻层所覆盖的其余部分。
2.如权利要求1所述的覆晶封装结构制造方法，其特征在于，步骤b中包含步骤：
b1)在所述硅基板的所述对接面上叠加覆盖钝化层，且蚀刻所述钝化层使所述导电基座露出；以及
b2)在所述钝化层上覆盖所述石墨烯铜层，且所述石墨烯铜层覆盖露出的所述导电基座。
3.如权利要求2所述的覆晶封装结构制造方法，其特征在于，所述石墨烯铜层溅镀或是蒸镀在所述钝化层上。
4.如权利要求1所述的覆晶封装结构制造方法，其特征在于，所述硅基板的所述对接面上覆盖有钝化层且所述导电基座露出所述钝化层。
5.如权利要求1所述的覆晶封装结构制造方法，其特征在于，所述石墨烯铜层包含铜本体，所述铜本体为层状且覆盖所述导电基座，所述铜本体内嵌固有多个石墨烯片且多个所述石墨烯片分散分布在所述铜本体内。
6.如权利要求1所述的覆晶封装结构制造方法，其特征在于，接续步骤d还包含步骤：
f)在所述铜柱顶部电镀焊料。
7.如权利要求6所述的覆晶封装结构制造方法，其特征在于，所述焊料填充在所述凹穴内。
8.如权利要求6所述的覆晶封装结构制造方法，其特征在于，所述焊料为至少包含锡的合金。
9.如权利要求8所述的覆晶封装结构制造方法，其特征在于，所述焊料还包含银、镍或石墨烯。
10.如权利要求1所述的覆晶封装结构制造方法，其特征在于，步骤a中提供晶片且所述硅基板形成在所述晶片上。
11.如权利要求1所述的覆晶封装结构制造方法，其特征在于，步骤a中提供晶圆且所述硅基板形成在所述晶圆上。
12.如权利要求1所述的覆晶封装结构制造方法，其特征在于，所述导电基座为铝制。
13.一种覆晶封装结构，其特征在于，包含：
硅基板，所述硅基板具有对接面，且所述对接面上附设有至少一个导电基座；
石墨烯铜层，覆盖在所述导电基座上；及
铜柱，立设在所述对接面上且连接于所述石墨烯铜层。
14.如权利要求13所述的覆晶封装结构，其特征在于，所述石墨烯铜层的厚度介于0.01μm至1.5μm之间。
15.如权利要求13所述的覆晶封装结构，其特征在于，所述石墨烯铜层包含铜本体，所述铜本体为层状且覆盖所述硅基板的所述对接面，所述铜本体内嵌固有多个石墨烯片且多个所述石墨烯片分散分布在所述铜本体内。
16.如权利要求15所述的覆晶封装结构，其特征在于，所述铜本体的厚度介于0.01μm至1.5μm之间。
17.如权利要求13所述的覆晶封装结构，其特征在于，所述铜柱顶部设有焊料。
18.如权利要求17所述的覆晶封装结构，其特征在于，所述焊料为至少包含锡的合金。
19.如权利要求18所述的覆晶封装结构，其特征在于，所述焊料还包含银、镍或石墨烯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111598918.7A CN116344350A (zh) | 2021-12-24 | 2021-12-24 | 覆晶封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111598918.7A CN116344350A (zh) | 2021-12-24 | 2021-12-24 | 覆晶封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116344350A true CN116344350A (zh) | 2023-06-27 |
Family
ID=86877732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111598918.7A Pending CN116344350A (zh) | 2021-12-24 | 2021-12-24 | 覆晶封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116344350A (zh) |
-
2021
- 2021-12-24 CN CN202111598918.7A patent/CN116344350A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100521125C (zh) | 制造半导体器件的方法 | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| EP1585174A1 (en) | Circuit device and manufacturing method of the same | |
| JP5237242B2 (ja) | 配線回路構造体およびそれを用いた半導体装置の製造方法 | |
| CN101416308A (zh) | 使用薄的管芯和金属衬底的半导体管芯封装 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| TW201243972A (en) | Semiconductor chip with supportive terminal pad | |
| US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
| US20220216132A1 (en) | Semiconductor device having a lead flank and method of manufacturing a semiconductor device having a lead flank | |
| KR20080079074A (ko) | 반도체 패키지 및 그 제조방법 | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| JP2007242782A (ja) | 半導体装置及び電子装置 | |
| US20140103522A1 (en) | Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate | |
| US20020163069A1 (en) | Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed | |
| KR20200035197A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| JP2009044077A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
| US20080251937A1 (en) | Stackable semiconductor device and manufacturing method thereof | |
| US20190214367A1 (en) | Stacked package and a manufacturing method of the same | |
| CN116344350A (zh) | 覆晶封装结构及其制造方法 | |
| US11955443B2 (en) | Flip chip package structure and manufacturing method thereof | |
| TWI825518B (zh) | 覆晶封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |