WO2024036715A1 - 射频前端模组及其制作方法、通讯装置 - Google Patents

射频前端模组及其制作方法、通讯装置 Download PDF

Info

Publication number
WO2024036715A1
WO2024036715A1 PCT/CN2022/122695 CN2022122695W WO2024036715A1 WO 2024036715 A1 WO2024036715 A1 WO 2024036715A1 CN 2022122695 W CN2022122695 W CN 2022122695W WO 2024036715 A1 WO2024036715 A1 WO 2024036715A1
Authority
WO
WIPO (PCT)
Prior art keywords
radio frequency
frequency front
substrate
metal
end module
Prior art date
Application number
PCT/CN2022/122695
Other languages
English (en)
French (fr)
Inventor
翁国军
王晓龙
Original Assignee
深圳新声半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳新声半导体有限公司 filed Critical 深圳新声半导体有限公司
Priority to CN202280018650.1A priority Critical patent/CN116941021A/zh
Priority to US18/200,230 priority patent/US20230292438A1/en
Publication of WO2024036715A1 publication Critical patent/WO2024036715A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Transceivers (AREA)

Abstract

一种射频前端模组及其制作方法和通讯装置。该射频前端模组包括第一功能基板、第二功能基板和第一射频前端组件；第一功能基板包括第一衬底基板和金属键合结构；第二功能基板包括第二衬底基板、位于第二衬底基板之中的凹槽、和键合金属层；第一射频前端组件至少部分位于凹槽之内；第一衬底基板和第二衬底基板相对设置，第二衬底基板靠近第一衬底基板的表面包括位于凹槽之内的凹槽表面和位于凹槽之外的衬底表面；键合金属层包括位于凹槽表面的第一金属部分和位于衬底表面的第二金属部分；第一射频前端组件被第一金属部分至少部分包围，第二金属部分与金属键合结构键合。由此，该射频前端模组具有成本低，体积小等优点。

Description

射频前端模组及其制作方法、通讯装置
本申请要求于2022年08月17日递交的中国专利申请202210985933.5号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。
技术领域
本公开的实施例涉及一种射频前端模组及其制作方法、通讯装置。
背景技术
射频前端(RFFE,Radio Frequency Front-End)是实现手机及各类移动终端通信功能的核心元器件。射频前端主要由功率放大器(PA)、射频开关(Switch)、低噪声放大器(LNA)和滤波器(Filter)等器件组成。
射频前端模组是将射频开关、低噪声放大器、滤波器、功率放大器等两种或者两种以上的器件集成为一个模组，从而提高集成度和性能，并使体积小型化。另一方面，随着5G技术不断发展，射频前端模组的应用与需求不断升级，市场对于射频前端模组的性价比要求越来越高。
发明内容
本公开实施例提供一种射频前端模组及其制作方法和通讯装置。在本公开实施例提供的射频前端模组中，由于第一衬底基板和第二衬底基板相对设置，使得第一衬底基板和凹槽之间可形成空腔，从而为滤波器等第一射频前端组件提供空腔结构，因此该射频前端模组无需对第一射频前端组件进行晶圆级封装，第一射频前端组件所需要的空腔可通过第二衬底基板上的凹槽形成，从而可降低该射频前端模组的制作成本。另外，第一射频前端组件被第一金属部分至少部分包围，第二金属部分与金属键合结构键合，因此该射频前端模组通过键合金属层既可以实现键合功能，又可实现对第一射频前端组件的电磁干扰屏蔽功能，省去了额外的屏蔽结构，从而可降低该射频前端模组的封装成本。另一方面，由于该射频前端模组省去了晶圆级封装的相关结构和屏蔽结构，因此该射频前端模组的结构也相对简单，产品尺寸较小。
本公开至少一个实施例提供一种射频前端模组，其包括：第一功能基板， 包括第一衬底基板和金属键合结构；第二功能基板，包括第二衬底基板、位于所述第二衬底基板之中的凹槽、和键合金属层；以及第一射频前端组件，至少部分位于所述凹槽之内，所述第一衬底基板和所述第二衬底基板相对设置，所述第二衬底基板靠近所述第一衬底基板的表面包括位于所述凹槽之内的凹槽表面和位于所述凹槽之外的衬底表面，所述第一射频前端组件与所述键合金属层不接触，所述键合金属层包括位于所述凹槽表面的第一金属部分和位于所述衬底表面的第二金属部分，所述第一射频前端组件被所述第一金属部分至少部分包围，所述第二金属部分与所述金属键合结构键合。
例如，在本公开一实施例提供的射频前端模组中，所述键合金属层的所述第一金属部分和所述第二金属部分一体成型，所述凹槽表面包括位于所述凹槽底部的第一表面和位于所述凹槽侧壁的第二表面，所述第一金属部分在所述第一表面和所述第二表面上连续设置。
例如，在本公开一实施例提供的射频前端模组中，所述第一功能基板还包括贯穿所述第一衬底基板的衬底通孔和位于所述衬底通孔内的第一导电结构，所述第一射频前端组件与所述第一导电结构的一端电性相连，所述第一射频前端组件与所述键合金属层间隔设置。
例如，在本公开一实施例提供的射频前端模组中，所述第一功能基板还包括：倒装垫片，与所述第一导电结构相连，所述第一射频前端组件焊接在所述倒装垫片上，所述倒装垫片与所述金属键合结构同层设置。
例如，在本公开一实施例提供的射频前端模组中，所述射频前端模组包括多个第一射频前端组件，所述第二衬底基板包括多个凹槽；所述多个第一射频前端组件和所述多个凹槽一一对应设置，各所述第一射频前端组件至少部分位于对应的凹槽之内。
例如，在本公开一实施例提供的射频前端模组中，所述第一射频前端组件包括滤波器裸芯、射频开关芯片、射频开关裸芯、低噪音放大器芯片、低噪音放大器裸芯、射频功率放大器芯片、射频功率放大器裸芯、电感和电容中的至少一种。
例如，本公开一实施例提供的射频前端模组还包括：电气互连结构，位于所述第一功能基板远离所述第二功能基板的一侧；以及阵列垫片，位于所述电气互连结构远离所述第一功能基板的一侧。
例如，本公开一实施例提供的射频前端模组还包括：电气互连结构，位于 所述第一功能基板远离所述第二功能基板的一侧；第一垫片，位于所述电气互连结构远离所述第一功能基板的一侧；以及第二射频前端组件，与所述第一垫片相连。
例如，本公开一实施例提供的射频前端模组还包括：第二垫片，位于所述电气互连结构远离所述第一功能基板的一侧；封装层，位于所述第二射频前端组件远离所述第一功能基板的一侧，且将所述第二射频前端组件包裹；第二导电结构；以及阵列垫片，位于所述封装层远离所述第二射频前端组件的一侧，所述封装层包括封装层过孔，所述第二导电结构位于所述封装层过孔之中，所述第二导电结构的一端与所述第二垫片相连，所述第二导电结构的另一端与所述阵列垫片电性相连。
例如，本公开一实施例提供的射频前端模组还包括：塑封结构，所述塑封结构包裹所述第二功能基板远离所述第一功能基板的表面，所述第二功能基板的侧表面和所述第一功能基板的侧表面。
例如，本公开一实施例提供的射频前端模组还包括：塑封结构，所述塑封结构包裹所述第二功能基板远离所述第一功能基板的表面、所述第一功能基板远离所述第二功能基板的表面、所述第二功能基板的侧表面和所述第一功能基板的侧表面。
例如，本公开一实施例提供的射频前端模组还包括：电气互连结构，位于所述第一功能基板远离所述第二功能基板的一侧；金属垫片，位于所述电气互连结构远离所述第一功能基板的一侧；导电支撑柱，位于所述金属垫片远离所述电气互连结构的一侧；钝化层，位于所述导电支撑柱远离所述第一功能基板的一侧；以及阵列垫片，位于所述钝化层远离所述塑封结构的一侧，所述塑封结构还包括位于所述第一功能基板远离所述第二功能基板的上封装部，所述上封装部包括第一通孔，所述导电支撑柱位于所述第一通孔之中，所述钝化层包括第二通孔，所述阵列垫片通过所述第二通孔、位于所述第一通孔之中的导电支撑柱与所述金属垫片相连。
例如，在本公开一实施例提供的射频前端模组中，所述第一衬底基板和所述第二衬底基板的材料包括高阻硅或玻璃。
本公开至少一个实施例还提供一种通讯装置，其包括上述任一项所述的射频前端模组。
本公开至少一个实施例还提供一种射频前端模组的制作方法，其包括：在 第一衬底基板上划分出至少一个第一射频前端区域；在各所述第一射频前端区域形成金属键合结构；在各所述第一射频前端区域安装第一射频前端组件；在第二衬底基板上划分出至少一个第二射频前端区域；在各所述第二射频前端区域形成凹槽，并在所述第二衬底基板形成有所述凹槽的一侧形成键合金属层；以及将所述第一衬底基板和所述第二衬底基板相对设置，并将所述第一射频前端区域中的所述金属键合结构和所述第二射频前端区域中的所述键合金属层键合，以形成射频前端单元，在各所述第二射频前端区域，所述第二衬底基板靠近所述第一衬底基板的表面包括位于所述凹槽之内的凹槽表面和位于所述凹槽之外的衬底表面，在各所述第二射频前端区域，所述键合金属层包括位于所述凹槽表面的第一金属部分和位于所述衬底表面的第二金属部分，所述第一射频前端组件被所述第一金属部分至少部分包围，所述第二金属部分与所述金属键合结构键合。
例如，在本公开一实施例提供的射频前端模组的制作方法中，其还包括：在所述第一衬底基板的各所述第一射频前端区域形成衬底盲孔；在衬底盲孔中填充导电材料，以形成位于衬底盲孔中的第一导电结构；以及在所述第一导电结构上形成与所述第一导电结构相连的倒装垫片。
例如，在本公开一实施例提供的射频前端模组的制作方法中，在各所述第一射频前端区域安装第一射频前端组件包括：获取包括第一射频前端组件的晶圆；对所述晶圆进行切割，以得到所述第一射频前端组件；以及将所述第一射频前端组件焊接在所述倒装垫片上。
例如，在本公开一实施例提供的射频前端模组的制作方法中，在将所述第一射频前端区域中的所述金属键合结构和所述第二射频前端区域中的所述键合金属层键合之后，减薄所述第一衬底基板以将各所述第一射频前端区域中的所述衬底盲孔暴露以形成衬底通孔。
例如，在本公开一实施例提供的射频前端模组的制作方法中，其还包括：在所述第一衬底基板的远离所述第二衬底基板的一侧形成电气互连结构；在所述电气互连结构远离所述第一衬底基板的一侧形成阵列垫片；以及减薄所述第二衬底基板，所述电气互连结构与所述第一导电结构相连。
例如，在本公开一实施例提供的射频前端模组的制作方法中，所述至少一个第一射频前端区域包括多个第一射频前端区域，所述至少一个第二射频前端区域包括多个第二射频前端区域，所述多个第一射频前端区域和所述多个第二 射频前端区域一一对应设置，所述制作方法还包括：对所述第一衬底基板和所述第二衬底基板切割，以将多个所述射频前端单元分离。
例如，在本公开一实施例提供的射频前端模组的制作方法中，其还包括：将多个所述射频前端单元通过临时粘胶在临时载板上重排，其中，各所述射频前端单元的所述第二衬底基板位于所述第一衬底基板远离所述临时载板的一侧；在多个所述射频前端单元和所述临时载板的一侧涂覆胶材，以将各所述射频前端单元包裹；移除所述临时载板和所述临时粘胶；以及将所述胶材切割，以将多个包括有所述胶材的所述射频前端单元分离。
例如，在本公开一实施例提供的射频前端模组的制作方法中，其还包括：在所述电气互连结构远离第一衬底基板的表面形成金属垫片；在所述金属垫片远离所述第一衬底基板的一侧形成导电支撑柱；以及减薄所述第二衬底基板。
例如，在本公开一实施例提供的射频前端模组的制作方法中，所述至少一个第一射频前端区域包括多个第一射频前端区域，所述至少一个第二射频前端区域包括多个第二射频前端区域，所述多个第一射频前端区域和所述多个第二射频前端区域一一对应设置，所述制作方法还包括：对所述第一衬底基板和所述第二衬底基板切割，以将多个所述射频前端单元分离。
例如，在本公开一实施例提供的射频前端模组的制作方法中，其还包括：将多个所述射频前端单元通过临时粘胶在临时载板上重排，其中，各所述射频前端单元的所述导电支撑柱位于所述第一衬底基板靠近所述临时载板的一侧；在多个所述射频前端单元和所述临时载板的一侧涂覆胶材，以将各所述射频前端单元包裹，所述胶材还包裹所述导电支撑柱形成上封装部；移除所述临时载板和所述临时粘胶；在所述上封装部远离所述第一衬底基板的一侧形成钝化层；在所述钝化层之中形成通孔；在所述钝化层远离所述上封装部的一侧形成阵列垫片；以及将所述胶材和所述钝化层切割，以将多个包括有所述胶材的所述射频前端单元分离。
例如，在本公开一实施例提供的射频前端模组的制作方法中，其还包括：在所述第一衬底基板的远离所述第二衬底基板的一侧形成电气互连结构；在所述电气互连结构远离所述第一衬底基板的一侧形成第一垫片和第二垫片；在所述第一垫片上焊接第二射频前端组件；在第二垫片上形成第二导电结构；在所述第二射频前端组件远离所述第一衬底基板的一侧形成封装层；以及在所述封装层远离所述第二射频前端组件的一侧形成阵列垫片，所述第二导电结构的一 端与所述第二垫片相连，所述第二导电结构的另一端与所述阵列垫片电性相连。
本公开至少一个实施例还提供一种用于射频前端模组的封装方法，其包括：在预设的待封装盖板形成若干个第二凹槽；在所述待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体；将预设的待键合射频前端模组和所述待键合盖体键合，获得第一射频模组封装结构。
例如，在本公开一实施例提供的用于射频前端模组的封装方法中，将预设的待键合射频前端模组和所述待键合盖体键合后，还包括：在所述待键合射频前端模组远离所述待键合盖体的一侧形成与所述待键合射频前端模组存在电气互联的第一金属衬垫，获得第二射频模组封装结构。
例如，在本公开一实施例提供的用于射频前端模组的封装方法中，所述待键合射频前端模组设置有多个第一金属柱；在所述待键合射频前端模组远离所述待键合盖体的一侧形成与所述待键合射频前端模组存在电气互联的第一金属衬垫，包括：对所述待键合射频前端模组远离所述待封装盖板的一侧进行减薄，暴露出各所述第一金属柱；在所述待键合射频前端模组暴露出各所述第一金属柱的一侧设置电气互联层；在所述电气互联层远离所述待键合射频前端模组的一侧，形成与各所述第一金属柱存在电气互联的第一金属衬垫。
例如，在本公开一实施例提供的用于射频前端模组的封装方法中，所述电气互联层远离所述待键合射频前端模组的一侧设置有第二金属衬垫和第三金属衬垫；在所述电气互联层远离所述待键合射频前端模组的一侧，形成与各所述第一金属柱存在电气互联的第一金属衬垫，包括：在所述第二金属衬垫上形成第二金属柱；在所述第三金属衬垫上电连接射频模组器件；对所述电气互联层远离所述待键合射频前端模组的一侧进行塑封，形成塑封结构；对所述塑封结构进行减薄，暴露出各所述第二金属柱；形成与各所述第二金属柱分别连接的第一金属衬垫。
例如，在本公开一实施例提供的用于射频前端模组的封装方法中，形成与各所述第二金属柱分别连接的第一金属衬垫，包括：在所述塑封结构暴露出所述第二金属柱的一侧，形成钝化层；刻蚀所述钝化层暴露出各所述第二金属柱：在所述钝化层上形成连接各所述第二金属柱的第一金属衬垫。
例如，在本公开一实施例提供的用于射频前端模组的封装方法中，获得第二射频模组封装结构后，还包括：对所述待键合盖体远离第二凹槽的一侧进行 减薄，获得第一待处理封装结构；将所述第一待处理封装结构切割成第一滤波器颗粒；将各所述第一滤波器颗粒进行重排，获得第二待处理封装结构；对所述第二待处理封装结构进行塑封，获得第三待处理封装结构；将所述第三待处理封装结构切割成第二滤波器颗粒。
本公开至少一个实施例还提供一种射频前端模组封装结构，其由执行上述任一项所述的用于射频前端模组的封装方法制得。
例如，在本公开一实施例提供的射频前端模组封装结构中，其包括：待键合射频前端模组，所述待键合射频前端模组包括中介层、第二金属层、第一金属柱、第四金属衬垫和射频前端组件；所述中介层上设置有所述第二金属层和若干第一凹槽，各所述第一凹槽内填充有所述第一金属柱，各所述第一金属柱连接有各所述第四金属衬垫，各所述第四金属衬垫连接射频前端组件，所述第二金属层不与各所述第四金属衬垫接触；待键合盖体，所述待键合盖体包括：待封装盖板和第一金属层；所述待封装盖板设置有若干个第二凹槽，在待键合盖板存在第二凹槽的一侧设置有第一金属层；所述第一金属层与所述第二金属层连接；各所述射频前端组件分别设置于各所述第二凹槽内；各所述射频前端组件、各所述射频前端组件对应的第二凹槽上设置的第一金属层、所述第二金属层和所述中介层分别围合形成空腔。
例如，在本公开一实施例提供的射频前端模组封装结构中，其还包括：电气互联层，设置有第二金属衬垫；所述电气互联层设置在所述待键合射频前端模组远离所述待键合盖体的一侧；第一金属衬垫，通过所述第二金属衬垫与所述第一金属柱存在电气互联。
例如，在本公开一实施例提供的射频前端模组封装结构中，电气互联层还设置有第三金属衬垫，所述射频模组封装结构，还包括：射频模组器件，射频模组器件通过第三金属衬垫焊接在所述电气互联层。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一实施例提供的射频前端模组的结构示意图。
图2为本公开一实施例提供的一种射频前端模组的平面示意图。
图3为本公开一实施例提供的另一种射频前端模组的结构示意图。
图4为本公开一实施例提供的另一种射频前端模组的结构示意图。
图5为本公开一实施例提供的一种通讯装置的示意图。
图6为本公开一实施例提供的一种射频前端模组的制作方法的流程图。
图7A-图7M为本公开一实施例提供的一种射频前端模组的制作方法的步骤示意图。
图8A-图8D为本公开一实施例提供的一种射频前端模组的制作方法的步骤示意图。
图9A-图9H为本公开一实施例提供的一种射频前端模组的制作方法的步骤示意图。
图10是本发明实施例提供的一个用于射频前端模组的封装方法的示意图。
图11是本公开一实施例提供的一个待键合盖体的结构示意图。
图12是本公开一实施例提供的一个待键合射频前端模组的结构示意图。
图13是本公开一实施例提供的一个待键合射频前端模组与待键合盖体的键合结构示意图。
图14是本公开一实施例提供的一个刻蚀金属层后的结构示意图。
图15是本公开一实施例提供的一个对待键合射频前端模减薄后的结构示意图。
图16是本公开一实施例提供的一个设置电气互联层后的结构示意图。
图17是本公开一实施例提供的一个在电气互联层上设置射频模组器件后的结构示意图。
图18是本公开一实施例提供的一个在电气互联层上形成第二金属柱后的结构示意图。
图19是本公开一实施例提供的一个形成钝化层后的结构示意图。
图20是本公开一实施例提供的一个形成第一金属衬垫后的结构示意图。
图21是本公开一实施例提供的一个第一待处理封装结构的示意图。
图22是本公开一实施例提供的一个第三待处理封装结构的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所 描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
除非另外定义，本公开实施例中使用的“平行”、“垂直”和“相同”等特征均包括严格意义上的“平行”、“垂直”、“相同”等情况，以及“大致平行”、“大致垂直”、“大致相同”等包含一定误差的情况。例如，上述的“大致”可表示所比较的对象的差值为所比较的对象的平均值的10％，或者5％之内。在本公开实施例的下文中没有特别指出一个部件或元件的数量时，意味着该部件或元件可以是一个也可以是多个，或可理解为至少一个。“至少一个”指一个或多个，“多个”指至少两个。本公开实施例中的“同层设置”指同一材料在经过同一步骤(例如，一步图案化工艺)后形成的多个膜层之间的关系。这里的“同层”并不总是指多个膜层的厚度相同或者多个膜层在截面图中的高度相同。
在研究中，本申请的发明人注意到，射频前端模组的封装过程通常要先对滤波器晶圆进行晶圆级封装(WLP)，以形成滤波器所必须的空腔结构，然后再切割晶圆获得单个的滤波器，之后再将单个的滤波器封装到PCB基板上，最终获得射频前端模组。然而，由于晶圆级封装(WLP)的材料昂贵，工艺较为复杂，因此导致射频前端模组的制作成本较高。另一方面，对一些射频前端模组产品，有些滤波器或者放大器需要进行电磁干扰屏蔽，因而在射频前端模组的封装过程中还需增加额外的屏蔽组件来对需要电磁屏蔽的组件进行电磁干扰屏蔽，从而使得射频前端模组的封装复杂度和封装成本的增加。
对此，本公开实施例提供了一种射频前端模组及其制作方法和通讯装置。该射频前端模组包括第一功能基板、第二功能基板和第一射频前端组件；第一功能基板包括第一衬底基板和金属键合结构；第二功能基板包括第二衬底基板、位于第二衬底基板之中的凹槽、和键合金属层；第一射频前端组件至少部 分位于凹槽之内；第一衬底基板和第二衬底基板相对设置，第二衬底基板靠近第一衬底基板的表面包括位于凹槽之内的凹槽表面和位于凹槽之外的衬底表面；键合金属层包括位于凹槽表面的第一金属部分和位于衬底表面的第二金属部分；第一射频前端组件被第一金属部分至少部分包围，第二金属部分与金属键合结构键合。由此，该射频前端模组具有以下有益效果：(1)该射频前端模组无需对第一射频前端组件进行晶圆级封装，第一射频前端组件所需要的空腔可通过第二衬底基板上的凹槽形成，从而可降低该射频前端模组的制作成本；(2)该射频前端模组通过键合金属层既可以实现键合功能，又可实现对第一射频前端组件的电磁干扰屏蔽功能，省去了额外的屏蔽结构，从而可降低该射频前端模组的封装成本；(3)该射频前端模组的结构也相对简单，产品尺寸较小。
下面，结合附图对本公开实施例提供的射频前端模组及其制作方法和通讯装置进行详细的说明。
本公开一实施例提供一种射频前端模组。图1为本公开一实施例提供的射频前端模组的结构示意图。
如图1所示，该射频前端模组100包括第一功能基板110、第二功能基板120和第一射频前端组件130；第一功能基板110包括第一衬底基板112和金属键合结构114；第二功能基板120包括第二衬底基板122、位于第二衬底基板122之中的凹槽124、和键合金属层126；第一射频前端组件130至少部分位于凹槽124之内；第一衬底基板112和第二衬底基板122相对设置，使得第一衬底基板112和凹槽124之间形成空腔，该空腔可为滤波器等第一射频前端组件所必须的空腔结构。
如图1所示，第二衬底基板122靠近第一衬底基板112的表面210包括位于凹槽124之内的凹槽表面212和位于凹槽124之外的衬底表面214；第一射频前端组件130与键合金属层126不接触，键合金属层126包括位于凹槽表面212的第一金属部分126A和位于衬底表面214的第二金属部分126B；第一射频前端组件130被第一金属部分126A至少部分包围，第二金属部分126B与金属键合结构114键合，以将第一功能基板110和第二功能基板120结合起来，并将上述的空腔密封。
在本公开实施例提供的射频前端模组中，由于第一衬底基板和第二衬底基板相对设置，使得第一衬底基板和凹槽之间可形成空腔，从而为滤波器等第一 射频前端组件提供空腔结构，因此该射频前端模组无需对第一射频前端组件进行晶圆级封装，第一射频前端组件所需要的空腔可通过第二衬底基板上的凹槽形成，从而可降低该射频前端模组的制作成本。另外，第一射频前端组件被第一金属部分至少部分包围，第二金属部分与金属键合结构键合，因此该射频前端模组通过键合金属层既可以实现键合功能，又可实现对第一射频前端组件的电磁干扰屏蔽功能，省去了额外的屏蔽结构，从而可降低该射频前端模组的封装成本。另一方面，由于该射频前端模组省去了晶圆级封装的相关结构和屏蔽结构，因此该射频前端模组的结构也相对简单，产品尺寸较小。
在一些示例中，上述的第一衬底基板和第二衬底基板的材料可为高阻硅或玻璃。由此，该射频前端模组具有较低的成本。
在一些示例中，如图1所示，该键合金属层126的第一金属部分126A和第二金属部分126B一体成型。例如，该键合金属层可通过沉积工艺形成。
在一些示例中，如图1所示，凹槽表面212包括位于凹槽124的底部的第一表面212A和位于凹槽124的侧壁的第二表面212B，第一金属部分126A在第一表面212A和第二表面212B上连续设置。
在一些示例中，如图1所示，第一功能基板110还包括贯穿第一衬底基板110的衬底通孔116和位于衬底通孔116内的第一导电结构118，第一射频前端组件130与第一导电结构118的一端电性相连，第一射频前端组件130与键合金属层126间隔设置。
在该示例提供的射频前端模组中，第一射频前端组件固定在第一功能基板上，并与键合金属层间隔设置；另外，第一射频前端组件还可通过衬底通孔116中的第一导电结构与外界进行电连接，从而输入和输出信号。
在一些示例中，如图1所示，第一功能基板110还包括与第一导电结构118相连的倒装垫片119；第一射频前端组件130焊接在倒装垫片119上。
在一些示例中，如图1所示，第一射频前端组件130包括焊盘132，此时可通过锡焊球134将第一射频前端组件130焊接在倒装垫片119上。当然，本公开实施例包括但不限于此，可通过金凸点将第一射频前端组件与倒装垫片相连。
在一些示例中，如图1所示，射频前端模组100包括多个第一射频前端组件130，第二衬底基板120包括多个凹槽124；多个第一射频前端组件130和多个凹槽124一一对应设置，各第一射频前端组件130至少部分位于对应的凹 槽124之内。由此，该射频前端模组可将多种第一射频前端组件集成在一起，从而提高集成度和性能，并使体积小型化。
在一些示例中，由于无需对滤波器进行晶圆级封装，因此该射频前端模组可包括滤波器裸芯。
在一些示例中，第一射频前端组件还可包括射频开关芯片、射频开关裸芯、低噪音放大器芯片、低噪音放大器裸芯、射频功率放大器芯片、射频功率放大器裸芯、电感和电容中的至少一种。
在一些示例中，如图1所示，该射频前端模组100还包括电气互连结构140和阵列垫片150；电气互连结构140位于第一功能基板110远离第二功能基板120的一侧；阵列垫片150位于电气互连结构140远离第一功能基板110的一侧。
在该示例提供的射频前端模组中，该射频前端模组100的多个第一射频前端组件130可通过上述的电气互连结构140相互连接，从而实现更加丰富的功能。由此，该射频前端模组无需设置印刷电路板(PCB)，从而可进一步降低封装成本和尺寸。另一方面，该射频前端模组100的阵列垫片150可与外部的电路或者设备相连。
例如，上述的阵列垫片可为触点阵列封装(LGA)垫片。
图2为本公开一实施例提供的一种射频前端模组的平面示意图。如图2所示，金属键合结构114在第一衬底基板112上的正投影的形状包括环形，例如，该金属键合结构114的外轮廓为环形，例如矩形环。
在一些示例中，如图2所示，金属键合结构114可包括多个环形结构1140，各环形结构1140所围成的区域之内可设置上述的第一射频前端组件130和与该第一射频前端组件130相连的倒装垫片119。
在一些示例中，如图2所示，该射频前端模组100还包括接电端通孔117，接地端通孔117与金属键合结构114可相连。
本公开一实施例还提供另一种射频前端模组。图3为本公开一实施例提供的另一种射频前端模组的结构示意图。
如图3所示，该射频前端模组100包括第一功能基板110、第二功能基板120、第一射频前端组件130、电气互连结构140和阵列垫片150；第一功能基板110、第二功能基板120、第一射频前端组件130、电气互连结构140和阵列垫片150的结构、位置关系和功能可参见图1的相关描述，在此不再赘述。由 此，该射频前端模组也具有以下有益效果：(1)该射频前端模组无需对第一射频前端组件进行晶圆级封装，第一射频前端组件所需要的空腔可通过第二衬底基板上的凹槽形成，从而可降低该射频前端模组的制作成本；(2)该射频前端模组通过键合金属层既可以实现键合功能，又可实现对第一射频前端组件的电磁干扰屏蔽功能，省去了额外的屏蔽结构，从而可降低该射频前端模组的封装成本；(3)该射频前端模组的结构也相对简单，产品尺寸较小。
在一些示例中，如图3所示，该射频前端模组100还包括塑封结构160；塑封结构160包括第二功能基板120远离第一功能基板110的表面，第二功能基板120的侧表面和第一功能基板110的侧表面。由此，该射频前端模组可通过上述的塑封结构提高该射频前端模组防止水氧入侵的能力，从而可提高产品的耐用性和使用寿命。
本公开一实施例还提供另一种射频前端模组。图4为本公开一实施例提供的另一种射频前端模组的结构示意图。
如图4所示，该射频前端模组100包括第一功能基板110、第二功能基板120、第一射频前端组件130、电气互连结构140和封装结构160；第一功能基板110、第二功能基板120、第一射频前端组件130、电气互连结构140和封装结构160的结构、位置关系和功能可参见图1的相关描述，在此不再赘述。
与图3所示的射频前端模组不同的是，如图4所示，该塑封结构160包裹第二功能基板120远离第一功能基板110的表面、第一功能基板110远离第二功能基板120的表面、第二功能基板120的侧表面和第一功能基板110的侧表面。由此，该塑封结构可更好地将该射频前端模组进行密封，提高提高该射频前端模组防止水氧入侵的能力，从而进一步可提高产品的耐用性和使用寿命。
在一些示例中，如图4所示，该射频前端模组100还包括金属垫片170、导电支撑柱180、钝化层190和阵列垫片150；金属垫片170位于电气互连结构150远离第一功能基板110的一侧；导电支撑柱180位于金属垫片170远离电气互连结构140的一侧；钝化层190位于导电支撑柱180远离第一功能基板110的一侧；阵列垫片150位于钝化层190远离塑封结构160的一侧。塑封结构160还包括位于第一功能基板110远离第二功能基板120的上封装部165，所述上封装部165包括第一通孔165H，导电支撑柱180位于第一通孔165H之中，也就是说，上封装部165包裹导电支撑柱180。钝化层190包括第二通孔190H，阵列垫片150通过第二通孔190H、位于第一通孔165H之中的导电支 撑柱180与金属垫片170相连。
在该示例提供的射频前端模组中，该射频前端模组通过设置上述导电支撑柱，可在塑封工艺中使得塑封结构可形成位于第一功能基板远离第二功能基板的上封装部，从而使得塑封结构可完全包括第一功能基板、第二功能基板、第一射频前端组件和电气互连结构。由此，该射频前端模组可更好地将该射频前端模组进行密封，提高提高该射频前端模组防止水氧入侵的能力。
本公开一实施例还提供一种通讯装置。图5为本公开一实施例提供的一种通讯装置的示意图。如图5所示，该通讯装置500包括上述的射频前端模组100。由此，该通讯装置具有与该射频前端模组的有益效果对应的有益效果。例如，该通讯装置也具有成本低、耐用性高、使用寿命长等优点。
例如，该通讯装置可为手机、智能手表、智能手环、笔记本电脑、平板电脑等电子产品。
本公开一实施例还提供一种射频前端模组的制作方法。图6为本公开一实施例提供的一种射频前端模组的制作方法的流程图。如图6所示，该射频前端模组的制作方法包括以下步骤S201-S206。
步骤S201：在第一衬底基板上划分出至少一个第一射频前端区域。
步骤S202：在各第一射频前端区域形成金属键合结构。
步骤S203：在各第一射频前端区域安装第一射频前端组件。
步骤S204：在第二衬底基板上划分出至少一个第二射频前端区域。
步骤S205：在各第二射频前端区域形成凹槽，并在第二衬底基板形成有凹槽的一侧形成键合金属层，在各第二射频前端区域，第二衬底基板靠近第一衬底基板的表面包括位于凹槽之内的凹槽表面和位于凹槽之外的衬底表面，在各第二射频前端区域，键合金属层包括位于凹槽表面的第一金属部分和位于衬底表面的第二金属部分。
步骤S206：将第一衬底基板和第二衬底基板相对设置，并将第一射频前端区域中的金属键合结构和第二射频前端区域中的键合金属层键合，以形成射频前端单元，第一射频前端组件被第一金属部分至少部分包围，第二金属部分与金属键合结构键合。
在本公开实施例提供的射频前端模组的制作方法中，将第一衬底基板和第二衬底基板相对设置，并将第一射频前端区域中的金属键合结构和第二射频前端区域中的键合金属层键合之后，第一衬底基板和凹槽之间可形成空腔，从而 为滤波器等第一射频前端组件提供空腔结构，因此该射频前端模组无需对第一射频前端组件进行晶圆级封装，第一射频前端组件所需要的空腔可通过第二衬底基板上的凹槽形成，从而可降低该射频前端模组的制作成本。另外，第一射频前端组件被第一金属部分至少部分包围，第二金属部分与金属键合结构键合，因此该射频前端模组通过键合金属层既可以实现键合功能，又可实现对第一射频前端组件的电磁干扰屏蔽功能，省去了额外的屏蔽结构，从而可降低该射频前端模组的封装成本。另一方面，由于该射频前端模组省去了晶圆级封装的相关结构和屏蔽结构，因此该射频前端模组的结构也相对简单，产品尺寸较小。
图7A-图7M为本公开一实施例提供的一种射频前端模组的制作方法的步骤示意图。
如图7A所示，在第一衬底基板110的各第一射频前端区域310形成衬底盲孔116。
如图7B所示，在衬底盲孔312中填充导电材料，以形成位于衬底盲孔116中的第一导电结构118；
如图7C所示，在第一导电结构118上形成与第一导电结构118相连的倒装垫片119。
如图7D所示，获取包括第一射频前端组件130的晶圆350；例如，该第一射频前端组件可为滤波器、低噪声放大器、功率放大器等。
例如，如图7D所示，各第一射频前端组件130的焊盘132还可形成锡焊球134。
如图7E所示，对晶圆350进行切割，以得到第一射频前端组件130。
如图7F所示，将第一射频前端组件130焊接在倒装垫片119上。此时，第一功能基板和焊接在倒装垫片上的第一射频前端组件可为待键合射频前端模组。
如图7G所示，在第二衬底基板122的各第二射频前端区域320形成凹槽124。
如图7H所示，在第二衬底基板122形成有凹槽124的一侧形成键合金属层126。在各第二射频前端区域320，第二衬底基板122靠近第一衬底基板112的表面210包括位于凹槽124之内的凹槽表面212和位于凹槽124之外的衬底表面214，在各第二射频前端区域320，键合金属层126包括位于凹槽表面212 的第一金属部分126A和位于衬底表面214的第二金属部分126B。此时，第二衬底基板和键合金属层可形成第二功能基板，其可为待键合盖体。
如图7I所示，将第二衬底基板122和第一衬底基板112相对设置，并将第一射频前端区域310中的金属键合结构114和第二射频前端区域320中的键合金属层键合126，以形成射频前端单元100，第一射频前端组件130被第一金属部分126A至少部分包围，第二金属部分126B与金属键合结构114键合。
如图7J所示，减薄第一衬底基板112以将各第一射频前端区域310中的衬底盲孔116暴露以形成衬底通孔116。
如图7K所示，在第一衬底基板112的远离第二衬底基板122的一侧形成电气互连结构140；在电气互连结构140远离第一衬底基板112的一侧形成阵列垫片150，电气互连结构140与第一导电结构118相连。
如图7L所示，减薄第二衬底基板122。
如图7M所示，对第一衬底基板112和第二衬底基板122切割，以将多个射频前端单元100分离。此时，第一衬底基板112包括多个第一射频前端区域310，第二衬底基板122包括多个第二射频前端区域320，多个第一射频前端区域310和多个第二射频前端区域320一一对应设置。各射频前端单元100对应图1所示的射频前端模组100。
图8A-图8D为本公开一实施例提供的一种射频前端模组的制作方法的步骤示意图。
如图8A所示，将如图7M所示的多个射频前端单元100通过临时粘胶层360在临时载板370上重排。此时，各射频前端单元100的第二衬底基板122位于第一衬底基板112远离临时载板370的一侧。
如图8B所示，在多个射频模单元100和临时载板370的一侧涂覆胶材，以将各射频前端单元100包裹。
如图8C所示，移除临时粘胶层360和临时载板370。
如图8D所示，将胶材1600切割，以将多个包括有胶材1600的射频前端单元100分离。此时，各射频前端单元100包括的胶材1600可为上述的塑封结构160。
图9A-图9H为本公开一实施例提供的一种射频前端模组的制作方法的步骤示意图。
如图9A所示，在如图7J所示的结构的基础上，在第一衬底基板112远离 第二衬底基板122的一侧形成电气互连结构140；在电气互连结构140远离第一衬底基板110的表面形成金属垫片170；在金属垫片170远离第一衬底基板112的一侧形成导电支撑柱180。
例如，该导电支撑柱180可为金属柱或锡焊球。
如图9B所示，减薄第二衬底基板122。
如图9C所示，对第一衬底基板112和第二衬底基板122切割，以将多个射频前端单元100分离。此时，第一衬底基板112包括多个第一射频前端区域310，第二衬底基板122包括多个第二射频前端区域320，多个第一射频前端区域310和多个第二射频前端区域320一一对应设置。
如图9D所示，将多个射频前端单元100通过临时粘胶层360在临时载板370上重排。此时，各射频前端单元100的导电支撑柱180位于第一衬底基板112靠近临时载板370的一侧。由此，导电支撑柱180可在第一衬底基板112或电气互连层140与临时载板370之间形成间隔。
如图9E所示，在多个射频模单元100和临时载板370的一侧涂覆胶材1600，以将各射频前端单元100包裹，胶材1600还包裹导电支撑柱形成上封装部165。
如图9F所示，移除临时载板370和临时粘胶层360。
如图9G所示，在上封装部165远离第一衬底基板112的一侧形成钝化层190；在钝化层190之中形成通孔190H；在钝化层190H远离上封装部165的一侧形成阵列垫片150。阵列垫片150通过通孔190H与导电支撑柱180相连。
如图9H所示，将胶材1600和钝化层190切割，以将多个包括有胶材1600的射频前端单元100分离。此时，各射频前端单元100包括的胶材1600可为上述的塑封结构160。
本公开一实施例还提供一种用于射频前端模组的封装方法。结合图10所示，本发明实施例提供一种用于射频前端模组的封装方法，包括：
步骤S101：在预设的待封装盖板形成若干个第二凹槽。
步骤S102：在待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体。
步骤S103：将预设的待键合射频前端模组和待键合盖体键合，获得第一射频前端模组封装结构。
采用本发明实施例提供的射频前端模组的封装方法，通过在预设的待封装 盖板形成若干个第二凹槽。在待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体。将预设的待键合射频前端模组和待键合盖体键合。这样，在第二凹槽上设置第一金属层。能够在对待键合射频前端模组进行封装的过程中完成电磁屏蔽结构的制作。而不需要再在已经完成封装的射频模组芯片颗粒的外表面一一制作一层金属层作为电磁屏蔽结构，能够提高制作电磁屏蔽结构的效率。
需要说明的是，上述的第二凹槽可为其他实施例中的凹槽；上述的第一金属层可为其他实施例中的键合金属层。
进一步的，在预设的待封装盖板形成若干个第二凹槽，包括：刻蚀待封装盖板，形成若干个第二凹槽。在一些实施例中，通过湿法化学刻蚀工艺和/或等离子激发刻蚀工艺刻蚀待封装盖板。
进一步的，在待封装盖板存在第二凹槽的一侧设置第一金属层，包括：利用电镀(plating)工艺在待封装盖板存在第二凹槽的一侧设置第一金属层。
在一些实施例中，图11为待键合盖体的结构示意图。如图11所示，待键合盖体包括待封装盖板1和第一金属层2。待封装盖板1设置有若干个第二凹槽，在待封装盖板1存在第二凹槽的一侧设置有第一金属层2。其中，待封装盖板由硅、碳硅、氧化铝或二氧化硅制成。第一金属层由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
在一些实施例中，图12为待键合射频前端模组的结构示意图。如图12所示，待键合射频前端模组包括中介层3、第二金属层4、第一金属柱5、第四金属衬垫6和射频前端组件。中介层3上设置有第二金属层4和若干第一凹槽，各第一凹槽内分别填充有第一金属柱5，各第一金属柱5连接第四金属衬垫6、第四金属衬垫6连接射频前端组件。第二金属层不与各第四金属衬垫接触。射频前端组件包括：第一组件7、第五金属衬垫8和第一焊锡球9。第一组件7上设置有第五金属衬垫8，第五金属衬垫8通过第一焊锡球9连接第四金属衬垫6。其中，第一组件为未进行封装的射频组件，例如：未封装的射频开关、未封装的LNA(Low Noise Amplifier，低噪声功率放大器)、未封装的PA(Power Amplifier，功率放大器)、未封装的电容、未封装的电感等。中介层interposer由硅制成。第二金属层由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。第一金属柱由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。第四金属衬垫由具有导电性能的钼、铝、铜、铂、 钽、钨、钯和钌中的一种或多种制成。第五金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。第一焊锡球由锡或锡银合金制成。
需要说明的是，上述的未封装的射频开关即射频开关裸芯(Die)，上述的未封装的低噪声功率放大器即低噪声功率放大器裸芯(Die)，上述的未封装的滤波器即滤波器裸芯(Die)；上述的第一组件可为第一射频前端组件。
进一步的，待键合射频前端模组设置有中介层，中介层上设置有第二金属层和若干第一凹槽，各第一凹槽内分别填充有第一金属柱，各第一金属柱连接第四金属衬垫、第四金属衬垫连接射频前端组件。待键合盖体包括待封装盖板和第一金属层，待封装盖板设置有若干个第二凹槽，在待封装盖板存在第二凹槽的一侧设置有第一金属层。将预设的待键合射频前端模组和待键合盖体键合，包括：将待键合射频前端模组设置有射频前端组件的一侧与待封装盖体存在第二凹槽和第一金属层的一侧进行键合。使得第一金属层与第二金属层连接，各射频前端组件分别设置于各第二凹槽内，各射频前端组件、各射频前端组件对应的第二凹槽上设置的第一金属层、第二金属层和中介层分别围合形成空腔。
需要说明的是，上述的中介层可为其他实施例中的第一衬底基板；上述的第一凹槽可为其他实施例中的衬底通孔；上述的第一金属柱可为其他实施例中的第一导电结构。
可选地，将预设的待键合射频前端模组和待键合盖体键合后，还包括：在待键合射频前端模组远离待键合盖体的一侧形成与待键合射频前端模组存在电气互联的第一金属衬垫，获得第二射频前端模组封装结构。这样，设置与待键合射频前端模组存在电气互联的第一金属衬垫，能够便于用户直接使用第二射频前端模组封装结构。
需要说明的是，上述的第一金属衬底即为阵列垫片。
进一步的，第一金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
可选地，待键合射频前端模组设置有中介层，中介层上设置有若干第一凹槽，各第一凹槽内分别填充有第一金属柱，各第一金属柱连接第四金属衬垫、第四金属衬垫连接射频前端组件。在待键合射频前端模组远离待键合盖体的一侧形成与待键合射频前端模组存在电气互联的第一金属衬垫，包括：对待键合 射频前端模组远离待封装盖板的一侧进行减薄，暴露出各第一金属柱。形成与各第一金属柱分别连接的第一金属衬垫。在一些实施例中，通过研磨(grinding)工艺对待键合射频前端模组进行减薄。
可选地，待键合射频前端模组设置有多个第一金属柱；在待键合射频前端模组远离待键合盖体的一侧形成与待键合射频前端模组存在电气互联的第一金属衬垫，包括：对待键合射频前端模组远离待封装盖板的一侧进行减薄，暴露出各第一金属柱。在待键合射频前端模组暴露出各第一金属柱的一侧设置电气互联层。在电气互联层远离待键合射频前端模组的一侧，形成与各第一金属柱存在电气互联的第一金属衬垫。其中，电气互联层即RDL层(Redistribution Layer，再布线层)。
在一些实施例中，通过RDL工艺设置电气互联层。这样，通过设置电气互连层，能够修改第一金属衬垫的位置，便于用户将第一金属衬垫设置在所需要的位置。
可选地，电气互联层远离待键合射频前端模组的一侧设置有第二金属衬垫和第三金属衬垫；在电气互联层远离待键合射频前端模组的一侧，形成与各第一金属柱存在电气互联的第一金属衬垫，包括：在第二金属衬垫上形成第二金属柱。在第三金属衬垫上电连接射频模组器件。对电气互联层远离待键合射频前端模组的一侧进行塑封，形成塑封结构。对塑封结构进行减薄，暴露出各第二金属柱。形成与各第二金属柱分别连接的第一金属衬垫。其中，射频模组器件为已经完成了封装，存在空腔结构的射频器件。这样，通过在中介层的双面贴装射频组件，能够在提高制作电磁屏蔽结构的效率的同时，使得第二射频前端模组封装结构能够设置更多的射频模组器件。使得相较于其他设置有数量相同的射频模组器件的封装结构而言封装尺寸更小。
需要说明的是，上述的第二金属衬垫可为第二垫片；上述的第三金属衬垫可为第一垫片；上述的第二金属柱可为第二导电结构。
进一步的，第二金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
进一步的，第三金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯和钌中的一种或多种制成。
进一步的，形成与各第二金属柱分别连接的第一金属衬垫，包括：在塑封结构暴露出第二金属柱的一侧形成钝化层。在钝化层上形成连接各第二金属柱 的第一金属衬垫。其中，钝化层由PI(Polymide，聚酰亚胺)或干膜Dry Film等光敏材料制成。这样，通过设置钝化层，能够在提高制作电磁屏蔽结构的效率的同时更好的保护射频模组器件和射频前端组件。
进一步的，在钝化层上形成连接各第二金属柱的第一金属衬垫，包括：对钝化层进行曝光显影以暴露出各第二金属柱。在暴露出各第二金属柱的钝化层上淀积第三金属层。刻蚀第三金属层形成与各第二金属柱分别连接的第一金属衬垫。各第一金属衬垫之间互不接触。
需要说明的是，上述的第一金属衬垫可为阵列垫片。
在一些实施例中，通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺和/或PVD(physical Vapor Deposition，物理气相沉积)工艺进行淀积。
在一些实施例中，将预设的待键合射频前端模组和待键合盖体键合后，获得如图13所示的待键合射频前端模组与待键合盖体的键合结构示意图。结合图14至图20所示，对待键合射频前端模组远离待封装盖板的一侧进行减薄，暴露出各第一金属柱5。在待键合射频前端模组暴露出各第一金属柱5的一侧设置电气互联层10。其中，电气互联层远离待键合射频前端模组的一侧设置有第二金属衬垫12和第三金属衬垫11。在第三金属衬垫11上电连接射频模组器件。射频模组器件包括：第二组件13、第六金属衬垫14和第二焊锡球15。第二组件13上设置有第六金属衬垫14，第六金属衬垫14通过第二焊锡球15连接第三金属衬垫11。在第二金属衬垫12上形成第二金属柱16；对电气互联层远离待键合射频前端模组的一侧进行塑封，形成第一塑封结构。其中，第一塑封结构包括：第一塑封层17和包裹在第一塑封层17内的各第二金属衬垫12、设置在各第二金属衬垫12上的第二金属柱16、各第三金属衬垫11和设置在各第三金属衬垫11上的射频模组器件。对塑封结构进行减薄，暴露出各第二金属柱16。在塑封结构暴露出第二金属柱的一侧，形成钝化层18；刻蚀钝化层18暴露出各第二金属柱16；在钝化层18上形成连接各第二金属柱的第一金属衬垫19。其中，第二组件为已经完成了封装，存在空腔结构的射频组件，例如：完成了封装的射频开关、完成了封装的LNA、完成了封装的PA、完成了封装的电容、完成了封装的电感或已经完成WLP(Wafer Level Packaging，晶圆级封装)的滤波器芯片等。
需要说明的是，上述的第二组件可为第二射频前端组件。
进一步的，第六金属衬垫由具有导电性能的钼、铝、铜、铂、钽、钨、钯 和钌中的一种或多种制成。
进一步的，第二焊锡球由锡或锡银合金制成。
可选地，获得第二射频前端模组封装结构后，还包括：对待键合盖体远离第二凹槽的一侧进行减薄，获得第一待处理封装结构。将第一待处理封装结构切割成第一滤波器颗粒。将各第一滤波器颗粒进行重排，获得第二待处理封装结构。对第二待处理封装结构进行塑封，获得第三待处理封装结构。将第三待处理封装结构切割成第二滤波器颗粒。结合图21所示，对待键合盖体的待封装盖板1远离第二凹槽的一侧进行减薄。结合图22所示，对第二待处理封装结构进行塑封，形成第二塑封层20。第二塑封层包裹待键合射频前端模组和待键合盖体，并暴露出待键合射频前端模组设置有第一金属衬垫的一侧。这样，通过对第二射频前端模组封装结构进行减薄、切割、重排、再次塑封。能够便于用户挑选需要用到的射频器件和射频前端组件，从而组成需要的封装结构。
本公开实施例提供一种射频前端模组封装结构，射频前端模组封装结构由执行上述的用于射频前端模组的封装方法制得。
采用本公开实施例提供的射频前端模组封装结构，通过在预设的待封装盖板形成若干个第二凹槽。在待封装盖板存在第二凹槽的一侧设置第一金属层，形成待键合盖体。将预设的待键合射频前端模组和待键合盖体键合。这样，在第二凹槽上设置第一金属层。能够在对待键合射频前端模组进行封装的过程中完成电磁屏蔽结构的制作。而不需要再在已经完成封装的射频模组芯片颗粒的外表面一一制作一层金属层作为电磁屏蔽结构，能够提高制作电磁屏蔽结构的效率。
可选地，待键合射频前端模组包括：待键合射频前端模组和待键合盖体。待键合射频前端模组包括中介层、第二金属层、第一金属柱、第四金属衬垫和射频前端组件。中介层上设置有第二金属层和若干第一凹槽，各第一凹槽内填充有第一金属柱，各第一金属柱连接有各第四金属衬垫，各第四金属衬垫连接射频前端组件，第二金属层不与各第四金属衬垫接触。待键合盖体包括：待封装盖板和第一金属层。待封装盖板设置有若干个第二凹槽，在待键合盖板存在第二凹槽的一侧设置有第一金属层。第一金属层与第二金属层连接，各射频前端组件分别设置于各第二凹槽内，各射频前端组件、各射频前端组件对应的第二凹槽上设置的第一金属层、第二金属层和中介层分别围合形成空腔。
可选地，射频前端模组封装结构还包括：电气互联层，设置有第二金属衬 垫。电气互联层设置在待键合射频前端模组远离待键合盖体的一侧。第一金属衬垫，通过第二金属衬垫与第一金属柱存在电气互联。
可选地，电气互联层还设置有第三金属衬垫，射频前端模组封装结构第二射频前端模组封装结构，还包括：射频模组器件，射频模组器件通过第三金属衬垫焊接在电气互联层。这样，通过在中介层的双面贴装射频组件，使得射频前端模组封装结构的封装尺寸更小。
可选地，第二金属衬垫上分别设置有第二金属柱；射频前端模组封装结构还包括：第一塑封层，设置在电气互联层远离待键合射频前端模组的一侧。第一塑封层包裹第二金属衬垫、第二金属柱、第三金属衬垫和射频模组器件。第一塑封层远离电气互联层的一侧暴露出第二金属柱。第一金属衬垫，通过第二金属柱与第一金属柱存在电气互联。
可选地，射频前端模组封装结构还包括：钝化层，设置在第一塑封层远离电气互联层的一侧。钝化层远离第一塑封层的一侧暴露出各第二金属柱。第一金属衬垫，通过第二金属柱与第一金属柱存在电气互联。
结合图20所示，射频前端模组封装结构包括：待键合射频前端模组和待键合盖体待键合射频前端模组包括中介层3、第二金属层4、第一金属柱5、第四金属衬垫6和射频前端组件。中介层3上设置有第二金属层4和若干第一凹槽，各第一凹槽内分别填充有第一金属柱5，各第一金属柱5连接第四金属衬垫6、第四金属衬垫6连接射频前端组件。第二金属层不与各第四金属衬垫接触。待键合盖体包括待封装盖板1和第一金属层2。待封装盖板1设置有若干个第二凹槽，在待封装盖板1存在第二凹槽的一侧设置有第一金属层2。第一金属层2与第二金属层4连接。各射频前端组件分别设置于各第二凹槽内，各射频前端组件、各射频前端组件对应的第二凹槽上设置的第一金属层、第二金属层和中介层分别围合形成空腔。电气互联层10，设置在待键合射频前端模组远离待键合盖体的一侧。电气互联层10设置有第二金属衬垫12和第三金属衬垫11。在第二金属衬垫12上形成第二金属柱16；在第三金属衬垫11上电连接射频模组器件。射频模组器件包括：第二组件13、第六金属衬垫14和第二焊锡球15。第二组件13上设置有第六金属衬垫14，第六金属衬垫14通过第二焊锡球15连接第三金属衬垫11。在电气互联层10远离待键合射频前端模组的一侧设置有第一塑封层17。第一塑封层17包裹各第二金属衬垫12、设置在各第二金属衬垫12上的第二金属柱16、各第三金属衬垫11和设置在各第三金 属衬垫11上的射频模组器件。第一塑封层17远离电气互联层的一侧暴露出各第二金属柱16。第一塑封层17远离电气互联层10的一侧设置有钝化层18。钝化层18远离第一塑封层17的一侧暴露出各第二金属柱16。第一金属衬垫19与暴露出的各第二金属柱16连接。
有以下几点需要说明：
(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (25)

  1. 一种射频前端模组，其特征在于，包括：
    第一功能基板，包括第一衬底基板和金属键合结构；
    第二功能基板，包括第二衬底基板、位于所述第二衬底基板之中的凹槽、和键合金属层；以及
    第一射频前端组件，至少部分位于所述凹槽之内，
    其中，所述第一衬底基板和所述第二衬底基板相对设置，所述第二衬底基板靠近所述第一衬底基板的表面包括位于所述凹槽之内的凹槽表面和位于所述凹槽之外的衬底表面，
    所述第一射频前端组件与所述键合金属层不接触，所述键合金属层包括位于所述凹槽表面的第一金属部分和位于所述衬底表面的第二金属部分，所述第一射频前端组件被所述第一金属部分至少部分包围，所述第二金属部分与所述金属键合结构键合。
  2. 根据权利要求1所述的射频前端模组，其特征在于，所述键合金属层的所述第一金属部分和所述第二金属部分一体成型，所述凹槽表面包括位于所述凹槽底部的第一表面和位于所述凹槽侧壁的第二表面，所述第一金属部分在所述第一表面和所述第二表面上连续设置。
  3. 根据权利要求1所述的射频前端模组，其特征在于，所述第一功能基板还包括贯穿所述第一衬底基板的衬底通孔和位于所述衬底通孔内的第一导电结构，
    所述第一射频前端组件与所述第一导电结构的一端电性相连，所述第一射频前端组件与所述键合金属层间隔设置。
  4. 根据权利要求3所述的射频前端模组，其特征在于，所述第一功能基板还包括：
    倒装垫片，与所述第一导电结构相连，
    其中，所述第一射频前端组件焊接在所述倒装垫片上，所述倒装垫片与所述金属键合结构同层设置。
  5. 根据权利要求1-4中任一项所述的射频前端模组，其特征在于，所述射频前端模组包括多个第一射频前端组件，所述第二衬底基板包括多个凹槽；所述多个第一射频前端组件和所述多个凹槽一一对应设置，各所述第一射频前 端组件至少部分位于对应的凹槽之内。
  6. 根据权利要求1-4中任一项所述的射频前端模组，其特征在于，所述第一射频前端组件包括滤波器裸芯、射频开关芯片、射频开关裸芯、低噪音放大器芯片、低噪音放大器裸芯、射频功率放大器芯片、射频功率放大器裸芯、电感和电容中的至少一种。
  7. 根据权利要求1-4中任一项所述的射频前端模组，其特征在于，还包括：
    电气互连结构，位于所述第一功能基板远离所述第二功能基板的一侧；以及
    阵列垫片，位于所述电气互连结构远离所述第一功能基板的一侧。
  8. 根据权利要求1-4中任一项所述的射频前端模组，其特征在于，还包括：
    电气互连结构，位于所述第一功能基板远离所述第二功能基板的一侧；
    第一垫片，位于所述电气互连结构远离所述第一功能基板的一侧；以及
    第二射频前端组件，与所述第一垫片相连。
  9. 根据权利要求8所述的射频前端模组，其特征在于，还包括：
    第二垫片，位于所述电气互连结构远离所述第一功能基板的一侧；
    封装层，位于所述第二射频前端组件远离所述第一功能基板的一侧，且将所述第二射频前端组件包裹；
    第二导电结构；以及
    阵列垫片，位于所述封装层远离所述第二射频前端组件的一侧，
    其中，所述封装层包括封装层过孔，所述第二导电结构位于所述封装层过孔之中，所述第二导电结构的一端与所述第二垫片相连，所述第二导电结构的另一端与所述阵列垫片电性相连。
  10. 根据权利要求1-4中任一项所述的射频前端模组，其特征在于，还包括：
    塑封结构，
    其中，所述塑封结构包裹所述第二功能基板远离所述第一功能基板的表面，所述第二功能基板的侧表面和所述第一功能基板的侧表面。
  11. 根据权利要求1-4中任一项所述的射频前端模组，其特征在于，还包括：
    塑封结构，
    其中，所述塑封结构包裹所述第二功能基板远离所述第一功能基板的表面、所述第一功能基板远离所述第二功能基板的表面、所述第二功能基板的侧表面和所述第一功能基板的侧表面。
  12. 根据权利要求11所述的射频前端模组，其特征在于，还包括：
    电气互连结构，位于所述第一功能基板远离所述第二功能基板的一侧；
    金属垫片，位于所述电气互连结构远离所述第一功能基板的一侧；
    导电支撑柱，位于所述金属垫片远离所述电气互连结构的一侧；
    钝化层，位于所述导电支撑柱远离所述第一功能基板的一侧；以及
    阵列垫片，位于所述钝化层远离所述塑封结构的一侧，
    其中，所述塑封结构还包括位于所述第一功能基板远离所述第二功能基板的上封装部，所述上封装部包括第一通孔，所述导电支撑柱位于所述第一通孔之中，所述钝化层包括第二通孔，所述阵列垫片通过所述第二通孔、位于所述第一通孔之中的导电支撑柱与所述金属垫片相连。
  13. 根据权利要求1-4中任一项所述的射频前端模组，其特征在于，所述第一衬底基板和所述第二衬底基板的材料包括高阻硅或玻璃。
  14. 一种通讯装置，包括根据权利要求1-13中任一项所述的射频前端模组。
  15. 一种射频前端模组的制作方法，其特征在于，包括：
    在第一衬底基板上划分出至少一个第一射频前端区域；
    在各所述第一射频前端区域形成金属键合结构；
    在各所述第一射频前端区域安装第一射频前端组件；
    在第二衬底基板上划分出至少一个第二射频前端区域；
    在各所述第二射频前端区域形成凹槽，并在所述第二衬底基板形成有所述凹槽的一侧形成键合金属层；以及
    将所述第一衬底基板和所述第二衬底基板相对设置，并将所述第一射频前端区域中的所述金属键合结构和所述第二射频前端区域中的所述键合金属层键合，以形成射频前端单元，
    其中，在各所述第二射频前端区域，所述第二衬底基板靠近所述第一衬底基板的表面包括位于所述凹槽之内的凹槽表面和位于所述凹槽之外的衬底表面，
    在各所述第二射频前端区域，所述键合金属层包括位于所述凹槽表面的第一金属部分和位于所述衬底表面的第二金属部分，所述第一射频前端组件被所述第一金属部分至少部分包围，所述第二金属部分与所述金属键合结构键合。
  16. 根据权利要求15所述的射频前端模组的制作方法，其特征在于，还包括：
    在所述第一衬底基板的各所述第一射频前端区域形成衬底盲孔；
    在衬底盲孔中填充导电材料，以形成位于衬底盲孔中的第一导电结构；以及
    在所述第一导电结构上形成与所述第一导电结构相连的倒装垫片。
  17. 根据权利要求16所述的射频前端模组的制作方法，其特征在于，在各所述第一射频前端区域安装第一射频前端组件包括：
    获取包括第一射频前端组件的晶圆；
    对所述晶圆进行切割，以得到所述第一射频前端组件；以及
    将所述第一射频前端组件焊接在所述倒装垫片上。
  18. 根据权利要求16所述的射频前端模组的制作方法，其特征在于，在将所述第一射频前端区域中的所述金属键合结构和所述第二射频前端区域中的所述键合金属层键合之后，减薄所述第一衬底基板以将各所述第一射频前端区域中的所述衬底盲孔暴露以形成衬底通孔。
  19. 根据权利要求16-18中任一项所述的射频前端模组的制作方法，其特征在于，还包括：
    在所述第一衬底基板的远离所述第二衬底基板的一侧形成电气互连结构；
    在所述电气互连结构远离所述第一衬底基板的一侧形成阵列垫片；以及
    减薄所述第二衬底基板，
    其中，所述电气互连结构与所述第一导电结构相连。
  20. 根据权利要求19所述的射频前端模组的制作方法，其特征在于，所述至少一个第一射频前端区域包括多个第一射频前端区域，所述至少一个第二射频前端区域包括多个第二射频前端区域，所述多个第一射频前端区域和所述多个第二射频前端区域一一对应设置，所述制作方法还包括：
    对所述第一衬底基板和所述第二衬底基板切割，以将多个所述射频前端单元分离。
  21. 根据权利要求20所述的射频前端模组的制作方法，其特征在于，还 包括：
    将多个所述射频前端单元通过临时粘胶在临时载板上重排，其中，各所述射频前端单元的所述第二衬底基板位于所述第一衬底基板远离所述临时载板的一侧；
    在多个所述射频前端单元和所述临时载板的一侧涂覆胶材，以将各所述射频前端单元包裹；
    移除所述临时载板和所述临时粘胶；以及
    将所述胶材切割，以将多个包括有所述胶材的所述射频前端单元分离。
  22. 根据权利要求19所述的射频前端模组的制作方法，其特征在于，还包括：
    在所述电气互连结构远离第一衬底基板的表面形成金属垫片；
    在所述金属垫片远离所述第一衬底基板的一侧形成导电支撑柱；以及
    减薄所述第二衬底基板。
  23. 根据权利要求22所述的射频前端模组的制作方法，其特征在于，所述至少一个第一射频前端区域包括多个第一射频前端区域，所述至少一个第二射频前端区域包括多个第二射频前端区域，所述多个第一射频前端区域和所述多个第二射频前端区域一一对应设置，所述制作方法还包括：
    对所述第一衬底基板和所述第二衬底基板切割，以将多个所述射频前端单元分离。
  24. 根据权利要求23所述的射频前端模组的制作方法，其特征在于，还包括：
    将多个所述射频前端单元通过临时粘胶在临时载板上重排，其中，各所述射频前端单元的所述导电支撑柱位于所述第一衬底基板靠近所述临时载板的一侧；
    在多个所述射频前端单元和所述临时载板的一侧涂覆胶材，以将各所述射频前端单元包裹，所述胶材还包裹所述导电支撑柱形成上封装部；
    移除所述临时载板和所述临时粘胶；
    在所述上封装部远离所述第一衬底基板的一侧形成钝化层；
    在所述钝化层之中形成通孔；
    在所述钝化层远离所述上封装部的一侧形成阵列垫片；以及
    将所述胶材和所述钝化层切割，以将多个包括有所述胶材的所述射频前端 单元分离。
  25. 根据权利要求16-18中任一项所述的射频前端模组的制作方法，其特征在于，还包括：
    在所述第一衬底基板的远离所述第二衬底基板的一侧形成电气互连结构；
    在所述电气互连结构远离所述第一衬底基板的一侧形成第一垫片和第二垫片；
    在所述第一垫片上焊接第二射频前端组件；
    在第二垫片上形成第二导电结构；
    在所述第二射频前端组件远离所述第一衬底基板的一侧形成封装层；以及
    在所述封装层远离所述第二射频前端组件的一侧形成阵列垫片，
    其中，所述第二导电结构的一端与所述第二垫片相连，所述第二导电结构的另一端与所述阵列垫片电性相连。
PCT/CN2022/122695 2022-08-17 2022-09-29 射频前端模组及其制作方法、通讯装置 WO2024036715A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280018650.1A CN116941021A (zh) 2022-08-17 2022-09-29 射频前端模组及其制作方法、通讯装置
US18/200,230 US20230292438A1 (en) 2022-08-17 2023-05-22 Radio frequency front-end module, manufacturing method thereof and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210985933.5A CN115064450B (zh) 2022-08-17 2022-08-17 用于射频前端模组的封装方法、射频模组封装结构
CN202210985933.5 2022-08-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/200,230 Continuation US20230292438A1 (en) 2022-08-17 2023-05-22 Radio frequency front-end module, manufacturing method thereof and communication device

Publications (1)

Publication Number Publication Date
WO2024036715A1 true WO2024036715A1 (zh) 2024-02-22

Family

ID=83207659

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/122695 WO2024036715A1 (zh) 2022-08-17 2022-09-29 射频前端模组及其制作方法、通讯装置

Country Status (2)

Country Link
CN (1) CN115064450B (zh)
WO (1) WO2024036715A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064450B (zh) * 2022-08-17 2022-12-02 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP2018032896A (ja) * 2016-08-22 2018-03-01 新日本無線株式会社 トランスデューサ装置およびその製造方法
CN108701681A (zh) * 2016-02-15 2018-10-23 川斯普公司 屏蔽emi的集成电路封装和及其制造方法
CN115064450A (zh) * 2022-08-17 2022-09-16 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016371A (ja) * 2007-06-29 2009-01-22 Casio Comput Co Ltd シールド機能付きモジュールの製造方法
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法
CN106558572A (zh) * 2015-09-30 2017-04-05 茂丞科技股份有限公司 指纹感测封装模块及其制造方法
CN212991092U (zh) * 2020-09-21 2021-04-16 青岛歌尔微电子研究院有限公司 封装模组、模组载板和电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
CN108701681A (zh) * 2016-02-15 2018-10-23 川斯普公司 屏蔽emi的集成电路封装和及其制造方法
JP2018032896A (ja) * 2016-08-22 2018-03-01 新日本無線株式会社 トランスデューサ装置およびその製造方法
CN115064450A (zh) * 2022-08-17 2022-09-16 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构

Also Published As

Publication number Publication date
CN115064450A (zh) 2022-09-16
CN115064450B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US8420430B2 (en) Fabrication method of package structure having MEMS element
KR101424777B1 (ko) 집적 회로 패키지 시스템
US9397070B2 (en) Method for forming package structure
TWI225761B (en) Camera module and method for manufacturing the same
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
US9437542B2 (en) Chip package structure
US9485868B2 (en) Package structure
US7763982B2 (en) Package substrate strip, metal surface treatment method thereof and chip package structure
JP2017515314A (ja) ＰｏＰパッケージのための基板ブロック
CN108711570B (zh) 集成芯片封装结构的多芯片封装结构及其制作方法
WO2024036715A1 (zh) 射频前端模组及其制作方法、通讯装置
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
CN113793846A (zh) 一种集成无源器件的滤波器晶圆级封装结构及其方法
US20040127011A1 (en) [method of assembling passive component]
CN113675101B (zh) 用于芯片封装的方法和芯片颗粒
CN109103173B (zh) 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
JP2001094033A (ja) 半導体チップモジュール及びその製造方法
TWI723414B (zh) 電子封裝件及其製法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN115954280A (zh) 晶圆级器件封装结构、制作方法及封装体结构
US20230292438A1 (en) Radio frequency front-end module, manufacturing method thereof and communication device
JP2010050264A (ja) 電子部品モジュールおよび電子部品モジュールの製造方法
WO2021114140A1 (zh) 滤波芯片封装方法及封装结构
KR101078734B1 (ko) 반도체 패키지 및 그 제조방법과, 이를 이용한 스택 패키지
KR101932495B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22955490

Country of ref document: EP

Kind code of ref document: A1