JP2017515314A - ＰｏＰパッケージのための基板ブロック - Google Patents

ＰｏＰパッケージのための基板ブロック Download PDF

Info

Publication number
JP2017515314A
JP2017515314A JP2016566691A JP2016566691A JP2017515314A JP 2017515314 A JP2017515314 A JP 2017515314A JP 2016566691 A JP2016566691 A JP 2016566691A JP 2016566691 A JP2016566691 A JP 2016566691A JP 2017515314 A JP2017515314 A JP 2017515314A
Authority
JP
Japan
Prior art keywords
substrate
bar
package
die
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016566691A
Other languages
English (en)
Inventor
ホン・ボク・ウィ
ドン・ウク・キム
ジェ・シク・イ
シーチュン・グ
ラティボル・ラドイチッチ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017515314A publication Critical patent/JP2017515314A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81484—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20648—Length ranges larger or equal to 800 microns less than 900 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

増大した幅を有する基板ブロックが提供される。基板ブロックは２つの基板バーを備え、基板バーは各々、基板と、基板を通る複数のフィルドビアとを備える。基板ブロックはパッケージ基板を製造するために使用することができ、これらのパッケージ基板はＰｏＰ構造に組み込むことができる。パッケージ基板は、複数の垂直相互接続部を有するキャリアと、垂直相互接続部に結合されているバーとを含む。

Description

関連出願
本出願は、参照によって全体が組み込まれている、２０１４年５月９日に出願された米国特許出願第１４／２７３，８８２号の利益を主張するものである。
本出願は、集積回路パッケージングに関し、より詳細には、取り扱いおよび組み立ての改善を可能にするパッケージ基板の製造に使用される基板ブロックに関する。
より小さい電子デバイスが継続的に必要とされていることにより、そのようなデバイスの製造者らは、デバイス内で可能な場合はいつでも、構成要素密度を増大させ、構成要素サイズを低減するよう迫られている。回路基板領域を統合および節約するために、半導体パッケージは、垂直に積層されて、パッケージオンパッケージ（ＰｏＰ）構造が形成され得る。ＰｏＰ構造は、上部パッケージを下部パッケージ上に積層することによって形成される。上部パッケージと下部パッケージとの間に電気接続が成されなければならない。たとえば、はんだボール、銅ピラー、および銅ポストのような相互接続部を使用することができる。これは一般的に、ＰｏＰ構造が、上部から下部への接続を形成するために追加のプロセスまたは材料を必要とすることを意味する。
この接続を提供するための１つの方法は、基板バーを使用することによるものである。基板バーは、上部パッケージおよび下部パッケージとは別個に作成され、ＰｏＰスタックにおいて上部パッケージおよび下部パッケージを結合するデバイスである。
図１は、従来技術におけるパッケージ基板１００の断面図である。従来技術のパッケージ基板１００は、複数の金属層１０４を含むキャリア基板１０２を含む。複数のダイ１０６および基板バー１２０が、キャリア基板１０２に取り付けられている。基板バー１２０は、基板材料１２４によって包囲されているフィルドビア１２２を含む。フィルドビア１２２は、電気信号を、パッケージ基板１００を通じて外部回路へとルーティングするために使用することができる。ダイ１０６は、相互接続部１０８（たとえば、バンプ）を通じてキャリア基板１０２に電気的および機械的に接続される。基板バー１２０は、相互接続部１２６（たとえば、バンプ）を通じてキャリア基板１０２に電気的および機械的に接続される。成形コンパウンドまたは封止材１１０が、ダイ１０６および基板バー１２０の上に堆積される。基板バー１２０の側方縁部は露出されない。代わりに、基板バー１２０の側面は、成形コンパウンド１１０によって包囲される。
パッケージ基板１００の製造中、基板バー１２０はダイ１０６の各々の隣に位置付けられ、その後、成形コンパウンド１１０がダイ１０６およびバー１２０の上に堆積される。一般的な基板バー１２０は細長いので、バー１２０は容易に破断し、取り扱いが難しい。その上、基板バー１２０をキャリア基板１０２上の正確な位置に設置することは困難である。
したがって、当該技術分野において、より強靭で、取り扱いおよび組み立てがより容易である基板バーが必要とされている。
本開示の様々な特徴は、基板ブロック、および、パッケージ基板の製造におけるその使用に関する。基板ブロックは従来の基板バーよりも広く、取り扱いおよび組み立てがより容易である。パッケージ基板は、ＰｏＰ構造内に組み込むことができる。
一態様において、本開示は、複数の垂直相互接続部を含むキャリアと、垂直相互接続部に結合されているバーとを含むデバイスに関する。バーは、基板と、基板を通る複数のフィルドビアとを含む。
第２の態様において、本開示は、キャリアと、バーと、キャリアに結合されているダイとを含むパッケージ基板に関する。バーは、１つのバー表面から第２のバー表面へと延伸する複数のフィルドビアを含む。バーはまた、少なくとも１つの側面で露出されるように、キャリアの側方縁部へと側方にも延伸する。
第３の態様において、本開示は、キャリア上でダイおよび基板ブロックを取り付けるステップと、ダイおよび基板ブロックの上に成形コンパウンドを堆積するステップとを含む方法に関する。基板ブロックは、２つのバーを含み、少なくとも１つのバーは、複数のフィルドビアを含む。方法は、バーの少なくとも１つの側面が露出されるように、２つのバーの間で基板ブロックおよびキャリアを個別化するステップをさらに含む。
第４の態様において、本開示は、キャリアと、バーと、キャリアに結合されているダイとを含むデバイスに関する。バーは、１つのバー表面と、対向する第２のバー表面との間に電気接続を与えるための手段を含む。バーはまた、少なくとも１つの側面で露出されるように、キャリアの側方縁部へと側方にも延伸する。
従来技術によるパッケージ基板の断面図である。 本開示の一実施形態によるパッケージ基板の断面図である。 本開示の一実施形態によるパッケージ基板を含むＰｏＰパッケージの図である。 本開示の一実施形態による基板ブロックの平面図である。 本開示の一実施形態による基板ブロックの断面図である。 本開示の一実施形態によるパッケージ基板を製造するためのシーケンスの平面図である。 本開示の一実施形態によるパッケージ基板を製造するためのシーケンスの断面図である。 本開示の一実施形態によるパッケージ基板を製造するためのシーケンスの平面図である。 本開示の一実施形態によるパッケージ基板を製造するためのシーケンスの断面図である。 本開示の一実施形態によるパッケージ基板を製造するためのシーケンスの断面図である。 本開示の一実施形態によるパッケージ基板を製造するためのシーケンスの断面図である。 本開示の一実施形態によるパッケージ基板を製造する方法の流れ図である。 本開示の一実施形態による、パッケージ基板を組み込んでいるいくつかの例示的な電子システムを示す図である。
本開示の実施形態およびそれらの利点は、以下の詳細な説明を参照することによって最も良く理解される。同じ参照番号は、図のうちの１つまたは複数に示された同じ要素を識別するために使用されることを諒解されたい。図面は原寸に比例しない。
当該技術分野における、より強靭な基板バーに対する必要性を満たすために、より広く、それゆえ、取り扱い、および、たとえばキャリア上に位置付けるのがより容易である基板ブロックが提供される。基板ブロックは、基板と、基板を通る複数のフィルドビアとを含む。基板は、様々な実施形態において、シリコン、ガラス、または有機材料を含む。基板ブロックは、パッケージ基板の製造中に分離することができる２つのバーを含む。
以下の説明では、特定の詳細を記載して、本開示のいくつかの実施形態について説明する。しかしながら、いくつかの実施形態は、これらの特定の詳細の一部または全部を伴わずに実施されてもよいことが、当業者には明らかであろう。本明細書において開示される特定の実施形態は、例示的であることが意図されており、限定的であることは意図されていない。当業者は、本明細書で具体的に説明してはいないが、本開示の範囲および趣旨の中にある他の要素を実現し得る。
本明細書、ならびに、本発明の態様および実施形態を示す添付の図面は限定として解釈されるべきではなく、特許請求の範囲が、本開示を規定する。本明細書および特許請求項の趣旨および範囲から逸脱することなく、様々な機械的、組成的、構造的、および操作上の変更を行うことができる。いくつかの事例では、よく知られている構造および技法は、本開示を不明瞭にしないために、詳細に図示または説明されていない。
さらに、本明細書の用語は、本開示を限定するようには意図されていない。たとえば、「下（ｂｅｎｅａｔｈ）」、「下方（ｂｅｌｏｗ）」、「下側（ｌｏｗｅｒ）」、「上方（ａｂｏｖｅ）」、「上側（ｕｐｐｅｒ）」、「上部（ｔｏｐ）」、「下部（ｂｏｔｔｏｍ）」などのような空間的な相対語は、図面に示されているものとしての、１つの要素または特徴の、別の要素または特徴に対する関係について説明するために使用され得る。これらの空間的な相対語は、図面に示されている位置および向きに加えて、使用時または動作時のデバイスの異なる位置（すなわち、配置）および向き（すなわち、回転配置）を包含するように意図されている。たとえば、図中のデバイスが反転された場合、他の要素または特徴の「下方」または「下」にあるとして説明されている要素は、その他の要素または特徴の「上方」または「上（ｏｖｅｒ）」にあることになる。したがって、「下方」という例示的な用語は、上方および下方の両方の位置および向きを包含することができる。デバイスは、他の様態で方向付ける（９０度または他の向きに回転する）ことができ、本明細書において使用されている、空間的に相対的な記述語は、それに従って解釈することができる。
概説
ここで図面を参照すると、図２は、キャリア基板２０２と、ダイ２０６と、１つまたは複数の基板バー２２０とを含む例示的なパッケージ基板２００を示す。いくつかの実施形態において、キャリア基板２０２はシリコンを含む。いくつかの態様において、キャリア基板２０２は、パッケージ基板２００が歪むのを防止する。キャリア基板２０２は、複数の垂直相互接続部２０４を含む。垂直相互接続部２０４は、アルミニウム、銅、スズ、ニッケル、金、銀、チタン、タングステン、または他の適切な導電性材料を含んでもよい。垂直相互接続部２０４は、ダイ２０６と、マザーボード、プリント回路基板（ＰＣＢ）、または、パッケージ基板２００を他のシステム構成要素と通信させる他の基板との間で信号をルーティングする。
垂直相互接続部２０４は、電解めっき、無電解めっき、または、垂直相互接続部２０４を形成するための他の適切な金属堆積プロセスを使用して、キャリア基板２０２内に形成することができる。いくつかの実施形態において、基板貫通ビア（ＴＳＶ）が、キャリア基板２０２内に形成される。ＴＳＶは、レーザ穿孔、プラズマエッチング、またはウェットエッチングによって形成されてもよい。ＴＳＶは、キャリア基板２０２の深さの一部分または全体に延伸することができる。ＴＳＶが形成されると、蒸着、電解めっき、無電解めっき、またはスクリーン印刷プロセスを使用して、ＴＳＶ内に導電性材料が堆積される。導電性材料は、アルミニウム、銅、スズ、ニッケル、金、または銀とすることができる。
図示されているように、ダイ２０６は、フリップチップ式パッケージングによって、キャリア基板２０２に取り付けおよび結合される。ダイ２０６は、ダイ２０６の電気的設計に従って形成されている能動デバイス、受動デバイス、導電層、および誘電体層として実装されるアナログまたはデジタル回路を含むことができる。たとえば、回路は、１つまたは複数のトランジスタ、ダイオード、インダクタ、キャパシタ、抵抗器、および他の回路要素を含むことができる。ダイ２０６は、相互接続部２０８（たとえば、はんだバンプまたは銅ピラー）を通じてキャリア基板２０２に電気的および機械的に接続される。相互接続部２０８は、一般的なはんだ材料から作成されてもよい。はんだ材料は、スズ、鉛、金、銀、銅、亜鉛、ビスマス、およびそれらの合金のような、任意の金属または導電性材料とすることができる。
基板バー２２０も、キャリア基板２０２に取り付けられる。基板バー２２０は、基板材料２２４によって包囲されているフィルドビア２２２を含む。様々な実施形態において、基板材料２２４は、シリコン、有機材料、またはガラスのような材料を含む。フィルドビア２２２は、基板バー２２０を通じて延伸し、対向する面または表面の間に導電性経路を与える。フィルドビア２２２は、基板バー２２０の１つの表面と、基板バー２２０の対向する第２の表面との間に電気接続を与えるための手段である。様々な実施形態において、フィルドビア２２２は、アルミニウム、銅、スズ、ニッケル、金、銀、チタン、タングステン、または他の適切な導電性材料のうちの１つまたは複数を含む。フィルドビア２２２は、相互接続部２２６（たとえば、はんだバンプまたは銅ピラー）を通じてキャリア基板２０２に電気的および機械的に接続される。相互接続部２２６は、一般的なはんだ材料から作成されてもよい。はんだ材料は、スズ、鉛、金、銀、銅、亜鉛、ビスマス、およびそれらの合金のような、任意の金属または導電性材料とすることができる。
パッケージ基板２００のための物理的支持および電気的絶縁を与えるために、成形コンパウンドまたは封止材２１０がダイ２０６および基板バー２２０の上に堆積される。成形コンパウンドは、ダイ２０６と、ダイ２０６および基板バー２２０の周囲の縁部との間の間隙を充填するために使用される。成形コンパウンド２１０は、充填材を有するエポキシ樹脂、充填材を有するエポキシアクリレート、または、適切な充填材を有するポリマーのような、ポリマー複合材料とすることができる。成形コンパウンド２１０は、非導電性であり、ダイ２０６を外部要素および汚染物質から環境的に保護する。
図示されているように、各基板バー２２０の側方縁部は、キャリア基板２０２の側方縁部と位置合わせされる。基板バー２２０は各々、キャリア基板２０２の側方縁部に沿って長手方向に延伸する。言い換えれば、各バー２２０は、キャリア基板２０２の側方縁部まで延伸する幅を有する。様々な実施形態において、基板バー２２０の幅は約５００〜１０００μｍであり、基板バー２２０の長さは約６０００〜９０００μｍであり、基板バー２２０の厚さは約８０〜１３０μｍである。
図１に示す従来の実施態様とは対照的に、各基板バー２２０の幅は、キャリア基板２０２の側方縁部の全体にわたって延伸する。基板バー２２０の各々の少なくとも１つの側方縁部が露出される。そのようなバー２２０の側面の位置合わせは、基板ブロック（後述）が相対的に広く、したがって、取り扱い、キャリア基板２０２に位置付けることを容易にするため、非常に有利である。しかしながら、基板ブロックの個別化後、基板バー２２０は、キャリア基板２０２の側面と位置合わせされるため、相対的に狭く、非常にコンパクトである。
有利には、キャリア基板２０２およびその垂直相互接続部２０４は、事前に作製され、保存されてもよい。パッケージ基板２００を製造する準備ができると、ダイ２０６および基板バー２２０が単純に垂直相互接続部２０４に結合され、成形コンパウンド２１０が堆積され、コンタクトパッドを暴露するために成形コンパウンド２１０が研削され、キャリア基板２０２が個別化される。このプロセスを使用して、薄いダイアセンブリを製造することができ、結果として、合計パッケージ厚は従来のパッケージよりも薄くなる。このプロセスは単純、効率的で、費用がかからない。
一方、従来の方法はより多くのステップ、材料、および種々のプロセスを含む。一般的に、ダイおよび基板バーは最初に、相互接続部を含まない一時的キャリアに取り付けられる。その後、成形コンパウンドがダイおよび基板バーの上に堆積される。次に、ダイおよび基板バー（まとめて成形ウェハ）は一時的キャリアから分離され、一時的キャリアが除去される。その後、成形ウェハは再びキャリアに取り付けられなければならない。その後、基板バーへの電気接続を与えるために、再配線層（ＲＤＬ）が形成されなければならない。ＲＤＬは、最初から構築される。すなわち、その構成要素のいずれも、事前に作成されない。ＲＤＬの形成は、シード層スパッタリング、フォトレジストコーティング、露光、現像、金属めっき、ストリッピング、およびエッチングを含むことができる。多くのプロセスステップが必要とされる。ＲＤＬがリアルタイムで形成されるので、プロセス全体にはより長い時間がかかる。その上、このプロセスはより複雑で、より多くのステップを含むので、より費用がかかる。
パッケージオンパッケージ実施形態
図３は、本開示の１つまたは複数の実施形態によるＰｏＰ構造３００を示す。ＰｏＰ３００は、第２のパッケージ基板３０５と垂直に一体化されている第１のパッケージ基板３２５を含む。ＰｏＰ３００は、相互接続部３１４を介して電子デバイスプリント回路基板（ＰＣＢ）３５０上に取り付けられる。
第１のパッケージ基板３２５（たとえば、下部パッケージ基板）は、複数の垂直相互接続部３０４を有するキャリア基板３０２を含んで図示されている。複数のダイ３０６および基板バー３２０が、キャリア基板３０２に取り付けられている。基板バー３２０は、基板材料３２４によって包囲されているフィルドビア３２２を含む。ダイ３０６は、相互接続部３０８（たとえば、はんだバンプまたは銅ピラー）を通じてキャリア基板３０２に電気的および機械的に接続される。フィルドビア３２２は、第１のパッケージ基板３２５を第２のパッケージ基板３０５に接続するバンプ３１２に電気接続を与える。基板バー３２０は、相互接続部３２６（たとえば、はんだバンプまたは銅ピラー）を通じてキャリア基板３０２に電気的および機械的に接続される。成形コンパウンドまたは封止材３１０が、ダイ３０６および基板バー３２０の上に堆積される。基板バー３２０の各々の少なくとも１つの側方面が露出される。
ＰｏＰの技術分野において、第１のパッケージ基板３２５が、ベースバンドプロセッサ、アプリケーションプロセッサ、または、他のタイプの特定用途向け集積回路（ＡＳＩＣ）のような高性能プロセッサを含むことが慣例である。そのような集積回路は一般的に、完成した第１のパッケージ基板３２５がフリップチップボールグリッドアレイ（ＢＧＡ）回路と同様であるように、フリップチップマウンティングを一般的に必要とする多数の入力および出力信号を必要とする。
第２のパッケージ基板３０５は一般的にメモリパッケージであり、これは、第１のパッケージ基板３２５のプロセッサにおいて必要である入力／出力密度を必要としない。第２のパッケージ基板３０５は、フリップチップ製造の技術分野において知られているように、はんだバンプ３１２を通じて第１のパッケージ基板３２５に電気的および機械的に接続される。代替的に、バンプ３１２は、銅ピラーまたは他の適切な相互接続部に置き換えられてもよい。より一般的には、第２のパッケージ基板３０５は、バンプ３１２などを使用することによって、第２のパッケージ基板３０５を第１のパッケージ基板３２５に導電的に相互接続するための手段（たとえば、はんだバンプまたは銅ピラー）を含む。バンプ３１２は、基板バー３２０のフィルドビア３２２と位置合わせされ、結合される。
基板ブロック
図４Ａは、例示的な基板ブロック４００の平面図を示す。図４Ｂは、基板ブロック４００の断面図を示す。基板ブロック４００は、従来の実施態様において使用される基板バーよりも広い幅Ｗ１を有し、取り扱いがより容易になっており、破断する可能性が低くなっている。より広い幅はまた、基板ブロック４００を別の基板またはキャリア上に正確に設置することを容易にする。様々な実施形態において、基板ブロック４００の幅Ｗ１は約１６５０μｍであり、その長さＬ１は約８０００μｍであり、その厚さＴ１は約１００μｍである。基板ブロック４００の特定の寸法は設計に依存すること、および、本明細書において論じられる特定の寸法は例示にすぎないことは理解されたい。
基板ブロック４００は、単一のユニット４００を形成する２つの基板バー４１０および４２０を含む。いくつかの実施形態において、基板バー４１０および４２０は各々、約８００μｍの幅Ｗ２を有する。基板バー４１０および４２０は、基板ブロック４００が後に切断および分離されることになる場所を示す空間４２６によって分離される。基板バー４１０および４２０は、いくつかの実施形態において、各々、基板４２４内に形成されるフィルドビア４２２を含む。様々な実施形態において、基板４２４は、約６０μｍである厚さＴ２を有する。フィルドビア４２２は、長さＬ２だけ基板ブロック４００の縁部から離間されており、幅Ｗ３だけ基板ブロック４００の別の縁部から離間されている。いくつかの実施形態において、距離Ｌ２およびＷ３は約２００μｍである。フィルドビア４２２は、幅Ｗ４だけ空間４２６からさらに離間されている。幅Ｗ４は、約２００μｍとすることができる。基板４２４は、シリコン、有機材料、またはガラスのような従来の基板材料から形成される。フィルドビア４２２は、基板４０２の１つの表面（たとえば、上面）から基板４０２の第２の表面（たとえば、底面）へと延伸する。フィルドビア４２２は、金属または金属合金のような、任意の適切な導電性材料（たとえば、銅）から形成されてもよい。コンタクトパッド４０６が、基板４２４の第１の表面および第２の表面上に形成され、フィルドビア４２２に結合する。コンタクトパッド４０６は、リソグラフィパターニングおよびエッチングプロセスを含むもののような、従来の金属パターニング技法を使用して形成されてもよい。コンタクトパッド４０６は、いくつかの実施形態において、少なくとも１５μｍである厚さＴ３を有する。
様々な実施形態において、フィルドビア４２２のパターンまたは配列は基板４２４内に形成される。いくつかの実施形態において、基板バー４１０上のビアパターンは、基板バー４２０上のビアパターンと同じまたは類似である。別の実施形態において、基板バー４１０上のビアパターンは、基板バー４２０上のビアパターンと異なる。また別の実施形態において、基板バー４１０はビアパターンを含まず、一方で基板バー４２０はビアパターンを含み、またはその逆である。これによって、基板ブロック４００の製造に使用されるビアパターンにおける柔軟性、および、パッケージ設計における柔軟性が与えられる。
基板ブロック４００は、従来の方法を使用して製造されてもよい。たとえば、フィルドビア４２２のための開口部が、エッチング、レーザ穿孔、機械的穿孔、深反応性イオンエッチング、または他の従来の方法を使用して、基板４２４を通じて形成され得る。一実施形態において、ＴＳＶは基板４２４内に形成される。その後、導電性材料が、蒸着、電解めっき、無電解めっき、またはスクリーン印刷プロセスを使用して、開口部内に堆積される。最後に、コンタクトパッド４０６が形成され、フィルドビア４２２に結合するように構成される。
例示的な製造方法
図５Ａ〜図５Ｆは、図４の基板ブロックのような基板ブロックを使用して、図２のパッケージ基板のようなパッケージ基板を形成するための製造ステップを示す。
最初に、図５Ａおよび図５Ｂに示すように、キャリア基板５０２が設けられる。図５Ａは平面図であり、図５Ｂは、線５Ｂに沿って見た断面図である。ダイ５０６および基板ブロック５００はキャリア基板５０２に取り付けられ、結合される。たとえば、ダイ５０６および基板ブロック５００は、相互接続部（たとえば、図３の相互接続部３０８および３２６）を通じてキャリア基板５０２に結合される。一実施形態において、ダイ５０６および／または基板ブロック５００をキャリア基板５０２に結合するために、熱導電性接合が使用される。別の実施形態において、ダイ５０６および／または基板ブロック５００をキャリア基板５０２に結合するために、リフローはんだ付けプロセスが使用される。
基板ブロック５００は、ダイ５０６の任意の数の側面に近接して設置され、それらの側面に沿って配置される。有利には、基板ブロック５００は、一般的には使用することができない締め出し領域または空間である、ダイ５０６の間の領域内に設置することができる。この空間を使用することができる結果として、キャリア基板５０２を、基板ブロック５００が設置される領域において分割することができるので、パッケージが、従来の実施態様において達成されるパッケージよりも小さくなる。
図５Ｃおよび図５Ｄにおいて、たとえば、ペースト印刷、圧縮成形、転写成形、液状封止材成形、真空積層、スピンコーティング、または他の適切なアプリケータを使用して、成形コンパウンドまたは封止材５１０が、キャリア基板５０２、ダイ５０６および基板ブロック５００の上に堆積される。図５Ｃは平面図であり、図５Ｄは、線５Ｄに沿って見た断面図である。成形コンパウンド５１０は、充填材を有するエポキシ樹脂、充填材を有するエポキシアクリレート、または、適切な充填材を有するポリマーのような、ポリマー複合材料とすることができる。成形コンパウンド５１０は、非導電性であり、ダイ５０６および基板ブロック５００を外部要素および汚染物質から環境的に保護する。様々な実施形態において、研削が使用されて、少なくとも基板ブロック５００のコンタクトパッドを露出させるために、成形コンパウンド５１０が平坦化され、薄くされる。特定の実施形態において、コンタクトパッドは相互接続部のためには大きすぎる場合があり、露出されるコンタクトパッドの領域を、研削プロセスによって容易に修正することができる。いくつかの実施形態において、成形コンパウンド５１０は、基板ブロック５００の上面上にはまったく存在しない。有利には、フィルドビア５２２の上面が、基板バーを他のデバイスまたは構造に結合することをより容易にするために露出されている。
キャリア基板５０２および基板ブロック５００が切断および分離されるべき場所を示すために、鋸刃線または個別化線５０８も形成される。図示されているように、鋸刃線５０８は、基板ブロック５００の基板バーの間に形成される。
図５Ｅは、鋸刃線または個別化線５０８に沿ったキャリア基板５０２および基板ブロック５００の個別化を示す。鋸刃線５０８は、基板ブロック５００を２つの基板バーに分離する。
図５Ｆは、図５Ｅの個別化後に得られる分離されたパッケージ基板を示す。個別化後、基板バー５２０の少なくとも１つの側面が完全に露出される。基板ブロック５００は相対的に広く、取り扱いおよびキャリア基板５０２上での位置付けをより容易にすることを可能にする。しかしながら、基板ブロック５００が切断および個別化されて基板バー５２０になった後、基板バー５２０は、キャリア基板５０２の側面と位置合わせされるため、相対的に狭く、非常にコンパクトである。
製造方法流れ図
本明細書で論じられた様々な実施形態に対して一般的な製造プロセスを、図６の流れ図に示すように要約することができる。第１のステップ６００は、ダイおよび基板ブロックをキャリア上に取り付けることを含み、基板ブロックは２つのバーを含み、少なくとも１つのバーは、複数のフィルドビアを含む。このステップは、たとえば、図５Ａ〜図５Ｂに示されている。第２のステップ６０５は、ダイおよび基板ブロックの上に成形コンパウンドを堆積することを含む。このステップの例は、図５Ｃおよび図５Ｄに示されている。第３のステップ６１０は、バーの少なくとも１つの側面が完全に露出されるように、２つのバーの間で基板ブロックおよびキャリアを個別化することを含む。このステップは、たとえば、図５Ｅおよび図５Ｆに示されている。
例示的な電子システム
本明細書に開示されているようなパッケージ基板を含むＰｏＰ構造は、多種多様な電子システムに組み込むことができる。たとえば、図７に示すように、携帯電話７００、ラップトップ７０５、およびタブレットＰＣ７１０はすべて、本開示に従って構築されるパッケージ基板を組み込んでいるＰｏＰパッケージを含むことができる。音楽プレーヤ、ビデオプレーヤ、通信デバイス、およびパーソナルコンピュータなどの他の例示的な電子システムも、本開示に従って構築される集積回路パッケージを用いて構成することができる。
当業者には現時点で諒解されるように、目下の特定の応用例に応じて、本開示のデバイスの材料、装置、構成および使用方法において、また、それらに対して、多くの修正、代替、および変形を、それらの趣旨および範囲から逸脱することなく行うことができる。これに照らして、本明細書において図示および説明されている特定の実施形態はそのいくつかの例としてのものにすぎないため、本開示の範囲はそれらの特定の実施形態の範囲に限定されるべきではなく、むしろ、下記に添付されている特許請求項およびそれらの機能的な均等物の範囲と完全に同等であるべきである。
１００ パッケージ基板
１０２ キャリア基板
１０４ 金属層
１０６ ダイ
１０８ 相互接続部
１１０ 成形コンパウンドまたは封止材
１２０ 基板バー
１２２ フィルドビア
１２４ 基板材料
１２６ 相互接続部
２００ パッケージ基板
２０２ キャリア基板
２０４ 垂直相互接続部
２０６ ダイ
２０８ 相互接続部
２１０ 成形コンパウンドまたは封止材
２２０ 基板バー
２２２ フィルドビア
２２４ 基板材料
２２６ 相互接続部
３００ ＰｏＰ構造
３０２ キャリア基板
３０４ 垂直相互接続部
３０５ 第２のパッケージ基板
３０６ ダイ
３０８ 相互接続部
３１０ 成形コンパウンドまたは封止材
３１２ バンプ
３１４ 相互接続部
３２０ 基板バー
３２２ フィルドビア
３２４ 基板材料
３２５ 第１のパッケージ基板
３２６ 相互接続部
３５０ 電子デバイスプリント回路基板
４００ 基板ブロック
４０２ 基板
４０６ コンタクトパッド
４１０ 基板バー
４２０ 基板バー
４２２ フィルドビア
４２４ 基板
４２６ 空間
５００ 基板ブロック
５０２ キャリア基板
５０６ ダイ
５０８ 鋸歯線または分離線
５１０ 成形コンパウンドまたは封止材
５２０ 基板バー
５２２ フィルドビア
７００ 携帯電話
７０５ ラップトップ
７１０ タブレットＰＣ

Claims (30)

  1. 複数の垂直相互接続部を備えるキャリアと、
    前記垂直相互接続部に結合されているバーであって、前記バーは基板と、前記基板を通る複数のフィルドビアとを備える、バーと
    を備える、デバイス。
  2. 前記基板がシリコン、有機材料、またはガラスを含む、請求項１に記載のデバイス。
  3. 前記基板の第１の表面および第２の表面上のコンタクトパッドをさらに備える、請求項１に記載のデバイス。
  4. 前記バーは、少なくとも１つの側面で露出されている、請求項１に記載のデバイス。
  5. 前記バーの側方面が露出されている、請求項４に記載のデバイス。
  6. 前記複数のフィルドビアに垂直な前記バーの側面が露出されている、請求項４に記載のデバイス。
  7. 前記フィルドビアは銅を含む、請求項１に記載のデバイス。
  8. 複数の垂直相互接続部を備えるキャリアと、
    前記垂直相互接続部に結合されているバーであって、前記バーは、基板材料によって包囲されている複数のフィルドビアを備え、前記複数のフィルドビアは、１つのバー表面から第２のバー表面へと延伸する、バーと、
    前記垂直相互接続部に結合されており、前記バーに近接して配置されているダイと
    を備え、
    前記バーは、少なくとも１つの側面で露出されるように、前記キャリアの側方縁部へと側方に延伸する、パッケージ基板。
  9. 前記キャリアはシリコンを含む、請求項８に記載のパッケージ基板。
  10. 前記バーは約８００μｍの幅を有する、請求項８に記載のパッケージ基板。
  11. 前記基板材料がシリコン、有機材料、またはガラスを含む、請求項８に記載のパッケージ基板。
  12. 前記ダイを被覆し、前記バーと前記ダイとの間に配置される成形コンパウンドをさらに備える、請求項８に記載のパッケージ基板。
  13. パッケージオンパッケージ（ＰｏＰ）構造内に含まれている、請求項８に記載のパッケージ基板。
  14. 相互接続部を通じて前記パッケージ基板に結合されている第２のパッケージ基板をさらに備える、請求項１３に記載のＰｏＰ構造。
  15. 前記複数のフィルドビアおよび前記垂直相互接続部は、前記パッケージ基板を通じて信号をルーティングするように構成されている、請求項１３に記載のＰｏＰ構造。
  16. 前記ＰｏＰ構造は、携帯電話、ラップトップ、タブレット、音楽プレーヤ、通信デバイス、コンピュータ、およびビデオプレーヤのうちの少なくとも１つに組み込まれている、請求項１３に記載のＰｏＰ構造。
  17. キャリア上にダイおよび基板ブロックを取り付けるステップであって、前記基板ブロックは２つのバーを含み、少なくとも１つのバーは、複数のフィルドビアを含む、取り付けるステップと、
    前記ダイおよび前記基板ブロックの上に成形コンパウンドを堆積するステップと、
    バーの少なくとも１つの側面が露出されるように、前記２つのバーの間で前記基板ブロックおよび前記キャリアを個別化するステップと
    を含む、方法。
  18. 前記基板ブロックは約１６５０μｍの幅を有する、請求項１７に記載の方法。
  19. 前記２つのバーは複数のフィルドビアを備える、請求項１８に記載の方法。
  20. １つのバーが、第２のバー上のビアパターンと異なるビアパターンを含む、請求項１９に記載の方法。
  21. 前記ダイおよび前記基板ブロックを前記キャリアに結合するステップをさらに含む、請求項１７に記載の方法。
  22. 前記結合するステップは、熱導電性接合またはリフローはんだ付けプロセスを含む、請求項２１に記載の方法。
  23. 前記基板ブロックを２つのダイの間に位置付けるステップをさらに含む、請求項１７に記載の方法。
  24. 前記ダイの２つ以上の側面に沿って複数の基板ブロックを位置付けるステップをさらに含む、請求項１７に記載の方法。
  25. 前記複数のフィルドビアを露出させるために前記成形コンパウンドを研削するステップをさらに含む、請求項１７に記載の方法。
  26. 複数の垂直相互接続部を備えるキャリアと、
    前記垂直相互接続部に結合されているバーであって、前記バーは、１つのバー表面と、対向する第２のバー表面との間に電気接続を与えるための手段を備える、バーと、
    前記垂直相互接続部に結合されており、前記バーに近接して配置されているダイであって、前記バーは、少なくとも１つの側面で露出されるように、前記キャリアの側方縁部へと側方に延伸する、ダイと
    を備える、デバイス。
  27. 前記手段は、前記垂直相互接続部に結合されている複数のフィルドビアを含む、請求項２６に記載のデバイス。
  28. 前記バーは約８００μｍの幅を有する、請求項２６に記載のデバイス。
  29. 前記ダイを被覆し、前記バーと前記ダイとの間に配置される成形コンパウンドをさらに備える、請求項２６に記載のデバイス。
  30. 前記デバイスはパッケージオンパッケージ（ＰｏＰ）構造内に含まれている、請求項２６に記載のデバイス。
JP2016566691A 2014-05-09 2015-05-05 ＰｏＰパッケージのための基板ブロック Pending JP2017515314A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/273,882 2014-05-09
US14/273,882 US9881859B2 (en) 2014-05-09 2014-05-09 Substrate block for PoP package
PCT/US2015/029280 WO2015171636A1 (en) 2014-05-09 2015-05-05 SUBSTRATE BLOCK FOR PoP PACKAGE

Publications (1)

Publication Number Publication Date
JP2017515314A true JP2017515314A (ja) 2017-06-08

Family

ID=53189213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016566691A Pending JP2017515314A (ja) 2014-05-09 2015-05-05 ＰｏＰパッケージのための基板ブロック

Country Status (5)

Country Link
US (1) US9881859B2 (ja)
EP (1) EP3140861A1 (ja)
JP (1) JP2017515314A (ja)
CN (1) CN106463493B (ja)
WO (1) WO2015171636A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075183A (ko) * 2020-11-27 2022-06-07 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 및 패키지 형성 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US20190164948A1 (en) 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
CN112420530B (zh) * 2020-11-27 2021-07-20 上海易卜半导体有限公司 封装件及其形成方法
US11973061B2 (en) 2020-11-27 2024-04-30 Yibu Semiconductor Co., Ltd. Chip package including stacked chips and chip couplers
CN112435966B (zh) * 2020-11-27 2021-09-14 上海易卜半导体有限公司 封装件及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0586888B1 (en) 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
SE511425C2 (sv) 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packningsanordning för integrerade kretsar
TW560026B (en) 2002-08-27 2003-11-01 Uni Tek System Inc Singulation method of the array-type work piece to be singulated having metal layer singulation street, and the array-type work piece to be singulated applying the method
US8987868B1 (en) * 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
JP4951018B2 (ja) 2009-03-30 2012-06-13 株式会社東芝 半導体装置の製造方法
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
KR20130075251A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 복수의 세그먼트로 구성된 인터포저를 포함하는 반도체 패키지
US8823180B2 (en) * 2011-12-28 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
WO2013176426A1 (ko) 2012-05-25 2013-11-28 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
KR101362715B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US20140035935A1 (en) 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US8941225B2 (en) * 2013-04-18 2015-01-27 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075183A (ko) * 2020-11-27 2022-06-07 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 및 패키지 형성 방법
KR20230131458A (ko) * 2020-11-27 2023-09-13 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 및 패키지 형성 방법
KR20230131457A (ko) * 2020-11-27 2023-09-13 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 및 패키지 형성 방법
KR102666025B1 (ko) 2020-11-27 2024-05-20 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 및 패키지 형성 방법
KR102665954B1 (ko) 2020-11-27 2024-05-20 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 및 패키지 형성 방법
KR102666026B1 (ko) 2020-11-27 2024-05-20 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 및 패키지 형성 방법

Also Published As

Publication number Publication date
US9881859B2 (en) 2018-01-30
US20150325509A1 (en) 2015-11-12
EP3140861A1 (en) 2017-03-15
CN106463493A (zh) 2017-02-22
CN106463493B (zh) 2019-08-13
WO2015171636A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
JP2017515314A (ja) ＰｏＰパッケージのための基板ブロック
KR101949076B1 (ko) 박형 저 뒤틀림 팬아웃 패키지 내의 양면 실장 메모리 집적
US11282761B2 (en) Semiconductor packages and methods of manufacturing the same
US10090253B2 (en) Semiconductor package
KR101939011B1 (ko) 시스템 인 패키지 팬 아웃 적층 아키텍처 및 프로세스 흐름
US9224709B2 (en) Semiconductor device including an embedded surface mount device and method of forming the same
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US10381336B2 (en) Proximity coupling interconnect packaging systems and methods
JP2016533651A (ja) ＷＬＣＳＰコンポーネントをｅ−ＷＬＢ及びｅ−ＰＬＢ内に埋設する方法
KR20140041496A (ko) 적층된 페이스-다운 접속된 다이들을 구비한 멀티-칩 모듈
KR100910233B1 (ko) 적층 웨이퍼 레벨 패키지
US11574857B2 (en) Semiconductor package and manufacturing method thereof
US10867947B2 (en) Semiconductor packages and methods of manufacturing the same
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
TWI730629B (zh) 封裝結構及其形成方法
TWI723414B (zh) 電子封裝件及其製法
CN102543970A (zh) 半导体封装件及其制造方法
KR102457349B1 (ko) 반도체 패키지들 및 이의 제조 방법들