CN113793846A - 一种集成无源器件的滤波器晶圆级封装结构及其方法 - Google Patents

一种集成无源器件的滤波器晶圆级封装结构及其方法 Download PDF

Info

Publication number
CN113793846A
CN113793846A CN202111142381.3A CN202111142381A CN113793846A CN 113793846 A CN113793846 A CN 113793846A CN 202111142381 A CN202111142381 A CN 202111142381A CN 113793846 A CN113793846 A CN 113793846A
Authority
CN
China
Prior art keywords
insulating layer
layer
passive device
filter
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111142381.3A
Other languages
English (en)
Inventor
陈崧
杨佩佩
朱其壮
金科
吕军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Keyang Semiconductor Co ltd
Original Assignee
Suzhou Keyang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Keyang Semiconductor Co ltd filed Critical Suzhou Keyang Semiconductor Co ltd
Priority to CN202111142381.3A priority Critical patent/CN113793846A/zh
Publication of CN113793846A publication Critical patent/CN113793846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明实施例公开了一种集成无源器件的滤波器晶圆级封装结构及其方法。集成无源器件的滤波器晶圆级封装结构包括：晶圆衬底；滤波器结构，位于晶圆衬底的一侧，滤波器结构包括电极和叉指换能结构；封装绝缘层，位于滤波器结构远离晶圆衬底的一侧；封装绝缘层覆盖滤波器结构且完全或者不完全暴露电极，并与晶圆衬底围成封闭的容纳腔；叉指换能结构位于容纳腔内；金属无源器件层，位于封装绝缘层内且与电极电接触；金属无源器件层包括多个连接端子，封装绝缘层完全或者不完全暴露连接端子。本实施例的技术方案，在滤波器晶圆级封装过程中实现了无源器件与滤波器晶圆级的集成，从而实现了滤波器芯片的集成化和微型化以及集成工艺流程的简单化和低成本化。

Description

一种集成无源器件的滤波器晶圆级封装结构及其方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种集成无源器件的滤波器晶圆级封装结构及其方法。
背景技术
随着通信技术的快速发展，人们对小型化、高性能滤波器的需求越来越高。
现有技术中，将滤波器与无源器件(电感、电容等)固定在封装基底上，通过键合线/金属层走线实现电学连接，此种方式芯片集成度低，整体模块封装尺寸大，无法满足芯片小型化需求。或者，将无源器件额外封装成独立器件后再与滤波器相连，但这会导致加工成本高且封装工艺繁琐。或者，是将无源被动器件集成于玻璃衬底上，并通过键合工艺与晶圆级键合，然而各层间热膨胀系数不匹配，同时工艺流程复杂。再或者是将无源器件集成到封装盖板后，对封装盖板及晶圆级分别进行加工，并通过铜柱进行绑定键合，工艺流程仍然繁琐复杂。另外其它将滤波器与无源器件集成的方式不适用于声表面滤波器(SAW)。
发明内容
本发明实施例提供一种集成无源器件的滤波器晶圆级封装结构及其方法，以在滤波器晶圆级封装过程中实现无源器件与滤波器晶圆级的集成，从而实现滤波器芯片的集成化和微型化以及集成工艺流程的简单化和低成本化。
第一方面，本发明实施例提供了一种集成无源器件的滤波器晶圆级封装结构，集成无源器件的滤波器晶圆级封装结构包括：晶圆衬底；滤波器结构，位于所述晶圆衬底的一侧，所述滤波器结构包括电极和叉指换能结构；封装绝缘层，位于所述滤波器结构远离所述晶圆衬底的一侧；所述封装绝缘层覆盖所述滤波器结构且完全或者不完全暴露所述电极，并与所述晶圆衬底围成封闭的容纳腔；所述叉指换能结构位于所述容纳腔内；金属无源器件层，位于所述封装绝缘层内且与所述电极电接触；所述金属无源器件层包括多个连接端子，所述封装绝缘层完全或者不完全暴露所述连接端子。
可选的，所述封装绝缘层包括：第一封装绝缘层，位于所述滤波器结构远离所述晶圆衬底的一侧；所述第一封装绝缘层覆盖所述滤波器结构且完全或者不完全暴露所述电极，并与所述叉指换能结构不接触；
第二封装绝缘层，位于所述第一封装绝缘层远离所述晶圆衬底的一侧；所述第二封装绝缘层覆盖所述第一封装绝缘层且完全或者不完全暴露所述电极，并与所述晶圆衬底围成所述容纳腔，所述容纳腔与所述叉指换能结构不接触；
第三封装绝缘层；所述金属无源器件层位于所述第三封装绝缘层与所述第二封装绝缘层之间，所述第三封装绝缘层完全或者不完全暴露所述连接端子。
可选的，所述金属无源器件层包括多个无源器件图形；所述无源器件图形与所述连接端子一体成型。
可选的，所述无源器件图形包括螺旋形电感图形；所述螺旋形电感图形的螺旋方向位于所述金属无源器件层所在的平面内。
可选的，所述螺旋形电感图形的厚度的数量级为微米级别；所述螺旋形电感图形的线宽和线间距的数量级均为微米级别。
可选的，所述第一封装绝缘层的厚度为5μm至50μm；所述第二封装绝缘层的厚度为5μm至100μm；所述第三封装绝缘层的厚度为5μm至50μm。
可选的，还包括：金属再布线层；所述金属再布线层位于所述封装绝缘层远离所述晶圆衬底的一侧且覆盖所述封装绝缘层；所述金属再布线层包括多个焊盘；所述焊盘与所述连接端子电接触且与所述连接端子一一对应。
可选的，还包括：阻焊层和焊球；所述阻焊层位于金属再布线层远离所述封装绝缘层的一侧且覆盖所述金属再布线层；所述阻焊层完全或者不完全暴露所述焊盘；所述焊球位于所述焊盘远离所述阻焊层的一侧，所述焊球与所述焊盘电接触且与所述焊盘一一对应。
第二方面，本发明实施例还提供了一种集成无源器件的滤波器晶圆级封装方法，集成无源器件的滤波器晶圆级封装方法包括：
提供晶圆衬底，所述晶圆衬底的一侧形成有滤波器结构，所述滤波器结构包括电极和叉指换能结构；
在所述滤波器结构远离所述晶圆衬底的一侧形成封装绝缘层和金属无源器件层；其中，所述封装绝缘层位于所述滤波器结构远离所述晶圆衬底的一侧；所述封装绝缘层覆盖所述滤波器结构且完全或者不完全暴露所述电极，并与所述晶圆衬底围成封闭的容纳腔；所述叉指换能结构位于所述容纳腔内；所述金属无源器件层位于所述封装绝缘层内且与所述电极电接触；所述金属无源器件层包括多个连接端子，所述封装绝缘层完全或者不完全暴露所述连接端子。
可选的，所述在所述滤波器结构远离所述晶圆衬底的一侧形成封装绝缘层和金属无源器件层包括：
采用喷涂工艺或者层压工艺在所述滤波器结构远离所述晶圆衬底的一侧形成第一干膜层，所述第一干膜层覆盖所述滤波器结构；并采用光刻工艺对所述第一干膜层进行刻蚀，形成第一封装绝缘层，所述第一封装绝缘层完全或者不完全暴露所述电极且与所述叉指换能结构不接触；
采用层压工艺在所述第一封装绝缘层远离所述晶圆衬底的一侧形成第二干膜层，所述第二干膜层覆盖所述第一封装绝缘层；并采用光刻工艺对所述第二干膜层进行刻蚀，形成第二封装绝缘层，所述第二封装绝缘层完全或者不完全暴露所述电极且与所述晶圆衬底围成容纳腔，所述容纳腔与所述叉指换能结构不接触；
采用物理气相沉积工艺和电镀工艺在所述第二封装绝缘层远离所述晶圆衬底的一侧形成依次形成金属种子层和电镀金属层，所述电镀金属层覆盖所述第二封装绝缘层且与所述电极电接触；并采用光刻工艺对所述电镀金属层进行刻蚀，形成金属无源器件层，所述金属无源器件层包括多个无源器件图形和多个连接端子，所述无源器件图形与所述连接端子一体成型；
采用喷涂工艺在所述金属无源器件层远离所述第二封装绝缘层的一侧形成第三干膜层，所述第三干膜层覆盖所述金属无源器件层；并采用光刻工艺对所述第三干膜层进行刻蚀，形成第三封装绝缘层，所述第三封装绝缘层完全或者不完全暴露所述连接端子。
本发明实施例提供的集成无源器件的滤波器晶圆级封装结构及其方法，包括晶圆衬底和滤波器结构；滤波器结构位于晶圆衬底的一侧且包括电极和叉指换能结构。通过设置封装绝缘层和金属无源器件层；其中封装绝缘层位于滤波器结构远离晶圆衬底的一侧；封装绝缘层覆盖滤波器结构且完全或者不完全暴露电极，并与晶圆衬底围成封闭的容纳腔；叉指换能结构位于容纳腔内；金属无源器件层位于封装绝缘层内且与电极电接触；金属无源器件层包括多个连接端子，封装绝缘层完全或者不完全暴露连接端子，以此使得在滤波器晶圆级封装过程中实现了无源器件与滤波器晶圆级的集成，从而实现了滤波器芯片的集成化和微型化以及集成工艺流程的简单化和低成本化。
附图说明
图1是本发明实施例提供的一种集成无源器件的滤波器晶圆级封装结构的结构示意图；
图2是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装结构的结构示意图；
图3是本发明实施例提供的一种螺旋形电感图形的俯视结构示意图；
图4是本发明实施例提供的另一种螺旋形电感图形的俯视结构示意图；
图5是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装结构的结构示意图；
图6是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装结构的结构示意图；
图7是本发明实施例提供的一种集成无源器件的滤波器晶圆级封装方法的流程图；
图8是本发明实施例提供的一种集成无源器件的滤波器晶圆级封装方法的流程图；
图9是本发明实施例提供的一种集成无源器件的滤波器晶圆级封装方法实施过程中所涉及的结构图；
图10是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装方法实施过程中所涉及的结构图；
图11是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装方法实施过程中所涉及的结构图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种集成无源器件的滤波器晶圆级封装结构的结构示意图。参考图1，集成无源器件的滤波器晶圆级封装结构包括：晶圆衬底10；滤波器结构20，位于晶圆衬底10的一侧，滤波器结构20包括电极21和叉指换能结构22；封装绝缘层30，位于滤波器结构20远离晶圆衬底10的一侧；封装绝缘层30覆盖滤波器结构20且完全或者不完全暴露电极21，并与晶圆衬底10围成封闭的容纳腔31；叉指换能结构22位于容纳腔31内；金属无源器件层40，位于封装绝缘层30内且与电极21电接触；金属无源器件层40包括多个连接端子41，封装绝缘层30完全或者不完全暴露连接端子41。
具体的，滤波器结构20可以是声表面滤波器结构SAW，叉指换能结构22即声表面滤波器结构的叉指换能器。晶圆衬底10和滤波器结构20构成滤波器晶圆级。封装绝缘层30用于封装滤波器晶圆级。金属无源器件层40包括任意的无源器件，例如电容、电感等。金属无源器件层40的材料可以是金属材料，例如铜、金等，本实施对此不作限定。金属无源器件层40中的多个连接端子41可以是无源器件的输出端子和/或输出端子，例如是电感的焊脚、引脚、信号输出端或者信号输入端。将金属无源器件层40与滤波器晶圆级集成可提升滤波器芯片的性能，从而提升滤波器芯片的可靠性。例如将电感与滤波器晶圆级集成，由此将电感的特性、性能集成于滤波器晶圆级中，从而可使得滤波器芯片的输入电压和输出电压均较为稳定。叉指换能结构22位于封闭的容纳腔31内且与容纳腔31不接触，保证了滤波器结构20的良好性能。
本实施例中，是在采用封装绝缘层30对滤波器晶圆级进行封装的过程中，将金属无源器件层40形成在封装绝缘层30中，即将无源器件形成在封装绝缘层30中，使得封装绝缘层30不仅用于封装滤波器晶圆级还用于封装金属无源器件层40；同时滤波器晶圆级、金属无源器件层40和封装绝缘层30三维堆叠起来，也形成了三维堆叠的集成无源器件的滤波器晶圆级封装结构，金属无源器件层40与电极21电接触，从而使得金属无源器件层40与滤波器晶圆级直接电连接而无需通过键合线/金属层走线实现电学连接，并使得通过金属无源器件层40将滤波器晶圆级的电极21引出，由此相较于现有技术中对无源器件和滤波器晶圆级的单独封装或者在玻璃衬底上的单独固定而言，在实现了无源器件与滤波器晶圆的集成化的同时实现了滤波器芯片的微型化，也使得集成工艺流程较为简化，成本较低。
另外，如图1所示意的，封装绝缘层30将金属无源器件层40中的连接端子41暴露出来，保证外部半导体设备与金属无源器件层40实现电连接，即保证外部半导体设备与无源器件实现电连接，保证滤波器芯片的正常使用性能。封装绝缘层30完全或者不完全暴露电极21可根据实际需要设置，保证金属无源器件层40与电极21的可靠电连接即可。同样的，封装绝缘层30完全或者不完全暴露连接端子41可根据实际需要设置，保证外部半导体设备与金属无源器件层40可实现可靠电连接即可。
采用本实施例的技术方案，在形成集成无源器件的滤波器晶圆级封装结构之后，对集成无源器件的滤波器晶圆级封装结构按切割道的位置进行切割成，形成单颗滤波器芯片，可采用金属刀片或激光切割技术进行切割加工。本实施采用三维堆叠方式进行封装设计，大幅减少了滤波器芯片的封装面积和尺寸，简化了晶圆级封装工艺制程，从而提高了封装效率，降低了封装成本；并且金属无源器件层40与SAW直接电接触连接，有利于调节滤波器芯片传输零点的位置，实现特定频段的信号抑制，有效地提高滤波器芯片的性能；此外，金属无源器件层40与SAW直接电接触连接实现了短距离互联，有效地提升了滤波器芯片电学质量，减少了滤波器芯片中的线路互联损耗。
图2是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装结构的结构示意图。参考图2，在上述各实施例的基础上，可选的，封装绝缘层30包括：第一封装绝缘层301，位于滤波器结构20远离晶圆衬底10的一侧；第一封装绝缘层301覆盖滤波器结构20且完全或者不完全暴露电极21，并与叉指换能结构22不接触。第二封装绝缘层302，位于第一封装绝缘层301远离晶圆衬底10的一侧；第二封装绝缘层302覆盖第一封装绝缘层301且完全或者不完全暴露电极21，并与晶圆衬底10围成容纳腔31，叉指换能结构22位于容纳腔31内，容纳腔31与叉指换能结构22不接触。第三封装绝缘层303；金属无源器件层40位于第三封装绝缘层303与第二封装绝缘层302之间，第三封装绝缘层303完全或者不完全暴露连接端子41。
具体的，第一封装绝缘层301、第二封装绝缘层302和第三封装绝缘层303的材料保证能够对滤波器晶源级和金属无源器件层40起到封装、绝缘和保护的作用且利于形成可靠的容纳腔31即可，本实施对此不作具体限定。示例性的，第一封装绝缘层301的可以是光敏有机绝缘涂层/干膜层。第二封装绝缘层302的材料可以是高分子光敏干膜材料。第三封装绝缘层303的材料可以是光敏有机绝缘材料。其中，干膜层不易塌陷从而避免对滤波器晶圆级造成不良影响。
本实施例中，可以是先依次形成第一封装绝缘层301和第二封装绝缘层302，再形成金属无源器件层40，最后再形成第三封装绝缘层303。这样，在形成用于封装滤波器晶圆级的封装绝缘层30过程中形成金属无源器件层40，从而同一封装绝缘层30不仅对滤波器晶圆级具有封装作用还对金属无源器件层40具有封装作用，同时形成了三维堆叠的集成无源器件的滤波器晶圆级封装结构，在实现了无源器件与滤波器晶圆的集成化的同时实现了滤波器芯片的微型化。
在上述各实施例基础上，可选的，第一封装绝缘层301的厚度为5μm至50μm；第二封装绝缘层302的厚度为5μm至100μm；第三封装绝缘层303的厚度为5μm至50μm。第一封装绝缘层301、第二封装绝缘层302和第三封装绝缘层303的厚度均可根据实际需要而设置，能够保证同时对滤波器晶圆级和金属滤波器层进行封装并保证两者的良好集成化即可(例如两者直接的电连接以及两者的性能的可靠性等)，本实施例对此不作具体限定。
继续参考图2，在上述各实施例的基础上，可选的，电极21远离晶圆衬底10的表面与金属无源器件层40远离晶圆衬底10的表面之间的垂直距离为第一距离d1；电极21远离晶圆衬底10的表面与第二封装绝缘层302远离晶圆衬底10的表面之间的垂直距离为第二距离d2；第一距离d1大于第二距离d2，且第一距离d1与第二距离d2之差大于或者等于5μm，以此保证金属无源器件层40内无源器件的形成。
继续参考图2，在上述各实施例的基础上，金属无源器件层40包括多个无源器件图形42；无源器件图形42与连接端子41一体成型。其中，无源器件图形42对应无源器件，连接端子41对应无源器件的输出端子或者输入端子，因此，连接端子41可与无源器件图形42一同刻蚀而成，两者一体成型，这样保证了无源器件图形42与连接端子41的材料相同且可靠的电连接，还简化工艺流程。
在上述各实施例的基础上，可选的，无源器件图形42包括螺旋形电感图形；螺旋形电感图形的螺旋方向x位于金属无源器件层40所在的平面内。其中，电感图形除了是螺旋形的还可以是其它形状的，在此不作具体限定。在采用封装绝缘层30对滤波器晶圆级进行封装的过程中，将电感图形及其连接端子41形成在封装绝缘层30中由此将电感的特性、性能集成于滤波器芯片中，从而可使得滤波器芯片的输入电压和输出电压均较为稳定，提升了滤波器芯片的可靠性。
示例性的，图3是本发明实施例提供的一种螺旋形电感图形的俯视结构示意图，图4是本发明实施例提供的另一种螺旋形电感图形的俯视结构示意图。在上述各实施例的基础上，可选的，螺旋形电感图形的厚度的数量级别为微米级别，螺旋形电感图形的厚度的具体选择与滤波器芯片的最佳工作性能、最佳工作状态相对应；示例性的，螺旋形电感图形的厚度大于或者等于3μm；继续参考图3或者图4，螺旋形电感图形的线宽m1和线间距m2的数量级均为微米级别，螺旋形电感图形的线宽m1和线间距m2的具体选择与滤波器芯片的最佳工作性能、最佳工作状态相对应；示例性的，螺旋形电感图形的线宽m1和线间距m2均小于或者等于5μm，以此保证螺旋形电感图形的性能的可靠性。其中，螺旋形电感图形的厚度、螺旋形电感图形的线宽m1和线间距m2的大小也决定了螺旋形电感的性能参数，因此螺旋形电感图形的厚度、螺旋形电感图形的线宽和线间距的大小均可根据实际需要进行设置，对此不作具体限定。
图5是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装结构的结构示意图。参考图5，在上述各实施例的基础上，可选的，集成无源器件的滤波器晶圆级封装结构还包括：金属再布线层50；金属再布线层50位于封装绝缘层30远离晶圆衬底10的一侧且覆盖封装绝缘层30；金属再布线层50包括多个焊盘51；焊盘51与连接端子41电接触且与连接端子41一一对应。即，金属再布线层50的材料可以是镍/金(Ni/Au)，通过设置金属再布线层50而对金属无源器件层40的对个连接端子41进行重新布局，从而代替器件间传统的引线/金线键合，简化工艺制程，降低成本。另外，焊盘51的尺寸可与连接端子41的尺寸相适应设置，对此不作具体限定。
图6是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装结构的结构示意图。参考图6，在上述各实施例的基础上，可选的，集成无源器件的滤波器晶圆级封装结构还包括：阻焊层60和焊球70；阻焊层60位于金属再布线层50远离封装绝缘层30的一侧且覆盖金属再布线层50；阻焊层60完全或者不完全暴露焊盘；焊球70位于焊盘远离阻焊层60的一侧，焊球70与焊盘51电接触且与焊盘51一一对应。其中，可使用旋转涂布、喷涂、或者网版印刷等方式在金属再布线层50远离封装绝缘层30的一侧形成覆盖金属再布线层50和第三封装绝缘层303的阻焊层60。阻焊层60的材料可以是负性光敏聚合物。
继续参考图6，在上述各实施例的基础上，可选的，阻焊层60远离晶圆衬底10的表面与焊球70远离晶圆衬底10的表面之间的垂直距离为第三距离d3；第三距离d3为40μm至80μm；焊球70例如是锡球，焊球70的直径例如是50μm～120μm。
本发明实施例还提供一种集成无源器件的滤波器晶圆级封装方法，集成无源器件的滤波器晶圆级封装方法可用于制备上述任意技术方案的集成无源器件的滤波器晶圆级封装结构。图7是本发明实施例提供的一种集成无源器件的滤波器晶圆级封装方法的流程图。参考图7，集成无源器件的滤波器晶圆级封装方法包括：
S10、提供晶圆衬底，晶圆衬底的一侧形成有滤波器结构，滤波器结构包括电极和叉指换能结构。
S11、在滤波器结构远离晶圆衬底的一侧形成封装绝缘层和金属无源器件层；其中，封装绝缘层位于滤波器结构远离晶圆衬底的一侧；封装绝缘层覆盖滤波器结构且完全或者不完全暴露电极，并与晶圆衬底围成封闭的容纳腔；叉指换能结构位于容纳腔内；金属无源器件层位于封装绝缘层内且与电极电接触；金属无源器件层包括多个连接端子，封装绝缘层完全或者不完全暴露连接端子。
本发明实施例提供的集成无源器件的滤波器晶圆级封装方法与集成无源器件的滤波器晶圆级封装结构属于相同的发明构思，两者能够实现相同的技术效果，重复内容此处不再赘述。
图8是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装方法的流程图。参考图8，在上述各实施例的基础上，可选的，步骤S11、在滤波器结构远离晶圆衬底的一侧形成封装绝缘层和金属无源器件层包括：
S110、采用喷涂工艺或者层压工艺在滤波器结构远离晶圆衬底的一侧形成第一干膜层，第一干膜层覆盖滤波器结构；并采用光刻工艺对第一干膜层进行刻蚀，形成第一封装绝缘层，第一封装绝缘层完全或者不完全暴露电极且与叉指换能结构不接触。
示例性的，图9是本发明实施例提供的一种集成无源器件的滤波器晶圆级封装方法实施过程中所涉及的结构图，可参考图9，第一封装绝缘层301不完全暴露电极21且叉指换能结构22不接触。
S111、采用层压工艺在第一封装绝缘层远离晶圆衬底的一侧形成第二干膜层，第二干膜层覆盖第一封装绝缘层；并采用光刻工艺对第二干膜层进行刻蚀，形成第二封装绝缘层，第二封装绝缘层完全或者不完全暴露电极且与晶圆衬底围成容纳腔，容纳腔与叉指换能结构不接触。
示例性的，图10是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装方法实施过程中所涉及的结构图，可参考图10，第二封装绝缘层302不完全暴露电极21且与晶圆衬底10围成容纳腔31，叉指换能结构22位于容纳腔31内，容纳腔31与叉指换能结构22不接触。
S112、采用物理气相沉积工艺和电镀工艺在第二封装绝缘层远离晶圆衬底的一侧形成依次形成金属种子层和电镀金属层，电镀金属层覆盖第二封装绝缘层且与电极电接触；并采用光刻工艺对电镀金属层进行刻蚀，形成金属无源器件层，金属无源器件层包括多个无源器件图形和多个连接端子，无源器件图形与连接端子一体成型。
示例性的，先采用物理气相沉积工艺(PVD)在第二封装绝缘层302表面溅射一层铜(Cu)种子层，再采用电镀铜工艺在铜种子层表面形成电镀铜层，电镀铜层与电极21电接触，实现与电极21的直接电连接并将电极21引出，进而采用光刻工艺，例如CuTi刻蚀工艺对电镀铜层进行刻蚀，刻蚀出无源器件图形42和连接端子41，形成金属无源器件层40。图11是本发明实施例提供的另一种集成无源器件的滤波器晶圆级封装方法实施过程中所涉及的结构图，可参考图11，金属无源器件层40与电极21电接触，实现与电极21的直接电连接并将电极21引出。
S113、采用喷涂工艺在金属无源器件层远离第二封装绝缘层的一侧形成第三干膜层，第三干膜层覆盖金属无源器件层；并采用光刻工艺对第三干膜层进行刻蚀，形成第三封装绝缘层，第三封装绝缘层完全或者不完全暴露连接端子。这里，可参考图2，采用半导体喷涂工艺形成第三封装绝缘层303，第三封装绝缘层303不完全暴露连接端子41。
S114、形成金属再布线层；金属再布线层位于封装绝缘层远离晶圆衬底的一侧且覆盖封装绝缘层；金属再布线层包括多个焊盘；焊盘与连接端子电接触且与连接端子一一对应。这里，可参考图5，采用物理气相沉积工艺和刻蚀工艺，将第二封装绝缘层302表面的电极21引出至第三封装绝缘层303表面并在第三封装绝缘层303表面对电极21进行再布线，以及采用化学镀镍金工艺对再布线后的电极21的表面镀镍金保护层，形成金属再布线层50。
S115、依次形成阻焊层和焊球；阻焊层位于金属再布线层远离封装绝缘层的一侧且覆盖金属再布线层；阻焊层完全或者不完全暴露焊盘；焊球位于焊盘远离阻焊层的一侧，焊球与焊盘电接触且与焊盘一一对应。这里，可参考图6，可采用光刻工艺形成阻焊层60。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种集成无源器件的滤波器晶圆级封装结构，其特征在于，包括：
晶圆衬底；
滤波器结构，位于所述晶圆衬底的一侧，所述滤波器结构包括电极和叉指换能结构；
封装绝缘层，位于所述滤波器结构远离所述晶圆衬底的一侧；所述封装绝缘层覆盖所述滤波器结构且完全或者不完全暴露所述电极，并与所述晶圆衬底围成封闭的容纳腔；所述叉指换能结构位于所述容纳腔内；
金属无源器件层，位于所述封装绝缘层内且与所述电极电接触；所述金属无源器件层包括多个连接端子，所述封装绝缘层完全或者不完全暴露所述连接端子。
2.根据权利要求1所述的集成无源器件的滤波器晶圆级封装结构，其特征在于，所述封装绝缘层包括：
第一封装绝缘层，位于所述滤波器结构远离所述晶圆衬底的一侧；所述第一封装绝缘层覆盖所述滤波器结构且完全或者不完全暴露所述电极，并与所述叉指换能结构不接触；
第二封装绝缘层，位于所述第一封装绝缘层远离所述晶圆衬底的一侧；所述第二封装绝缘层覆盖所述第一封装绝缘层且完全或者不完全暴露所述电极，并与所述晶圆衬底围成所述容纳腔，所述容纳腔与所述叉指换能结构不接触；
第三封装绝缘层；所述金属无源器件层位于所述第三封装绝缘层与所述第二封装绝缘层之间，所述第三封装绝缘层完全或者不完全暴露所述连接端子。
3.根据权利要求1所述的集成无源器件的滤波器晶圆级封装结构，其特征在于，所述金属无源器件层包括多个无源器件图形；
所述无源器件图形与所述连接端子一体成型。
4.根据权利要求3所述的集成无源器件的滤波器晶圆级封装结构，其特征在于，
所述无源器件图形包括螺旋形电感图形；所述螺旋形电感图形的螺旋方向位于所述金属无源器件层所在的平面内。
5.根据权利要求4所述的集成无源器件的滤波器晶圆级封装结构，其特征在于，
所述螺旋形电感图形的厚度的数量级为微米级别；
所述螺旋形电感图形的线宽和线间距的数量级均为微米级别。
6.根据权利要求2所述的集成无源器件的滤波器晶圆级封装结构，其特征在于，
所述第一封装绝缘层的厚度为5μm至50um；所述第二封装绝缘层的厚度为5um至100um；所述第三封装绝缘层的厚度为5μm至50um。
7.根据权利要求1所述的集成无源器件的滤波器晶圆级封装结构，其特征在于，还包括：金属再布线层；
所述金属再布线层位于所述封装绝缘层远离所述晶圆衬底的一侧且覆盖所述绝缘层；所述金属再布线层包括多个焊盘；所述焊盘与所述连接端子电接触且与所述连接端子一一对应。
8.根据权利要求7所述的集成无源器件的滤波器晶圆级封装结构，其特征在于，还包括：阻焊层和焊球；
所述阻焊层位于金属再布线层远离所述封装绝缘层的一侧且覆盖所述金属再布线层；所述阻焊层完全或者不完全暴露所述焊盘；
所述焊球位于所述焊盘远离所述阻焊层的一侧，所述焊球与所述焊盘电接触且与所述焊盘一一对应。
9.一种集成无源器件的滤波器晶圆级封装方法，其特征在于，包括：
提供晶圆衬底，所述晶圆衬底的一侧形成有滤波器结构，所述滤波器结构包括电极和叉指换能结构；
在所述滤波器结构远离所述晶圆衬底的一侧形成封装绝缘层和金属无源器件层；其中，所述封装绝缘层位于所述滤波器结构远离所述晶圆衬底的一侧；所述封装绝缘层覆盖所述滤波器结构且完全或者不完全暴露所述电极，并与所述晶圆衬底围成封闭的容纳腔；所述叉指换能结构位于所述容纳腔内；所述金属无源器件层位于所述封装绝缘层内且与所述电极电接触；所述金属无源器件层包括多个连接端子，所述封装绝缘层完全或者不完全暴露所述连接端子。
10.根据权利要求9所述的集成无源器件的滤波器晶圆级封装方法，其特征在于，所述在所述滤波器结构远离所述晶圆衬底的一侧形成封装绝缘层和金属无源器件层包括：
采用喷涂工艺或者层压工艺在所述滤波器结构远离所述晶圆衬底的一侧形成第一干膜层，所述第一干膜层覆盖所述滤波器结构；并采用光刻工艺对所述第一干膜层进行刻蚀，形成第一封装绝缘层，所述第一封装绝缘层完全或者不完全暴露所述电极且与所述叉指换能结构不接触；
采用层压工艺在所述第一封装绝缘层远离所述晶圆衬底的一侧形成第二干膜层，所述第二干膜层覆盖所述第一封装绝缘层；并采用光刻工艺对所述第二干膜层进行刻蚀，形成第二封装绝缘层，所述第二封装绝缘层完全或者不完全暴露所述电极且与所述晶圆衬底围成容纳腔，所述容纳腔与所述叉指换能结构不接触；
采用物理气相沉积工艺和电镀工艺在所述第二封装绝缘层远离所述晶圆衬底的一侧形成依次形成金属种子层和电镀金属层，所述电镀金属层覆盖所述第二封装绝缘层且与所述电极电接触；并采用光刻工艺对所述电镀金属层进行刻蚀，形成金属无源器件层，所述金属无源器件层包括多个无源器件图形和多个连接端子，所述无源器件图形与所述连接端子一体成型；
采用喷涂工艺在所述金属无源器件层远离所述第二封装绝缘层的一侧形成第三干膜层，所述第三干膜层覆盖所述金属无源器件层；并采用光刻工艺对所述第三干膜层进行刻蚀，形成第三封装绝缘层，所述第三封装绝缘层完全或者不完全暴露所述连接端子。
CN202111142381.3A 2021-09-28 2021-09-28 一种集成无源器件的滤波器晶圆级封装结构及其方法 Pending CN113793846A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111142381.3A CN113793846A (zh) 2021-09-28 2021-09-28 一种集成无源器件的滤波器晶圆级封装结构及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111142381.3A CN113793846A (zh) 2021-09-28 2021-09-28 一种集成无源器件的滤波器晶圆级封装结构及其方法

Publications (1)

Publication Number Publication Date
CN113793846A true CN113793846A (zh) 2021-12-14

Family

ID=79184701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111142381.3A Pending CN113793846A (zh) 2021-09-28 2021-09-28 一种集成无源器件的滤波器晶圆级封装结构及其方法

Country Status (1)

Country Link
CN (1) CN113793846A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078148A (zh) * 2021-03-12 2021-07-06 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN114512474A (zh) * 2022-01-20 2022-05-17 苏州科阳半导体有限公司 一种无源器件堆叠滤波器晶圆级封装方法
CN115694409A (zh) * 2022-11-10 2023-02-03 武汉敏声新技术有限公司 一种谐振器封装结构及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078148A (zh) * 2021-03-12 2021-07-06 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113078148B (zh) * 2021-03-12 2024-03-26 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN114512474A (zh) * 2022-01-20 2022-05-17 苏州科阳半导体有限公司 一种无源器件堆叠滤波器晶圆级封装方法
CN115694409A (zh) * 2022-11-10 2023-02-03 武汉敏声新技术有限公司 一种谐振器封装结构及方法

Similar Documents

Publication Publication Date Title
US8476120B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
CN113793846A (zh) 一种集成无源器件的滤波器晶圆级封装结构及其方法
US6703310B2 (en) Semiconductor device and method of production of same
JP4659488B2 (ja) 半導体装置及びその製造方法
US8093151B2 (en) Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die
TWI540786B (zh) 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法
US9257356B2 (en) Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices
KR101801137B1 (ko) 반도체 장치 및 그 제조 방법
TWI524372B (zh) 半導體元件以及將平衡－不平衡轉換器和射頻耦合器整合到共同的基板上的方法
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
US20040127011A1 (en) [method of assembling passive component]
US7704792B2 (en) Semiconductor device and method of manufacturing the same
KR20170138605A (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
TWI723414B (zh) 電子封裝件及其製法
CN215988755U (zh) 一种集成无源器件的滤波器晶圆级封装结构
US20190214367A1 (en) Stacked package and a manufacturing method of the same
US11183483B2 (en) Multichip module and electronic device
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法
CN112366184A (zh) 一种滤波器的扇出封装结构及其封装方法
JP2010050264A (ja) 電子部品モジュールおよび電子部品モジュールの製造方法
CN114826190B (zh) 声表面滤波器封装方法、声表面滤波器及通信设备
US11373956B2 (en) Semiconductor device package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination