TWI524372B - 半導體元件以及將平衡－不平衡轉換器和射頻耦合器整合到共同的基板上的方法 - Google Patents

半導體元件以及將平衡－不平衡轉換器和射頻耦合器整合到共同的基板上的方法 Download PDF

Info

Publication number
TWI524372B
TWI524372B TW099106843A TW99106843A TWI524372B TW I524372 B TWI524372 B TW I524372B TW 099106843 A TW099106843 A TW 099106843A TW 99106843 A TW99106843 A TW 99106843A TW I524372 B TWI524372 B TW I524372B
Authority
TW
Taiwan
Prior art keywords
inductor
terminal
coupled
balun
coupler
Prior art date
Application number
TW099106843A
Other languages
English (en)
Other versions
TW201115619A (en
Inventor
羅勃特Ｃ 富萊
劉凱
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201115619A publication Critical patent/TW201115619A/zh
Application granted granted Critical
Publication of TWI524372B publication Critical patent/TWI524372B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0064—Constructional details comprising semiconductor material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

半導體元件以及將平衡-不平衡轉換器和射頻耦合器整合到共同的基板上的方法
本發明概括關於半導體元件，且尤指一種具有整合於共同基板的平衡-不平衡轉換器(balun)與射頻(RF)耦合器之半導體元件。
半導體元件常見於現代電子產品。半導體元件為於電氣構件的數目與密度而變化。離散的半導體元件通常含有一個型式的電氣構件，例如：發光二極體(LED，light emitting diode)、電晶體、電阻器、電容器、電感器與功率(power)金屬氧化物半導體場效電晶體(MOSFET，metal oxide semiconductor field effect transistor)。積體的半導體元件典型為含有數百個到數百萬個電氣構件。積體的半導體元件之實例包括：微控制器、微處理器、電荷耦合元件(CCD，charge-coupled device)、太陽能電池與數位微鏡元件(DMD，digital micro-mirror device)。
半導體元件實行廣泛範圍的作用，諸如：高速計算、傳送及接收電磁訊號、控制電子元件、轉變陽光為電力、及產生視覺投影以供電視顯像。半導體元件可見於娛樂、通訊、發電、網路、電腦與消費產品之領域。半導體元件亦可見於其包括軍事、航空、汽車、工業控制器與辦公室設備之電子產品。
半導體元件利用半導體材料的電氣性質。半導體材料的原子結構允許其導電性為藉由電場施加或透過摻雜過程而操縱。摻雜為引入雜質至半導體材料以操縱及控制半導體元件的導電性。
一種半導體元件含有主動與被動的電氣結構。主動結構(包括：電晶體)控制電流之流通。藉由改變摻雜位準及電場施加，電晶體促進或限制電流之流通。被動結構(包括：電阻器、二極體與電感器)為建立於電壓與電流之間的一種關係，其為必要以實行種種電氣作用。被動與主動結構電氣連接以形成電路，致使半導體元件為能夠實行高速計算與其他有用的作用。
半導體元件通常運用二個複雜的製程所製造，即：前段(front-end)製造、與後段(back-end)製造，各者涉及潛在為數百個步驟。前段製造涉及於半導體晶圓表面的複數個晶粒之形成。各個晶粒典型為相同且含有其藉由電氣連接主動與被動構件所形成的電路。後段製造涉及自所完成的晶圓以單一化個別的晶粒且封裝該晶粒以提供結構支撐與環境隔離。
半導體製造之一個目標為產生較小的半導體元件。較小的元件典型為消耗較少的功率，具有較高的性能，且可為較有效率製造。此外，較小的半導體元件具有較小的使用空間，其針對於較小的最終產品為合意。較小晶粒尺寸可由於前段製程之改良而達成，造成其具有較小、較高密度的主動與被動構件之晶粒。後段製程可由於電氣互連與封裝材料之改良而造成其具有較小的使用空間之半導體元件封裝。
半導體製造之另一個目標產生較高性能的半導體元件。於元件性能的提高可藉由形成其為能夠操作於較高速度之主動構件而達成。於高頻應用，諸如：射頻(RF，radio frequency)無線通訊，積體被動元件(IPD，integrated passive device)經常包含於半導體元件之內。IPD之實例包括：電阻器、電容器與電感器。一種典型的射頻系統需要於一或多個半導體封裝之多個IPD以實行必要的電氣作用。
平衡-不平衡轉換器與射頻耦合器為於無線通訊系統的重要構件。平衡-不平衡轉換器抑制電氣雜訊，改變阻抗，且透過電磁耦合以使得共模雜訊為最小化。射頻耦合器偵測自一功率放大器(PA，power amplifier)或收發器的發送功率位準。諸多的先前技術的設計運用二個離散、串接的構件以達成平衡-不平衡轉換器與耦合作用。平衡-不平衡轉換器實施一種分散線路，其中，尺寸為反比於操作頻率。操作頻率為愈小，必需的平衡-不平衡轉換器為愈大。電磁耦合器運用一訊號線跡與耦合器線跡以偵測所發送的功率。於諸多應用，一50歐姆的阻抗匹配連接需要於平衡-不平衡轉換器與耦合器之間。離散的構件消耗較大的面積，例如：如同於一種封裝系統(SiP，system-in-package)之表面安裝元件(SMD，surface mount device)。然而，消費者需求需要較小的尺寸，使得小型化為困難於較低頻的應用，諸如：GSM蜂巢式(cellular)。多構件SMD組裝方法典型歸因於缺陷與組裝誤差而降低產量。
對於使得用於射頻訊號處理電路之平衡-不平衡轉換器與射頻耦合器為小型化的需要是存在的。是以，於一個實施例，本發明為一種半導體晶粒，包含：一基板；及，形成在基板之上的第一與第二積體被動元件(IPD)。第一IPD包括：一第一傳導線跡，其具有耦合至半導體晶粒的一第一端子之一第一端子；及，一第二傳導線跡，其具有耦合至半導體晶粒的一第二端子之一第一端子。第二傳導線跡鄰近於第一傳導線跡而形成。一電阻器耦合於第二傳導線跡的一第二端子與一接地端子之間。第二IPD包括：一第一電感器，其具有耦合至第一傳導線跡的一第二端子之一第一端子與耦合至接地端子之一第二端子；一第二電感器，其具有耦合至半導體晶粒的一第三端子之一第一端子與耦合至接地端子之一第二端子；及，一第三電感器，其具有耦合至半導體晶粒的一第四端子之一第一端子與耦合至接地端子之一第二端子。第一電感器鄰近於第二與第三電感器而形成。
於另一個實施例，本發明為一種半導體晶粒，包含：一基板；及，形成在基板之上的第一與第二IPD。第一IPD包括：一第一傳導線跡，其具有耦合至一接地端子之一第一端子；及，一第二傳導線跡，其具有耦合至半導體晶粒的一第一端子之一第一端子。第二傳導線跡鄰近於第一傳導線跡而形成。一電阻器耦合於第二傳導線跡的一第二端子與接地端子之間。第二IPD包括：一第一電感器，其具有耦合至半導體晶粒的一第二端子之一第一端子與耦合至第一傳導線跡的一第二端子之一第二端子；一第二電感器，其具有耦合至半導體晶粒的一第三端子之一第一端子與耦合至接地端子之一第二端子；及，一第三電感器，其具有耦合至半導體晶粒的一第四端子之一第一端子與耦合至接地端子之一第二端子。第一電感器鄰近於第二與第三電感器而形成。
於另一個實施例，本發明為一種半導體晶粒，包含：一基板；及，形成在基板之上的第一IPD。第一IPD包括一射頻耦合器。一第二IPD為形成在基板之上。第二IPD包括電氣連接至射頻耦合器之一平衡-不平衡轉換器。
於另一個實施例，本發明為一種形成半導體晶粒的方法，包含步驟：提供一基板；及，形成一第一IPD在基板之上。第一IPD包括一射頻耦合器。該種方法更包括步驟：形成一第二IPD在基板之上。第二IPD包括電氣連接至射頻耦合器之一平衡-不平衡轉換器。
本發明參考圖式而描述於以下說明的一或多個實施例，其中，同樣的參考符號代表相同或類似元件。儘管本發明依據用於達成本發明的目標之最佳模式而描述，將為熟悉此技術人士所理解的是：意圖以涵蓋如可為納入於由隨附的申請專利範圍與以下揭露內容與圖式所支持的其等效者所界定之本發明的精神與範疇內的替代、修改、與等效者。
半導體元件通常運用二個複雜的製程所製造：前段製造與後段製造。前段製造涉及於半導體晶圓表面的複數個晶粒之形成。於晶圓上的各個晶粒含有主動與被動的電氣構件，其電氣連接以形成作用的電路。主動電氣構件(諸如：電晶體)具有能力以控制電流之流通。被動電氣構件(諸如：電容器、電感器、電阻器與變壓器)建立於電壓與電流之間的一種關係，其為必要以實行電路作用。
被動與主動構件藉由包括摻雜、沉積、光刻、蝕刻與平面化之一連串的處理步驟而形成於半導體晶圓的表面上。摻雜藉由諸如離子植入或熱擴散之技術而引入雜質至半導體材料。摻雜過程修改於主動元件之半導體材料的導電性，轉變半導體材料成為一種永久的絕緣體、永久的導體，或響應於電場而改變半導體材料的導電性。電晶體含有變化型式與摻雜程度的區域，其隨著必要而配置以致使電晶體為能夠於電場施加時而促進或限制電流的流通。
主動與被動構件由具有不同的電氣性質之數層材料所形成。諸層可藉由其部分為所沉積的材料型式所決定之種種沉積技術所形成。舉例而言，薄膜沉積可能涉及化學汽相沉積(CVD，chemical vapor deposition)、物理汽相沉積(PVD，physical vapor deposition)、電解電鍍及無電電鍍過程。各層通常為圖案化以形成部分的主動構件、被動構件或於構件之間的電氣連接。
諸層可運用光刻法所圖案化，光刻法涉及例如光阻的光敏材料之沉積於將作圖案化之層上。一圖案(pattern)運用光線而轉移自一光罩至光阻。受到光線之光阻圖案部分運用一種溶劑所移除，暴露將作圖案化之下面層的部分者。移除光阻的其餘部分，留下一圖案化層。或者是，一些型式的材料藉由直接沉積材料至其運用諸如無電及電解電鍍法的技術之一種先前沉積/蝕刻過程所形成的區域或空隙而圖案化。
沉積一薄膜的材料於現存的圖案上可能擴大在下面的圖案且產生一不均勻平坦表面。需要一均勻平坦表面以產生較小且較密集封裝的主動與被動構件。平面化可運用以移除自晶圓表面的材料且產生一均勻平坦表面。平面化涉及磨光晶圓表面為具有一磨光墊。一種研磨材料與腐蝕化學製品為於磨光期間而添加至晶圓表面。研磨料的機械作用與化學製品的腐蝕作用之組合者移除任何不規則的拓撲結構，造成一均勻平坦表面。
後段製造指將所完成的晶圓切割或單一化成為個別的晶粒且接著封裝該晶粒以供結構支撐與環境隔離。欲將晶粒單一化，晶圓沿著稱為鋸道或劃線之晶圓的非作用區域而刻劃及切斷。晶圓運用一種雷射切割裝置或鋸條而單一化。在單一化之後，個別晶粒安裝至一封裝基板，其包括接腳或接觸墊以供互連於其他的系統構件。形成在半導體晶粒之上的接觸墊接著連接至於封裝內的接觸墊。電氣連接可藉著焊塊、柱塊、導電糊膏或線接合而作成。一種囊封物或其他的模製材料沉積於封裝之上以提供實際支撐與電氣隔離。完成的封裝接著插入至一種電氣系統且該半導體元件的功能性作成為可用於其他的系統構件。
圖1為說明電子元件10，其具有一晶片載體基板或印刷電路板(PCB，printed circuit board) 12，印刷電路板12為具有安裝於其表面之複數個半導體封裝。電子元件10可具有一個型式的半導體封裝或多個型式的半導體封裝，視應用而定。不同型式的半導體封裝為了說明而顯示於圖1。
電子元件10可為一種獨立系統，其運用該等半導體封裝以實行一種電氣作用。或者是，電子元件10可為一較大系統的一個子構件。舉例而言，電子元件10可為一圖形卡、網路介面卡或其可為插入至電腦之其他的訊號處理卡。半導體封裝可包括：微處理器、記憶體、特定應用積體電路(ASIC，application specific integrated circuit)、邏輯電路、類比電路、射頻電路、離散元件或其他的半導體晶粒或電氣構件。
於圖1，PCB 12提供一種通用的基板以供其安裝於PCB的半導體封裝之結構支撐及電氣互連。傳導訊號線跡14運用蒸鍍、電解電鍍、無電電鍍、網印、PVD或其他適合金屬沉積過程而形成在PCB 12的一表面上或於PCB 12的諸層內。訊號線跡14提供於各個半導體封裝、安裝構件與其他外部系統構件之間的電氣連通。線跡14亦提供對於各個半導體封裝之電力與接地連接。
於一些實施例，一種半導體元件具有二個封裝階層。第一階層封裝用於機械及電氣式附接半導體晶粒至一載體的一種技術。第二階層封裝涉及：機械及電氣式附接該載體至PCB。於其他實施例，一種半導體元件可僅具有第一階層封裝，其中，該晶粒為機械及電氣式直接安裝至PCB。
為了說明，數個型式的第一階層封裝顯示於PCB 12，包括：線接合封裝16與倒裝晶片18。此外，數個型式的第二階層封裝顯示為安裝於PCB 12，包括：球柵陣列(BGA，ball grid array) 20、塊形晶片載體(BCC，bump chip carrier) 22、雙列直插封裝(DIP，dual in-line package) 24、岸柵陣列(LGA，land grid array) 26、多晶片模組(MCM，multi-chip module) 28、四面扁平無引線封裝(QFN，quad flat non-leaded package) 30與四面扁平封裝32。視系統需求而定，任何組合的第一與第二階層封裝型式所構成之任何組合的半導體封裝以及其他的電子構件可連接至PCB 12。於一些實施例，電子元件10包括單一個附接的半導體封裝，而其他實施例需要多個互連的封裝。藉由組合一或多個半導體封裝在單一個基板之上，製造業者可將事先作成的構件納入至電子元件及系統。因為半導體封裝包括複雜的功能性，電子元件可運用較便宜的構件及一種有效率的製程所製造。造成的元件較不可能失效且較不昂貴以製造，造成對於消費者之較低的成本。
圖2a為說明安裝於PCB 12之DIP 24的進一步細節。DIP 24包括具有接觸墊36之半導體晶粒34。半導體晶粒34包括：一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於半導體晶粒34之內且為根據晶粒的電氣設計而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體、電感器、電容器、電阻器與形成於晶粒34之主動區域內的其他電路元件。接觸墊36以一種傳導材料所作成，諸如：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，且為電氣連接至形成於晶粒34之內的電路元件。接觸墊36藉由PVD、CVD、電解電鍍或無電電鍍過程所形成。於DIP 24之組裝期間，半導體晶粒34運用一種金-矽的共熔層或諸如熱環氧化物的黏著材料而安裝至一載體38。封裝本體包括一種絕緣封裝材料，諸如：聚合物或陶瓷。導體引線40連接至載體38且線接合42形成於引線40與晶粒34的接觸墊36之間而作為一第一階層封裝。囊封物44沉積在封裝上以供環境保護，藉由阻止濕氣與微粒而免於進入封裝及污染晶粒34、接觸墊36或線接合42。DIP 24藉由插入引線40至其形成穿過PCB 12的孔而連接至PCB 12。焊料46流通環繞引線40且進入孔以實際及電氣式連接DIP 24至PCB 12。焊料46可為任何的金屬或導電材料，例如：Sn、鉛(Pb)、Au、Ag、Cu、鋅(Zn)、鉍(Bi)與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛或無鉛。
圖2b為說明其安裝於PCB 12之BCC 22的進一步細節。半導體晶粒47藉由線接合型式的第一階層封裝而連接至一載體。BCC 22以一種BCC型式的第二階層封裝而安裝至PCB 12。具有接觸墊48之半導體晶粒47運用一種底部填充(underfill)或環氧樹脂的黏著材料50而安裝在一載體上。半導體晶粒47包括：一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於半導體晶粒47之內且為根據晶粒的電氣設計而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體、電感器、電容器、電阻器與形成於晶粒47之主動區域內的其他電路元件。接觸墊48以一種傳導材料所作成，諸如：Al、Cu、Sn、Ni、Au或Ag，且為電氣連接至其形成於晶粒47之內的電路元件。接觸墊48藉由PVD、CVD、電解電鍍或無電電鍍過程所形成。線接合54及接合墊56與58電氣連接半導體晶粒47的接觸墊48至BCC 22的接觸墊52而形成第一階層封裝。模製化合物或囊封物60沉積在半導體晶粒47、線接合54、接觸墊48與接觸墊52之上，以提供針對於該元件的實際支撐及電氣隔離。接觸墊64運用蒸鍍、電解電鍍、無電電鍍、網印、PVD或其他適合金屬沉積過程而形成在PCB 12之一表面上且典型為電鍍以防止氧化。接觸墊64電氣連接至一或多個傳導訊號線跡14。焊料沉積於BCC 22的接觸墊52與PCB 12的接觸墊64之間。焊料回流以形成凸塊66，其形成於BCC 22與PCB 12之間的機械及電氣連接。
於圖2c，半導體晶粒18以一種倒裝晶片型式的第一階層封裝而安裝為面對朝下至載體76。BGA 20以一種BGA型式的第二階層封裝而附接至PCB 12。主動區域70含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於半導體晶粒18之內且為根據晶粒的電氣設計而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體、電感器、電容器、電阻器與形成於半導體晶粒18的主動區域70之內的其他電路元件。半導體晶粒18透過大量個別傳導焊塊或球78而電氣及機械式附接至載體76。焊塊78形成在配置於主動區域70的凸塊墊或互連位置80之上。凸塊墊80以一種傳導材料所作成，諸如：Al、Cu、Sn、Ni、Au或Ag，且為電氣連接至形成於主動區域70的電路元件。凸塊墊80藉由PVD、CVD、電解電鍍或無電電鍍過程所形成。焊塊78藉由一種焊料回流過程而電氣及機械式連接至於載體76的接觸墊或互連位置82。
BGA 20藉由大量個別傳導焊塊或球86而電氣及機械式附接至PCB 12。焊塊形成在凸塊墊或互連位置84之上。凸塊墊84透過路由通過載體76之導線90而電氣連接至互連位置82。接觸墊88運用蒸鍍、電解電鍍、無電電鍍、網印、PVD或其他適合金屬沉積過程而形成在PCB 12之一表面上且典型為電鍍以防止氧化。接觸墊88電氣連接至一或多個傳導訊號線跡14。焊塊86藉由一種焊料回流過程而電氣及機械式連接至於PCB 12的接觸墊或接合墊88。模製化合物或囊封物92沉積在半導體晶粒18與載體76之上，以提供針對於該元件的實際支撐及電氣隔離。倒裝晶片式半導體元件提供自於半導體晶粒18的主動元件至於PCB 12的傳導軌跡之一短的導電路徑，藉以縮小訊號傳播距離、降低電容及改良整體電路性能。於另一個實施例，半導體晶粒18可運用倒裝晶片型式的第一階層封裝且無載體76而機械及電氣式直接附接至PCB 12。
參考圖3，半導體晶粒或封裝100包括一半導體基板102，其由矽(Si)、鍺、神化鎵(GaAs)、玻璃、低溫共燃陶瓷(LTCC，low temperature co-fired ceramic)或其他塊狀半導體材料所作成以供結構支撐。一主動區域104形成在半導體基板102之頂表面上。主動區域104包括主動元件與積體被動元件(IPD)、傳導層及介電層，根據晶粒的電氣設計。主動元件包括電晶體、二極體、等等。IPD可包括薄膜電感器、電阻器及電容器。主動區域104佔用半導體晶粒100的整體厚度或高度H1之約5-10%。於一個實施例，半導體晶粒100佔用3.2毫米(mm)乘2.2毫米的一面積。半導體晶粒100可運用倒裝晶片、接合線或互連接腳而電氣連接至其他元件。
含有複數個IPD之半導體元件可運用於高頻應用，諸如：微波雷達、電訊、無線收發器、電子開關及實行射頻(RF)電氣作用之其他元件。該等IPD提供對於諸如平衡-不平衡轉換器、共振器、高通濾波器、低通濾波器、帶通濾波器(BPF，band-pass filter)、對稱高Q共振變壓器、匹配網路、射頻耦合器與調諧電容器之電路作用的電氣特性。舉例而言，該等IPD可運用作為前端的無線射頻構件，其可為定位於天線與收發器之間。無線應用可為運用多個頻帶操作之一種手機，諸如：寬頻分碼多重存取(WCDMA，wideband code division multiple access)頻帶(PCS、IMT、低)及全球行動通訊系統(GSM，global system mobile communication)頻帶(低與高)。
於一種無線通訊系統，平衡-不平衡轉換器抑制電氣雜訊，改變阻抗，且透過電磁耦合以使得共模雜訊為最小化。於一些應用，多個平衡-不平衡轉換器形成在一共同基板上，允許多頻帶的操作。舉例而言，二或多個平衡-不平衡轉換器以四頻帶而用於行動電話或其他GSM通訊，各個平衡-不平衡轉換器專用於四頻帶元件之一個頻帶的操作。射頻耦合器偵測自一功率放大器(PA)或收發器的發送功率位準。一種典型的RF系統需要於一或多個半導體封裝之多個IPD與其他高頻電路以實行必要的電氣作用。
圖4為說明一種無線通訊系統110，運用一種射頻積體電路(RFIC,radio frequency integrated circuit) 112。RFIC 112含有整合於單一個半導體晶粒100的共同基板之一平衡-不平衡轉換器與射頻耦合器。RFIC 112耦合至PA與收發器114。PA與收發器114以全雙工而放大供傳輸的射頻訊號及接收射頻訊號，且濾波及調整該等訊號以供進一步的處理。
RFIC 112為一種4埠元件。端子116指定為差動埠(1)；端子118指定為差動埠(2)；端子120指定為主要電力輸出(3)；端子122指定為偵測電力輸出(4)。差動埠(1)與(2)連接至PA與收發器114。主要電力輸出(3)為一單端的電力輸出。偵測電力輸出(4)用於偵測發送器電力的一耦合電路輸出。
圖5顯示RFIC 112的進一步細節，包括：平衡-不平衡轉換器124、訊號線跡126、與耦合器線跡128。平衡-不平衡轉換器124為一種三埠的IPD元件：一個埠耦合至訊號線跡126的一第一端子，一個埠耦合至端子116，且一個埠耦合至端子118。平衡-不平衡轉換器124透過端子130而耦合至接地電位。訊號線跡126的一第二端子耦合至端子120。耦合器線跡128的一第一端子耦合至端子122，且耦合器線跡128的一第二端子透過電阻器132而耦合至接地端子130。電阻器132致能訊號方向性。一電容器134耦合於端子120與端子122之間。
包括訊號線跡126、耦合器線跡128、電阻器132與電容器134之射頻耦合器電路構成一種IPD。射頻耦合器電路透過於訊號線跡126與耦合器線跡128之間的電感耦合與電容耦合而偵測發送功率。注意：電阻器132與電容器134為未共用一共同模式。耦合器線跡128配置為緊鄰於訊號線跡126，其接著為耦合至平衡-不平衡轉換器124之主線圈或電感器的一高側。偵測的發送功率提供於端子122。
圖6顯示其為以小的形狀因數而整合於半導體晶粒100的共同基板之RFIC 112的一種實際電路佈局。端子120耦合至訊號線跡126的第一端子。訊號線跡126的第二端子耦合至平衡-不平衡轉換器124之主線圈或電感器136。沿著訊號線跡126的一實質長度置放耦合器線跡128且實際緊鄰於訊號線跡126而分開10微米(μm)。訊號線跡126與耦合器線跡128可為一或多層之Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。訊號線跡126與耦合器線跡128運用蒸鍍、濺鍍、PVD、CVD、電解電鍍、無電電鍍過程或其他適合的金屬沉積過程而形成。耦合器線跡128的第一端子耦合至端子122，且耦合器線跡128的第二端子透過電阻器條帶132而耦合至接地端子130。電容器134耦合於端子120與端子122之間。電容器134可實施為串聯連接的二個較小值的電容器(如圖所示)以供於製程期間的較佳的容許誤差。
平衡-不平衡轉換器124更包括其耦合於主線圈136的高側與主線圈136的低側之間的電容器138，主線圈136接著耦合至接地端子130。一電容器140耦合於端子116與接地端子130之間。端子116亦耦合至平衡-不平衡轉換器124的副線圈或電感器142。一電容器144耦合於端子118與接地端子130之間。端子118亦耦合至平衡-不平衡轉換器124的副線圈或電感器146。副線圈142與146的相對端耦合至接地端子130。
電容器140與144提供針對於平衡-不平衡轉換器124的靜電放電(ESD，electrostatic discharge)保護。電容器138、140與144運用一種薄膜的介電質所實施。薄膜材料提高電容密度。於薄膜材料的ESD強健度可藉由運用跨於易受損的電容器之電感分路保護而得到。於一ESD事件之大部分能量集中於低頻，針對於此，於奈亨利(nano-Henry)範圍的電感器為有效短路。於磁性耦合電路，各個電容器由一低值的分路電感器所保護以提高對於ESD之強健度。
線圈或電感器136、142與146可具有一矩形、多邊形、或圓形的形式或形狀且為繞製以建立於平衡-不平衡轉換器124之磁性耦合。線圈136、142與146運用8微米(μm)的傳導材料(諸如：Al、Cu、Sn、Ni、Au或Ag)所實施。於線圈136、142與146之間的互感或磁性耦合強度由線圈之間的距離所決定。於一個實施例，於線圈之間的距離為10微米。
平衡-不平衡轉換器124、訊號線跡126與耦合器線跡128顯示於圖6之實際佈局的不同區域。訊號線跡126與耦合器線跡128亦可與平衡-不平衡轉換器124的主與副線圈為交互繞製以減小佈局面積。
圖7為針對於一GSM頻帶(824 MHz-915 MHz)之電氣響應的波形圖。繪圖150為於端子116與端子118之間的插入損失；繪圖152為於端子116與端子120之間的共模拒斥；繪圖154為於端子118與端子122之間的耦合強度；繪圖156為於端子116與端子122之間的反向耦合。
形成於共同基板上的平衡-不平衡轉換器與射頻耦合器之一個替代實施例為如RFIC 158而顯示於圖8。平衡-不平衡轉換器160為一種三埠的IPD元件：一個埠耦合至端子120，一個埠耦合至端子116，且一個埠耦合至端子118。平衡-不平衡轉換器160透過端子162而耦合至接地電位。接地線跡164的一第一端子耦合至於平衡-不平衡轉換器160之主線圈或電感器的一低側，且接地線跡164的一第二端子耦合至接地端子162。耦合器線跡166的一第一端子耦合至端子122，且耦合器線跡166的一第二端子透過電阻器168而耦合至接地端子162。電阻器168致能訊號方向性。一電容器170耦合於端子120與端子122之間。
包括接地線跡164、耦合器線跡166、電阻器168、與電容器170之射頻耦合器電路構成一種IPD。射頻耦合器電路透過於接地線跡164與耦合器線跡166之間的電感耦合與電容耦合而偵測發送功率。注意：電阻器168與電容器170未共用一共同模式。配置耦合器線跡166而緊鄰於接地線跡164，其接著為耦合至平衡-不平衡轉換器160之主線圈的一低側。偵測的發送功率提供於端子122。
圖9顯示其為以小的形狀因數而整合於半導體晶粒100的共同基板之RFIC 158的一種實際電路佈局。端子120耦合至平衡-不平衡轉換器160之主線圈或電感器172的一高側。接地線跡164的第一端子耦合至主線圈172的低側，且接地線跡164的第二端子耦合至接地端子162。沿著訊號線跡164的一實質長度置放耦合器線跡166且實際緊鄰於訊號線跡164而分開10微米(μm)。接地線跡164與耦合器線跡166可為一或多層之Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。接地線跡164與耦合器線跡166運用蒸鍍、濺鍍、PVD、CVD、電解電鍍、無電電鍍過程或其他適合的金屬沉積過程而形成。耦合器線跡166的第一端子耦合至端子122，且耦合器線跡166的第二端子透過電阻器條帶168而耦合至接地端子162。電容器170耦合於端子120與端子122之間。電容器170可實施為串聯連接的二個較小值的電容器(如圖所示)以供於製程期間的較佳的容許誤差。
平衡-不平衡轉換器160更包括其耦合於主線圈172的高側與主線圈172的低側之間的電容器174。一電容器176耦合於端子116與接地端子162之間。端子116亦耦合至平衡-不平衡轉換器160的副線圈或電感器178。一電容器180耦合於端子118與接地端子162之間。端子118亦耦合至平衡-不平衡轉換器160的副線圈182。副線圈178與182的相對端耦合至接地端子162。
電容器176與180提供針對於平衡-不平衡轉換器160的ESD保護。電容器174、176與180運用一種薄膜的介電質所實施。薄膜材料提高電容密度。於薄膜材料的ESD強健度可藉由運用跨於易受損的電容器之電感分路保護而得到。於一ESD事件之大部分能量集中於低頻，針對於此，於奈亨利範圍的電感器為有效短路。於磁性耦合電路，各個電容器由一低值的分路電感器所保護以提高對於ESD之強健度。
線圈或電感器172、178與182可具有一矩形、多邊形、或圓形的形式或形狀且為繞製以建立於平衡-不平衡轉換器160之磁性耦合。線圈172、178與182運用8微米(μm)的傳導材料(諸如：Al、Cu、Sn、Ni、Au或Ag)所實施。於線圈172、178與182之間的互感或磁性耦合強度由線圈之間的距離所決定。於一個實施例，於線圈之間的距離為10微米。
平衡-不平衡轉換器160、接地線跡164與耦合器線跡166顯示於圖9之實際佈局的不同區域。接地線跡164與耦合器線跡166亦可與平衡-不平衡轉換器160的主與副線圈為交互繞製以減小佈局面積。
圖10針對於一GSM頻帶(824 MHz-915 MHz)之電氣響應的波形圖。繪圖190為於端子116與端子118之間的插入損失；繪圖192為於端子116與端子120之間的共模拒斥；繪圖194為於端子118與端子122之間的耦合強度；繪圖196為於端子116與端子122之間的反向耦合。
總之，平衡-不平衡轉換器與射頻耦合器已經整合於單一個半導體晶粒之一共同基板。組合IPD提高彈性的耦合強度與訊號方向性。整合的平衡-不平衡轉換器與耦合器方式歸因於短的引線長度而改良電氣性能，降低形狀因數，且提高於製程的產量。
儘管本發明之一或多個實施例已經詳細說明，熟悉此技術人士將理解的是：對於彼等實施例的修改與調適可作成而未脫離如以下申請專利範圍所陳述之本發明的範疇。
10．．．電子元件
12．．．印刷電路板
14．．．訊號線跡
16．．．線接合封裝
18．．．倒裝晶片
20．．．球柵陣列
22．．．塊形晶片載體
24．．．雙列直插封裝
26．．．岸柵陣列
28．．．多晶片模組
30．．．四面扁平無引線封裝
32．．．四面扁平封裝
34、47．．．半導體晶粒
36、48、52、64、88．．．接觸墊
38、76．．．載體
40．．．導體引線
42、54．．．線接合
44．．．囊封物
46．．．焊料
50．．．底部填充或環氧樹脂黏著材料
56、58．．．接合墊
60、92．．．模製化合物或囊封物
66．．．凸塊
70．．．主動區域
78、86．．．焊塊或球
80．．．凸塊墊
82．．．接觸墊或互連位置
84．．．凸塊墊或互連位置
90．．．導線
100．．．半導體晶粒或封裝
102．．．半導體基板
104．．．主動區域
110．．．無線通訊系統
112．．．射頻積體電路(RFIC)
114．．．功率放大器(PA)與收發器
116、118、120、122．．．端子
124．．．平衡-不平衡轉換器
126．．．訊號線跡
128．．．耦合器線跡
130．．．接地端子
132．．．電阻器
134、138、140、144．．．電容器
136、142、146．．．線圈或電感器
150．．．插入損失的繪圖
152．．．共模拒斥的繪圖
154．．．耦合強度的繪圖
156．．．反向耦合的繪圖
158．．．射頻積體電路(RFIC)
160．．．平衡-不平衡轉換器
162．．．接地端子
164．．．接地線跡
166．．．耦合器線跡
168．．．電阻器
170、174、176、180．．．電容器
172．．．主線圈或電感器
178．．．副線圈或電感器
182．．．副線圈
190．．．插入損失的繪圖
192．．．共模拒斥的繪圖
194．．．耦合強度的繪圖
196．．．反向耦合的繪圖
圖1為說明一種具有安裝於其表面的不同型式的封裝之印刷電路板(PCB)；
圖2a至2c為說明其安裝於PCB的代表的半導體封裝之進一步細節；
圖3為說明一種含有積體被動元件之半導體封裝；
圖4為說明一種無線通訊系統，其具有連接至功率放大器與收發器之整合的平衡-不平衡轉換器與射頻耦合器；
圖5為說明整合的平衡-不平衡轉換器與射頻耦合器之進一步細節；
圖6為說明整合的平衡-不平衡轉換器與射頻耦合器之一種實際電路佈局；
圖7為針對於整合的平衡-不平衡轉換器與射頻耦合器之插入損失、共模拒斥、耦合強度與反向耦合對頻率的曲線圖；
圖8為說明整合的平衡-不平衡轉換器與射頻耦合器之另一個實施例；
圖9為說明圖8之整合的平衡-不平衡轉換器與射頻耦合器之一種實際電路佈局；及
圖10為針對於圖8之整合的平衡-不平衡轉換器與射頻耦合器之插入損失、共模拒斥、耦合強度與反向耦合對頻率的曲線圖。
100．．．半導體晶粒或封裝
110．．．無線通訊系統
112．．．射頻積體電路(RFIC)
114．．．功率放大器(PA)與收發器
116、118、120、122．．．端子

Claims (17)

  1. 一種半導體元件，包含：一晶圓級球柵陣列基板；一第一訊號線跡，其形成在該晶圓級球柵陣列基板之上；一第二訊號線跡，其形成在鄰近於該第一訊號線跡的該晶圓級球柵陣列基板之上，以產生在該第一和第二訊號線跡之間耦合的射頻(RF)；以及一平衡-不平衡轉換器，其形成在該晶圓級球柵陣列基板之上，該平衡-不平衡轉換器包括：(a)一第一電感器，其耦合至該第一訊號線跡；以及(b)一第二電感器，其與該第一電感器互相纏繞並且部份重疊該第一電感器。
  2. 如申請專利範圍第1項之半導體元件，其中，該平衡-不平衡轉換器更包括一第三電感器，其與該第一和第二電感器互相纏繞。
  3. 如申請專利範圍第1項之半導體元件，更包括：一電容構件，其耦合於該第一電感器的一第一端子與一第二端子之間。
  4. 如申請專利範圍第3項之半導體元件，其中，該電容構件包括串聯連接的一第一電容器和一第二電容器。
  5. 如申請專利範圍第1項之半導體元件，更包括：一電容構件，其耦合於該第二電感器的一第一端子與一第二端子之間。
  6. 一種半導體晶粒，包含： 一球柵陣列基板；一第一訊號線跡，其形成在該球柵陣列基板的表面上；一第二訊號線跡，其形成在鄰近於該第一訊號線跡的該球柵陣列基板的該表面上，以產生在該第一和第二訊號線跡之間耦合的射頻(RF)；以及一平衡-不平衡轉換器，其形成在該球柵陣列基板的該表面上，並且耦合至該第一訊號線跡。
  7. 如申請專利範圍第6項之半導體晶粒，其中，該平衡-不平衡轉換器包括：一第一電感器，其耦合至該第一訊號線跡；以及一第二電感器，其與該第一電感器互相纏繞並且部份重疊該第一電感器。
  8. 如申請專利範圍第7項之半導體元件，其中，該平衡-不平衡轉換器更包括一第三電感器，其與該第一和第二電感器互相纏繞。
  9. 如申請專利範圍第7項之半導體元件，更包括：一電容構件，其耦合於該第一電感器的一第一端子與一第二端子之間。
  10. 一種半導體晶粒，包含：一基板；一射頻(RF)耦合器，其形成在該基板之上，該RF耦合器包括第一、第二和第三端子；一第一電容構件，其電性連接在該射頻耦合器的該第一和第二端子之間；以及一平衡-不平衡轉換器，其形成在該基板之上，並且包 括耦合至該射頻耦合器的該第三端子的一端子。
  11. 如申請專利範圍第10項之半導體晶粒，其中，該平衡-不平衡轉換器包括：一第一電感器，其耦合至一第一訊號線跡；以及一第二電感器，其與該第一電感器互相纏繞並且部份重疊該第一電感器。
  12. 如申請專利範圍第11項之半導體晶粒，其中，該平衡-不平衡轉換器更包括：一第三電感器，其與該第一和第二電感器互相纏繞。
  13. 如申請專利範圍第11項之半導體晶粒，更包括：一第二電容構件，其在該第一電感器的該第一和第二端子之間耦合。
  14. 一種形成半導體晶粒的方法，包含：提供一基板；形成一射頻(RF)耦合器在該基板之上，其包括形成該射頻耦合器的第一、第二和第三端子；形成一第一電容構件在該基板之上，其電性連接在該在該射頻耦合器的該第一和第二端子之間；以及形成一平衡-不平衡轉換器在該基板之上，其包括形成該平衡-不平衡轉換器的端子以電性連接至該射頻耦合器的該第三端子。
  15. 如申請專利範圍第14項之方法，其中，形成該射頻耦合器包括：形成一第一訊號線跡在該基板之上；以及形成一第二訊號線跡在鄰近於該第一訊號線跡的該基 板之上，以產生在該第一和第二訊號線跡之間耦合的射頻。
  16. 如申請專利範圍第15項之方法，其中，形成該平衡-不平衡轉換器包括：形成一第一電感器在該基板之上，以電性連接至該第一訊號線跡；以及形成一第二電感器在該基板之上，以與該第一電感器互相纏繞並且部份重疊該第一電感器。
  17. 如申請專利範圍第16項之方法，其中，形成該平衡-不平衡轉換器更包括：形成一第三電感器在該基板之上，以與該第一和第二電感器互相纏繞。
TW099106843A 2009-03-12 2010-03-10 半導體元件以及將平衡－不平衡轉換器和射頻耦合器整合到共同的基板上的方法 TWI524372B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/403,234 US8035458B2 (en) 2009-03-12 2009-03-12 Semiconductor device and method of integrating balun and RF coupler on a common substrate

Publications (2)

Publication Number Publication Date
TW201115619A TW201115619A (en) 2011-05-01
TWI524372B true TWI524372B (zh) 2016-03-01

Family

ID=42730209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106843A TWI524372B (zh) 2009-03-12 2010-03-10 半導體元件以及將平衡－不平衡轉換器和射頻耦合器整合到共同的基板上的方法

Country Status (3)

Country Link
US (2) US8035458B2 (zh)
SG (1) SG165230A1 (zh)
TW (1) TWI524372B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201032486A (en) * 2009-02-23 2010-09-01 Ralink Technology Corp Chip and transmitter for wireless communication system
US8358179B2 (en) * 2009-09-10 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming directional RF coupler with IPD for additional RF signal processing
US8957694B2 (en) * 2012-05-22 2015-02-17 Broadcom Corporation Wafer level package resistance monitor scheme
WO2014041404A1 (en) 2012-09-14 2014-03-20 Freescale Semiconductor, Inc. Integrated circuit for generating or processing a radio frequency signal
TWI514547B (zh) * 2013-01-30 2015-12-21 Via Tech Inc 半導體裝置
US9252723B2 (en) * 2013-10-22 2016-02-02 Broadcom Corporation Distributed quality factor adjustment
CN105356858B (zh) * 2014-08-19 2018-05-11 华为技术有限公司 一种巴伦及功率放大器
US10438906B2 (en) * 2016-12-07 2019-10-08 Nxp Usa, Inc. Radio frequency (RF) inductive signal coupler and method therefor
TWI632568B (zh) * 2017-12-12 2018-08-11 絡達科技股份有限公司 晶片式平衡-不平衡變壓器
TWI645429B (zh) * 2018-01-29 2018-12-21 瑞昱半導體股份有限公司 變壓器結構
CN111801842B (zh) * 2018-03-07 2022-03-22 住友电工光电子器件创新株式会社 半导体装置
CN113169435B (zh) * 2018-12-17 2022-10-04 株式会社村田制作所 耦合器模块
US20220285816A1 (en) * 2021-03-08 2022-09-08 Mobix Labs, Inc. Millimeter wave 90-degree 3db couplers for flip-chip on-die implementation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145103A (ja) * 1996-11-08 1998-05-29 Murata Mfg Co Ltd ４相位相変換器およびこれを用いた直交変調器
US7167698B2 (en) * 2002-11-07 2007-01-23 Northrop Grumman Corporation Balanced sub-harmonic mixer
KR100593901B1 (ko) 2004-04-22 2006-06-28 삼성전기주식회사 방향성 커플러 및 이를 이용한 듀얼밴드 송신기
US7305223B2 (en) 2004-12-23 2007-12-04 Freescale Semiconductor, Inc. Radio frequency circuit with integrated on-chip radio frequency signal coupler
DE102006017175A1 (de) * 2006-04-12 2007-10-18 Robert Bosch Gmbh Balancierter Serienmischer für Hochfrequenzsignale
US8358179B2 (en) * 2009-09-10 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming directional RF coupler with IPD for additional RF signal processing

Also Published As

Publication number Publication date
SG165230A1 (en) 2010-10-28
US8390391B2 (en) 2013-03-05
US20100231317A1 (en) 2010-09-16
US20110309892A1 (en) 2011-12-22
TW201115619A (en) 2011-05-01
US8035458B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
TWI524372B (zh) 半導體元件以及將平衡－不平衡轉換器和射頻耦合器整合到共同的基板上的方法
TWI540786B (zh) 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法
US9704857B2 (en) Semiconductor device and method of forming RF FEM with LC filter and IPD filter over substrate
US8975980B2 (en) Semiconductor device having balanced band-pass filter implemented with LC resonators
TWI545892B (zh) 半導體裝置和形成具有減少的電容性耦合和高ｃｍｒｒ的ｒｆ平衡－不平衡轉換器的方法
KR101647852B1 (ko) 반도체 소자 및 그 제조방법
TWI553816B (zh) 半導體元件以及在半導體晶粒上配置預先製造的遮蔽框架的方法
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
TWI517270B (zh) 半導體元件以及在半導體晶粒的周圍區域中的導電孔之間形成雜訊吸收區域的方法
US9190340B2 (en) Semiconductor device and method of forming RF FEM and RF transceiver in semiconductor package
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
KR101647839B1 (ko) Ｌｃ 공진기로 구현된 밸런스 밴드-패스 필터를 갖는 반도체 장치