CN114826190B - 声表面滤波器封装方法、声表面滤波器及通信设备 - Google Patents

声表面滤波器封装方法、声表面滤波器及通信设备 Download PDF

Info

Publication number
CN114826190B
CN114826190B CN202210281010.1A CN202210281010A CN114826190B CN 114826190 B CN114826190 B CN 114826190B CN 202210281010 A CN202210281010 A CN 202210281010A CN 114826190 B CN114826190 B CN 114826190B
Authority
CN
China
Prior art keywords
integrated circuit
chip
circuit wafer
surface filter
acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210281010.1A
Other languages
English (en)
Other versions
CN114826190A (zh
Inventor
郝兵
姚艳轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxscend Microelectronics Co ltd
Original Assignee
Maxscend Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxscend Microelectronics Co ltd filed Critical Maxscend Microelectronics Co ltd
Priority to CN202210281010.1A priority Critical patent/CN114826190B/zh
Publication of CN114826190A publication Critical patent/CN114826190A/zh
Application granted granted Critical
Publication of CN114826190B publication Critical patent/CN114826190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明公开了一种声表面滤波器封装方法、声表面滤波器及通信设备，涉及滤波器技术领域。该方法包括：提供一集成电路晶圆，集成电路晶圆包括相对设置的第一面和第二面，第一面上设置有集成电路；然后在集成电路晶圆的第一面倒装多个声表面滤波器芯片，声表面滤波器芯片的第一面设置有导体柱；再在声表面滤波器芯片的第二面上和集成电路晶圆的第一面上形成第一绝缘层；最后对集成电路晶圆第一面的一侧进行塑封。本发明将声表面滤波器芯倒装在集成电路晶圆片上，声表面滤波器芯和集成电路晶圆片之间形成有空腔，保证了声表面滤波器芯的正常运行，从而形成三维堆叠结构，降低了封装尺寸。

Description

声表面滤波器封装方法、声表面滤波器及通信设备
技术领域
本发明涉及滤波器技术领域，尤其涉及一种声表面滤波器封装方法、声表面滤波器及通信设备。
背景技术
声表面波滤波器(SAW，SurfaceAcousticWave)具有传输损耗小、抗电磁干扰(EMI)性能好、可靠性高、制作的器件体小量轻等优点，因此SAW滤波器在移动通讯终端产品得到广泛应用。随着移动终端的小型化、低成本化，对声表面波滤波器的封装要求也相应的提高了。现有的声表面波滤波器多的封装尺寸较大，不满足封装小型化的趋势，因此，如何降低声表面波滤波器的封装尺寸，是亟待解决的技术问题。
发明内容
本发明的主要目的在于提供一种声表面滤波器封装方法、声表面滤波器及通信设备，旨在解决现有技术中声表面波滤波器的封装尺寸较大的技术问题。
为实现上述目的，本发明提出一种声表面滤波器封装方法，包括：
提供一集成电路晶圆，集成电路晶圆包括相对设置的第一面和第二面，第一面上设置有集成电路；
在集成电路晶圆的第一面倒装多个声表面滤波器芯片，声表面滤波器芯片的第一面设置有导体柱，导体柱用于将声表面滤波器芯片与集成电路晶圆上的线路连接，导体柱还用于形成声表面滤波器芯片工作所需的空腔；
在声表面滤波器芯片的第二面上和集成电路晶圆的第一面上形成第一绝缘层；
对集成电路晶圆第一面的一侧进行塑封。
可选的，在集成电路晶圆的第一面倒装多个声表面滤波器芯片，包括：
在集成电路晶圆的第一面形成多个芯片层，并在相邻芯片层之间形成布线层，各芯片层包括至少一个倒装的声表面滤波器芯片，布线层用于将正对布线层的表面滤波器芯片上的导体柱与集成电路晶圆连接。
可选的，在集成电路晶圆的第一面形成多个芯片层，并在相邻芯片层之间形成布线层，包括：
在集成电路晶圆的第一面设置至少一个声表面滤波器芯片，形成第一芯片层，第一芯片层中的声表面滤波器芯片上的导体柱与第一面上的第一焊盘连接；
在第一芯片层和集成电路晶圆的第一面上形成第二绝缘层；
去除第二绝缘层中覆盖第一面上的第二焊盘的区域；
在第二焊盘上和第二绝缘层上形成布线层；
在布线层上设置至少一个声表面滤波器芯片，形成第二芯片层，第二芯片层中的声表面滤波器芯片上的导体柱与布线层连接。
可选的，对集成电路晶圆第一面的一侧进行塑封之后，还包括：
从集成电路晶圆的第二面向第一面制作通孔，以露出第一面上的第三焊盘；
在通孔内形成金属线，金属线与第三焊盘连接；
在第二面制作与金属线连接的第四焊盘。
可选的，在从集成电路晶圆的第二面向第一面制作通孔之前，还包括：
对集成电路晶圆的第二面进行研磨，以减薄集成电路晶圆。
为实现上述目的，本发明还提出一种声表面滤波器，声表面滤波器包括：
集成电路晶圆，集成电路晶圆包括相对设置的第一面和第二面，第一面上设置有集成电路；
多个声表面滤波器芯片；声表面滤波器芯片倒装于集成电路晶圆的第一面，声表面滤波器芯片的第一面设置有导体柱，导体柱用于将声表面滤波器芯片与集成电路晶圆上的线路连接，导体柱还用于形成声表面滤波器芯片工作所需的空腔；
第一绝缘层，覆盖于声表面滤波器芯片的第二面和集成电路晶圆的第一面上；
塑封层，覆盖于第一绝缘层上。
可选的，集成电路晶圆上的多个声表面滤波器芯片呈多层堆叠结构，每层芯片层之间设置有布线层，布线层用于将正对布线层的表面滤波器芯片与集成电路晶圆连接。
可选的，布线层与背向布线层的表面滤波器芯片之间设置有第二绝缘层。
可选的，集成电路晶圆的第二面和第一面上设置有焊盘，第二面和第一面之间设置有通孔，通孔内设置有金属线，金属线两端与焊盘连接。
为实现上述目的，本发明还提出一种通信设备，通信设备包括如上述的声表面滤波器。
本发明提供一集成电路晶圆，集成电路晶圆包括相对设置的第一面和第二面，第一面上设置有集成电路；然后在集成电路晶圆的第一面倒装多个声表面滤波器芯片，声表面滤波器芯片的第一面设置有导体柱，导体柱用于将声表面滤波器芯片与集成电路晶圆上的线路连接，导体柱还用于形成声表面滤波器芯片工作所需的空腔；再在声表面滤波器芯片的第二面上和集成电路晶圆的第一面上形成第一绝缘层；最后对集成电路晶圆第一面的一侧进行塑封。本发明将声表面滤波器芯倒装在集成电路晶圆片上，声表面滤波器芯和集成电路晶圆片之间形成有空腔，保证了声表面滤波器芯的正常运行，从而形成三维堆叠结构，降低了封装尺寸。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明声表面滤波器封装方法第一实施例的流程示意图；
图2为本发明声表面滤波器封装过程中一阶段的结构示意图；
图3为本发明声表面滤波器封装方法第二实施例的流程示意图；
图4为本发明声表面滤波器封装过程中一阶段的结构示意图；
图5为本发明声表面滤波器封装过程中一阶段的结构示意图；
图6为本发明声表面滤波器封装过程中一阶段的结构示意图；
图7为本发明声表面滤波器封装过程中一阶段的结构示意图；
图8为本发明声表面滤波器封装过程中一阶段的结构示意图；
图9为本发明声表面滤波器封装方法第三实施例的流程示意图；
图10为本发明声表面滤波器封装过程中一阶段的结构示意图。
附图标号说明：
标号 名称 标号 名称
10 集成电路晶圆 50 干膜
20 焊盘 60 布线层
30 导体柱 70 塑封层
40 声表面滤波器芯片 80 通孔
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参照图1，图1为本发明声表面滤波器封装方法第一实施例的流程示意图。本发明提出声表面滤波器封装方法的第一实施例。
如图1所示，在本实施例中，声表面滤波器封装方法包括以下步骤：
步骤S10：提供一集成电路晶圆，集成电路晶圆包括相对设置的第一面和第二面，第一面上设置有集成电路。
晶圆是指制作硅半导体电路所用的硅晶片，其原始材料是硅。集成电路晶圆是指带有集成电路布线的晶圆；其中，集成电路布线的具有电路结构根据所需要实现的功能确定，本实施方式对此不加以限制。集成电路晶圆的制作工艺已有成熟的技术，本实施方式再次也不再赘述。
集成电路晶圆通常仅在一面上设置集成电路布线，本实施方式该具有集成电路布线的一面作为第一面(通常也称为正面)，将没有集成电路布线的一面作为第二面(通常也称为背面)。
步骤S20：在集成电路晶圆的第一面倒装多个声表面滤波器芯片，声表面滤波器芯片的第一面设置有导体柱，导体柱用于将声表面滤波器芯片与集成电路晶圆上的线路连接，导体柱还用于形成声表面滤波器芯片工作所需的空腔。
声表面滤波器芯片为已经功能制备完成的集成芯片，其能够实现声表面滤波器的基本功能。由于声表面波滤波器产品性能和设计功能需求，需要保证滤波芯片功能区域不能接触任何物质。本实施方式将声表面滤波器芯片的功能区域所在一面作为第一面(通常也称为正面)，将不具备功能区域的一面作为第二面(通常也称为背面)。对于声表面滤波器芯片具体的制备工艺，也已有成熟的技术，本实施方式在此也不再赘述。
参照图2，图2为本发明声表面滤波器封装过程中一阶段的结构示意图。如图2所示，集成电路晶圆10的第一面和声表面滤波器芯片40的第一面上均设置有焊盘20，该焊盘20用于提供电连接触点。集成电路晶圆10和声表面滤波器芯片40之间的焊盘20通过导体柱30连接，该导体柱30可以为采用铜等导电材料。集成电路晶圆10和声表面滤波器芯片40可以通过焊盘和导体柱30电连接，以实现信号的传输。
倒装是指将声表面滤波器芯片40的第一面朝向集成电路晶圆10的第一面设置。导体柱30在实现电连接的同时，还可以起到支撑作用。同时，由于导体柱30具有一定高度，其可以在声表面滤波器芯片40的第一面与集成电路晶圆10的第一面之间形成空腔结构，从而保证声表面滤波器芯片40的功能区域不接触任何物质。
需要说明的是，集成电路晶圆10的第一面上的多个声表面滤波器芯片40可以呈阵列结构，或者呈堆叠结构，或者两种结构并存。其中，堆叠结构具体是指部分的声表面滤波器芯片40倒装于其他的声表面滤波器芯片40上，从而在集成电路晶圆10的第一面形成多个芯片层。此时，由于部分的声表面滤波器芯片40无法直接与集成电路晶圆10连接，故需要在相邻芯片层之间形成布线层，该布线层用于将正对布线层的表面滤波器芯片40上的导体柱30与集成电路晶圆10连接。
步骤S30：在声表面滤波器芯片的第二面上和集成电路晶圆的第一面上形成第一绝缘层。
可以理解的是，为了使声表面滤波器芯片和集成电路晶圆工作更稳定，可以通过绝缘层将声表面滤波器芯片和集成电路晶圆进行覆盖，从而将其线路与外部隔离。具有的，第一绝缘层可以采用干膜。
步骤S40：对集成电路晶圆第一面的一侧进行塑封。
需要说明的是，塑封可以采用环氧树脂塑封料(EMC，Epoxy Molding Compound)进行，塑封工艺已有成熟的技术，本实施方式在此不再赘述。塑封时，需要使EMC包括声表面滤波器芯片，并覆盖集成电路晶圆第一面。通过塑封对堆叠进行定型，有利于提高结构的稳固性。
在本实施方式中，通过提供一集成电路晶圆，集成电路晶圆包括相对设置的第一面和第二面，第一面上设置有集成电路；然后在集成电路晶圆的第一面倒装多个声表面滤波器芯片；再在声表面滤波器芯片的第二面上和集成电路晶圆的第一面上形成第一绝缘层；最后对集成电路晶圆第一面的一侧进行塑封。本实施方式将声表面滤波器芯倒装在集成电路晶圆片上，声表面滤波器芯和集成电路晶圆片之间形成有空腔，保证了声表面滤波器芯的正常运行，从而形成三维堆叠结构，降低了封装尺寸。
参照图3，图3为本发明声表面滤波器封装方法第二实施例的流程示意图。基于上述第一实施例，本发明提出声表面滤波器封装方法的第二实施例。
为进一步降低声表面滤波器的封装尺寸，本实施方式对集成电路晶圆上的声表面滤波器芯片的倒装过程进行说明。具体的，在集成电路晶圆的第一面倒装多个声表面滤波器芯片的过程可以包括以下步骤：
步骤S21：在集成电路晶圆的第一面设置至少一个声表面滤波器芯片，形成第一芯片层，第一芯片层中的声表面滤波器芯片上的导体柱与第一面上的第一焊盘连接。
参照图4，图4为本发明声表面滤波器封装过程中一阶段的结构示意图。第一芯片层可以包括多个声表面滤波器芯片。或者，第一芯片层可以仅包括一个声表面滤波器芯片，如图2所示。第一芯片层中声表面滤波器芯片的数量可以根据需要进行设置，当然，集成电路晶圆上的焊盘位置也需要进行相应的设置，本实施方式对此不加以限制。
第一焊盘通常是指位于第一芯片层中的声表面滤波器芯片下方的焊盘。在需要封装多个声表面滤波器芯片时，集成电路晶圆上通常设置有多个焊盘，以用于连接不同的声表面滤波器芯片。
步骤S22：在第一芯片层和集成电路晶圆的第一面上形成第二绝缘层。
参照图5，图5为本发明声表面滤波器封装过程中一阶段的结构示意图。如图5所示，第二绝缘层可以为干膜50，干膜50还覆盖了声表面滤波器芯片40的侧面和导体柱50的两侧。通过在集成电路晶圆的第一面一侧覆盖一层干膜50，使声表面滤波器芯片40下方的空腔称为封闭式空腔，保证了工作的稳定性。
步骤S23：去除第二绝缘层中覆盖第一面上的第二焊盘的区域。
本实施方式采用声表面滤波器芯片堆叠结构，即在声表面滤波器芯片上方堆叠声表面滤波器芯片。由于上方的声表面滤波器芯片无法直接与集成电路晶圆连接，因此需要在上方的声表面滤波器芯片与集成电路晶圆之间设置连接线。
第二焊盘是指焊盘20中的需要与上方的声表面滤波器芯片连接的焊盘(参照图5中的从左到右的第二、五个焊盘20)。由于第二绝缘层不具有导电能力，第二焊盘在覆盖第二绝缘层后，无法实现电连接，故需要去除第二焊盘上方的绝缘区域。具体的，可以采用曝光、显影工艺去除第二绝缘层中的部分区域。
步骤S24：在第二焊盘上和第二绝缘层上形成布线层。
参照图6，图6为本发明声表面滤波器封装过程中一阶段的结构示意图。在具体实现时，可以使用薄膜溅射、光刻、电镀、去胶、湿法刻蚀等工艺制作布线层60，其中光刻涂胶可选择喷涂作业，或使用干膜光刻。布线层60可以采用金属，如铜等。布线层60具体可以包括多条金属线，每条金属线的一端与声表面滤波器芯片40上的导体柱30连接，另一端与集成电路晶圆10上的焊盘20连接。
步骤S25：在布线层上设置至少一个声表面滤波器芯片，形成第二芯片层，第二芯片层中的声表面滤波器芯片上的导体柱与布线层连接。
参照图7，图7为本发明声表面滤波器封装过程中一阶段的结构示意图。第二芯片层中的声表面滤波器芯片同样采用倒装的方式进行设置，其第一面上的焊盘20通过导体柱30余布线层60中的金属线连接。同样，第二芯片层中的声表面滤波器芯片也可以为多个，当然第二芯片层中的声表面滤波器芯片的数量应该小于或者等第一芯片层中的声表面滤波器芯片的数量。
当然，还可以通过重复上述步骤，从而在集成电路晶圆上堆叠更多层的声表面滤波器芯片。在声表面滤波器芯片设置完成之后，需要在最上方的声表面滤波器芯片设置第一绝缘层，并进行塑封。具体可以参照第一实施例中的说明。或者，参照图8，图8为本发明声表面滤波器封装过程中一阶段的结构示意图。如图8所示，第二芯片层中的声表面滤波器芯片第二面上的第一绝缘层可以选择与第二绝缘层相同的干膜50。然后在干膜50的基础上，对集成电路晶圆设置的第一面的一侧进行塑封，形成塑封层70。
在本实施方式中，通过在集成电路晶圆上堆叠多层的声表面滤波器芯片，并在每层声表面滤波器芯片之间设置布线层，以使上层的声表面滤波器芯片与集成电路晶圆连接，形成三维堆叠结构，节省了声表面滤波器的封装尺寸。
参照图9，图9为本发明声表面滤波器封装方法第三实施例的流程示意图。基于上述第一实施例和第二实施例，本发明提出声表面滤波器封装方法的第三实施例。
在塑封之后，集成电路晶圆和声表面滤波器芯片中的电路结构被覆盖在内部，为使声表面滤波器与外界实现电连接，需要设置外部接线端。因此，在本实施方式，对集成电路晶圆第一面的一侧进行塑封之后，还包括：
步骤S50：从集成电路晶圆的第二面向第一面制作通孔，以露出第一面上的第三焊盘。
参照图10，图10为本发明声表面滤波器封装过程中一阶段的结构示意图。需要说明的是，第三焊盘是指集成电路晶圆10的第一面上的所有焊盘。在具体实现时，可以通过光刻、干法刻蚀、去胶等工艺形成通孔80。
需要说明的是，为进一步减少封装尺寸，在制作通孔之前，还可以对集成电路晶圆的第二面进行研磨，以减薄集成电路晶圆。具体的，可以采用研磨工艺对第二面进行研磨。此外，减薄后的集成电路晶圆也更利于制作通孔。
步骤S60：在通孔内形成金属线，金属线与第三焊盘连接。
在具体实现时，可以采用光刻、干法刻蚀、去胶、薄膜沉积、薄膜溅射、电镀、湿法刻蚀等工艺制作金属线。其中，为提高线路的可靠性，金属线与通孔80之间形成由绝缘层。
步骤S70：在第二面制作与金属线连接的第四焊盘。
可以理解的是，第四焊盘通过金属线与第三焊盘连接，第四焊盘可用于与外部电路进行连接。为便于连接，第四焊盘上还可以通过植球或印刷工艺形成焊球。
需要说明的是，集成电路晶圆可以包括多个相同的集成电路区域，各集成电路区域用于封装为一个声表面滤波器。为提高封装效率，在具有多个集成电路区域的集成电路晶圆上同时倒装声表面滤波器芯片，并之后进行切割单颗进，从而可以获得多个声表面滤波器。
在本实施方式中，通过从集成电路晶圆的第二面向第一面制作通孔，以露出第一面上的第三焊盘，在通孔内形成金属线，金属线与第三焊盘连接；然后在第二面制作与金属线连接的第四焊盘。本实施方式通过在集成电路晶圆的背面设置焊盘与正面的焊盘连通，从而提供为声表面滤波器提供外部连接点，有效整合集成电路晶圆和声表面滤波器芯片。
为实现上述目的，本发明还提出一种声表面滤波器。
继续参照图8，在本实施方式中，声表面滤波器可以包括：
集成电路晶圆10，集成电路晶圆10包括相对设置的第一面和第二面，第一面上设置有集成电路。
多个声表面滤波器芯片40；声表面滤波器芯片倒装于集成电路晶圆的第一面，声表面滤波器芯片40的第一面设置有导体柱30，导体柱30用于将声表面滤波器芯片40与集成电路晶圆10上的线路连接，导体柱30还用于形成声表面滤波器芯片工作所需的空腔。
第一绝缘层，覆盖于声表面滤波器芯片40的第二面和集成电路晶圆10的第一面上。
塑封层70，覆盖于第一绝缘层上。
集成电路晶圆通常仅在一面上设置集成电路布线，本实施方式该具有集成电路布线的一面作为第一面(通常也称为正面)，将没有集成电路布线的一面作为第二面(通常也称为背面)。声表面滤波器芯片的功能区域所在一面作为第一面(通常也称为正面)，将不具备功能区域的一面作为第二面(通常也称为背面)。对于声表面滤波器芯片具体的制备工艺，也已有成熟的技术，本实施方式在此也不再赘述。
集成电路晶圆10的第一面和声表面滤波器芯片40的第一面上均设置有焊盘20，该焊盘20用于提供电连接触点。集成电路晶圆10和声表面滤波器芯片40之间的焊盘20通过导体柱30连接，该导体柱30可以为采用铜等导电材料。集成电路晶圆10和声表面滤波器芯片40可以通过焊盘和导体柱30电连接，以实现信号的传输。
集成电路晶圆10的第一面上的多个声表面滤波器芯片40可以呈阵列结构，或者呈堆叠结构，或者两种结构并存。其中，堆叠结构具体是指部分的声表面滤波器芯片40倒装于其他的声表面滤波器芯片40上，从而在集成电路晶圆10的第一面形成多个芯片层。此时，由于部分的声表面滤波器芯片40无法直接与集成电路晶圆10连接，故需要在相邻芯片层之间形成布线层，该布线层用于将正对布线层的表面滤波器芯片40上的导体柱30与集成电路晶圆10连接。在本实施方式中，优选在集成电路晶圆10堆叠多层声表面滤波器芯片40。
为保证线路的稳定，布线层60与背向布线层60的表面滤波器芯片40之间设置有第二绝缘层。第一绝缘层和第二绝缘层均可以为干膜50，干膜50还覆盖了声表面滤波器芯片40的侧面和导体柱50的两侧。通过在集成电路晶圆的第一面一侧覆盖一层干膜50，使声表面滤波器芯片40下方的空腔称为封闭式空腔，保证了工作的稳定性。
此外，集成电路晶圆10和声表面滤波器芯片40中的电路结构被覆盖在内部，为使声表面滤波器与外界实现电连接，需要设置外部接线。参照图10，具体的，集成电路晶圆10的第二面和第一面上设置有焊盘20，第二面和第一面之间设置有通孔80，通孔内设置有金属线，金属线两端与焊盘20连接。
在本实施方式中，声表面滤波器包括集成电路晶圆10，集成电路晶圆10包括相对设置的第一面和第二面，第一面上设置有集成电路；多个声表面滤波器芯片40；声表面滤波器芯片倒装于集成电路晶圆的第一面，声表面滤波器芯片40的第一面设置有导体柱30，导体柱30用于将声表面滤波器芯片40与集成电路晶圆10上的线路连接，导体柱30还用于形成声表面滤波器芯片工作所需的空腔；第一绝缘层，覆盖于声表面滤波器芯片40的第二面和集成电路晶圆10的第一面上；塑封层70，覆盖于第一绝缘层上。本实施方式将声表面滤波器芯倒装在集成电路晶圆片上，声表面滤波器芯和集成电路晶圆片之间形成有空腔，保证了声表面滤波器芯的正常运行，从而形成三维堆叠结构，降低了封装尺寸。
为实现上述目的，本发明还提出一种通信设备，通信设备包括如上述的声表面滤波器。该声表面滤波器的具体结构参照上述实施例，由于本通信设备可以采用上述所有实施例的技术方案，因此至少具有上述实施例的技术方案所带来的有益效果，在此不再一一赘述。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种声表面滤波器封装方法，其特征在于，所述声表面滤波器封装方法包括：
提供一集成电路晶圆，所述集成电路晶圆包括相对设置的第一面和第二面，所述第一面上设置有集成电路；
在所述集成电路晶圆的第一面倒装多个声表面滤波器芯片，所述声表面滤波器芯片的第一面设置有导体柱，所述导体柱用于将所述声表面滤波器芯片与所述集成电路晶圆上的线路连接，所述导体柱还用于形成所述声表面滤波器芯片工作所需的空腔；
在所述声表面滤波器芯片的第二面上和所述集成电路晶圆的第一面上形成第一绝缘层；
对所述集成电路晶圆第一面的一侧进行塑封；
所述在所述集成电路晶圆的第一面倒装多个声表面滤波器芯片，包括：
在所述集成电路晶圆的第一面形成多个芯片层，并在相邻芯片层之间形成布线层，各芯片层包括至少一个倒装的声表面滤波器芯片，所述布线层用于将正对所述布线层的表面滤波器芯片上的导体柱与所述集成电路晶圆连接；
所述在所述集成电路晶圆的第一面形成多个芯片层，并在相邻芯片层之间形成布线层，包括：
在所述集成电路晶圆的第一面设置至少一个声表面滤波器芯片，形成第一芯片层，所述第一芯片层中的声表面滤波器芯片上的导体柱与所述第一面上的第一焊盘连接；
在所述第一芯片层和所述集成电路晶圆的第一面上形成第二绝缘层；
去除所述第二绝缘层中覆盖所述第一面上的第二焊盘的区域；
在所述第二焊盘上和所述第二绝缘层上形成布线层；
在所述布线层上设置至少一个声表面滤波器芯片，形成第二芯片层，所述第二芯片层中的声表面滤波器芯片上的导体柱与所述布线层连接。
2.如权利要求1所述的声表面滤波器封装方法，其特征在于，所述对所述集成电路晶圆第一面的一侧进行塑封之后，还包括：
从所述集成电路晶圆的第二面向第一面制作通孔，以露出所述第一面上的第三焊盘；
在所述通孔内形成金属线，所述金属线与所述第三焊盘连接；
在所述第二面制作与所述金属线连接的第四焊盘。
3.如权利要求2所述的声表面滤波器封装方法，其特征在于，在所述从所述集成电路晶圆的第二面向第一面制作通孔之前，还包括：
对所述集成电路晶圆的第二面进行研磨，以减薄所述集成电路晶圆。
4.一种声表面滤波器，其特征在于，所述声表面滤波器包括：
集成电路晶圆，所述集成电路晶圆包括相对设置的第一面和第二面，所述第一面上设置有集成电路；
多个声表面滤波器芯片；所述声表面滤波器芯片倒装于所述集成电路晶圆的第一面，所述声表面滤波器芯片的第一面设置有导体柱，所述导体柱用于将所述声表面滤波器芯片与所述集成电路晶圆上的线路连接，所述导体柱还用于形成所述声表面滤波器芯片工作所需的空腔，所述集成电路晶圆上的多个声表面滤波器芯片呈多层堆叠结构，每层芯片层之间设置有布线层，所述布线层用于将正对所述布线层的表面滤波器芯片与所述集成电路晶圆连接，所述布线层与背向所述布线层的表面滤波器芯片之间设置有第二绝缘层；
第一绝缘层，覆盖于所述声表面滤波器芯片的第二面和所述集成电路晶圆芯片的第一面上；
塑封层，覆盖于所述第一绝缘层上。
5.如权利要求4所述的声表面滤波器，其特征在于，所述集成电路晶圆的第二面和第一面上设置有焊盘，所述第二面和所述第一面之间设置有通孔，所述通孔内设置有金属线，所述金属线两端与所述焊盘连接。
6.一种通信设备，其特征在于，所述通信设备包括如权利要求4或5所述的声表面滤波器。
CN202210281010.1A 2022-03-22 2022-03-22 声表面滤波器封装方法、声表面滤波器及通信设备 Active CN114826190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210281010.1A CN114826190B (zh) 2022-03-22 2022-03-22 声表面滤波器封装方法、声表面滤波器及通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210281010.1A CN114826190B (zh) 2022-03-22 2022-03-22 声表面滤波器封装方法、声表面滤波器及通信设备

Publications (2)

Publication Number Publication Date
CN114826190A CN114826190A (zh) 2022-07-29
CN114826190B true CN114826190B (zh) 2023-06-30

Family

ID=82530550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210281010.1A Active CN114826190B (zh) 2022-03-22 2022-03-22 声表面滤波器封装方法、声表面滤波器及通信设备

Country Status (1)

Country Link
CN (1) CN114826190B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244231A (zh) * 2018-11-09 2019-01-18 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244230B (zh) * 2018-11-09 2024-03-26 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
CN109411597B (zh) * 2018-11-09 2024-03-15 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244231A (zh) * 2018-11-09 2019-01-18 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法

Also Published As

Publication number Publication date
CN114826190A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
KR100821374B1 (ko) 반도체 패키지
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
US20060216868A1 (en) Package structure and fabrication thereof
US20080251902A1 (en) Plastic package and method of fabricating the same
JP5135493B2 (ja) 集積回路パッケージ
US20070069389A1 (en) Stackable device, device stack and method for fabricating the same
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
US8067831B2 (en) Integrated circuit package system with planar interconnects
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
JP2010103475A (ja) 半導体マルチチップパッケージ
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
CN113793846A (zh) 一种集成无源器件的滤波器晶圆级封装结构及其方法
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
WO2005122257A1 (ja) コンデンサを内蔵した半導体装置及びその製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
KR100912427B1 (ko) 적층 칩 패키지 및 그 제조 방법
CN114826190B (zh) 声表面滤波器封装方法、声表面滤波器及通信设备
CN215988755U (zh) 一种集成无源器件的滤波器晶圆级封装结构
CN115954280A (zh) 晶圆级器件封装结构、制作方法及封装体结构
CN107301954A (zh) 封装基板的制作方法
KR20040100770A (ko) 반도체 패키지장치 및 그 제조 방법
CN113410215A (zh) 半导体封装结构及其制备方法
KR20110080491A (ko) 반도체 칩 패키지 제조방법
JP3491606B2 (ja) 半導体デバイスとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant