KR20220048532A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20220048532A
KR20220048532A KR1020200131425A KR20200131425A KR20220048532A KR 20220048532 A KR20220048532 A KR 20220048532A KR 1020200131425 A KR1020200131425 A KR 1020200131425A KR 20200131425 A KR20200131425 A KR 20200131425A KR 20220048532 A KR20220048532 A KR 20220048532A
Authority
KR
South Korea
Prior art keywords
row
members
auxiliary
package
substrate
Prior art date
Application number
KR1020200131425A
Other languages
English (en)
Inventor
김지황
김동호
박진우
심종보
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200131425A priority Critical patent/KR20220048532A/ko
Priority to US17/350,329 priority patent/US11728230B2/en
Publication of KR20220048532A publication Critical patent/KR20220048532A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

하부 패키지; 상기 하부 패키지 상의 상부 기판; 및 상기 하부 패키지와 상기 상부 기판을 전기적으로 연결시키는 연결부재들; 을 포함하되, 상기 하부 패키지는: 하부 기판; 및 상기 하부 기판 상의 하부 반도체 칩; 을 포함하고, 상기 상부 기판은: 상부 기판 몸체; 상기 연결부재들의 각각과 결합되는 상기 상부 기판 몸체의 하면 상의 상부 연결 패드들; 및 상기 상부 기판 몸체의 하면으로부터 밑으로 연장되되 상기 상부 기판 몸체와 동일한 절연 물질을 포함하는 보조부재들; 을 포함하고, 상기 연결부재들은 수평 방향으로 배열되어 연결부재 제1 열을 형성하고, 상기 보조부재들은 상기 연결부재 제1 열의 배열 방향을 따라 배열되어 보조부재 제1 열을 형성하며, 상기 연결부재 제1 열과 상기 보조부재 제1 열은 평면적 관점에서 상기 하부 반도체 칩의 일측면과 상기 하부 기판의 일측면 사이에 위치하고, 상기 보조부재 제1 열은 상기 연결부재 제1 열로부터 상기 연결부재 제1 열의 배열 방향에 교차되는 수평 방향으로 이격되는 반도체 패키지가 제공된다.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and manufacturing method thereof}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 반도체 패키지 및 그 제조방법에 관한 것이다.
반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판(PCB) 등의 기판 상에 반도체 칩이 실장되어 만들어진다. 하나의 반도체 패키지 내에는 복수 개의 반도체 칩이 실장될 수 있다. 복수 개의 반도체 칩은 다양한 기능을 가질 수 있다. 복수 개의 반도체 칩은 하나의 기판 상에 적층될 수 있다. 최근 하나의 반도체 패키지 상에, 다른 반도체 패키지 등을 올리는 POP(Package On Package) 구조가 사용되고 있다. 하부 반도체 패키지와 상부 반도체 패키지를 전기적으로 연결시키기 위하여, 다양한 구조가 사용될 수 있다.
본 발명이 해결하고자 하는 과제는 비젖음(non-wet) 현상을 방지할 수 있는 반도체 패키지 및 그 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 수율을 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 간단한 구조로 플럭스를 고르게 도포할 수 있는 반도체 패키지 및 그 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지는 하부 패키지; 상기 하부 패키지 상의 상부 기판; 및 상기 하부 패키지와 상기 상부 기판을 전기적으로 연결시키는 연결부재들; 을 포함하되, 상기 하부 패키지는: 하부 기판; 및 상기 하부 기판 상의 하부 반도체 칩; 을 포함하고, 상기 상부 기판은: 상부 기판 몸체; 상기 연결부재들의 각각과 결합되는 상기 상부 기판 몸체의 하면 상의 상부 연결 패드들; 및 상기 상부 기판 몸체의 하면으로부터 밑으로 연장되되 상기 상부 기판 몸체와 동일한 절연 물질을 포함하는 보조부재들; 을 포함하고, 상기 연결부재들은 수평 방향으로 배열되어 연결부재 제1 열을 형성하고, 상기 보조부재들은 상기 연결부재 제1 열의 배열 방향을 따라 배열되어 보조부재 제1 열을 형성하며, 상기 연결부재 제1 열과 상기 보조부재 제1 열은 평면적 관점에서 상기 하부 반도체 칩의 일측면과 상기 하부 기판의 일측면 사이에 위치하고, 상기 보조부재 제1 열은 상기 연결부재 제1 열로부터 상기 연결부재 제1 열의 배열 방향에 교차되는 수평 방향으로 이격될 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지는 하부 패키지; 상기 하부 패키지 상의 상부 패키지; 및 상기 하부 패키지와 상기 상부 패키지를 전기적으로 연결시키는 연결부재들; 을 포함하되, 상기 하부 패키지는: 하부 기판; 및 상기 하부 기판 상의 하부 반도체 칩; 을 포함하고, 상기 상부 패키지는: 상부 기판; 및 상기 상부 기판 상의 상부 반도체 칩; 을 포함하며, 상기 상부 기판은: 상부 기판 몸체; 상기 상부 기판 몸체의 하면에 의해 노출되어 상기 연결부재들의 각각과 결합되는 상부 연결 패드들; 및 상기 상부 기판 몸체의 하면으로부터 수직 방향인 제1 방향으로 연장되는 보조부재들; 을 포함하고, 상기 하부 기판은: 하부 기판 몸체; 및 상기 하부 기판 몸체의 상면에 의해 노출되어 상기 연결부재들의 각각과 결합되는 하부 연결 패드들; 을 포함하며, 상기 연결부재들은: 상기 제1 방향에 교차되는 제2 방향으로 배열되는 연결부재 제1 열; 상기 제1 방향 및 상기 제2 방향에 교차되는 제3 방향으로 배열되는 연결부재 제1 행; 및 상기 제3 방향으로 배열되는 연결부재 제2 행; 을 형성하고, 상기 연결부재 제1 행 및 상기 연결부재 제2 행은 서로 상기 제2 방향으로 이격되며, 상기 보조부재들은 상기 하부 반도체 칩으로부터 상기 제3 방향으로 이격된 채 상기 제2 방향으로 배열되는 보조부재 제1 열을 형성하고, 상기 보조부재 제1 열은 상기 연결부재 제1 열로부터 상기 제3 방향으로 이격될 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지 제조방법은 하부 구조물을 준비하는 것; 상부 구조물을 준비하는 것; 및 상기 하부 구조물 상에 상기 상부 구조물을 결합시키는 것; 을 포함하되, 상기 상부 구조물은 기판을 포함하며, 상기 기판은: 기판 몸체; 상기 기판 몸체의 하면 상의 연결 패드; 및 상기 기판 몸체의 하면으로부터 밑으로 연장되는 보조부재; 를 포함하고, 상기 하부 구조물 상에 상기 상부 구조물을 결합시키는 것은: 상기 연결 패드에 상부 솔더 볼을 결합시키는 것; 상기 상부 솔더 볼에 플럭스를 도포하는 것; 및 상기 상부 솔더 볼에 플럭스가 도포된 상태에서 상기 상부 구조물을 상기 하부 구조물에 결합시키는 것; 을 포함하며, 상기 상부 솔더 볼과 상기 보조부재는 수평적으로 이격되고, 상기 상부 솔더 볼에 플럭스를 도포하는 것은 상기 상부 솔더 볼과 상기 보조부재 사이에 플럭스가 도포되는 것을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 반도체 패키지 및 그 제조방법에 따르면, non-wet 현상을 방지할 수 있다.
본 발명의 반도체 패키지 및 그 제조방법에 따르면, 수율을 향상시킬 수 있다.
본 발명의 반도체 패키지 및 그 제조방법에 따르면, 간단한 구조로 플럭스를 고르게 도포할 수 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 2는 도 1의 X 영역을 확대하여 나타낸 단면도이다.
도 3은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 평면도이다.
도 5는 본 발명의 실시 예들에 따른 반도체 패키지의 제조방법을 나타낸 순서도이다.
도 6 내지 도 19는 도 5의 반도체 패키지 제조방법에 따라 반도체 패키지를 제조하는 과정을 순차적으로 나타낸 단면도들이다.
도 20은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 21은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
도 1은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
이하에서, 도 1의 D1을 제1 방향, D2를 제2 방향, 제1 방향(D1) 및 제2 방향(D2)에 교차되는 D3를 제3 방향이라 칭할 수 있다.
도 1을 참고하면, 반도체 패키지(P)가 제공될 수 있다. 실시 예들에서, 반도체 패키지(P)는 패키지 온 패키지(Package On Package, POP) 형태를 포함할 수 있다. 그러나 이에 한정하는 것은 아니며, 본 발명의 반도체 패키지(P)는 POP 구조가 아닌 다른 형태의 반도체 패키지를 의미할 수도 있다. 이하에서, 편의 상 POP 구조의 반도체 패키지(P)를 대표적인 실시 예로 들어 설명하도록 한다.
반도체 패키지(P)는 하부 패키지(1), 상부 패키지(3) 및 연결부재(5) 등을 포함할 수 있다. 실시 예들에서, 반도체 패키지(P)는 하부 몰딩막(m1), 상부 몰딩막(M2) 및 외부 연결 볼(BS) 등을 더 포함할 수 있다.
하부 패키지(1)는 하부 기판(11) 및 하부 반도체 칩(13) 등을 포함할 수 있다. 하부 기판(11)은 인쇄회로 기판(Printed Circuit Board, PCB) 또는 재배선(Redistribution layer) 기판 등을 포함할 수 있다. 하부 기판(11)은 하부 반도체 칩(13), 상부 패키지(3) 및/또는 외부 구성을 서로 전기적으로 연결시킬 수 있다. 하부 기판(11)은 하부 기판 몸체(111), 하부 연결 패드(113) 및 외부 연결 패드(115) 등을 포함할 수 있다. 하부 기판 몸체(111)는 하부 기판(11)의 외관을 형성할 수 있다. 하부 기판 몸체(111)는 절연 물질을 포함할 수 있다. 예를 들어, 하부 기판 몸체(111)는 PSR(Photo Solder Resist) 등을 포함할 수 있다. 도시되지는 아니하였지만, 하부 기판 몸체(111) 내에 도전성 물질로 구성된 배선 등이 위치할 수 있다. 하부 연결 패드(113)는 하부 기판 몸체(111)의 상면 상에 제공될 수 있다. 예를 들어, 하부 연결 패드(113)는 하부 기판 몸체(111)의 상면에 의해 노출될 수 있다. 하부 연결 패드(113)는 연결부재(5)와 결합할 수 있다. 하부 연결 패드(113)는 연결부재(5)를 통해 상부 패키지(3)와 전기적으로 연결될 수 있다. 하부 연결 패드(113)는 복수 개가 제공될 수 있다. 복수 개의 하부 연결 패드(113)는 서로 제2 방향(D2) 및/또는 제3 방향(D3)으로 이격될 수 있다. 그러나 이하에서, 편의 상 하부 연결 패드(113)는 단수로 기술하도록 한다.
상부 패키지(3)는 하부 패키지(1) 상에 위치할 수 있다. 상부 패키지(3)는 하부 패키지(1) 상에 결합될 수 있다. 상부 패키지(3)는 상부 기판(31) 및 상부 반도체 칩(33) 등을 포함할 수 있다. 상부 기판(31)은 인쇄회로 기판(Printed Circuit Board, PCB) 또는 재배선(Redistribution layer) 기판 등을 포함할 수 있다. 상부 기판(31)은 상부 반도체 칩(33) 및 하부 패키지(1) 등을 서로 전기적으로 연결시킬 수 있다. 상부 기판(31)은 상부 기판 몸체(311), 상부 연결 패드(313), 보조부재(315) 및 스페이서(317) 등을 포함할 수 있다. 상부 기판 몸체(311)는 상부 기판(31)의 외관을 형성할 수 있다. 상부 기판 몸체(311)는 절연 물질을 포함할 수 있다. 예를 들어, 상부 기판 몸체(311)는 PSR(Photo Solder Resist) 등을 포함할 수 있다. 도시되지는 아니하였지만, 상부 기판 몸체(311) 내에 도전성 물질로 구성된 배선 등이 위치할 수 있다. 상부 연결 패드(313)는 상부 기판 몸체(311)의 하면(311b) 상에 제공될 수 있다. 예를 들어, 상부 연결 패드(313)는 상부 기판 몸체(311)의 하면(311b)에 의해 노출될 수 있다. 상부 연결 패드(313)는 연결부재(5)와 결합할 수 있다. 상부 연결 패드(313)는 연결부재(5)를 통해 하부 패키지(1)와 전기적으로 연결될 수 있다. 상부 연결 패드(313)는 복수 개가 제공될 수 있다. 복수 개의 상부 연결 패드(313)는 서로 제2 방향(D2) 및/또는 제3 방향(D3)으로 이격될 수 있다. 그러나 이하에서, 편의 상 상부 연결 패드(313)는 단수로 기술하도록 한다.
보조부재(315)는 상부 기판 몸체(311)의 하면(311b)에서 밑으로 일정 길이 연장될 수 있다. 즉, 보조부재(315)는 상부 기판 몸체(311)의 하면(311b)에서 제1 방향(D1)을 향해 연장될 수 있다. 보조부재(315)는 다양한 물질을 포함할 수 있다. 예를 들어, 보조부재(315)는 상부 기판 몸체(311)와 동일한 물질을 포함할 수 있다. 보다 구체적으로, 보조부재(315)는 PSR을 포함할 수 있다. 보조부재(315)가 상부 기판 몸체(311)와 동일한 물질을 포함하는 경우, 보조부재(315)는 상부 기판 몸체(311)의 형성 공정과 연속적인 공정 상에서 형성될 수 있다. 그러나 이에 한정하는 것은 아니며, 보조부재(315)는 금속성 물질을 포함할 수도 있다. 보조부재(315)는 다양한 형태를 포함할 수 있다. 예를 들어, 보조부재(315)는 원기둥 형상을 포함할 수 있다. 보조부재(315)가 원기둥 형상을 포함하는 경우, 보조부재(315)의 측면은 곡면일 수 있다. 보조부재(315)는 연결부재(5) 및 하부 반도체 칩(13)으로부터 수평적으로 이격될 수 있다. 보조부재(315)는 복수 개가 제공될 수 있다. 복수 개의 보조부재(315)는 서로 수평 방향으로 이격될 수 있다. 이에 대한 상세한 내용은 도 4 등을 참고하여 후술하도록 한다.
스페이서(317)는 상부 기판 몸체(311)의 하면(311b)에서 밑으로 일정 길이 연장될 수 있다. 보다 구체적으로, 스페이서(317)는 상부 기판 몸체(311)의 하면(311b)에서 하부 반도체 칩(13)을 향해 제1 방향(D1)을 향해 연장될 수 있다. 스페이서(317)는 하부 반도체 칩(13)의 상면과 접할 수 있다. 스페이서(317)의 두께는 보조부재(315)의 두께보다 얇을 수 있다. 스페이서(317)는 상부 기판 몸체(311)와 동일한 물질을 포함할 수 있다. 스페이서(317)는 복수 개가 제공될 수 있다. 복수 개의 스페이서(317)는 서로 수평 방향으로 이격될 수 있다. 그러나 이하에서, 편의 상 스페이서(317)는 단수로 기술하도록 한다.
연결부재(5)는 하부 패키지(1)와 상부 패키지(3)를 전기적으로 연결시킬 수 있다. 예를 들어, 연결부재(5)는 하부 기판(11)과 상부 기판(31)을 전기적으로 연결시킬 수 있다. 이를 위해 연결부재(5)는 상부 기판(31)으로부터 하부 기판(11)을 향해 연장될 수 있다. 즉, 연결부재(5)는 제1 방향(D1)으로 연장될 수 있다. 연결부재(5)는 하부 기판(11)의 하부 연결 패드(113) 및 상부 기판(31)의 상부 연결 패드(313)에 결합될 수 있다. 즉, 연결부재(5)는 상부 연결 패드(313)로부터 하부 연결 패드(113)를 향해 제1 방향(D1)으로 연장될 수 있다. 연결부재(5)는 도전성 물질을 포함할 수 있다. 예를 들어, 연결부재(5)는 솔더(solder), 구리(Cu) 및/또는 알루미늄(Al) 등의 금속성 물질을 포함할 수 있다. 실시 예들에서, 연결부재(5)는 두 개의 솔더 볼이 결합되어 형성될 수 있다. 그러나 이에 한정하는 것은 아니며, 연결부재(5)는 하나의 솔더 볼로 형성되거나, 연결부재(5)는 기둥 형태로 형성될 수도 있다. 이에 대한 상세한 내용은 후술하도록 한다. 연결부재(5)는 복수 개가 제공될 수 있다. 복수 개의 연결부재(5)는 서로 수평 방향으로 이격될 수 있다. 즉, 복수 개의 연결부재(5)는 제2 방향(D2) 및/또는 제3 방향(D3)으로 이격될 수 있다. 복수 개의 연결부재(5)의 일부는 일정 방향으로 배열되어 열(series)을 형성할 수 있다. 이에 대한 상세한 내용은 도 4 등을 참고하여 후술하도록 한다. 이하에서, 특별한 사정이 없는 한 편의 상 연결부재(5)는 단수로 기술할 수 있다.
하부 몰딩막(m1)은 하부 기판(11) 상에서 하부 반도체 칩(13) 등을 둘러쌀 수 있다. 하부 몰딩막(m1)은 EMC(Epoxy Molding Compound) 등을 포함할 수 있다. 하부 몰딩막(m1)은 하부 반도체 칩(13) 등을 외부의 충격 등으로부터 보호할 수 있다. 하부 몰딩막(m1)은 보조부재(315)의 측면 및 보조부재(315)의 하면을 둘러쌀 수 있다. 보다 구체적으로, 하부 몰딩막(m1)은 보조부재(315)의 측면 및 보조부재(315)의 하면과 접촉할 수 있다.
상부 몰딩막(M2)은 상부 몰딩막(M2)은 상부 기판(31) 상에서 상부 반도체 칩(33) 등을 둘러쌀 수 있다. 상부 몰딩막(M2)은 EMC(Epoxy Molding Compound) 등을 포함할 수 있다. 상부 몰딩막(M2)은 상부 반도체 칩(33) 등을 외부의 충격 등으로부터 보호할 수 있다.
외부 연결 볼(BS)은 하부 기판(11) 밑에 결합될 수 있다. 외부 연결 볼(BS)은 반도체 패키지(P)를 외부 구성과 전기적으로 연결시킬 수 있다.
도 2는 도 1의 X 영역을 확대하여 나타낸 단면도이다.
도 2를 참고하면, 보조부재(315)의 두께는 제1 두께(h1)라 칭할 수 있다. 보조부재(315)의 두께는 상부 기판 몸체(311)의 하면(311b)으로부터 보조부재(315)의 하면(315b)까지의 수직 거리를 의미할 수 있다. 연결부재(5)의 두께는 제2 두께(h2)라 칭할 수 있다. 보조부재(315)의 두께는 연결부재(5)의 두께보다 얇을 수 있다. 즉, 제1 두께(h1)는 제2 두께(h2)보다 얇을 수 있다. 따라서 보조부재(315)는 하부 기판 몸체(111)의 상면(111u)으로부터 위로 이격되어 있을 수 있다. 예를 들어, 보조부재(315)의 하면(315b)은 하부 기판 몸체(111)의 상면(111u)으로부터 위로 제3 두께(h3)만큼 이격될 수 있다. 제3 두께(h3)는 제1 두께(h1)와 제2 두께(h2)의 차이에 해당할 수 있다.
도 3은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
도 3을 참고하면, 도 1의 단면도와는 다른 방향에서 본 반도체 패키지(P)의 단면에서 보조부재(315, 도 1 참고)는 관측되지 아니할 수 있다. 도 3의 단면도 상에서, 연결부재(5)는 도 1의 단면도 상에서의 연결부재(5)보다 더 많이 관측될 수 있다. 이에 대한 내용은 도 4의 평면도를 참고하여 설명하도록 한다.
도 4는 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 평면도이다.
도 4를 참고하면, 반도체 패키지(P)는 복수 개의 연결부재(51, 53)를 제공할 수 있다. 복수 개의 연결부재(51, 53)는 수평 방향으로 배열될 수 있다. 본 명세서에서 사용되는 수평 방향이라는 용어는, 반도체 패키지(P)의 적층 방향에 교차되는 방향을 의미할 수 있다. 예를 들어, 반도체 패키지(P)가 제1 방향(D1)으로 적층되는 경우, 수평 방향은 제2 방향(D2) 및/또는 제3 방향(D3)을 의미할 수 있다.
실시 예들에서, 복수 개의 연결부재(51, 53) 중 일부(51)는 제2 방향(D2)을 따라 배열될 수 있다. 제2 방향(D2)으로 배열된 연결부재(51)의 집합을 연결부재 제1 열(51r)이라 칭할 수 있다. 따라서 연결부재 제1 열(51r)은 제2 방향(D2)을 향해 연장될 수 있다. 연결부재 제1 열(51r)은 하부 반도체 칩(13)의 외측에 위치할 수 있다. 즉, 연결부재 제1 열(51r)은 하부 몰딩막 내에서, 외측에 위치할 수 있다. 보다 구체적으로, 연결부재 제1 열(51r)은 평면적 관점에서 하부 반도체 칩(13)의 일측면(13s1)과 하부 기판 몸체(111)의 일측면(111s1) 사이에 위치할 수 있다. 연결부재 제1 열(51r) 내에서 복수 개의 연결부재(51)는 서로 일정 간격 이격될 수 있다. 그러나 이에 한정하는 것은 아니며, 연결부재 제1 열(51r) 내에서 복수 개의 연결부재(51)는 서로 상이한 간격으로 이격될 수도 있다.
실시 예들에서, 복수 개의 연결부재(51, 53) 중 일부(53)는 제3 방향(D3)을 따라 배열될 수 있다. 제3 방향(D3)으로 배열된 연결부재(53)의 집합을 연결부재 제1 행(53r)이라 칭할 수 있다. 따라서 연결부재 제1 행(53r)은 제3 방향(D3)을 향해 연장될 수 있다. 연결부재 제1 행(53r)은 하부 반도체 칩(13)의 외측에 위치할 수 있다. 즉, 연결부재 제1 행(53r)은 하부 몰딩막(m1) 내에서, 외측에 위치할 수 있다. 보다 구체적으로, 연결부재 제1 행(53r)은 평면적 관점에서 하부 반도체 칩(13)의 타측면(13s2)과 하부 기판 몸체(111)의 타측면(111s2) 사이에 위치할 수 있다. 하부 반도체 칩(13)의 타측면(13s2)은 하부 반도체 칩(13)의 일측면(13s1)과 이웃하는 면을 의미할 수 있다. 하부 기판 몸체(111)의 타측면(111s2)은 하부 기판 몸체(111)의 일측면(111s1)과 이웃하는 면을 의미할 수 있다. 연결부재 제1 행(53r) 내에서 복수 개의 연결부재(53)는 서로 일정 간격 이격될 수 있다. 그러나 이에 한정하는 것은 아니며, 연결부재 제1 행(53r) 내에서 복수 개의 연결부재(53)는 서로 상이한 간격으로 이격될 수도 있다. 실시 예들에서, 연결부재가 형성하는 행은 복수 개가 제공될 수 있다. 즉, 연결부재 제1 행(53r)과 이웃한 연결부재 제2 행(미부호) 및 연결부재 제3 행(미부호)이 제공될 수 있다. 복수 개의 연결부재 행은 서로 제2 방향(D2)으로 이격될 수 있다. 예를 들어, 복수 개의 연결부재 행 중에서, 서로 이웃한 두 개의 연결부재 행은 서로 제2 방향(D2)으로 제1 거리(d1)만큼 이격될 수 있다.
반도체 패키지(P)는 복수 개의 보조부재(3151)를 제공할 수 있다. 복수 개의 보조부재(3151)는 제2 방향(D2)을 따라 배열될 수 있다. 제2 방향(D2)으로 배열된 보조부재(3151)의 집합을 보조부재 제1 열(3151r)이라 칭할 수 있다. 따라서 보조부재 제1 열(3151r)은 제2 방향(D2)을 향해 연장될 수 있다. 보조부재 제1 열(3151r)은 하부 반도체 칩(13)의 외측에 위치할 수 있다. 즉, 보조부재 제1 열(3151r)은 하부 몰딩막(m1) 내에서, 외측에 위치할 수 있다. 보다 구체적으로, 보조부재 제1 열(3151r)은 평면적 관점에서 하부 반도체 칩(13)의 일측면(13s1)과 하부 기판 몸체(111)의 일측면(111s1) 사이에 위치할 수 있다. 보조부재 제1 열(3151r) 내에서 복수 개의 보조부재(3151)는 서로 일정 간격 이격될 수 있다. 그러나 이에 한정하는 것은 아니며, 보조부재 제1 열(3151r) 내에서 복수 개의 보조부재(3151)는 서로 상이한 간격으로 이격될 수도 있다. 보조부재 제1 열(3151r)은 연결부재 제1 열(51r)와 이웃할 수 있다. 보다 구체적으로, 보조부재 제1 열(3151r)은 연결부재 제1 열(51r)로부터 제3 방향(D3)으로 이격된 채 이웃할 수 있다. 보조부재 제1 열(3151r)과 연결부재 제1 열(51r) 사이의 제3 방향(D3)으로의 이격 거리는 제2 거리(d2)라 칭할 수 있다. 제2 거리(d2)는 제1 거리(d1)와 유사할 수 있다. 예를 들어, 제2 거리(d2)는 제1 거리(d1)의 0.5배 내지는 2배일 수 있다. 보다 구체적으로, 제2 거리(d2)는 제1 거리(d1)와 실질적으로 동일할 수 있다. 실시 예들에서, 연결부재 제1 열(51r) 내에서 복수 개의 연결부재(51) 중 이웃한 두 개의 연결부재(51) 사이의 이격 거리는, 제1 거리(d1)와 실질적으로 동일 또는 유사할 수 있다. 따라서 연결부재 제1 열(51r) 내에서 복수 개의 연결부재(51) 중 이웃한 두 개의 연결부재(51) 사이의 이격 거리는 제2 거리(d2)와 실질적으로 동일 또는 유사할 수 있다.
실시 예들에서, 하나의 보조부재 제1 열(3151r) 내에서 보조부재(3151)의 개수와, 보조부재 제1 열(3151r)과 이웃한 연결부재 제1 열(51r) 내에서 연결부재(51)의 개수는 실질적으로 동일할 수 있다. 이 경우 하나의 보조부재 제1 열(3151r) 내에서 복수 개의 보조부재(3151)의 각각과 짝을 짓는 복수 개의 연결부재(51)가 보조부재 제1 열(3151r)과 이웃한 연결부재 제1 열(51r) 내에 존재할 수 있다. 혹은, 보조부재 제1 열(3151r) 내에서 보조부재(3151)의 개수와, 보조부재 제1 열(3151r)과 이웃한 연결부재 제1 열(51r) 내에서 연결부재(51)의 개수가 동일한 상태에서, 보조부재(3151)와 연결부재(51)가 하나씩 엇갈리게 배치될 수도 있다. 그러나 이에 한정하는 것은 아니며, 하나의 보조부재 제1 열(3151r) 내에서 보조부재(3151)의 개수와, 보조부재 제1 열(3151r)과 이웃한 연결부재 제1 열(51r) 내에서 연결부재(51)의 개수는 상이할 수도 있다.
도 5는 본 발명의 실시 예들에 따른 반도체 패키지의 제조방법을 나타낸 순서도이다.
도 5를 참고하면, 도 1 내지 도 4를 참고하여 설명한 반도체 패키지(P, 도 1 등 참고)를 제조하는 반도체 패키지 제조방법(S)이 제공될 수 있다.
반도체 패키지 제조방법(S)은 하부 구조물을 준비하는 것(S1), 상부 구조물을 준비하는 것(S2) 및 하부 구조물 상에 상부 구조물을 결합시키는 것(S3) 등을 포함할 수 있다.
하부 구조물 상에 상부 구조물을 결합시키는 것(S3)은 상부 구조물에 상부 솔더 볼을 결합시키는 것(S31), 상부 솔더 볼에 플럭스를 도포하는 것(S32) 및 상부 솔더 볼에 플럭스가 도포된 상태에서 상부 구조물을 하부 구조물에 결합시키는 것(S33) 등을 포함할 수 있다.
이하에서, 도 6 내지 도 19 등을 참고하여 반도체 패키지 제조방법(S)의 각 단계를 상세히 서술하도록 한다.
도 6 내지 도 19는 도 5의 반도체 패키지 제조방법에 따라 반도체 패키지를 제조하는 과정을 순차적으로 나타낸 단면도들이다.
도 6, 도 7 및 도 5를 참고하면, 하부 구조물을 준비하는 것(S1)은 하부 패키지(1)를 준비하는 것을 포함할 수 있다. 즉, 하부 구조물은 하부 패키지(1)를 의미할 수 있다. 그러나 이에 한정하는 것은 아니며, 하부 구조물은 상부 구조물과 결합되는 다른 전자 부품을 의미할 수도 있다. 이하에서, 편의 상 하부 구조물은 하부 패키지(1)인 것을 대표적인 실시 예로 들어 서술하도록 한다. 하부 패키지(1)에서 하부 기판(11)의 하부 패드(117)와 하부 반도체 칩(13)은 연결 볼(CS)을 통해 전기적으로 연결될 수 있다. 하부 기판(11)과 하부 반도체 칩(13) 사이에 언더필(UF)이 충진될 수 있다. 하부 기판(11) 상에 하부 솔더 볼(5b)이 결합될 수 있다. 하부 솔더 볼(5b)은 하부 연결 패드(113) 상에 결합될 수 있다. 하부 솔더 볼(5b)은 하부 반도체 칩(13)과 수평적으로 이격될 수 있다.
도 8 내지 도 10 및 도 5를 참고하면, 상부 구조물을 준비하는 것(S2)은 상부 패키지(3)를 준비하는 것을 포함할 수 있다. 즉, 상부 구조물은 상부 패키지(3)를 의미할 수 있다. 그러나 이에 한정하는 것은 아니며, 상부 구조물은 하부 구조물과 결합되는 다른 전자 부품을 의미할 수도 있다. 이하에서, 편의 상 상부 구조물은 상부 패키지(3)인 것을 대표적인 실시 예로 들어 서술하도록 한다.
도 8을 참고하면, 상부 기판 몸체(311)의 하면에 상부 연결 패드(313)가 노출될 수 있다. 상부 기판이 재배선 기판을 포함하는 경우, 상부 기판 몸체(311)는 코팅 공정, 노광 공정, 현상 공정 및/또는 경화 공정 등을 통해 형성될 수 있다. 상부 기판 몸체(311)는 PSR 등을 포함할 수 있다. 도시하지는 아니하였지만, 상부 기판 몸체(311) 내에 도전성 물질이 제공될 수 있다. 즉, 상부 기판 몸체(311) 내에 도전성 물질로 형성되는 재배선 구조 등이 제공될 수 있다. 재배선 구조는 전기도금 공정 등을 통해 형성될 수 있다. 재배선 구조는 하부 패드(319)와 상부 연결 패드(313) 등을 서로 전기적으로 연결시킬 수 있다.
도 9를 참고하면, 상부 기판 몸체(311)의 하면 상에 스페이서(317) 및 예비 보조부재(315')가 형성될 수 있다. 스페이서(317) 및 예비 보조부재(315')는 상부 기판 몸체(311)와 실질적으로 동일한 물질을 포함할 수 있다. 스페이서(317) 및 예비 보조부재(315')는 상부 기판 몸체(311)의 하면 상에서 코팅 공정, 노광 공정, 현상 공정 및/또는 경화 공정 등을 통해 형성될 수 있다.
도 10을 참고하면, 예비 보조부재 상에 코팅 공정, 노광 공정, 현상 공정 및/또는 경화 공정 등이 더 진행되어 보조부재(315)가 형성될 수 있다. 보조부재(315)의 두께는 스페이서(317)의 두께보다 두꺼울 수 있다.
도 11 및 도 5를 참고하면, 상부 구조물에 상부 솔더 볼을 결합시키는 것(S31)은 상부 연결 패드(313) 상에 상부 솔더 볼(5u)을 결합시키는 것을 포함할 수 있다. 상부 솔더 볼(5u)의 두께는 제4 두께(h4)라 칭할 수 있다. 실시 예들에서, 보조부재(315)의 두께는 상부 솔더 볼(5u)의 두께보다 얇을 수 있다. 즉, 제1 두께(h1)는 제4 두께(h4)보다 얇을 수 있다.
도 12 내지 도 17 및 도 5를 참고하면, 상부 솔더 볼에 플럭스를 도포하는 것(S32)은 상부 솔더 볼(5u)의 노출된 전면에 플럭스(F)를 도포시키는 것을 포함할 수 있다.
도 12 및 도 13을 참고하면, 플럭스의 도포는 디핑(dipping) 방식으로 진행될 수 있다. 즉, 상부 기판을 플럭스(F)가 담긴 플럭스 용기(H)에 접근시켜, 상부 솔더 볼(5u)에 플럭스(F)를 도포시킬 수 있다. 보다 구체적으로, 보조부재(315)의 하면 및 측면 일부가 플럭스(F)에 잠기도록, 상부 기판을 플럭스(F)가 담긴 플럭스 용기(H)에 접근시킬 수 있다. 상부 솔더 볼(5u)의 노출된 면의 일부 또는 전부도 플럭스(F)에 잠길 수 있다.
본 발명의 예시적인 실시 예들에 따른 반도체 패키지 및 반도체 패키지 제조방법에 따르면, 디핑 공정 때, 기판 중 솔더 볼이 형성되지 아니한 영역이 중력에 의해 아래로 쳐지는 것이 방지될 수 있다. 즉, 솔더 볼이 형성되지 아니한 영역에 보조부재가 위치하므로, 기판이 아래로 쳐지는 것이 방지될 수 있다. 이에 따라 기판의 휨 현상이 개선될 수 있다. 또한, 기판의 일부가 쳐지는 것이 방지되므로, 전체 솔더 볼 상에 플럭스의 고른 도포가 가능할 수 있다.
도 14 및 도 15를 참고하면, 상부 솔더 볼(5u)과 보조부재(315) 주변에 플럭스(F)가 도포될 수 있다. 보다 구체적으로, 상부 솔더 볼(5u)의 외측면, 상부 솔더 볼(5u)과 보조부재(315) 사이의 공간, 보조부재(315)의 하면(315b) 등에 플럭스(F)가 도포될 수 있다. 예를 들어, 도 12에서 설명한 디핑 방식에서, 플럭스(F)가 표면장력에 의해 상부 솔더 볼(5u)과 보조부재(315) 사이에 들어갈 수 있다. 따라서 플럭스(F)는 상부 솔더 볼(5u)과 보조부재(315)의 내측면(3151si) 사이에 배치될 수 있다. 상부 솔더 볼(5u) 주변에 다른 솔더 볼이 없더라도, 상부 솔더 볼(5u) 옆에 보조부재(315)가 위치하므로, 플럭스(F)는 상부 솔더 볼(5u)의 전면을 모두 덮을 수 있다. 따라서 상부 솔더 볼(5u)에 플럭스(F)의 고른 도포가 가능할 수 있다.
도 16 및 도 17을 참고하면, 복수 개의 상부 솔더 볼(5u)이 이웃하여 배열된 경우, 보조부재가 없어도 플럭스(F)가 고르게 도포될 수 있다. 즉, 플럭스(F)는 상부 솔더 볼(5u) 사이의 공간(Sbg)에 들어가, 상부 솔더 볼(5u)의 전면에 도포될 수 있다.
본 발명의 예시적인 실시 예들에 따른 반도체 패키지 및 반도체 패키지 제조방법에 따르면, 플럭스를 솔더 볼 상에 고르게 도포할 수 있다. 보다 구체적으로, 주변에 다른 솔더 볼이 없는 솔더 볼의 주변에 보조부재를 배치하여, 주변에 다른 솔더 볼이 없는 솔더 볼에도 플럭스가 고르게 도포될 수 있다. 플럭스는 솔더 볼의 표면에 형성된 산화막 등을 제거할 수 있다. 즉, 플럭스는 솔더 볼의 표면 상의 산화막 등을 제거하여, 솔더 볼이 다른 구성과 전기적으로 연결되도록 활성화시킬 수 있다. 솔더 볼 상에 플럭스가 고르게 도포되면, 일부 솔더 볼의 표면에 플럭스가 도포되지 못하는 non-wet 현상을 방지할 수 있다. 특히, 주변에 다른 솔더 볼이 없는 솔더 볼에서의 non-wet 현상을 방지할 수 있다. 이에 따라 솔더 볼이 다른 구성과 제대로 연결되지 못하는 쇼트 현상 등이 방지될 수 있다. 그리고 이에 의해 반도체 패키지의 제조 수율이 향상될 수 있다.
본 발명의 예시적인 실시 예들에 따른 반도체 패키지 및 반도체 패키지 제조방법에 따르면, 보조부재가 원기둥 형상으로 형성되므로, 보조부재의 측면은 곡면을 포함할 수 있다. 따라서 플럭스의 도포 과정에서, 표면장력은 최대화될 수 있다. 이에 따라 플럭스의 고른 도포가 더욱 효율적으로 수행될 수 있다.
본 발명의 예시적인 실시 예들에 따른 반도체 패키지 및 반도체 패키지 제조방법에 따르면, 보조부재가 기판 몸체와 동일한 물질로 형성될 수 있다. 즉, 보조부재는 기판의 형성 공정에서 연속적으로 형성될 수 있다. 따라서 보조부재의 형성은 비교적 간편하고 저렴할 수 있다.
도 18 및 도 5를 참고하면, 상부 솔더 볼에 플럭스가 도포된 상태에서 상부 구조물을 하부 구조물에 결합시키는 것(S33)은 하부 솔더 볼(5b) 상에 상부 솔더 볼(5u)이 접하도록, 상부 기판(31)을 하부 패키지 상에 배치하는 것을 포함할 수 있다. 도 18 상에는 도시되지 아니하였지만, 상부 솔더 볼(5u)의 표면에는 플럭스(F, 도 14 내지 도 17 등 참고)가 고르게 도포되어 있을 수 있다. 또한, 보조부재(315)의 표면에도 플럭스가 도포되어 있을 수 있다. 상부 솔더 볼(5u)의 표면 및/또는 보조부재(315)의 표면에 도포된 플럭스는, 하부 솔더 볼(5b)의 표면에도 묻을 수 있다. 플럭스는 하부 솔더 볼(5b)의 표면 상에 형성된 산화막도 제거할 수 있다.
도 19를 참고하면, 상부 솔더 볼(5u)과 하부 솔더 볼(5b)이 결합될 수 있다. 예를 들어, 상부 솔더 볼(5u)과 하부 솔더 볼(5b)은 리플로우 공정 등을 통해 서로 접합되어 결합될 수 있다. 그러나 이에 한정하는 것은 아니며, 상부 솔더 볼(5u)과 하부 솔더 볼(5b)은 열압착 본딩 등의 다른 공정을 통해 접합될 수도 있다. 상부 솔더 볼(5u)과 하부 솔더 볼(5b)의 접합 공정 중에, 상부 솔더 볼(5u), 보조부재(315) 및/또는 하부 솔더 볼(5b)의 표면 상에 도포된 플럭스의 일부 또는 전부가 제거될 수 있다. 하나의 상부 솔더 볼(5u)과 하나의 하부 솔더 볼(5b)이 접합되어, 하나의 연결부재(5)를 형성할 수 있다.
본 발명의 예시적인 실시 예들에 따른 반도체 패키지 및 반도체 패키지 제조방법에 따르면, 보조부재에 의해 솔더 볼 표면 상의 플럭스 도포가 효과적으로 수행될 수 있다. 이에 따라 솔더 볼 표면 전체를 플럭스로 덮기 위해, 디핑 과정에서 과도한 디핑이 요구되지 아니할 수 있다. 즉, 솔더 볼을 플럭스 용기에 조금만 담그더라도, 플럭스가 솔더 볼의 표면에 충분히 도포될 수 있다. 따라서 일부 솔더 볼 상에 불필요하게 많은 플럭스가 도포되는 현상이 방지될 수 있다. 모든 솔더 볼에 적정량의 플럭스가 도포되어 있으므로, 솔더 볼을 다른 구성에 결합시키는 접합 공정에서, 플럭스가 모두 제거될 수 있다. 즉, 리플로우 공정 등에서, 모든 솔더 볼 상에 도포되어 있던 플럭스가 고르게 제거될 수 있다. 따라서 잔류 플럭스를 제거하기 위해 별도의 세척 공정 등을 진행할 필요가 없을 수 있다. 이에 따라 전체 공정이 간소화될 수 있다.
도 20은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
이하에서, 도 1 내지 도 19를 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성 및 방법에 대한 것은 편의 상 설명을 생략할 수 있다.
도 20을 참고하면, 반도체 패키지(P')는 도 1을 참고하여 설명한 것과는 달리, 연결부재(5x)는 하나의 볼 형태로 형성될 수 있다. 즉, 두 개의 볼이 접합되어 하나의 연결부재를 형성하는 것이 아닌, 하나의 볼이 하나의 연결부재를 형성할 수도 있다. 혹은, 볼 형태가 아닌 기둥 형태 등으로 연결부재가 제공될 수도 있다.
도 21은 본 발명의 실시 예들에 따른 반도체 패키지를 나타낸 단면도이다.
이하에서, 도 1 내지 도 20을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 구성 및 방법에 대한 것은 편의 상 설명을 생략할 수 있다.
도 21을 참고하면, 반도체 패키지(P'')는 도 1을 참고하여 설명한 것과는 달리, 보조부재(315m)가 상부 기판 몸체(311)와 다른 물질을 포함할 수 있다. 보조부재(315m)가 상부 기판 몸체(311)와 다른 물질을 포함하는 경우, 보조부재(315m)는 상부 기판 몸체(311)와 연속적으로 형성되지 아니할 수 있다. 실시 예들에서, 보조부재(315m)는 금속성 물질을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
P: 반도체 패키지
1: 하부 패키지
11: 하부 기판
13: 하부 반도체 칩
3: 상부 패키지
31: 상부 기판
315: 보조부재
3151r: 보조부재 제1 열
33: 상부 반도체 칩
5: 연결부재
51r: 연결부재 제1 열
53r: 연결부재 제1 행
m1: 하부 몰딩막
M2: 상부 몰딩막

Claims (10)

  1. 하부 패키지;
    상기 하부 패키지 상의 상부 기판; 및
    상기 하부 패키지와 상기 상부 기판을 전기적으로 연결시키는 연결부재들; 을 포함하되,
    상기 하부 패키지는:
    하부 기판; 및
    상기 하부 기판 상의 하부 반도체 칩; 을 포함하고,
    상기 상부 기판은:
    상부 기판 몸체;
    상기 연결부재들의 각각과 결합되는 상기 상부 기판 몸체의 하면 상의 상부 연결 패드들; 및
    상기 상부 기판 몸체의 하면으로부터 밑으로 연장되되 상기 상부 기판 몸체와 동일한 절연 물질을 포함하는 보조부재들; 을 포함하고,
    상기 연결부재들은 수평 방향으로 배열되어 연결부재 제1 열을 형성하고,
    상기 보조부재들은 상기 연결부재 제1 열의 배열 방향을 따라 배열되어 보조부재 제1 열을 형성하며,
    상기 연결부재 제1 열과 상기 보조부재 제1 열은 평면적 관점에서 상기 하부 반도체 칩의 일측면과 상기 하부 기판의 일측면 사이에 위치하고,
    상기 보조부재 제1 열은 상기 연결부재 제1 열로부터 상기 연결부재 제1 열의 배열 방향에 교차되는 수평 방향으로 이격되는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 보조부재들의 각각은 상기 하부 기판의 상면으로부터 위로 이격되는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 보조부재들의 각각은 PSR(Photo Solder Resist)을 포함하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 보조부재들의 각각은 원기둥 형상을 포함하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 하부 기판 상에서 상기 하부 반도체 칩의 측면을 둘러싸는 하부 몰딩막을 더 포함하되,
    상기 하부 몰딩막은 상기 보조부재들의 각각의 하면 및 상기 보조부재들의 각각의 측면과 접촉하여 상기 보조부재들의 각각을 둘러싸는 반도체 패키지.
  6. 하부 패키지;
    상기 하부 패키지 상의 상부 패키지; 및
    상기 하부 패키지와 상기 상부 패키지를 전기적으로 연결시키는 연결부재들; 을 포함하되,
    상기 하부 패키지는:
    하부 기판; 및
    상기 하부 기판 상의 하부 반도체 칩; 을 포함하고,
    상기 상부 패키지는:
    상부 기판; 및
    상기 상부 기판 상의 상부 반도체 칩; 을 포함하며,
    상기 상부 기판은:
    상부 기판 몸체;
    상기 상부 기판 몸체의 하면에 의해 노출되어 상기 연결부재들의 각각과 결합되는 상부 연결 패드들; 및
    상기 상부 기판 몸체의 하면으로부터 수직 방향인 제1 방향으로 연장되는 보조부재들; 을 포함하고,
    상기 하부 기판은:
    하부 기판 몸체; 및
    상기 하부 기판 몸체의 상면에 의해 노출되어 상기 연결부재들의 각각과 결합되는 하부 연결 패드들; 을 포함하며,
    상기 연결부재들은:
    상기 제1 방향에 교차되는 제2 방향으로 배열되는 연결부재 제1 열;
    상기 제1 방향 및 상기 제2 방향에 교차되는 제3 방향으로 배열되는 연결부재 제1 행; 및
    상기 제3 방향으로 배열되는 연결부재 제2 행; 을 형성하고,
    상기 연결부재 제1 행 및 상기 연결부재 제2 행은 서로 상기 제2 방향으로 이격되며,
    상기 보조부재들은 상기 하부 반도체 칩으로부터 상기 제3 방향으로 이격된 채 상기 제2 방향으로 배열되는 보조부재 제1 열을 형성하고,
    상기 보조부재 제1 열은 상기 연결부재 제1 열로부터 상기 제3 방향으로 이격되는 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 연결부재 제1 행 및 상기 연결부재 제2 행은 서로 상기 제2 방향으로 제1 거리만큼 이격되고,
    상기 연결부재 제1 열과 상기 보조부재 제1 열은 상기 제3 방향으로 제2 거리만큼 이격되되,
    상기 제2 거리는 상기 제1 거리의 0.5배 내지는 2배인 반도체 패키지.
  8. 하부 구조물을 준비하는 것;
    상부 구조물을 준비하는 것; 및
    상기 하부 구조물 상에 상기 상부 구조물을 결합시키는 것; 을 포함하되,
    상기 상부 구조물은 기판을 포함하며,
    상기 기판은:
    기판 몸체;
    상기 기판 몸체의 하면 상의 연결 패드; 및
    상기 기판 몸체의 하면으로부터 밑으로 연장되는 보조부재; 를 포함하고,
    상기 하부 구조물 상에 상기 상부 구조물을 결합시키는 것은:
    상기 연결 패드에 상부 솔더 볼을 결합시키는 것;
    상기 상부 솔더 볼에 플럭스를 도포하는 것; 및
    상기 상부 솔더 볼에 플럭스가 도포된 상태에서 상기 상부 구조물을 상기 하부 구조물에 결합시키는 것; 을 포함하며,
    상기 상부 솔더 볼과 상기 보조부재는 수평적으로 이격되고,
    상기 상부 솔더 볼에 플럭스를 도포하는 것은 상기 상부 솔더 볼과 상기 보조부재 사이에 플럭스가 도포되는 것을 포함하는 반도체 패키지 제조방법.
  9. 제 8 항에 있어서,
    상기 상부 솔더 볼에 플럭스를 도포하는 것은 플럭스가 상기 보조부재의 하면 및 상기 보조부재의 측면을 덮는 것을 포함하는 반도체 패키지 제조방법.
  10. 제 8 항에 있어서,
    상기 상부 솔더 볼에 플럭스를 도포하는 것은 디핑 방식으로 진행되는 반도체 패키지 제조방법.
KR1020200131425A 2020-10-12 2020-10-12 반도체 패키지 및 그 제조방법 KR20220048532A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200131425A KR20220048532A (ko) 2020-10-12 2020-10-12 반도체 패키지 및 그 제조방법
US17/350,329 US11728230B2 (en) 2020-10-12 2021-06-17 Semiconductor package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200131425A KR20220048532A (ko) 2020-10-12 2020-10-12 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220048532A true KR20220048532A (ko) 2022-04-20

Family

ID=81079450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200131425A KR20220048532A (ko) 2020-10-12 2020-10-12 반도체 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US11728230B2 (ko)
KR (1) KR20220048532A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292614B (en) 2006-01-20 2008-01-11 Advanced Semiconductor Eng Flip chip on leadframe package and method of making the same
JP5058714B2 (ja) 2007-08-21 2012-10-24 スパンション エルエルシー 半導体装置及びその製造方法
KR101867955B1 (ko) 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR20140027731A (ko) 2012-08-27 2014-03-07 삼성전기주식회사 솔더 레지스트 형성 방법 및 패키지용 기판
KR102157551B1 (ko) 2013-11-08 2020-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9570421B2 (en) 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
US11239138B2 (en) 2014-06-27 2022-02-01 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US9978716B2 (en) 2016-05-02 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for manufacturing the same
US10276548B2 (en) 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US10622340B2 (en) 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
KR102427557B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US11728230B2 (en) 2023-08-15
US20220115281A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
KR101679479B1 (ko) 패키지 온 패키지 구조체에서의 휨 제어
US6849944B2 (en) Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US7242081B1 (en) Stacked package structure
KR102427557B1 (ko) 반도체 패키지
US8053349B2 (en) BGA package with traces for plating pads under the chip
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
US11437326B2 (en) Semiconductor package
JP6489965B2 (ja) 電子部品装置及びその製造方法
JP6478853B2 (ja) 電子部品装置及びその製造方法
US20160163612A1 (en) Semiconductor package and method of manufacturing the same
JP2007042762A (ja) 半導体装置およびその実装体
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
JP2000323624A (ja) 半導体装置およびその製造方法
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
US11462461B2 (en) System in package for lower z height and reworkable component assembly
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
KR20220048532A (ko) 반도체 패키지 및 그 제조방법
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2010278138A (ja) 半導体装置及びその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2014192171A (ja) 半導体装置及びその製造方法
KR102540829B1 (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
TWI474411B (zh) 半導體裝置結構及其製造方法