WO2018123699A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2018123699A1
WO2018123699A1 PCT/JP2017/045404 JP2017045404W WO2018123699A1 WO 2018123699 A1 WO2018123699 A1 WO 2018123699A1 JP 2017045404 W JP2017045404 W JP 2017045404W WO 2018123699 A1 WO2018123699 A1 WO 2018123699A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
substrate
frequency module
protrusion
main surface
Prior art date
Application number
PCT/JP2017/045404
Other languages
English (en)
French (fr)
Inventor
智美 安田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2018123699A1 publication Critical patent/WO2018123699A1/ja
Priority to US16/451,615 priority Critical patent/US11057997B2/en
Priority to US17/339,595 priority patent/US11825603B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a high frequency module in which a plurality of electronic components are mounted on a substrate.
  • the high frequency module is used, for example, as a component constituting a mobile communication device.
  • Patent Document 1 describes a high-frequency module including a substrate, an elastic wave filter and a power amplification circuit element mounted on the substrate.
  • the acoustic wave filter and the power amplifier circuit element are mounted adjacent to each other on the same surface on the substrate.
  • the present invention has been made to solve the above problems, and aims to improve the isolation of a plurality of electronic components mounted on a substrate in a high-frequency module.
  • a high-frequency module includes a substrate, and a first electronic component and a second electronic component mounted on a main surface of the substrate, and the substrate includes the main component.
  • the first electronic component is mounted on a region different from the region where the protrusion is provided on the main surface, and the second electronic component is mounted on the protrusion.
  • the first electronic component and the second electronic component are arranged in the height direction by disposing the first electronic component on the main surface of the region different from the protruding portion and disposing the second electronic component on the protruding portion. Can be released. Thereby, the signal interference of a 1st electronic component and a 2nd electronic component can be reduced, and isolation can be improved.
  • the first electronic component may be connected to the substrate by a first bonding member, and the height of the protrusion may be higher than the height of the first bonding member.
  • the height of the protrusion higher than that of the first joining member, it is possible to dispose the second electronic component away from the first electronic component, corresponding to the increased dimension. . Thereby, the signal interference of a 1st electronic component and a 2nd electronic component can be reduced, and isolation can be improved.
  • the protrusion may include a plurality of columnar electrodes and a ceramic portion that covers a side surface of the columnar electrode, and the second electronic component may be connected to an end surface of the columnar electrode by a second bonding member. Good.
  • the protrusion may have a rectangular outer shape when the substrate is viewed from the thickness direction, and may protrude in the thickness direction from the outer peripheral portion of the substrate located outside the protrusion.
  • the protrusion protrudes from the outer periphery of the substrate, so that the height of the outer periphery of the substrate is lower than that of the protrusion. Therefore, even when an electronic component having a high height is disposed on the outer periphery of the substrate, the high-frequency module can be reduced in height.
  • the protruding portion of the high-frequency module may be configured by a plurality of columnar electrodes, and the second electronic component may be connected to an end surface of the columnar electrode by a second bonding member.
  • the first electronic component and the second electronic component can be separated from each other in the height direction by configuring the protruding portion with a plurality of columnar electrodes. Thereby, the signal interference of a 1st electronic component and a 2nd electronic component can be reduced, and isolation can be improved.
  • Each of the plurality of columnar electrodes is provided around the first electronic component, and the second electronic component is disposed at a position higher than the first electronic component so as to cover the first electronic component. May be.
  • the high-frequency module can be reduced in size.
  • the plurality of columnar electrodes include a signal input / output columnar electrode connected to the signal terminal of the second electronic component and a ground columnar electrode connected to the ground terminal of the second electronic component.
  • the distance between the ground columnar electrode and the signal terminal of the first electronic component is equal to the signal input / output columnar electrode and the signal of the first electronic component. It may be smaller than the distance from the terminal.
  • the columnar electrode can serve as a shield for the signal terminal. Accordingly, signal interference between the first electronic component and the second electronic component can be suppressed, and the isolation between the first electronic component and the second electronic component can be improved.
  • the columnar electrode may contain a copper material.
  • the columnar electrode contains a copper material, the electrical resistance of the columnar electrode can be reduced. In addition, the columnar electrode can be easily formed.
  • the first electronic component may be an elastic wave device
  • the second electronic component may be a semiconductor circuit device.
  • the first electronic component is an acoustic wave device and the second electronic component is a semiconductor circuit device
  • the first electronic component and the second electronic component are arranged apart in the height direction.
  • the isolation between the first electronic component and the second electronic component can be improved.
  • the high-frequency module further includes a chip inductor mounted on the substrate, and the chip inductor is in a region different from a region of the main surface where the protrusion and the first electronic component are provided. You may provide so that it may adjoin to a projection part.
  • the high-frequency module can be reduced in size by providing the chip inductor adjacent to the protrusion.
  • the high-frequency module may further include a third electronic component mounted on a main surface opposite to the main surface of the substrate.
  • high frequency modules can be highly integrated.
  • the high frequency module of the present invention it is possible to improve the isolation of a plurality of electronic components mounted on the substrate.
  • FIG. 1 is a perspective view schematically showing the high-frequency module according to the first embodiment.
  • 2A is a cut front view of the high-frequency module according to Embodiment 1 cut along the line IIA-IIA shown in FIG. 2B is a plan view of the high-frequency module according to Embodiment 1 cut along the line IIB-IIB shown in FIG. 2A.
  • FIG. 3 is a cut front view of the high-frequency module according to the modification of the first embodiment.
  • 4A is a cut front view of the high-frequency module according to Embodiment 2.
  • FIG. 4B is a plan view of the high-frequency module according to Embodiment 2 cut along the line IVB-IVB shown in FIG. 4A.
  • FIG. 5 is a diagram illustrating a circuit configuration of the high-frequency module according to the third embodiment.
  • 6A is a cut front view of the high-frequency module according to Embodiment 3.
  • FIG. 6B is a cut-away plan view of the high-frequency module according to Embodiment 3 cut along the VIB-VIB line shown in FIG. 6A.
  • FIG. 7A is a cut front view of the high-frequency module according to Embodiment 4.
  • FIG. 7B is a cut-away plan view of the high-frequency module according to Embodiment 4 cut along the line VIIB-VIIB shown in FIG. 7A.
  • FIG. 8 is a cut front view of the high-frequency module according to the fifth embodiment.
  • FIG. 1 is a perspective view schematically showing the high-frequency module 1.
  • 2A is a cut front view of the high-frequency module 1 taken along the line IIA-IIA shown in FIG. 2B is a plan view of the high-frequency module 1 cut along the line IIB-IIB shown in FIG. 2A.
  • the high-frequency module 1 includes a substrate 10, a first electronic component 30 mounted on the substrate 10, a second electronic component 40, and a chip inductor 50.
  • the sealing portion 13 is provided on the substrate 10 so as to cover the first electronic component 30, the second electronic component 40, and the chip inductor 50.
  • the first electronic component 30 is an elastic wave device including an elastic wave element that is used in an arbitrary frequency band, for example, a frequency band of 500 MHz to 1500 MHz, in a frequency band of 500 MHz to 6 GHz.
  • the first electronic component 30 has a rectangular parallelepiped shape, and a plurality of signal terminals (hot terminals) 31 drawn from the input / output wiring of the acoustic wave element are provided on the bottom surface of the first electronic component 30.
  • the first electronic component 30 is connected to the substrate 10 by a plurality of first joining members 36 corresponding to each of the signal terminals 31.
  • the first joining member 36 is, for example, a solder bump.
  • the height h1 of the first joining member 36 is, for example, 40 ⁇ m.
  • the elastic wave device may be a SAW (Surface Acoustic Wave) filter or a BAW (Bulk Acoustic Wave) filter.
  • a substrate and an IDT (Interdigital transducer) electrode are provided.
  • the substrate is a substrate having piezoelectricity at least on the surface.
  • a piezoelectric thin film may be provided on the surface, and the piezoelectric thin film may have a different sound velocity from the piezoelectric thin film, and a laminated body such as a support substrate.
  • substrate may have piezoelectricity in the whole board
  • the substrate is a piezoelectric substrate composed of one piezoelectric layer.
  • the second electronic component 40 is a semiconductor circuit device including a semiconductor element such as a switch element or an amplifier circuit element. Of the frequency band of 500 MHz to 6 GHz, a high frequency signal of 500 MHz to 1500 MHz is input to and output from the second electronic component 40.
  • the second electronic component 40 has a rectangular parallelepiped shape, and a plurality of signal terminals (hot terminals) 41 and a plurality of ground terminals 42 drawn from the input / output wiring of the semiconductor element are provided on the bottom surface of the second electronic component 40. Yes.
  • the second electronic component 40 includes a plurality of signal input / output second joint members 46 corresponding to the signal terminals 41 and a plurality of ground second joint members 47 corresponding to the ground terminals 42, respectively. 10 is connected.
  • Each of the second bonding members 46 and 47 is, for example, a solder bump.
  • the height of the second joining members 46 and 47 is, for example, 40 ⁇ m.
  • the first electronic component 30 and the second electronic component 40 are mounted in a state in which they are close to each other in the direction along one main surface 10a of the substrate 10 (for example, the X direction).
  • the approached state refers to a state in which the distance between the first electronic component 30 and the second electronic component 40 is greater than 0 ⁇ m and not greater than 300 ⁇ m, for example.
  • the chip inductor 50 is a multilayer inductor manufactured by a method including, for example, a sheet lamination method, a printing lamination method, or a thin film formation method.
  • the chip inductor 50 has a rectangular parallelepiped shape, and a pair of external electrodes 51 are formed on both ends or the bottom surface.
  • the chip inductor 50 is connected to the substrate 10 by a solder material or the like.
  • the chip inductor 50 of the present embodiment employs an inductor having a high quality factor Q and a high outer height (higher than the outer shapes of the first electronic component 30 and the second electronic component 40).
  • the substrate 10 includes a base material portion 14 formed by laminating a plurality of ceramic base materials, and internal conductors 15 a and 15 b provided inside the substrate 10.
  • the internal conductor 15a is an internal conductor for signal input / output
  • the internal conductor 15b is an internal conductor for ground.
  • Each of the internal conductors 15a and 15b is composed of an in-plane conductor and an interlayer conductor.
  • the internal conductors 15a and 15b are formed of, for example, a metal material whose main component is copper.
  • the substrate 10 has one main surface 10a and the other main surface 10b located opposite to the one main surface 10a.
  • An external terminal 19a connected to the signal input / output internal conductor 15a and an external terminal 19b connected to the ground internal conductor 15b are formed on the other main surface 10b.
  • the main surface 10a of the substrate 10 is formed with a protrusion 20 protruding from the main surface 10a.
  • the height h ⁇ b> 2 of the protruding portion 20 is higher than the height h ⁇ b> 1 of the first joining member 36.
  • the height of the protrusion 20 is, for example, 50 ⁇ m or more and 200 ⁇ m or less.
  • the position of the upper end of the protrusion 20 is higher than the position of the bottom surface of the first electronic component 30 and lower than the position of the top surface of the first electronic component 30.
  • the “height direction” is the same direction as the thickness direction of the substrate 10, and “high” is different from the region of the main surface 10 a of the substrate 10 where the protrusions 20 are provided. This means that the distance from the region (substrate outer peripheral portion 11 described later) is large.
  • the protruding portion 20 has a plurality of columnar electrodes 21 and 22 and a ceramic portion 25.
  • the columnar electrodes 21 and 22 are, for example, cylindrical shapes having a diameter of 500 ⁇ m. However, the columnar electrodes 21 and 22 may be prismatic. The heights of the columnar electrodes 21 and 22 are the same as the height h2 of the protrusion 20.
  • one end face 24 exposed at the upper end of the protrusion 20 is connected to the signal terminal 41 of the second electronic component 40 via the second bonding member 46, and is opposite to the one end face 24. Is connected to the inner conductor 15a.
  • one end face 24 exposed at the upper end of the protrusion 20 is connected to the ground terminal 42 of the second electronic component 40 via the second bonding member 47 and is opposite to the one end face 24.
  • the columnar electrodes 21 and 22 are made of the same material as the internal conductors 15a and 15b (a metal material containing copper as a main component), and are formed integrally with the internal conductors 15a and 15b.
  • the ceramic portion 25 covers the side surfaces 23 of the columnar electrodes 21 and 22.
  • the height of the ceramic portion 25 is the same as the height of the protruding portion 20.
  • the ceramic portion 25 is made of the same material as the base material portion 14 and is formed integrally with the base material portion 14.
  • the protrusion 20 has a frame shape and a rectangular outer shape when the substrate 10 is viewed from the thickness direction (Z direction) (that is, when the high-frequency module 1 is viewed in plan).
  • the substrate 10 includes a substrate outer peripheral portion 11 positioned outside the protruding portion 20 and a substrate inner peripheral portion 12 positioned inside the protruding portion 20.
  • the protruding portion 20 protrudes in the thickness direction from the substrate outer peripheral portion 11 and the substrate inner peripheral portion 12.
  • the second electronic component 40 is mounted on the protruding portion 20, and the first electronic component 30 is a region different from the region where the protruding portion 20 is provided in the main surface 10 a of the substrate 10, that is, the substrate outer peripheral portion. 11 is mounted.
  • the first electronic component 30 by mounting the first electronic component 30 on the main surface 10a in a region different from the protruding portion 20, and mounting the second electronic component 40 on the protruding portion 20 located higher than the main surface 10a,
  • the first electronic component 30 and the second electronic component 40 can be arranged apart in the height direction. Thereby, the signal interference of the 1st electronic component 30 and the 2nd electronic component 40 can be reduced, and isolation can be improved.
  • the columnar electrodes 21 and 22 of the protrusion 20 are the signal input / output columnar electrodes 21 (13) connected to the signal terminal 41 of the second electronic component 40 and the second electronic component. It has the columnar electrodes 22 (three pieces) for grounds connected to 40 ground terminals 42 (see FIG. 2B).
  • the columnar electrode 22 for ground has a role as an electromagnetic shield, and is provided near the signal terminal 31 of the first electronic component 30. Specifically, when the substrate 10 is viewed from the thickness direction, the interval i2 between the columnar electrode 22 for ground and the signal terminal 31 (or the first bonding member 36) of the first electronic component 30 is set for signal input / output. It is smaller than the interval i1 between the columnar electrode 21 and the signal terminal 31 (or the first bonding member 36) of the first electronic component 30.
  • the columnar electrode 22 for ground is disposed near the signal terminal 31 of the first electronic component 30, and the columnar electrode 21 for signal input / output is disposed far away from the signal terminal 31 of the first electronic component 30.
  • the ground columnar electrode 22 can serve as a shield for the signal terminal 31. Therefore, signal interference between the first electronic component 30 and the second electronic component 40 can be suppressed, and the isolation between the first electronic component 30 and the second electronic component 40 can be improved.
  • the chip inductor 50 is provided adjacent to the protrusion 20 in a region different from the region where the protrusion 20 and the first electronic component 30 are provided on the main surface 10a of the substrate 10. ing. Specifically, the side surface 52 of the chip inductor 50 is mounted in a state of being in contact with the side surface 20 a of the protrusion 20.
  • the high-frequency module 1 can be reduced in size. Further, the posture of the chip inductor 50 is maintained such that the coil axis of the chip inductor 50 faces in the direction perpendicular to the main surface 10a of the substrate 10 by bringing the side surface 52 of the chip inductor 50 into contact with the side surface 20a of the protrusion 20. It becomes possible. In this case, it is possible to suppress the magnetic field generated in the chip inductor 50 from affecting the characteristics of the first electronic component 30 and the second electronic component 40.
  • each of a ceramic pattern including a ceramic material and an internal conductor pattern including a conductive material is formed in a predetermined pattern by a printing and laminating method using screen printing or the like, and a multilayer block serving as a base by applying these patterns in multiple layers Form.
  • the first printing includes a step of forming an internal conductor pattern in a region corresponding to the columnar electrodes 21 and 22, a step of forming a ceramic pattern in a region corresponding to the ceramic portion 25, and the substrate outer peripheral portion 11 and the substrate inner peripheral portion.
  • 12 includes a step of forming a resin pattern not including a ceramic material in a region corresponding to 12.
  • the second printing includes a step of forming an internal conductor pattern in a region corresponding to the columnar electrodes 21 and 22, and a ceramic pattern in a region corresponding to the ceramic portion 25, the substrate outer peripheral portion 11, and the substrate inner peripheral portion 12. Forming.
  • the laminated block is press-molded.
  • the laminated block is in a state where only the internal conductor pattern is laminated in the region corresponding to the columnar electrodes 21 and 22, and only the ceramic pattern is laminated in the region corresponding to the ceramic portion 25.
  • the resin pattern and the ceramic pattern are alternately laminated.
  • the laminated block is fired.
  • the plurality of internal conductor patterns are sintered to become columnar electrodes 21 and 22, and the plurality of ceramic patterns in the region where only the ceramic patterns are laminated are sintered to become the ceramic portion 25.
  • substrate inner peripheral part 12 it lose
  • the projection part 20 which consists of the columnar electrodes 21 and 22 and the ceramic part 25 is formed in a lamination
  • the first electronic component 30, the second electronic component 40, and the chip inductor 50 are mounted on the substrate 10 using a mounting machine. You may perform a reflow process after mounting as needed. Thereafter, a resin is applied on the main surface 10a of the substrate 10 so as to cover the first electronic component 30, the second electronic component 40, and the chip inductor 50, and the sealing portion 13 is formed. Through these steps, the high-frequency module 1 is manufactured.
  • the high-frequency module 1 includes a substrate 10, and a first electronic component 30 and a second electronic component 40 that are mounted on the main surface 10 a of the substrate 10.
  • the substrate 10 has a protruding portion 20 protruding from the main surface 10a, the first electronic component 30 is mounted in a region different from the region where the protruding portion 20 is provided in the main surface 10a, and the second electronic component 40 is And mounted on the protrusion 20.
  • the first electronic component 30 and the second electronic component 30 are mounted on the main surface 10a of the region different from the protruding portion 20 and the second electronic component 40 is mounted on the protruding portion 20 as described above.
  • the component 40 can be arranged apart in the height direction (Z direction). Thereby, the signal interference of the 1st electronic component 30 and the 2nd electronic component 40 can be reduced, and isolation can be improved.
  • FIG. 3 is a cut front view of a high-frequency module 1A according to a modification of the first embodiment.
  • the inside of the frame-shaped protrusion 20 shown in the first embodiment is embedded with a ceramic material.
  • the portion embedded with the ceramic material is made of the same material as the base material portion 14 and is formed integrally with the base material portion 14. That is, in the protrusion 20 of the modification, the entire region facing the bottom surface of the second electronic component 40 protrudes in the thickness direction from the substrate outer peripheral portion 11.
  • the first electronic component 30 and the second electronic component 40 can be arranged apart in the height direction. Thereby, the signal interference of the 1st electronic component 30 and the 2nd electronic component 40 can be reduced, and isolation can be improved.
  • FIG. 4A is a cut front view of high-frequency module 1B according to Embodiment 2.
  • FIG. 4B is a plan view of the high-frequency module 1B cut along the line IVB-IVB shown in FIG. 4A.
  • the protrusion 20 that protrudes from the main surface 10a of the substrate 10 is composed of a plurality of columnar electrodes 21 and 22.
  • the protruding portion 20 does not include the ceramic portion 25 and is formed of only the plurality of columnar electrodes 21 and 22.
  • Each of the columnar electrodes 21 and 22 has a columnar shape, for example.
  • the columnar electrodes 21 and 22 may be prismatic.
  • the height h2 of the protrusion 20 composed of the columnar electrodes 21 and 22 is higher than the height h1 of the first bonding member 36, and is, for example, 50 ⁇ m or more and 200 ⁇ m or less.
  • One end face 24 located at the upper end of both end faces of the columnar electrode 21 is connected to the signal terminal 41 of the second electronic component 40 via the second joining member 46, and the end face opposite to the one end face 24 is It is connected to the inner conductor 15a.
  • One end face 24 located at the upper end of both end faces of the columnar electrode 22 is connected to the ground terminal 42 of the second electronic component 40 via the second bonding member 47, and the end face opposite to the one end face 24 is It is connected to the inner conductor 15b.
  • the columnar electrodes 21 and 22 are made of the same material as the internal conductors 15a and 15b (a metal material containing copper as a main component), and are formed integrally with the internal conductors 15a and 15b.
  • the second electronic component 40 is mounted on the protruding portion 20 (columnar electrodes 21, 22), and the first electronic component 30 is a region where the protruding portion 20 is provided on the main surface 10a. And are implemented in different areas.
  • the first electronic component 30 and the second electronic component 30 are mounted on the main surface 10a of the region different from the protruding portion 20 and the second electronic component 40 is mounted on the protruding portion 20 as described above.
  • the component 40 can be arranged apart in the height direction. Thereby, the signal interference of the 1st electronic component 30 and the 2nd electronic component 40 can be reduced, and isolation can be improved.
  • the interval i2 between the columnar electrode 22 for ground and the signal terminal 31 (or the first bonding member 36) of the first electronic component 30 is the signal input. It is smaller than the interval i1 between the output columnar electrode 21 and the signal terminal 31 (or the first bonding member 36) of the first electronic component 30.
  • the columnar electrode 22 for ground is disposed near the signal terminal 31 of the first electronic component 30, and the columnar electrode 21 for signal input / output is disposed far away from the signal terminal 31 of the first electronic component 30.
  • the ground columnar electrode 22 can serve as a shield for the signal terminal 31. Therefore, signal interference between the first electronic component 30 and the second electronic component 40 can be suppressed, and the isolation can be improved.
  • FIG. 5 is a diagram showing a circuit configuration of the high-frequency module 1C.
  • an antenna element 2 and an RF signal processing circuit (RFIC) 3 are shown in addition to the high-frequency module 1C.
  • RFIC RF signal processing circuit
  • the communication apparatus 4 which consists of the high frequency module 1C and RFIC3 is shown.
  • the high-frequency module 1C is a circuit that transmits a high-frequency signal between the antenna element 2 and the RFIC 3.
  • the high frequency module 1C transmits a high frequency signal output from the RFIC 3 to the antenna element 2 via a transmission side signal path (not shown), and a high frequency signal received by the antenna element 2 via the reception side signal path.
  • a transmission side signal path not shown
  • a high frequency signal received by the antenna element 2 via the reception side signal path.
  • the high frequency module 1C includes a SWIC (switch IC), three SAW filters, an LNA / SWIC (low noise amplifier / switch IC), and two inductors L.
  • the SWIC corresponds to the first electronic component 30
  • the SAW filter corresponds to the first electronic component 30A
  • the LNA / SWIC corresponds to the second electronic component 40
  • the inductor L corresponds to the chip inductor 50.
  • FIG. 5 when the inductor 50 is arranged in front of the LNA (input side), since the quality factor Q is emphasized, the chip inductor 50 is enlarged.
  • the chip inductor 50 of the present embodiment employs an inductor having a high quality factor Q and a high external shape.
  • FIG. 6A is a cut front view of the high-frequency module 1C.
  • 6B is a plan view of the high-frequency module 1C cut along the line VIB-VIB shown in FIG. 6A.
  • the high-frequency module 1C includes a substrate 10, a first electronic component 30 mounted on the substrate 10, three first electronic components 30A, a second electronic component 40, and two chip inductors 50. And.
  • the second electronic component 40 is disposed at a position higher than the first electronic component 30A so as to cover the first electronic component 30A. That is, the high frequency module 1C has a hierarchical structure in which the second electronic component 40 is provided on the first electronic component 30A.
  • a sealing portion 13 is provided on the substrate 10 so as to cover the first electronic components 30 and 30A, the second electronic component 40, and the chip inductor 50.
  • the first electronic component 30 is, for example, a semiconductor circuit device including a switch element.
  • the first electronic component 30 receives and outputs a high frequency signal of any frequency band, for example, 500 MHz or more and 1500 MHz or less, in a frequency band of 500 MHz or more and 6 GHz or less.
  • the first electronic component 30 has a rectangular parallelepiped shape, and a plurality of signal terminals (hot terminals) 31 drawn from the input / output wiring of the switch element are provided on the bottom surface of the first electronic component 30.
  • the first electronic component 30 is connected to the substrate 10 by a plurality of signal input / output first joining members 36 corresponding to the signal terminals 31.
  • the first joining member 36 is, for example, a solder bump.
  • the height of the first joining member 36 is, for example, 40 ⁇ m.
  • the first electronic component 30A is an elastic wave device including an elastic wave element that is used in an arbitrary frequency band, for example, a frequency band of 500 MHz to 1500 MHz, in a frequency band of 500 MHz to 6 GHz.
  • the first electronic component 30A has a rectangular parallelepiped shape, and a plurality of signal terminals (hot terminals) 31 drawn from the input / output wiring of the acoustic wave element are provided on the bottom surface of the first electronic component 30A.
  • the first electronic component 30 ⁇ / b> A is connected to the substrate 10 by a plurality of first joining members 36 corresponding to the signal terminals 31.
  • the first joining member 36 is, for example, a solder bump.
  • the height h1 of the first joining member 36 is, for example, 40 ⁇ m.
  • the second electronic component 40 is a semiconductor circuit device including a semiconductor element such as a switch element or an amplifier circuit element. Of the frequency band of 500 MHz to 6 GHz, a high frequency signal of 500 MHz to 1500 MHz is input to and output from the second electronic component 40.
  • the second electronic component 40 has a rectangular parallelepiped shape, and a plurality of signal terminals (hot terminals) 41 and a plurality of ground terminals 42 drawn from the input / output wiring of the semiconductor element are provided on the bottom surface of the second electronic component 40.
  • the second electronic component 40 includes a plurality of signal input / output second joint members 46 corresponding to the signal terminals 41 and a plurality of ground second joint members 47 corresponding to the ground terminals 42, respectively. 10 is connected.
  • Each of the second bonding members 46 and 47 is, for example, a solder bump.
  • the height of the second joining members 46 and 47 is, for example, 40 ⁇ m.
  • the first electronic component 30 and the second electronic component 40 are mounted in a state where they are close to each other in a direction along the main surface 10a of the substrate 10 (for example, the X direction).
  • the first electronic component 30 ⁇ / b> A and the second electronic component 40 are mounted in a state where they are close to each other in the thickness direction of the substrate 10.
  • the close state refers to a state where the distance between the first electronic component 30, 30A and the second electronic component 40 is greater than 0 ⁇ m and not greater than 300 ⁇ m, for example.
  • the chip inductor 50 is a multilayer inductor manufactured by a method including, for example, a sheet lamination method, a printing lamination method, or a thin film formation method.
  • the chip inductor 50 has a rectangular parallelepiped shape, and a pair of external electrodes 51 are formed on both ends or the bottom surface.
  • the chip inductor 50 is connected to the substrate 10 by a solder material or the like.
  • the chip inductor 50 of the present embodiment employs an inductor having a high quality factor Q and a high outer height (higher than the outer shapes of the first electronic component 30, 30A and the second electronic component 40).
  • the main surface 10a of the substrate 10 is formed with a protrusion 20 protruding from the main surface 10a.
  • the height h ⁇ b> 2 of the protruding portion 20 is higher than the height h ⁇ b> 1 of the first joining member 36.
  • the height of the protrusion 20 is, for example, 50 ⁇ m or more and 200 ⁇ m or less.
  • the position of the upper end of the protrusion 20 is higher than the position of the bottom surface of the first electronic components 30 and 30A and lower than the position of the top surface of the first electronic components 30 and 30A. .
  • the “height direction” is the same direction as the thickness direction of the substrate 10, and “high” is different from the region of the main surface 10 a of the substrate 10 where the protrusions 20 are provided. This means that the distance from the region (substrate outer peripheral portion 11 described later) is large.
  • the protruding portion 20 has a plurality of columnar electrodes 21 and 22 and a ceramic portion 25.
  • the columnar electrodes 21 and 22 are, for example, cylindrical shapes having a diameter of 500 ⁇ m. However, the columnar electrodes 21 and 22 may be prismatic. The heights of the columnar electrodes 21 and 22 are the same as the height h2 of the protrusion 20.
  • one end face 24 exposed at the upper end of the protrusion 20 is connected to the signal terminal 41 of the second electronic component 40 via the second bonding member 46, and is opposite to the one end face 24. Is connected to the inner conductor 15a.
  • one end face 24 exposed at the upper end of the protrusion 20 is connected to the ground terminal 42 of the second electronic component 40 via the second bonding member 47 and is opposite to the one end face 24.
  • the columnar electrodes 21 and 22 are made of the same material as the internal conductors 15a and 15b (a metal material containing copper as a main component), and are formed integrally with the internal conductors 15a and 15b.
  • the ceramic portion 25 covers the side surfaces 23 of the columnar electrodes 21 and 22.
  • the height of the ceramic portion 25 is the same as the height of the protruding portion 20.
  • the ceramic portion 25 is made of the same material as the base material portion 14 and is formed integrally with the base material portion 14.
  • the protrusion 20 has a frame shape and a rectangular outer shape when the substrate 10 is viewed from the thickness direction (Z direction) as shown in FIG. 6B.
  • the substrate 10 includes a substrate outer peripheral portion 11 positioned outside the protruding portion 20 and a substrate inner peripheral portion 12 positioned inside the protruding portion 20. As shown in FIG. 6A, the protruding portion 20 protrudes in the thickness direction from the substrate outer peripheral portion 11 and the substrate inner peripheral portion 12.
  • the first electronic components 30 and 30A are mounted in a region different from the region where the protrusion 20 is provided on the main surface 10a of the substrate 10. Specifically, the first electronic component 30 is mounted on the substrate outer peripheral portion 11, and the three first electronic components 30 ⁇ / b> A are mounted on the substrate inner peripheral portion 12. The second electronic component 40 is mounted on the protrusion 20 so as to cover the three first electronic components 30A.
  • the first electronic components 30 and 30A are mounted on the main surface 10a in a region different from the projecting portion 20, and the second electronic component 40 is mounted on the projecting portion 20 so that the first electronic components 30 and 30A are mounted.
  • the second electronic component 40 can be arranged apart in the height direction.
  • the columnar electrodes 21 and 22 of the protrusion 20 are formed of the signal input / output columnar electrodes 21 (six) connected to the signal terminal 41 of the second electronic component 40 and the second electronic component. It has the columnar electrodes 22 (14 pieces) for grounds connected to 40 ground terminals 42 (see FIG. 6B).
  • the columnar electrode 22 for ground has a role as an electromagnetic shield, and is provided near the signal terminal 31 of the first electronic components 30 and 30A.
  • the interval i2 between the columnar electrode 22 for ground and the signal terminal 31 (or the first bonding member 36) of the first electronic components 30 and 30A is a signal input / output. This is smaller than the interval i1 between the first columnar electrode 21 and the signal terminal 31 (or the first bonding member 36) of the first electronic components 30 and 30A.
  • the columnar electrode 22 for ground is arranged near the signal terminal 31 of the first electronic components 30 and 30A, and the columnar electrode 21 for signal input / output is far from the signal terminal 31 of the first electronic components 30 and 30A.
  • the ground columnar electrode 22 can serve as a shield for the signal terminal 31. Therefore, signal interference between the first electronic component 30, 30A and the second electronic component 40 can be suppressed, and the isolation between the first electronic component 30, 30A and the second electronic component 40 can be improved.
  • the chip inductor 50 is adjacent to the protrusion 20 in a region different from the region where the protrusion 20 and the first electronic components 30 and 30A are provided on the main surface 10a of the substrate 10. Is provided. Specifically, the side surface 52 of the chip inductor 50 is mounted in a state of being in contact with the side surface 20 a of the protrusion 20.
  • the high-frequency module 1 can be reduced in size. Further, the posture of the chip inductor 50 is maintained such that the coil axis of the chip inductor 50 faces in the direction perpendicular to the main surface 10a of the substrate 10 by bringing the side surface 52 of the chip inductor 50 into contact with the side surface 20a of the protrusion 20. It becomes possible. In this case, it is possible to suppress the magnetic field generated in the chip inductor 50 from affecting the characteristics of the first electronic component 30, 30 ⁇ / b> A and the second electronic component 40.
  • FIG. 7A is a cut front view of a high-frequency module 1D according to Embodiment 4.
  • 7B is a plan view of the high-frequency module 1D cut along the line VIIB-VIIB shown in FIG. 7A.
  • the protrusion 20 in the high-frequency module 1C of the third embodiment is composed of a plurality of columnar electrodes 21 and 22 as shown in the second embodiment.
  • the protruding portion 20 does not include the ceramic portion 25 and is formed of only the plurality of columnar electrodes 21 and 22.
  • Each of the columnar electrodes 21 and 22 has a columnar shape, for example.
  • the columnar electrodes 21 and 22 may be prismatic.
  • the height h2 of the protrusion 20 composed of the columnar electrodes 21 and 22 is higher than the height h1 of the first bonding member 36, and is, for example, 50 ⁇ m or more and 200 ⁇ m or less.
  • the first electronic components 30 and 30A are mounted in a region different from the region where the protrusion 20 is provided on the main surface 10a of the substrate 10. Specifically, the first electronic component 30 is mounted on the substrate outer peripheral portion 11, and the three first electronic components 30 ⁇ / b> A are mounted on the substrate inner peripheral portion 12. The second electronic component 40 is mounted on the protrusion 20 (columnar electrodes 21 and 22) so as to cover the three first electronic components 30A.
  • the first electronic components 30 and 30A are mounted on the main surface 10a in a region different from the projecting portion 20, and the second electronic component 40 is mounted on the projecting portion 20 so that the first electronic components 30 and 30A are mounted.
  • the second electronic component 40 can be arranged apart in the height direction (thickness direction). Thereby, the signal interference of the 1st electronic components 30 and 30A and the 2nd electronic components 40 can be reduced, and isolation can be improved.
  • the columnar electrodes 21 and 22 are the signal input / output columnar electrodes 21 (eight) connected to the signal terminals 41 of the second electronic component 40 and the ground terminals of the second electronic component 40. And the columnar electrodes 22 (12 pieces) for ground connected to 42 (see FIG. 7B).
  • the interval i2 between the columnar electrode 22 for ground and the signal terminal 31 (or the first bonding member 36) of the first electronic components 30, 30A is a columnar shape for signal input / output. It is smaller than the distance i1 between the electrode 21 and the signal terminal 31 (or the first bonding member 36) of the first electronic component 30, 30A.
  • the columnar electrode 22 for ground is arranged near the signal terminal 31 of the first electronic components 30 and 30A, and the columnar electrode 21 for signal input / output is far from the signal terminal 31 of the first electronic components 30 and 30A.
  • the ground columnar electrode 22 can serve as a shield for the signal terminal 31. Therefore, signal interference between the first electronic component 30, 30A and the second electronic component 40 can be suppressed, and the isolation can be improved.
  • the chip inductor 50 is adjacent to the protrusion 20 in a region different from the region where the protrusion 20 and the first electronic components 30 and 30A are provided on the main surface 10a of the substrate 10. Is provided. Specifically, the side surface 52 of the chip inductor 50 is mounted in a state of being in contact with the side surface 20 a of the protrusion 20.
  • the high-frequency module 1 can be reduced in size. Further, the posture of the chip inductor 50 is maintained such that the coil axis of the chip inductor 50 faces in the direction perpendicular to the main surface 10a of the substrate 10 by bringing the side surface 52 of the chip inductor 50 into contact with the side surface 20a of the protrusion 20. It becomes possible. In this case, it is possible to suppress the magnetic field generated in the chip inductor 50 from affecting the characteristics of the first electronic component 30, 30 ⁇ / b> A and the second electronic component 40.
  • FIG. 8 is a cut front view of the high-frequency module 1E according to the fifth embodiment.
  • This high frequency module 1E has a structure in which each electronic component is mounted on both sides of the substrate.
  • the first electronic component 30, the second electronic component 40, and the chip inductor 50 are mounted on one main surface 10a of the substrate 10 as in the first embodiment, and the third electronic component 60 is further mounted on the substrate. 10 is mounted on the other main surface 10b.
  • the third electronic component 60 is, for example, a semiconductor circuit device.
  • the sealing part 13 is formed in the other main surface 10b of the board
  • a protrusion may be provided on the other main surface 10b, and an electronic component different from the third electronic component 60 may be mounted on the protrusion on the other main surface 10b.
  • the first electronic component 30 and the second electronic component 40 can be arranged apart in the height direction. Thereby, the signal interference of the 1st electronic component 30 and the 2nd electronic component 40 can be reduced, and isolation can be improved.
  • the first electronic component 30 is an elastic wave device and the second electronic component 40 is a semiconductor circuit device.
  • the present invention is not limited thereto, and the second electronic component 40 is an elastic wave device.
  • the first electronic component 30 may be a semiconductor circuit device.
  • both the first electronic component 30 and the second electronic component 40 may be elastic wave devices, or both may be semiconductor circuit devices.
  • first bonding member 36 and the second bonding members 46 and 47 are not limited to solder bumps, and may be conductive adhesives.
  • the chip inductor 50 is not limited to a multilayer inductor, and may be a wound inductor. Further, the chip inductor 50 may be a composite part including an inductor element and another passive element.
  • the protrusion 20 is not limited to the frame shape when viewed from the thickness direction of the substrate 10, and the ceramic portion may be provided in an island shape so as to individually cover the columnar electrodes 21 and 22.
  • the laminated block is not limited to the printing lamination method, and may be formed by a sheet lamination method.
  • the high-frequency module of the present invention can be widely used as a component of electronic equipment such as a portable information terminal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

高周波モジュール（１）は、基板（１０）と、基板（１０）の主面（１０ａ）に実装される第１電子部品（３０）および第２電子部品（４０）とを備えている。基板（１０）は、主面（１０ａ）から突出する突起部（２０）を有し、第１電子部品（３０）は、主面（１０ａ）のうち突起部（２０）が設けられた領域と異なる領域に実装され、第２電子部品（４０）は、突起部（２０）上に実装されている。

Description

高周波モジュール
　本発明は、複数の電子部品が基板上に実装された高周波モジュールに関する。
　従来、複数の電子部品が基板上に実装された高周波モジュールが知られている。高周波モジュールは、例えば、移動体通信機を構成する部品として用いられる。
　この種の高周波モジュールの一例として、特許文献１には、基板と、基板上に実装された弾性波フィルタおよび電力増幅回路素子とを備える高周波モジュールが記載されている。この高周波モジュールでは、弾性波フィルタと電力増幅回路素子とが、基板上の同一面で互いに隣り合って実装されている。
特開２００５－１２３９０９号公報
　近年の移動体通信機の小型化、マルチバンド化に伴い、高周波モジュールの小型化、高集積化が求められている。しかしながら、特許文献１に記載された高周波モジュールのように、弾性波フィルタと電力増幅回路素子とを基板上の同一面で互いに隣り合った状態で実装すると、弾性波フィルタと電力増幅回路素子とのアイソレーション性が低下するという問題がある。
　本発明は、上記問題を解決するためになされたものであり、高周波モジュールにおいて、基板に実装される複数の電子部品のアイソレーション性を向上することを目的とする。
　上記目的を達成するために、本発明の一態様に係る高周波モジュールは、基板と、前記基板の主面に実装される第１電子部品および第２電子部品とを備え、前記基板は、前記主面から突出する突起部を有し、前記第１電子部品は、前記主面のうち前記突起部が設けられた領域と異なる領域に実装され、前記第２電子部品は、前記突起部上に実装されている。
　このように、第１電子部品を突起部と異なる領域の主面上に配置し、第２電子部品を突起部上に配置することで、第１電子部品と第２電子部品とを高さ方向に離すことができる。これにより、第１電子部品と第２電子部品との信号干渉を低減し、アイソレーション性を向上することができる。
　また、前記第１電子部品は、第１接合部材によって前記基板に接続され、前記突起部の高さは、前記第１接合部材の高さよりも高くてもよい。
　このように、突起部の高さを第１接合部材よりも高くすることで、その高くなった寸法に相当するぶん、第２電子部品を第１電子部品から離して配置することが可能となる。これにより、第１電子部品と第２電子部品との信号干渉を低減し、アイソレーション性を向上することができる。
　また、前記突起部は、複数の柱状電極と、前記柱状電極の側面を覆うセラミック部とを有し、前記第２電子部品は、第２接合部材によって前記柱状電極の端面に接続されていてもよい。
　このように、柱状電極の側面をセラミック部で覆うことで、第１電子部品と柱状電極に接続されている第２電子部品との信号干渉を低減することができる。
　また、前記突起部は、前記基板を厚み方向から見た場合に外形が矩形状であり、前記突起部の外側に位置する基板外周部よりも、前記厚み方向に突出していてもよい。
　このように、突起部が基板外周部から突出することで、基板外周部の高さが突起部よりも低くなる。そのため、高さが高い電子部品を基板外周部に配置した場合であっても、高周波モジュールを低背化することができる。
　また、高周波モジュールの前記突起部は、複数の柱状電極により構成され、前記第２電子部品は、第２接合部材によって前記柱状電極の端面に接続されていてもよい。
　このように突起部を複数の柱状電極によって構成することで、第１電子部品と第２電子部品とを高さ方向に離すことができる。これにより、第１電子部品と第２電子部品との信号干渉を低減し、アイソレーション性を向上することができる。
　また、前記複数の柱状電極のそれぞれは、前記第１電子部品の周囲に設けられ、前記第２電子部品は、前記第１電子部品を覆うように、前記第１電子部品よりも高い位置に配置されていてもよい。
　この構造によれば、高周波モジュールを小型化することができる。
　また、前記複数の柱状電極は、前記第２電子部品の信号端子に接続される信号入出力用の柱状電極と、前記第２電子部品のグランド端子に接続されるグランド用の柱状電極とを有し、前記基板に対して厚み方向から見た場合、前記グランド用の柱状電極と前記第１電子部品の信号端子との間隔は、前記信号入出力用の柱状電極と前記第１電子部品の信号端子との間隔よりも小さくてもよい。
　このように、グランド用の柱状電極を第１電子部品の信号端子の近くに配置し、信号入出力用の柱状電極を第１電子部品の信号端子から遠く離して配置することで、グランド用の柱状電極を信号端子に対するシールドとして働かせることができる。これにより、第１電子部品と第２電子部品との信号干渉を抑制し、第１電子部品と第２電子部品とのアイソレーション性を向上することができる。
　また、前記柱状電極は、銅材料を含んでいてもよい。
　このように柱状電極が銅材料を含むことで、柱状電極の電気抵抗を小さくすることができる。また、柱状電極を容易に形成することができる。
　また、前記第１電子部品は、弾性波装置であり、前記第２電子部品は、半導体回路装置であってもよい。
　このように、第１電子部品を弾性波装置とし、第２電子部品を半導体回路装置とした場合であっても、第１電子部品と第２電子部品とを高さ方向に離して配置することで、第１電子部品と第２電子部品とのアイソレーション性を向上することができる。
　また、高周波モジュールは、さらに、前記基板に実装されるチップインダクタを有し、前記チップインダクタは、前記主面のうち前記突起部および前記第１電子部品が設けられた領域と異なる領域において、前記突起部に隣接するように設けられていてもよい。
　このように、高周波モジュールがチップインダクタを含む場合であっても、チップインダクタを突起部に隣接して設けることで、高周波モジュールを小型化することができる。
　また、高周波モジュールは、さらに、前記基板の前記主面と反対側の主面に実装されている第３電子部品を備えていてもよい。
　これによれば、高周波モジュールを高集積化することができる。
　本発明の高周波モジュールによれば、基板に実装される複数の電子部品のアイソレーション性を向上することができる。
図１は、実施の形態１に係る高周波モジュールを模式的に示す斜視図である。 図２Ａは、実施の形態１に係る高周波モジュールを図１に示すＩＩＡ－ＩＩＡ線で切断した場合の切断正面図である。 図２Ｂは、実施の形態１に係る高周波モジュールを図２Ａに示すＩＩＢ－ＩＩＢ線で切断した場合の切断平面図である。 図３は、実施の形態１の変形例に係る高周波モジュールの切断正面図である。 図４Ａは、実施の形態２に係る高周波モジュールの切断正面図である。 図４Ｂは、実施の形態２に係る高周波モジュールを図４Ａに示すＩＶＢ－ＩＶＢ線で切断した場合の切断平面図である。 図５は、実施の形態３に係る高周波モジュールの回路構成を示す図である。 図６Ａは、実施の形態３に係る高周波モジュールの切断正面図である。 図６Ｂは、実施の形態３に係る高周波モジュールを図６Ａに示すＶＩＢ－ＶＩＢ線で切断した場合の切断平面図である。 図７Ａは、実施の形態４に係る高周波モジュールの切断正面図である。 図７Ｂは、実施の形態４に係る高周波モジュールを図７Ａに示すＶＩＩＢ－ＶＩＩＢ線で切断した場合の切断平面図である。 図８は、実施の形態５に係る高周波モジュールの切断正面図である。
　以下、図面を参照しながら、本発明の実施の形態に係る高周波モジュールについて説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、製造工程、及び、製造工程の順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
　（実施の形態１）
　［１－１．高周波モジュールの構成］
　まず、実施の形態１に係る高周波モジュール１の構成について説明する。
　図１は、高周波モジュール１を模式的に示す斜視図である。図２Ａは、高周波モジュール１を図１に示すＩＩＡ－ＩＩＡ線で切断した場合の切断正面図である。図２Ｂは、高周波モジュール１を図２Ａに示すＩＩＢ－ＩＩＢ線で切断した場合の切断平面図である。
　高周波モジュール１は、図１および図２Ａに示すように、基板１０と、基板１０に実装された第１電子部品３０と、第２電子部品４０と、チップインダクタ５０とを備えている。この高周波モジュール１では、第１電子部品３０、第２電子部品４０およびチップインダクタ５０を覆うように、基板１０上に封止部１３が設けられている。
　第１電子部品３０は、５００ＭＨｚ以上６ＧＨｚ以下の周波数帯域のうち、任意の周波数帯、例えば、５００ＭＨｚ以上１５００ＭＨｚ以下の周波数帯域で使用される弾性波素子を含む弾性波装置である。第１電子部品３０は直方体状であり、第１電子部品３０の底面には、弾性波素子の入出力配線から引き出された複数の信号端子（ホット端子）３１が設けられている。第１電子部品３０は、信号端子３１のそれぞれに対応する複数の第１接合部材３６によって基板１０に接続されている。第１接合部材３６は、例えば、はんだバンプである。第１接合部材３６の高さｈ１は、例えば、４０μｍである。
　なお、弾性波装置は、ＳＡＷ(Ｓｕｒｆａｃｅ　Ａｃｃｏｕｓｔｉｃ　Ｗａｖｅ)フィルタであってもよいし、ＢＡＷ（Ｂｕｌｋ　Ａｃｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタであってもよい。ＳＡＷフィルタの場合、基板とＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ　ｔｒａｎｓｄｕｃｅｒ）電極とを備えている。基板は、少なくとも表面に圧電性を有する基板である。例えば、表面に圧電薄膜を備え、当該圧電薄膜と音速の異なる膜、および支持基板などの積層体で構成されていてもよい。また、基板は、基板全体に圧電性を有していても良い。この場合、基板は、圧電体層一層からなる圧電基板である。
　第２電子部品４０は、例えば、スイッチ素子または増幅回路素子などの半導体素子を含む半導体回路装置である。第２電子部品４０には、５００ＭＨｚ以上６ＧＨｚ以下の周波数帯域のうち、任意の周波数帯、例えば、５００ＭＨｚ以上１５００ＭＨｚ以下の高周波信号が入出力される。第２電子部品４０は直方体状であり、第２電子部品４０の底面には、半導体素子の入出力配線から引き出された複数の信号端子（ホット端子）４１および複数のグランド端子４２が設けられている。第２電子部品４０は、信号端子４１のそれぞれに対応する信号入出力用の複数の第２接合部材４６、および、グランド端子４２のそれぞれに対応するグランド用の複数の第２接合部材４７によって基板１０に接続されている。第２接合部材４６、４７のそれぞれは、例えば、はんだバンプである。第２接合部材４６、４７の高さは、例えば、４０μｍである。
　第１電子部品３０と第２電子部品４０とは、基板１０の一方の主面１０ａに沿う方向（例えばＸ方向）において互いに接近した状態で実装されている。なお、接近した状態とは、例えば、第１電子部品３０と第２電子部品４０との間隔が０μｍよりも大きく３００μｍ以下である状態をいう。
　チップインダクタ５０は、例えば、シート積層法、印刷積層法または薄膜形成法を含む方法で製造される積層インダクタである。チップインダクタ５０は、外形が直方体状であり、両端または底面に、一対の外部電極５１が形成されている。チップインダクタ５０は、はんだ材料などによって基板１０に接続されている。本実施の形態のチップインダクタ５０は、品質係数Ｑが高く、外形の高さが高い（第１電子部品３０および第２電子部品４０の外形よりも高い）インダクタを採用している。
　基板１０は、複数のセラミック基材が積層されることで形成される基材部１４と、基板１０の内部に設けられた内部導体１５ａ、１５ｂとを有する。内部導体１５ａは信号入出力用の内部導体であり、内部導体１５ｂはグランド用の内部導体である。内部導体１５ａ、１５ｂのそれぞれは、面内導体と層間導体とにより構成される。内部導体１５ａ、１５ｂは、例えば、銅を主成分とする金属材料により形成される。基板１０は、一方の主面１０ａと、一方の主面１０ａの反対に位置する他方の主面１０ｂとを有している。他方の主面１０ｂには、信号入出力用の内部導体１５ａと接続する外部端子１９ａ、および、グランド用の内部導体１５ｂと接続する外部端子１９ｂが形成されている。
　基板１０の主面１０ａには、主面１０ａから突出する突起部２０が形成されている。突起部２０の高さｈ２は、第１接合部材３６の高さｈ１よりも高い。具体的には、突起部２０の高さは、例えば、５０μｍ以上２００μｍ以下である。また、高さ方向（Ｚ方向）において、突起部２０の上端の位置は、第１電子部品３０の底面の位置よりも高く、第１電子部品３０の天面の位置よりも低い。なお、ここでいう「高さ方向」とは、基板１０の厚み方向と同じ方向であり、「高い」とは、基板１０の主面１０ａのうちの、突起部２０が設けられた領域と異なる領域（後述する基板外周部１１）からの距離が大きいことを意味する。
　突起部２０は、複数の柱状電極２１、２２と、セラミック部２５とを有している。
　柱状電極２１、２２は、例えば、直径５００μｍの円柱状である。ただし、柱状電極２１、２２は、角柱状であってもよい。柱状電極２１、２２の高さは、突起部２０の高さｈ２と同じである。柱状電極２１の両端面のうち、突起部２０の上端に露出する一方の端面２４は、第２接合部材４６を介して第２電子部品４０の信号端子４１に接続され、一方の端面２４と反対の端面は、内部導体１５ａに接続されている。柱状電極２２の両端面のうち、突起部２０の上端に露出する一方の端面２４は、第２接合部材４７を介して第２電子部品４０のグランド端子４２に接続され、一方の端面２４と反対の端面は、内部導体１５ｂに接続されている。柱状電極２１、２２は内部導体１５ａ、１５ｂと同じ材料（銅を主成分とする金属材料）からなり、内部導体１５ａ、１５ｂと一体的に形成されている。
　セラミック部２５は、柱状電極２１、２２のそれぞれの側面２３を覆っている。セラミック部２５の高さは、突起部２０の高さと同じである。セラミック部２５は、基材部１４と同じ材料からなり、基材部１４と一体的に形成されている。
　突起部２０は、図２Ｂに示すように基板１０を厚み方向（Ｚ方向）から見た場合（つまり高周波モジュール１を平面視した場合）に、枠状で、外形が矩形状である。基板１０は、突起部２０の外側に位置する基板外周部１１と、突起部２０の内側に位置する基板内周部１２とを有している。突起部２０は、図２Ａに示すように、基板外周部１１および基板内周部１２よりも厚み方向に突出している。
　本実施の形態では、第２電子部品４０が突起部２０上に実装され、第１電子部品３０が基板１０の主面１０ａのうち突起部２０が設けられた領域と異なる領域、すなわち基板外周部１１上に実装されている。
　このように、第１電子部品３０を突起部２０と異なる領域の主面１０ａ上に実装し、第２電子部品４０を主面１０ａよりも高い位置となる突起部２０上に実装することで、第１電子部品３０と第２電子部品４０とを高さ方向に離して配置することができる。これにより、第１電子部品３０と第２電子部品４０との信号干渉を低減し、アイソレーション性を向上することができる。
　また、本実施の形態では、突起部２０の柱状電極２１、２２は、第２電子部品４０の信号端子４１に接続される信号入出力用の柱状電極２１（１３個）と、第２電子部品４０のグランド端子４２に接続されるグランド用の柱状電極２２（３個）とを有している（図２Ｂ参照）。グランド用の柱状電極２２は、電磁シールドとしての役割を有し、第１電子部品３０の信号端子３１の近くに設けられている。具体的には、基板１０を厚み方向から見た場合、グランド用の柱状電極２２と第１電子部品３０の信号端子３１（または第１接合部材３６）との間隔ｉ２は、信号入出力用の柱状電極２１と第１電子部品３０の信号端子３１（または第１接合部材３６）との間隔ｉ１よりも小さくなっている。
　このように、グランド用の柱状電極２２を第１電子部品３０の信号端子３１の近くに配置し、信号入出力用の柱状電極２１を第１電子部品３０の信号端子３１から遠く離して配置することで、グランド用の柱状電極２２を信号端子３１に対するシールドとして働かすことができる。そのため、第１電子部品３０と第２電子部品４０との信号干渉を抑制することができ、第１電子部品３０と第２電子部品４０とのアイソレーション性を向上することができる。
　また、本実施の形態では、チップインダクタ５０は、基板１０の主面１０ａのうち突起部２０および第１電子部品３０が設けられた領域と異なる領域において、突起部２０に隣接するように設けられている。具体的には、チップインダクタ５０の側面５２が、突起部２０の側面２０ａに接した状態で実装されている。
　このようにチップインダクタ５０を突起部２０に隣接して設けることで、高周波モジュール１を小型化することができる。また、チップインダクタ５０の側面５２を突起部２０の側面２０ａに当接することで、チップインダクタ５０のコイル軸が基板１０の主面１０ａと垂直な方向に向くように、チップインダクタ５０の姿勢を保つことが可能となる。この場合、チップインダクタ５０にて発生する磁界が、第１電子部品３０および第２電子部品４０の特性に影響することを抑制することができる。
　［１－２．高周波モジュールの製造方法］
　次に、高周波モジュール１の製造方法について説明する。
　まず、スクリーン印刷などを用いた印刷積層法によって、セラミック材料を含むセラミックパターンおよび導電材料を含む内部導体パターンのそれぞれを所定パターンで形成し、これらのパターンを多層塗り重ねることでベースとなる積層ブロックを形成する。
　次に、突起部２０を形成するため、積層ブロックに、以下に示す第１の印刷および第２の印刷を交互に繰り返し行う。第１の印刷は、柱状電極２１、２２に対応する領域に内部導体パターンを形成する工程、セラミック部２５に対応する領域にセラミックパターンを形成する工程、ならびに、基板外周部１１および基板内周部１２に対応する領域にセラミック材料を含まない樹脂パターンを形成する工程を含む。また、第２の印刷は、柱状電極２１、２２に対応する領域に内部導体パターンを形成する工程、ならびに、セラミック部２５、基板外周部１１および基板内周部１２に対応する領域にセラミックパターンを形成する工程を含む。
　そして、これら第１の印刷および第２の印刷をそれぞれ複数回行った後、積層ブロックをプレス成形する。これらの印刷およびプレス成形により、積層ブロックは、柱状電極２１、２２に対応する領域では内部導体パターンのみが積層された状態となり、セラミック部２５に対応する領域ではセラミックパターンのみが積層された状態となり、基板外周部１１および基板内周部１２に対応する領域では、樹脂パターンとセラミックパターンとが交互に積層された状態となる。
　その後、積層ブロックを焼成する。この焼成により、複数の内部導体パターンは焼結して柱状電極２１、２２となり、セラミックパターンのみが積層された領域の複数のセラミックパターンは焼結してセラミック部２５となる。それに対し、基板外周部１１および基板内周部１２では、樹脂パターンが燃焼することで消失し、複数の薄層セラミックシートが互いに隙間を空けて残った状態となる。
　さらにその後、積層ブロックに対してブラスト処理を行う。このブラスト処理により、基板外周部１１および基板内周部１２に残っている複数の薄層セラミックシートが除去される。これにより、柱状電極２１、２２およびセラミック部２５からなる突起部２０が、積層ブロックに形成される。すなわち、突起部２０を有する基板１０が形成される。
　次に、実装機を用いて、第１電子部品３０、第２電子部品４０およびチップインダクタ５０を基板１０に実装する。必要に応じて実装後にリフロー処理を行ってもよい。その後、第１電子部品３０、第２電子部品４０およびチップインダクタ５０を覆うように、基板１０の主面１０ａ上に樹脂を塗布し、封止部１３を形成する。これらの工程により、高周波モジュール１を作製する。
　［１－３．効果等］
　本実施の形態に係る高周波モジュール１は、基板１０と、基板１０の主面１０ａに実装される第１電子部品３０および第２電子部品４０とを備えている。基板１０は、主面１０ａから突出する突起部２０を有し、第１電子部品３０は、主面１０ａのうち突起部２０が設けられた領域と異なる領域に実装され、第２電子部品４０は、突起部２０上に実装されている。
　このように、第１電子部品３０を突起部２０と異なる領域の主面１０ａ上に実装し、第２電子部品４０を突起部２０上に実装することで、第１電子部品３０と第２電子部品４０とを高さ方向（Ｚ方向）に離して配置することができる。これにより、第１電子部品３０と第２電子部品４０との信号干渉を低減し、アイソレーション性を向上することができる。
　［１－４．変形例］
　図３は、実施の形態１の変形例に係る高周波モジュール１Ａの切断正面図である。
　変形例の高周波モジュール１Ａでは、実施の形態１で示す枠状の突起部２０の内側がセラミック材料で埋め込まれている。このセラミック材料で埋め込まれた部分は、基材部１４と同じ材料からなり、基材部１４と一体的に形成されている。すなわち、変形例の突起部２０は、第２電子部品４０の底面に対向する全体の領域が、基板外周部１１よりも厚み方向に突出している。
　変形例に係る高周波モジュール１Ａにおいても、第１電子部品３０と第２電子部品４０とを高さ方向に離して配置することができる。これにより、第１電子部品３０と第２電子部品４０との信号干渉を低減し、アイソレーション性を向上することができる。
　（実施の形態２）
　図４Ａは、実施の形態２に係る高周波モジュール１Ｂの切断正面図である。図４Ｂは、高周波モジュール１Ｂを図４Ａに示すＩＶＢ－ＩＶＢ線で切断した場合の切断平面図である。
　実施の形態２の高周波モジュール１Ｂでは、基板１０の主面１０ａから突出する突起部２０が、複数の柱状電極２１、２２で構成されている。
　具体的には、突起部２０は、セラミック部２５を含まず、複数の柱状電極２１、２２のみで形成されている。柱状電極２１、２２のそれぞれは、例えば、円柱状である。ただし、柱状電極２１、２２は角柱状であってもよい。柱状電極２１、２２からなる突起部２０の高さｈ２は、第１接合部材３６の高さｈ１よりも高く、例えば、５０μｍ以上２００μｍ以下である。
　柱状電極２１の両端面のうち、上端に位置する一方の端面２４は、第２接合部材４６を介して第２電子部品４０の信号端子４１に接続され、一方の端面２４と反対の端面は、内部導体１５ａに接続されている。柱状電極２２の両端面のうち、上端に位置する一方の端面２４は、第２接合部材４７を介して第２電子部品４０のグランド端子４２に接続され、一方の端面２４と反対の端面は、内部導体１５ｂに接続されている。柱状電極２１、２２は内部導体１５ａ、１５ｂと同じ材料（銅を主成分とする金属材料）からなり、内部導体１５ａ、１５ｂと一体的に形成されている。
　本実施の形態の高周波モジュール１Ｂでは、第２電子部品４０が突起部２０（柱状電極２１、２２）上に実装され、第１電子部品３０が主面１０ａのうち突起部２０が設けられた領域と異なる領域に実装されている。
　このように、第１電子部品３０を突起部２０と異なる領域の主面１０ａ上に実装し、第２電子部品４０を突起部２０上に実装することで、第１電子部品３０と第２電子部品４０とを高さ方向に離して配置することができる。これにより、第１電子部品３０と第２電子部品４０との信号干渉を低減し、アイソレーション性を向上することができる。
　また、本実施の形態では、基板１０を厚み方向から見た場合、グランド用の柱状電極２２と第１電子部品３０の信号端子３１（または第１接合部材３６）との間隔ｉ２は、信号入出力用の柱状電極２１と第１電子部品３０の信号端子３１（または第１接合部材３６）との間隔ｉ１よりも小さくなっている。
　このように、グランド用の柱状電極２２を第１電子部品３０の信号端子３１の近くに配置し、信号入出力用の柱状電極２１を第１電子部品３０の信号端子３１から遠く離して配置することで、グランド用の柱状電極２２を信号端子３１に対するシールドとして働かすことができる。そのため、第１電子部品３０と第２電子部品４０との信号干渉を抑制することができ、アイソレーション性を向上することができる。
　（実施の形態３）
　前述した高周波モジュール１、１Ａ、１Ｂの構成は、複数の通信帯域（バンド）に対応する高周波モジュール、すなわちマルチバンド対応の高周波モジュールに適用することができる。実施の形態３では、このようなマルチバンド対応の高周波モジュールの一例について説明する。
　まず、実施の形態３に係る高周波モジュール１Ｃの回路構成を説明する。
　図５は、高周波モジュール１Ｃの回路構成を示す図である。なお、同図には、高周波モジュール１Ｃの他に、アンテナ素子２およびＲＦ信号処理回路（ＲＦＩＣ）３が示されている。また、同図では、高周波モジュール１ＣとＲＦＩＣ３とからなる通信装置４が示されている。
　高周波モジュール１Ｃは、アンテナ素子２とＲＦＩＣ３との間で高周波信号を伝達する回路である。高周波モジュール１Ｃは、ＲＦＩＣ３から出力された高周波信号を、送信側信号経路（図示せず）を介してアンテナ素子２に伝達し、アンテナ素子２で受信された高周波信号を、受信側信号経路を介してＲＦＩＣ３に伝達する。
　高周波モジュール１Ｃは、ＳＷＩＣ（スイッチＩＣ）と、３つのＳＡＷフィルタと、ＬＮＡ／ＳＷＩＣ（ローノイズアンプ／スイッチＩＣ）と、２つのインダクタＬとを備えている。本実施の形態では、ＳＷＩＣが第１電子部品３０に相当し、ＳＡＷフィルタが第１電子部品３０Ａに相当し、ＬＮＡ／ＳＷＩＣが第２電子部品４０に相当し、インダクタＬがチップインダクタ５０に相当する。なお、図５において、ＬＮＡの前（入力側）にインダクタ５０を配置する場合、品質係数Ｑを重視するため、チップインダクタ５０が大型化する。本実施の形態のチップインダクタ５０は、品質係数Ｑが高く、外形の高さが高いインダクタを採用している。
　次に、上記回路構成を有する高周波モジュール１Ｃの構造について説明する。図６Ａは、高周波モジュール１Ｃの切断正面図である。図６Ｂは、高周波モジュール１Ｃを図６Ａに示すＶＩＢ－ＶＩＢ線で切断した場合の切断平面図である。
　高周波モジュール１Ｃは、図６Ａに示すように、基板１０と、基板１０に実装された第１電子部品３０と、３つの第１電子部品３０Ａと、第２電子部品４０と、２つのチップインダクタ５０とを備えている。この高周波モジュール１Ｃでは、第２電子部品４０が、第１電子部品３０Ａを覆うように、第１電子部品３０Ａよりも高い位置に配置されている。すなわち、高周波モジュール１Ｃは、第１電子部品３０Ａの上に第２電子部品４０が設けられた階層構造となっている。そして、これらの第１電子部品３０、３０Ａ、第２電子部品４０およびチップインダクタ５０を覆うように、基板１０上に封止部１３が設けられている。
　第１電子部品３０は、例えば、スイッチ素子を含む半導体回路装置である。第１電子部品３０には、５００ＭＨｚ以上６ＧＨｚ以下の周波数帯域のうち、任意の周波数帯、例えば、５００ＭＨｚ以上１５００ＭＨｚ以下の高周波信号が入出力される。第１電子部品３０は直方体状であり、第１電子部品３０の底面にはスイッチ素子の入出力配線から引き出された複数の信号端子（ホット端子）３１が設けられている。第１電子部品３０は、信号端子３１のそれぞれに対応する複数の信号入出力用の第１接合部材３６によって基板１０に接続されている。第１接合部材３６は、例えば、はんだバンプである。第１接合部材３６の高さは、例えば、４０μｍである。
　第１電子部品３０Ａは、５００ＭＨｚ以上６ＧＨｚ以下の周波数帯域のうち、任意の周波数帯、例えば、５００ＭＨｚ以上１５００ＭＨｚ以下の周波数帯域で使用される弾性波素子を含む弾性波装置である。第１電子部品３０Ａは直方体状であり、第１電子部品３０Ａの底面には、弾性波素子の入出力配線から引き出された複数の信号端子（ホット端子）３１が設けられている。第１電子部品３０Ａは、信号端子３１のそれぞれに対応する複数の第１接合部材３６によって基板１０に接続されている。第１接合部材３６は、例えば、はんだバンプである。第１接合部材３６の高さｈ１は、例えば、４０μｍである。
　第２電子部品４０は、例えば、スイッチ素子または増幅回路素子などの半導体素子を含む半導体回路装置である。第２電子部品４０には、５００ＭＨｚ以上６ＧＨｚ以下の周波数帯域のうち、任意の周波数帯、例えば、５００ＭＨｚ以上１５００ＭＨｚ以下の高周波信号が入出力される。第２電子部品４０は直方体状であり、第２電子部品４０の底面には半導体素子の入出力配線から引き出された複数の信号端子（ホット端子）４１および複数のグランド端子４２が設けられている。第２電子部品４０は、信号端子４１のそれぞれに対応する複数の信号入出力用の第２接合部材４６、および、グランド端子４２のそれぞれに対応する複数のグランド用の第２接合部材４７によって基板１０に接続されている。第２接合部材４６、４７のそれぞれは、例えば、はんだバンプである。第２接合部材４６、４７の高さは、例えば、４０μｍである。
　第１電子部品３０と第２電子部品４０とは、基板１０の主面１０ａに沿う方向（例えばＸ方向）において互いに接近した状態で実装される。第１電子部品３０Ａと第２電子部品４０とは、基板１０の厚み方向において互いに接近した状態で実装される。なお、接近した状態とは、例えば、第１電子部品３０、３０Ａと第２電子部品４０との間隔が０μｍよりも大きく３００μｍ以下である状態をいう。
　チップインダクタ５０は、例えば、シート積層法、印刷積層法または薄膜形成法を含む方法で製造される積層インダクタである。チップインダクタ５０は、外形が直方体状であり、両端または底面に、一対の外部電極５１が形成されている。チップインダクタ５０は、はんだ材料などによって基板１０に接続されている。本実施の形態のチップインダクタ５０は、品質係数Ｑが高く、外形の高さが高い（第１電子部品３０、３０Ａおよび第２電子部品４０の外形よりも高い）インダクタを採用している。
　基板１０の主面１０ａには、主面１０ａから突出する突起部２０が形成されている。突起部２０の高さｈ２は、第１接合部材３６の高さｈ１よりも高い。具体的には、突起部２０の高さは、例えば、５０μｍ以上２００μｍ以下である。また、高さ方向（Ｚ方向）において、突起部２０の上端の位置は、第１電子部品３０、３０Ａの底面の位置よりも高く、第１電子部品３０、３０Ａの天面の位置よりも低い。なお、ここでいう「高さ方向」とは、基板１０の厚み方向と同じ方向であり、「高い」とは、基板１０の主面１０ａのうちの、突起部２０が設けられた領域と異なる領域（後述する基板外周部１１）からの距離が大きいことを意味する。
　突起部２０は、複数の柱状電極２１、２２と、セラミック部２５とを有している。
　柱状電極２１、２２は、例えば、直径５００μｍの円柱状である。ただし、柱状電極２１、２２は、角柱状であってもよい。柱状電極２１、２２の高さは、突起部２０の高さｈ２と同じである。柱状電極２１の両端面のうち、突起部２０の上端に露出する一方の端面２４は、第２接合部材４６を介して第２電子部品４０の信号端子４１に接続され、一方の端面２４と反対の端面は、内部導体１５ａに接続されている。柱状電極２２の両端面のうち、突起部２０の上端に露出する一方の端面２４は、第２接合部材４７を介して第２電子部品４０のグランド端子４２に接続され、一方の端面２４と反対の端面は、内部導体１５ｂに接続されている。柱状電極２１、２２は内部導体１５ａ、１５ｂと同じ材料（銅を主成分とする金属材料）からなり、内部導体１５ａ、１５ｂと一体的に形成されている。
　セラミック部２５は、柱状電極２１、２２のそれぞれの側面２３を覆っている。セラミック部２５の高さは、突起部２０の高さと同じである。セラミック部２５は、基材部１４と同じ材料からなり、基材部１４と一体的に形成されている。
　突起部２０は、図６Ｂに示すように基板１０を厚み方向（Ｚ方向）から見た場合に、枠状で、外形が矩形状である。基板１０は、突起部２０の外側に位置する基板外周部１１と、突起部２０の内側に位置する基板内周部１２とを有している。突起部２０は、図６Ａに示すように、基板外周部１１および基板内周部１２よりも厚み方向に突出している。
　本実施の形態では、第１電子部品３０、３０Ａは、基板１０の主面１０ａのうち突起部２０が設けられた領域と異なる領域に実装されている。具体的には、第１電子部品３０は基板外周部１１に実装され、３つの第１電子部品３０Ａは、基板内周部１２に実装されている。第２電子部品４０は、３つの第１電子部品３０Ａを覆うように突起部２０上に実装されている。
　このように、第１電子部品３０、３０Ａを突起部２０と異なる領域の主面１０ａ上に実装し、第２電子部品４０を突起部２０上に実装することで、第１電子部品３０、３０Ａと第２電子部品４０とを高さ方向に離して配置することができる。これにより、第１電子部品３０、３０Ａと第２電子部品４０との信号干渉を低減し、アイソレーション性を向上することができる。
　また、本実施の形態では、突起部２０の柱状電極２１、２２は、第２電子部品４０の信号端子４１に接続される信号入出力用の柱状電極２１（６個）と、第２電子部品４０のグランド端子４２に接続されるグランド用の柱状電極２２（１４個）とを有している（図６Ｂ参照）。グランド用の柱状電極２２は、電磁シールドとしての役割を有し、第１電子部品３０、３０Ａの信号端子３１に近くに設けられている。具体的には、基板１０を厚み方向から見た場合、グランド用の柱状電極２２と第１電子部品３０、３０Ａの信号端子３１（または第１接合部材３６）との間隔ｉ２は、信号入出力用の柱状電極２１と第１電子部品３０、３０Ａの信号端子３１（または第１接合部材３６）との間隔ｉ１よりも小さくなっている。
　このように、グランド用の柱状電極２２を第１電子部品３０、３０Ａの信号端子３１の近くに配置し、信号入出力用の柱状電極２１を第１電子部品３０、３０Ａの信号端子３１から遠く離して配置することで、グランド用の柱状電極２２を信号端子３１に対するシールドとして働かせることができる。そのため、第１電子部品３０、３０Ａと第２電子部品４０との信号干渉を抑制することができ、第１電子部品３０、３０Ａと第２電子部品４０とのアイソレーション性を向上することができる。
　また、本実施の形態では、チップインダクタ５０は、基板１０の主面１０ａのうち突起部２０および第１電子部品３０、３０Ａが設けられた領域と異なる領域において、突起部２０に隣接するように設けられている。具体的には、チップインダクタ５０の側面５２が、突起部２０の側面２０ａに接した状態で実装されている。
　このようにチップインダクタ５０を突起部２０に隣接して設けることで、高周波モジュール１を小型化することができる。また、チップインダクタ５０の側面５２を突起部２０の側面２０ａに当接することで、チップインダクタ５０のコイル軸が基板１０の主面１０ａと垂直な方向に向くように、チップインダクタ５０の姿勢を保つことが可能となる。この場合、チップインダクタ５０にて発生する磁界が、第１電子部品３０、３０Ａおよび第２電子部品４０の特性に影響することを抑制することができる。
　（実施の形態４）
　図７Ａは、実施の形態４に係る高周波モジュール１Ｄの切断正面図である。図７Ｂは、高周波モジュール１Ｄを図７Ａに示すＶＩＩＢ－ＶＩＩＢ線で切断した場合の切断平面図である。
　実施の形態４の高周波モジュール１Ｄでは、実施の形態３の高周波モジュール１Ｃにおける突起部２０が、実施の形態２で示すような複数の柱状電極２１、２２で構成されている。
　具体的には、突起部２０は、セラミック部２５を含まず、複数の柱状電極２１、２２のみで形成されている。柱状電極２１、２２のそれぞれは、例えば、円柱状である。ただし、柱状電極２１、２２は角柱状であってもよい。柱状電極２１、２２からなる突起部２０の高さｈ２は、第１接合部材３６の高さｈ１よりも高く、例えば、５０μｍ以上２００μｍ以下である。
　本実施の形態では、第１電子部品３０、３０Ａは、基板１０の主面１０ａのうち突起部２０が設けられた領域と異なる領域に実装されている。具体的には、第１電子部品３０は基板外周部１１に実装され、３つの第１電子部品３０Ａは、基板内周部１２に実装されている。第２電子部品４０は、３つの第１電子部品３０Ａを覆うように突起部２０（柱状電極２１、２２）上に実装されている。
　このように、第１電子部品３０、３０Ａを突起部２０と異なる領域の主面１０ａ上に実装し、第２電子部品４０を突起部２０上に実装することで、第１電子部品３０、３０Ａと第２電子部品４０とを高さ方向（厚み方向）に離して配置することができる。これにより、第１電子部品３０、３０Ａと第２電子部品４０との信号干渉を低減し、アイソレーション性を向上することができる。
　また、本実施の形態では、柱状電極２１、２２は、第２電子部品４０の信号端子４１に接続される信号入出力用の柱状電極２１（８個）と、第２電子部品４０のグランド端子４２に接続されるグランド用の柱状電極２２（１２個）とを有している（図７Ｂ参照）。そして、基板１０を厚み方向から見た場合、グランド用の柱状電極２２と第１電子部品３０、３０Ａの信号端子３１（または第１接合部材３６）との間隔ｉ２は、信号入出力用の柱状電極２１と第１電子部品３０、３０Ａの信号端子３１（または第１接合部材３６）との間隔ｉ１よりも小さくなっている。
　このように、グランド用の柱状電極２２を第１電子部品３０、３０Ａの信号端子３１の近くに配置し、信号入出力用の柱状電極２１を第１電子部品３０、３０Ａの信号端子３１から遠く離して配置することで、グランド用の柱状電極２２を信号端子３１に対するシールドとして働かせることができる。そのため、第１電子部品３０、３０Ａと第２電子部品４０との信号干渉を抑制することができ、アイソレーション性を向上することができる。
　また、本実施の形態では、チップインダクタ５０は、基板１０の主面１０ａのうち突起部２０および第１電子部品３０、３０Ａが設けられた領域と異なる領域において、突起部２０に隣接するように設けられている。具体的には、チップインダクタ５０の側面５２が、突起部２０の側面２０ａに接した状態で実装されている。
　このようにチップインダクタ５０を突起部２０に隣接して設けることで、高周波モジュール１を小型化することができる。また、チップインダクタ５０の側面５２を突起部２０の側面２０ａに当接することで、チップインダクタ５０のコイル軸が基板１０の主面１０ａと垂直な方向に向くように、チップインダクタ５０の姿勢を保つことが可能となる。この場合、チップインダクタ５０にて発生する磁界が、第１電子部品３０、３０Ａおよび第２電子部品４０の特性に影響することを抑制することができる。
　また、図７Ｂに示すように、チップインダクタ５０の外部電極５１を、はんだ等を用いて信号入出力用の柱状電極２１に接続した場合は、チップインダクタ５０と第２電子部品４０との配線経路を短くすることができ、高周波モジュール１Ｄ内における電力損失を低減することができる。
　（実施の形態５）
　図８は、実施の形態５に係る高周波モジュール１Ｅの切断正面図である。
　この高周波モジュール１Ｅは、各電子部品が基板の両面に実装された構造となっている。
　具体的には、第１電子部品３０、第２電子部品４０およびチップインダクタ５０が、実施の形態１と同様に基板１０の一方の主面１０ａに実装され、さらに、第３電子部品６０が基板１０の他方の主面１０ｂに実装されている。第３電子部品６０は、例えば、半導体回路装置である。そして、第３電子部品６０を覆うように、基板１０の他方の主面１０ｂに封止部１３が形成されている。なお、本実施の形態において、他方の主面１０ｂに突起部を設け、他方の主面１０ｂの突起部上に第３電子部品６０と異なる電子部品を実装してもよい。
　高周波モジュール１Ｅにおいても、第１電子部品３０と第２電子部品４０とを高さ方向に離して配置することができる。これにより、第１電子部品３０と第２電子部品４０との信号干渉を低減し、アイソレーション性を向上することができる。
　（その他の実施の形態）
　以上、本発明の実施の形態１～５および変形例に係る高周波モジュールについて説明したが、本発明は、個々の実施の形態１～５および変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態１～５、変形例に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
　例えば、実施の形態１では、第１電子部品３０が弾性波装置で、第２電子部品４０が半導体回路装置である例を示したが、それに限られず、第２電子部品４０が弾性波装置で、第１電子部品３０が半導体回路装置であってもよい。また、第１電子部品３０および第２電子部品４０の両方が弾性波装置であってもよいし、両方が半導体回路装置であってもよい。
　例えば、第１接合部材３６および第２接合部材４６、４７は、はんだバンプに限られず、導電性接着剤であってもよい。
　例えば、チップインダクタ５０は、積層インダクタに限られず、巻き線インダクタであってもよい。また、チップインダクタ５０は、インダクタ素子と他の受動素子とを内蔵する複合部品であってもよい。
　例えば、突起部２０は、基板１０の厚み方向から見て枠状の形状に限られず、柱状電極２１、２２を個別に覆うように、セラミック部が島状に設けられていてもよい。
　例えば、高周波モジュールの製造方法において、積層ブロックは、印刷積層法に限られず、シート積層法で形成されてもよい。
　本発明の高周波モジュールは、携帯情報端末などの電子機器の構成部品として広く利用できる。
　１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ　高周波モジュール
　２　　　アンテナ素子
　３　　　ＲＦＩＣ
　４　　　通信装置
　１０　　基板
　１０ａ　一方の主面
　１０ｂ　他方の主面
　１１　　基板外周部
　１２　　基板内周部
　１３　　封止部
　１４　　基材部
　１５ａ、１５ｂ　内部導体
　１９ａ、１９ｂ　外部端子
　２０　　突起部
　２０ａ　突起部の側面
　２１　　信号入出力用の柱状電極
　２２　　グランド用の柱状電極
　２３　　柱状電極の側面
　２４　　柱状電極の端面
　２５　　セラミック部
　３０、３０Ａ　第１電子部品
　３１　　信号端子
　３６　　第１接合部材
　４０　　第２電子部品
　４１　　信号端子
　４２　　グランド端子
　４６　　信号入出力用の第２接合部材
　４７　　グランド用の第２接合部材
　５０　　チップインダクタ
　５１　　外部電極
　５２　　チップインダクタの側面
　６０　　第３電子部品
　ｈ１　　突起部の高さ
　ｈ２　　第１接合部材の高さ
　ｉ１、ｉ２　間隔

Claims (11)

  1. 　基板と、
    　前記基板の主面に実装される第１電子部品および第２電子部品と
    　を備え、
    　前記基板は、前記主面から突出する突起部を有し、
    　前記第１電子部品は、前記主面のうち前記突起部が設けられた領域と異なる領域に実装され、
    　前記第２電子部品は、前記突起部上に実装されている
    　高周波モジュール。
  2. 　前記第１電子部品は、第１接合部材によって前記基板に接続され、
    　前記突起部の高さは、前記第１接合部材の高さよりも高い
    　請求項１に記載の高周波モジュール。
  3. 　前記突起部は、複数の柱状電極と、前記柱状電極の側面を覆うセラミック部とを有し、
    　前記第２電子部品は、第２接合部材によって前記柱状電極の端面に接続されている
    　請求項１または２に記載の高周波モジュール。
  4. 　前記突起部は、前記基板を厚み方向から見た場合に外形が矩形状であり、前記突起部の外側に位置する基板外周部よりも、前記厚み方向に突出している
    　請求項３に記載の高周波モジュール。
  5. 　前記突起部は、複数の柱状電極により構成され、
    　前記第２電子部品は、第２接合部材によって前記柱状電極の端面に接続されている
    　請求項１または２に記載の高周波モジュール。
  6. 　前記複数の柱状電極のそれぞれは、前記第１電子部品の周囲に設けられ、
    　前記第２電子部品は、前記第１電子部品を覆うように、前記第１電子部品よりも高い位置に配置されている
    　請求項３～５のいずれか１項に記載の高周波モジュール。
  7. 　前記複数の柱状電極は、前記第２電子部品の信号端子に接続される信号入出力用の柱状電極と、前記第２電子部品のグランド端子に接続されるグランド用の柱状電極とを有し、
    　前記基板に対して厚み方向から見た場合、前記グランド用の柱状電極と前記第１電子部品の信号端子との間隔は、前記信号入出力用の柱状電極と前記第１電子部品の信号端子との間隔よりも小さい
    　請求項３～６のいずれか１項に記載の高周波モジュール。
  8. 　前記柱状電極は、銅材料を含む
    　請求項３～７のいずれか１項に記載の高周波モジュール。
  9. 　前記第１電子部品は、弾性波装置であり、前記第２電子部品は、半導体回路装置である
    　請求項１～８のいずれか１項に記載の高周波モジュール。
  10. 　さらに、前記基板に実装されるチップインダクタを有し、
    　前記チップインダクタは、前記主面のうち前記突起部および前記第１電子部品が設けられた領域と異なる領域において、前記突起部に隣接するように設けられている
    　請求項１～９のいずれか１項に記載の高周波モジュール。
  11. 　さらに、前記基板の前記主面と反対側の主面に実装されている第３電子部品を備える
    　請求項１～１０のいずれか１項に記載の高周波モジュール。
PCT/JP2017/045404 2016-12-27 2017-12-18 高周波モジュール WO2018123699A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/451,615 US11057997B2 (en) 2016-12-27 2019-06-25 High-frequency module
US17/339,595 US11825603B2 (en) 2016-12-27 2021-06-04 High-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016254507 2016-12-27
JP2016-254507 2016-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/451,615 Continuation US11057997B2 (en) 2016-12-27 2019-06-25 High-frequency module

Publications (1)

Publication Number Publication Date
WO2018123699A1 true WO2018123699A1 (ja) 2018-07-05

Family

ID=62708202

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/045404 WO2018123699A1 (ja) 2016-12-27 2017-12-18 高周波モジュール

Country Status (2)

Country Link
US (2) US11057997B2 (ja)
WO (1) WO2018123699A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020090230A1 (ja) * 2018-11-01 2020-05-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2021002156A1 (ja) * 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
WO2022113763A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210405777U (zh) * 2017-02-20 2020-04-24 株式会社村田制作所 电子设备
US11387182B2 (en) * 2018-01-29 2022-07-12 Anhui Anuki Technologies Co., Ltd. Module structure and method for manufacturing the module structure
US11282717B2 (en) 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183192A (ja) * 1988-01-18 1989-07-20 Fujikura Ltd フレキシブルプリント配線板およびその製造方法
JP2000340921A (ja) * 1999-05-26 2000-12-08 Kyocera Corp 電子部品実装用配線基板
JP2007312108A (ja) * 2006-05-18 2007-11-29 Alps Electric Co Ltd 表面弾性波装置
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618267B1 (en) * 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
JP2005123909A (ja) 2003-10-16 2005-05-12 Kyocera Corp 高周波モジュール及びそれを用いた通信機器
US7166917B2 (en) 2005-01-05 2007-01-23 Advanced Semiconductor Engineering Inc. Semiconductor package having passive component disposed between semiconductor device and substrate
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
US8018731B2 (en) * 2006-06-27 2011-09-13 Panasonic Corporation Interconnect substrate and electronic circuit mounted structure
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8653654B2 (en) * 2009-12-16 2014-02-18 Stats Chippac Ltd. Integrated circuit packaging system with a stackable package and method of manufacture thereof
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US9171792B2 (en) * 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
CN203015273U (zh) 2012-12-24 2013-06-19 奥特斯(中国)有限公司 印制电路板
CN105122443B (zh) * 2013-04-16 2018-11-13 株式会社村田制作所 高频元件及具备其的高频模块
TWI555101B (zh) * 2014-05-27 2016-10-21 矽品精密工業股份有限公司 封裝結構及其製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183192A (ja) * 1988-01-18 1989-07-20 Fujikura Ltd フレキシブルプリント配線板およびその製造方法
JP2000340921A (ja) * 1999-05-26 2000-12-08 Kyocera Corp 電子部品実装用配線基板
JP2007312108A (ja) * 2006-05-18 2007-11-29 Alps Electric Co Ltd 表面弾性波装置
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020090230A1 (ja) * 2018-11-01 2020-05-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2021002156A1 (ja) * 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
WO2022113763A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
US20190320531A1 (en) 2019-10-17
US11057997B2 (en) 2021-07-06
US11825603B2 (en) 2023-11-21
US20210298171A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
JP6729790B2 (ja) 高周波モジュール
WO2018123699A1 (ja) 高周波モジュール
JP5677499B2 (ja) 高周波回路モジュール
US10305444B2 (en) Electronic component module
US10020582B2 (en) Coil antenna and communication terminal device
JP5510613B2 (ja) 回路モジュール
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
US8405472B2 (en) Elastic wave filter device
WO2020179504A1 (ja) 高周波モジュール及び通信装置
KR100546832B1 (ko) 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
KR20210024028A (ko) 회로 모듈 및 통신 장치
WO2017179590A1 (ja) 受動素子アレイおよびプリント配線板
JP2019192992A (ja) フロントエンドモジュールおよび通信装置
WO2018212273A1 (ja) 積層型電子部品
WO2018012378A1 (ja) コイルモジュール
WO2021192429A1 (ja) 高周波モジュール及び通信装置
US9379685B2 (en) Built-in-circuit substrate and composite module
KR101338682B1 (ko) 통신회로 집적모듈
KR101700844B1 (ko) 필터 모듈
WO2017010265A1 (ja) 表面実装型フィルタ及び表面実装型フィルタアレイ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17885779

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17885779

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP