JP5510613B2 - 回路モジュール - Google Patents

Description

本発明は、通過帯域が異なる第１のフィルタ素子および第２のフィルタ素子を有する分波器を備える回路モジュールに関する。

近年、ＧＳＭ（Global System for Mobile Communications）規格やＣＤＭＡ（Code Division Multiple Access）規格などの複数の通信規格による通信をサポートする携帯電話や携帯情報端末などの通信携帯端末が急速に普及しており、これらの通信携帯端末では、共通のアンテナを用いて異なる周波数帯域の信号の送受信が行われる。したがって、周波数の異なる送信信号および受信信号を分波する分波器（デュプレクサ）を備えるアンテナスイッチなどのフロントエンドモジュール（回路モジュール）の更なる高性能化および小型化の要求が高まっている。

例えば、図６に示すように、信号の通過帯域が異なる第１および第２のフィルタ部５０３，５０５が、各フィルタ部５０３，５０５の特性が劣化しないように近接配置されることにより小型化および高性能化が図られた分波器５００が、回路モジュールが備えるモジュール基板に搭載されることで、回路モジュールの小型化および高性能化が図られている。

図６に示す従来の分波器５００は、パッケージ構造を有し、プリント基板、ＬＴＣＣ基板、アルミナ系基板、ガラス基板、複合材料基板など、樹脂やセラミック、ポリマー材料から成るパッケージ基板５０１と、パッケージ基板５０１の実装面に設けられた第１のフィルタ部５０３および第２のフィルタ部５０５とを有している。また、第１および第２のフィルタ部５０３，５０５には、それぞれ、ＳＡＷ（表面弾性波）フィルタ素子５０２，５０４と、ＳＡＷフィルタ素子５０２，５０４の電気的特性を補完する周辺回路素子として、チップインダクタ５０６およびチップコンデンサ５０７などの受動素子とが設けられている。

図６に示す分波器５００に搭載されたＳＡＷフィルタ素子５０２，５０４は、それぞれ、一方の主面の所定領域にくし歯電極が設けられた圧電体から成る素子基板と、素子基板のくし歯電極が設けられた所定領域を囲繞して設けられた気密封止枠と、気密封止枠を介して素子基板の一方の主面に積層されたベース基板（カバー層）とを有し、くし歯電極が、素子基板およびベース基板の間に気密封止枠に囲まれて形成された気密空間内に封入されている。このように構成すると、気密空間内に配置されたくし歯電極（圧電体）が適正に励振するため、信号が入力されることにより発生する弾性表面波が素子基板の表面を正常に伝達すると共に、気密空間内に配置されたくし歯電極の劣化が防止される。

また、インダクタ素子相互の電磁的な干渉を抑制し、各フィルタ部５０３，５０５間での信号の干渉を防止するために、第１のフィルタ部５０３と第２のフィルタ部５０５との境界部５０８に配置されて隣り合うチップインダクタ５０６は、磁束の向きが互いにほぼ直交するようにパッケージ基板５０１上に配置されている。このように構成すると、各フィルタ部５０３，５０５が近接配置されても、第１および第２のフィルタ部５０３，５０５間での信号の干渉が防止され、各フィルタ部５０３，５０５の特性変化が低減される。

このように小型化および高性能化が図られた従来の分波器５００がモジュール基板に搭載されて、分波器５００の第１および第２のフィルタ部５０３，５０５が、それぞれ送信フィルタおよび受信フィルタとして利用されることで、アンテナスイッチなどの回路モジュールが形成される。

特開２００６−２７９６０４号公報（段落００２２〜００２５、図１など）

ところで、近年、通信携帯端末の小型化が急速に進み、通信携帯端末に搭載される回路モジュールの更なる低背化および小型化が要求されており、更なる技術の改善が求められている。

この発明は、上記した課題に鑑みてなされたものであり、分波器を備える回路モジュールの更なる低背化および小型化を図ることができる技術を提供することを目的とする。

上記した目的を達成するために、本発明の回路モジュールは、弾性波を伝達する素子基板と、前記素子基板の一方の主面の所定領域を囲繞して配置された絶縁層と、前記絶縁層に積層配置されて前記素子基板との間に前記絶縁層により囲繞された空間を形成するカバー層と、通過帯域が異なる第１のフィルタ素子および第２のフィルタ素子と、前記カバー層の前記空間と反対側の主面から露出するように設けられ、前記第１または第２のフィルタ素子に接続された複数の外部接続用の電極とを有し、前記第１、第２のフィルタ素子が前記空間内の前記素子基板の一方の主面の前記所定領域に設けられたウェハレベル−チップサイズパッケージ構造を有する分波器と、前記分波器が、実装面に設けられた実装用の複数の電極に前記各外部接続用の電極が接続されることにより実装されるモジュール基板と、前記カバー層に設けられ、前記第１のフィルタ素子に接続される第１の回路素子と、前記モジュール基板に設けられ、前記第１のフィルタ素子または前記第２のフィルタ素子に接続される第２の回路素子とを備え、前記第２の回路素子は、前記モジュール基板内に設けられた回路パターンを有し、前記分波器と前記回路パターンとの間に配置されるシールド電極が前記モジュール基板に設けられ、前記第１の回路素子および前記回路パターンは、それぞれ前記第１のフィルタ素子の直下に配置されて、前記第１のフィルタ素子に接続され、前記実装面側から見た平面視において、前記第１の回路素子、前記回路パターンおよび前記シールド電極が重なるように配置されていることを特徴としている。

また、前記第２の回路素子は、前記モジュール基板の前記実装面に実装されたチップ部品をさらに有していてもよい。このような構造にすることにより、抵抗値、インダクタンス値および容量値などの値が大きい回路素子を容易に回路モジュールに設けることができる。

また、前記第２の回路素子は、前記実装面側から見た平面視において前記チップ部品と重なるように前記モジュール基板内に配置された他の回路パターンをさらに有しているのが望ましい。このような構造にすることにより、チップ部品と回路パターンとを組合わせることでチップ部品を小型化でき、さらに、チップ部品および回路パターンが平面視において重なるように配置されることで、第２の回路素子の回路モジュールにおける占有面積を小さくすることができるため、回路モジュールを小型化することができる。

また、前記第１の回路素子は、前記カバー層内の回路パターンにより形成されていてもよい。このような構造にすることにより、分波器は第１の回路素子がカバー層に設けられることにより高背化することがないため、非常に実用的である。

また、前記素子基板は圧電体により形成されており、前記第１、第２のフィルタ素子は、それぞれ、前記所定領域にくし歯電極が設けられることにより形成されたＳＡＷフィルタ素子であり、前記第１の回路素子は、コイルにより形成されたフィルタの減衰特性の調整用の共振器であり、前記第１のフィルタ素子に接続されるようにしてもよい。このような構造にすることにより、第１のフィルタ素子の減衰特性の向上を図ることができる。

また、前記第２の回路素子は整合回路を形成するものであり、前記第２の回路素子は、前記第１、第２のフィルタ素子それぞれの、入力側または出力側に接続されるようにするとよい。このような構造にすることにより、例えば大きなインダクタンス値を有するコイルにより第２の回路素子を容易に形成することができ、非常に実用的で効率がよい。

本発明によれば、素子基板とカバー層との間に絶縁層により囲繞されて形成された空間内において、素子基板の所定領域に通過帯域が異なる第１のフィルタ素子および第２のフィルタ素子が設けられているため、分波器が、従来のようにパッケージ基板を備えていない分、モジュール基板に分波器が実装されて形成される回路モジュールの更なる低背化および小型化を図ることができる。
また、第２の回路素子の回路パターンが、モジュール基板内の回路パターンにより形成されているので、チップ部品などの回路素子をモジュール基板に搭載しなくともよいため、回路モジュールの小型化を図ることができる。
また、分波器および第２の回路素子の回路パターンが、平面視において重なるように配置されていているので、分波器の実装位置の下方に第２の回路素子の回路パターンを配置してモジュール基板を小型化することができるため、回路モジュールの小型化を図ることができる。
また、前記分波器と第２の回路素子の回路パターンとの間に配置されるシールド電極がモジュール基板に設けられているので、第２の回路素子の回路パターンと、第１の回路素子または第１、第２のフィルタ素子とが電磁結合や容量結合して相互干渉するのを防止することができる。
また、第１の回路素子および第２の回路素子の回路パターンは、それぞれ第１のフィルタ素子の直下に配置されて、第１のフィルタ素子に接続されているので、第１のフィルタ素子を伝達する信号が第２のフィルタ素子に漏洩するのを防止することができ、第１、第２のフィルタ素子のアイソレーション特性の向上を図ることができる。

本発明の回路モジュールの第１実施形態を示す図である。 図１の回路モジュールの内部構成を示すブロック図である。 本発明の回路モジュールの第２実施形態を示す図である。 本発明の回路モジュールの第３実施形態を示す図である。 本発明の回路モジュールの第４実施形態を示す図である。 従来の回路モジュールの一例を示す図である。

＜第１実施形態＞
本発明の分波器（デュプレクサ）を備える回路モジュールの第１実施形態について、図１および図２を参照して説明する。図１は本発明の分波器を備える回路モジュールの第１実施形態を示す図である。図２は図１の回路モジュールの内部構成を示すブロック図である。なお、図１および図２では、本発明にかかる主要な構成のみ図示されており、その他の構成は図示省略されている。また、後で説明する第１〜第４実施形態を示す図３〜図５についても、図１と同様に図示されているため、以下ではその説明は省略する。

（回路モジュール）
図１および図２に示す回路モジュール１は、携帯電話や携帯情報端末などの通信携帯端末が備えるマザー基板に搭載されるものであり、この実施形態では、送信フィルタ素子１４および受信フィルタ素子１５を有する分波器１０と、モジュール基板２と、整合回路３と、シールド電極４と、スイッチＩＣやフィルタ、抵抗、コンデンサ、コイルなどの各種の部品（図示省略）とを備え、高周波アンテナスイッチモジュールとして形成されている。

また、分波器１０およびチップコイル３ａなどの部品は、モジュール基板２の実装面２ａに設けられた電極２ｂに実装されて、モジュール基板２に設けられた内部配線パターン５を介してモジュール基板２の裏面に形成された複数の実装用電極６に電気的に接続される。そして、回路モジュール１がマザー基板に実装されることにより、マザー基板が備えるアンテナラインＡＮＴやグランドラインＧＮＤ、送信信号ラインＴｘ、受信信号ラインＲｘなどの各種信号ラインおよび電源ラインと回路モジュール１とが接続されて、マザー基板と回路モジュール１との間で送受信信号の入出力が行われる。

モジュール基板２は、この実施形態では、セラミックグリーンシートにより形成された複数の誘電体層が積層されて焼成されることで一体的にセラミック積層体として形成される。すなわち、各誘電体層を形成するセラミックグリーンシートは、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーが成型器によりシート化されたものであり、約１０００℃前後の低い温度で、所謂、低温焼成できるように形成されている。そして、所定形状に切り取られたセラミックグリーンシートに、レーザー加工などによりビアホールが形成され、形成されたビアホールにＡｇやＣｕなどを含む導体ペーストが充填されたり、ビアフィルめっきが施されることにより層間接続用のビア導体が形成され、導体ペーストによる印刷により種々の電極パターンが形成されて、各誘電体層が形成される。

また、各誘電体層に、ビア導体および電極パターンが適宜形成されることで、モジュール基板２に、モジュール基板２に実装された分波器１０とチップコイル３ａなどの部品とを接続する配線パターン５や、シールド電極４、実装用電極６などが形成される。すなわち、電極パターンおよびビア導体が各誘電体層に適宜設けられて、シールド電極４や配線パターン５、実装用電極６などが形成されることで、モジュール基板２に実装される分波器１０およびチップコイル３ａなどの部品と、実装用電極６とが相互に電気的に接続される。このとき、後述するように、各誘電体層に形成される電極パターンおよびビア導体によりコンデンサやコイルなどの回路素子を形成したり、形成されたコンデンサやコイルなどの回路素子によりフィルタ回路や整合回路３などを形成してもよい。

整合回路３は、モジュール基板２の実装面２ａに実装されたチップ部品であるチップコイル３ａ（本発明の「第２の回路素子」に相当）により形成されており、送信フィルタ素子１４の出力側および受信フィルタ素子１５の入力側に分波器１０の共通端子１７ｃを介して接続される。

シールド電極４は、モジュール基板２の実装面２ａに設けられ、グランドラインＧＮＤと電気的に接続される。

（分波器）
分波器１０は、ウェハレベル−チップサイズパッケージ（ＷＬ−ＣＳＰ）構造を有し、素子基板１１と、絶縁層１２と、カバー層１３と、高周波信号の通過帯域が異なる送信フィルタ素子１４および受信フィルタ素子１５と、カバー層１３に設けられた共振器１６とを備えている。

素子基板１１は、この実施形態では、ニオブ酸リチウム、タンタル酸リチウム、水晶などの圧電体により形成されている。また、素子基板１１の一方の主面１１ａの所定領域に、ＡｌやＣｕなどにより形成されたくし歯電極１４ａ，１５ａ（ＩＤＴ電極）が設けられてＳＡＷ（弾性表面波）フィルタ素子が構成されており、くし歯電極１４ａ，１５ａにより構成されたＳＡＷフィルタ素子により、それぞれ、送信フィルタ素子１４（本発明の「第１のフィルタ素子」に相当）および受信フィルタ素子１５（本発明の「第２のフィルタ素子」に相当）が形成されている。

また、分波器１０には、送信フィルタ素子１４の入力側に接続される送信端子１７ａと、受信フィルタ素子１５の出力側に接続される受信端子１７ｂと、送信フィルタ素子１４の出力側および受信フィルタ素子１５の入力側に接続される共通端子１７ｃ（アンテナ端子）と、接地端子１７ｄとが設けられている。また、この実施形態では、受信フィルタ素子１５は、平衡出力型の受信フィルタを有している。

また、素子基板１１の一方の主面１１ａには、送信フィルタ素子１４を形成するくし歯電極１４ａに接続される端子電極１４ｂと、受信フィルタ素子１５を形成するくし歯電極１５ａに接続される端子電極１５ｂとがそれぞれ設けられている。

絶縁層１２は、素子基板１１の一方の主面１１ａのくし歯電極１４ａ，１５ａが設けられた所定領域を囲繞して配置される。また、絶縁層１２は、くし歯電極１４ａ，１５ａおよび端子電極１４ｂ，１５ｂが設けられた素子基板１１の一方の主面１１ａに、感光性のエポキシ系樹脂やポリイミド系樹脂により樹脂層を形成した後に、フォトリソグラフィの工程を経て、くし歯電極１４ａ，１５ａが設けられた所定領域および端子電極１４ｂ，１５ｂの領域の樹脂層を取り除くことにより形成される。

カバー層１３は、絶縁層１２に積層配置されて素子基板１１との間に絶縁層１２により囲繞された空間を形成し、当該形成された空間内に、くし歯電極１４ａ，１５ａ（送信フィルタ素子１４および受信フィルタ素子１５）が配置される。また、カバー層１３には、内層に設けられた回路パターンにより形成されたコイル１６ａにより共振器１６が設けられている。なお、共振器１６が、ＳＡＷフィルタ素子から成る送信フィルタ素子１４に接続されて、減衰極が任意に形成されることにより、送信フィルタ素子１４の減衰特性が調整される。

また、カバー層１３は、絶縁層１２に感光性のエポキシ系樹脂やポリイミド系樹脂による樹脂層を積層し、積層された樹脂層に、コイル１６ａを形成する電極パターンを形成し、フォトリソグラフィの工程を経て樹脂層に形成される接続孔にＣｕやＡｌのペーストを充填したりビアフィルめっきを施したりして端子電極１４ｂ，１５ｂに接続される電極１４ｃ、１５ｃを形成する工程を繰り返すことで形成される。そして、接続端子１４ｂ，１５ｂに接続されて、カバー層１３から露出する電極１４ｃ，１５ｃに、実装用のはんだボール１４ｄ、１５ｄが形成されて分波器１０が形成される。

なお、この実施形態では、分波器１０が備える送信フィルタ素子１４および受信フィルタ素子１５はＳＡＷフィルタ素子により形成されているが、素子基板１１を、例えばＳｉ基板により形成することにより、送信フィルタ素子１４および受信フィルタ素子１５をＢＡＷフィルタ素子により形成してもよい。

（製造方法）
次に、図１の回路モジュール１０の製造方法の一例についてその概略を説明する。

まず、所定形状に形成されたセラミックグリーンシートに、レーザーなどでビアホールを形成し、内部に導体ペーストを充填したり、ビアフィルめっきを施すことにより層間接続用のビア導体（配線パターン５）が形成され、実装面２ａの実装用の電極２ａ、シールド電極４、ランド状の配線パターン５および実装用電極６などの電極パターンが導体ペーストにより印刷されて、モジュール基板２を構成する各誘電体層を形成するためのセラミックグリーンシートが準備される。なお、それぞれのセラミックグリーンシートには、一度に大量のモジュール基板２を形成できるように、ビア導体や電極パターンが複数設けられている。

次に、各誘電体層が積層されて積層体が形成される。そして、焼成後に個々のモジュール基板２に分割するための溝が、各モジュール基板２の領域を囲むように形成される。続いて、積層体が低温焼成されることによりモジュール基板２の集合体が形成される。

続いて、個々のモジュール基板２に分割される前に、モジュール基板２の集合体の実装面２ａに、分波器１０およびチップコイル３ａなどの種々の部品が実装されたモジュール基板２の集合体の実装面２ａにモールド樹脂が充填されて、これが加熱硬化されることによりモールド層（図示省略）が各モジュール基板２に設けられて回路モジュール１の集合体が形成される。そして、回路モジュール１の集合体は個々に分割されて、回路モジュール１が完成する。

このように形成された回路モジュール１では、マザー基板の送信信号ラインＴｘから、実装用電極６および内部配線パターン５を介して分波器１０の送信端子１７ａに出力された送信信号は、送信フィルタ素子１４に入力されて所定のフィルタ処理が施されて、共通端子１７ｃからモジュール基板２側に出力され、内部配線パターン５（整合回路３）および実装用電極６を介してマザー基板のアンテナラインＡＮＴに出力される。また、マザー基板のアンテナラインＡＮＴから、実装用電極６および内部配線パターン５（整合回路３）を介して分波器１０の共通端子１７ｃに入力された受信信号は、受信フィルタ素子１５に入力されて所定のフィルタ処理が施されて、受信端子１７ｂからモジュール基板２側に出力され、内部配線パターン５および実装用電極６を介してマザー基板の受信信号ラインＲｘに出力される。

なお、内部配線パターン５が設けられたモジュール基板２や、ＷＬ−ＣＳＰ構造を有する分波器１０を備える回路モジュール１は、上記した製造方法に限らず、周知の一般的な製造方法により形成すればよく、モジュール基板２は、樹脂やセラミック、ポリマー材料などを用いた、プリント基板、ＬＴＣＣ、アルミナ系基板、ガラス基板、複合材料基板、単層基板、多層基板などで形成することができ、回路モジュール１の使用目的に応じて、適宜最適な材質を選択してモジュール基板２を形成すればよい。

以上のように、この実施形態では、モジュール基板２に実装される分波器１０は、素子基板１１の一方の主面１１ａの所定領域を囲繞して配置された絶縁層１２にカバー層１３が積層配置されて形成されている。そして、素子基板１１とカバー層１３との間に絶縁層１２により囲繞されて形成された空間内において、素子基板１１の一方の主面１１ａの所定領域に通過帯域が異なる送信フィルタ素子１４および受信フィルタ素子１５が設けられている。

したがって、分波器１０が、従来のようにパッケージ基板を備えていない分、モジュール基板２に分波器１０が実装されて形成される回路モジュール１の更なる低背化および小型化を図ることができる。

また、送信フィルタ素子１４に接続される共振器１６を形成するコイル１６ａや、送信フィルタ素子１４および受信フィルタ素子１５の共通端子１７ｃに接続される整合回路を形成するチップコイル３ａなどの回路素子は、従来、分波器１０が備えていたパッケージ基板に設けられていた。しかしながら、この実施形態では、コイル１６ａおよびチップコイル１３ａを、それぞれ、分波器１０のカバー層１３とモジュール基板２とに分散して配置することにより、大面積のパッケージ基板を有する大型の分波器１０を使用しなくとも、コイル１６ａおよびチップコイル１３ａを離間して配置することができ、コイル１６ａおよびチップコイル１３ａが電磁結合するなどして相互に干渉するのを防止することができる。

このとき、整合回路３を形成するチップコイル３ａと比較すると、インダクタンス値が比較的小さいため、配線パターン５に寄生する寄生インダクタンスが送信フィルタ素子１４に与える影響が大きいコイル１６ａを分波器１０のカバー層１３に設けているため、送信フィルタ素子１４とコイル１６ａとを近接配置することができ、コイル１６ａから送信フィルタ素子１４までの配線パターン５において発生する寄生インダクタンスが送信フィルタ素子１４に与える影響を低減することができるので実用的である。

また、共振器１６を形成するコイル１６ａと比較すると、インダクタンス値が比較的大きい整合回路３を形成するためのチップコイル３ａが、分波器１０のカバー層１３に比べて回路素子の配置スペースに余裕があるモジュール基板２に設けられているため、回路モジュール１の設計の自由度を高めることができる。

すなわち、チップコイル３ａがモジュール基板２の実装面２ａに実装されて形成された整合回路３は、送信フィルタ素子１４および受信フィルタ素子１５のそれぞれの出力側および入力側に接続されるが、チップコイル３ａは回路素子の配置スペースに余裕のあるモジュール基板２に設けられるため、例えば大きなインダクタンス値を有するチップコイル３ａにより実用的な構成で整合回路３を容易に回路モジュール１に形成することができる。また、チップコイル３ａなどのチップ部品を交換することで、回路モジュール１の設計変更に容易に対応することができる。

また、分波器１０とチップコイル３ａとの間に配置されるシールド電極４がモジュール基板２に設けられているため、チップコイル３ａが、送信フィルタ素子１４や受信フィルタ素子１５、コイル１６ａと磁界結合や容量結合して相互干渉するのを防止することができる。

また、コイル１６ａは、カバー層１３内の回路パターンにより形成されているが、送信フィルタ１４に接続される必要最小限の電極パターンがカバー層１３に形成されることにより、カバー層１３の厚みが増大するのを防止することができ、分波器１０は、コイル１６ａがカバー層１３に設けられることにより高背化することがないため、非常に実用的である。

また、素子基板１１は圧電体により形成されて、送信フィルタ素子１４および受信フィルタ素子１５は、それぞれ、圧電体の一方の主面１１ａの所定領域にくし歯電極１４ａ，１５ａが設けられることにより形成されたＳＡＷフィルタ素子であり、ＳＡＷフィルタの減衰特性の調整用の共振器１６が送信フィルタ素子１４に接続されるため送信フィルタ素子１４の減衰特性の向上を図ることができる。また、一般的に、整合回路３用のチップコイル３ａなどに比較すると、ＳＡＷフィルタ素子の減衰特性の調整用の共振器１６を形成するコイル１６ａのインダクタンス値は小さなものでよいため、分波器１０のカバー層１３にコイル１６ａを設けても、分波器１０が大型化することがなく、実用的である。

なお、この実施形態では、送信フィルタ素子１４および受信フィルタ素子１５に接続される整合回路３を形成するために、チップコイル３ａがモジュール基板２の実装面２ａに実装されているが、送信フィルタ素子１４または受信フィルタ素子１５に接続される回路の構成に応じて、チップコイル３ａと一緒に、または、チップコイル３ａに換えて、チップ抵抗やチップコンデンサなどのチップ部品を実装面２ａに実装してもよい。

また、この実施形態では、送信フィルタ素子１４に接続される共振器１６を形成するために、コイル１６ａが分波器１０のカバー層１３に設けられているが、送信フィルタ素子１４または受信フィルタ素子１５に接続される回路の構成に応じて、コイル１６ａと一緒に、または、コイル１６ａに換えて、抵抗やコンデンサを形成する回路パターンをカバー層１３内に設けてもよい。また、送信フィルタ素子１４または受信フィルタ素子１５に接続されるチップ部品などの回路素子を分波器１０のカバー層１３に設けてもよい。

＜第２実施形態＞
次に、図３を参照して本発明の第２実施形態について説明する。図３は本発明の回路モジュールの第２実施形態を示す図である。

この実施形態が上記した第１実施形態と異なるのは、図３に示すように、整合回路３を形成するコイル１０３ａが、モジュール基板２内の回路パターンにより形成されている点であり、その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。

図３に示すように、整合回路３を形成するコイル１０３ａが、モジュール基板２内に形成されている。また、分波器１０およびコイル１０３ａが、平面視において重なるようにモジュール基板２に配置されているが、カバー層１３に設けられたコイル１６ａとモジュール基板２に設けられたコイル１０３ａとは、平面視において重なることなく配置されている。

このように構成すると、上記した第１実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、整合回路３を形成するコイル１０３ａを、モジュール基板２内の回路パターンにより形成することにより、チップコイル３ａなどのチップ部品をモジュール基板２に搭載しなくともよいため、回路モジュール１の小型化を図ることができる。

また、分波器１０およびコイル１０３ａを、平面視において重なるように配置することにより、分波器１０の実装位置の下方にコイル１０３ａを配置してモジュール基板２を小型化することができるため、回路モジュール１の小型化を図ることができる。このとき、コイル１６ａ，１０３ａが、平面視において重なることなく配置されているため、コイル１６ａ，１０３ａが磁界結合や容量結合して相互干渉するのを防止することができる。これにより、送信フィルタ素子１４と受信フィルタ素子１５との間の相互干渉も防ぐことができ、送受信フィルタ間のアイソレーションを向上することができる。

また、シールド電極４が、カバー層１３に設けられたコイル１６ａとモジュール基板２内に設けられたコイル１０３ａとの間に配置されているため、コイル１０３ａが、コイル１６ａや送信フィルタ素子１４および受信フィルタ素子１５に磁界結合や容量結合して相互干渉するのを防止することができる。なお、シールド電極４は、モジュール基板２内部もしくはモジュール基板２の実装面２ａに対向する裏面に形成されたグランド電極に接続されていてもよい。

なお、この実施形態では、送信フィルタ素子１４および受信フィルタ素子１５に接続される整合回路３を形成するために、コイル１０３ａがモジュール板２内に設けられているが、送信フィルタ素子１４または受信フィルタ素子１５に接続される回路の構成に応じて、コイル１０３ａと一緒に、または、コイル１０３ａに換えて、抵抗やコンデンサを形成する回路パターンをモジュール基板２内に設けてもよい。

＜第３実施形態＞
次に、図４を参照して本発明の第３実施形態について説明する。図４は本発明の回路モジュールの第３実施形態を示す図である。

この実施形態が上記した第１実施形態と異なるのは、図４に示すように、モジュール基板２内にコイル１０３ａが設けられており、整合回路３が、チップコイル３ａおよびコイル１０３ａにより形成されると共に、チップコイル３ａおよびコイル１０３ａが、平面視において重なるように配置されている点であり、その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。

このように構成すると、上記した第１実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、チップコイル３ａとコイル１０３ａとを組合わせて整合回路３を形成することによりチップコイル３ａを小型化でき、チップコイル３ａおよびコイル１０３ａが平面視において重なるように配置されることで、チップコイル３ａおよびコイル１０３ａの回路モジュール１における占有面積を小さくすることができるため、回路モジュール１を小型化することができる。

なお、この実施形態では、チップコイル３ａおよびモジュール基板２内のコイル１０３ａにより整合回路３が形成されているが、コイル１０３ａを、チップコイル３ａとは独立してモジュール基板２内に設けることにより、コイル１０３ａにより、送信フィルタ素子１４または受信フィルタ素子１５に接続される整合回路３とは異なる回路を構成してもよい。また、送信フィルタ素子１４または受信フィルタ素子１５に接続される回路の構成に応じて、コイル１０３ａと一緒に、または、コイル１０３ａに換えて、抵抗やコンデンサを形成する回路パターンをモジュール基板２内に設けてもよい。

＜第４実施形態＞
次に、図５を参照して本発明の第４実施形態について説明する。図５は本発明の回路モジュールの第４実施形態を示す図である。

この実施形態が上記した第２実施形態と異なるのは、図５に示すように、カバー層１３に設けられたコイル１６ａおよびモジュール基板２内に設けられたコイル１０３ａが、それぞれ送信フィルタ素子１４の直下に配置されて送信フィルタ素子１４に接続されている点であり、その他の構成は上記した第１および第２実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。

このように構成すると、上記した第１実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、カバー層１３に設けられたコイル１６ａおよびモジュール基板２内に設けられたコイル１０３ａは、それぞれ送信フィルタ素子１４の直下に配置されて送信フィルタ素子１４に接続されているため、送信フィルタ素子１４を伝達する信号が受信フィルタ素子１５に漏洩するのを防止することができ、送信フィルタ素子１４および受信フィルタ素子１５のアイソレーション特性の向上を図ることができる。

なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した実施形態では、本発明の第１のフィルタ素子を送信フィルタ素子１４により形成し、本発明の第２のフィルタ素子を受信フィルタ素子１５により形成したが、第１、第２のフィルタ素子を、それぞれ受信フィルタ素子１５および送信フィルタ素子１４により形成してもよい。

また、上記したシールド電極４は必ずしも設けなくともよく、第１の回路素子および第２の回路素子を従来と比較して十分に離間して配置することにより、第１の回路素子および第２の回路素子が、磁界結合や容量結合して相互干渉するのを防止することができる。

また、上記した実施形態では、モジュール基板に１個の分波器が搭載された回路モジュールを例に挙げて説明したが、モジュール基板に２個以上の分波器を搭載して回路モジュールを形成してもよく、この場合、モジュール基板にスイッチＩＣを搭載して、モジュール基板に搭載された複数の分波器から、使用する分波器をスイッチＩＣにより選択して切換えるようにするとよい。また、上記した実施形態では、第１、第２のフィルタ素子は同一の空間に配置されているが、素子基板とカバー層との間に絶縁層により囲まれる空間を２個形成し、各空間に第１、第２のフィルタ素子をそれぞれ配置するようにしてもよい。

また、上記した実施形態では、第１、第２のフィルタ素子を一体的に備えるＷＬ−ＣＳＰとして形成された分波器を例に挙げて説明したが、複数の素子基板、カバー層および絶縁層により分波器を形成してもよく、この場合、素子基板とカバー層との間に形成される絶縁層により囲まれた空間に第１のフィルタ素子が配置されたＷＬ−ＣＳＰ構造の素子と、素子基板とカバー層との間に形成される絶縁層により囲まれた空間に第２のフィルタ素子を配置したＷＬ−ＣＳＰ構造の素子とを２個用意し、これらの２個の素子をモジュール基板に搭載することにより本発明の分波器を構成してもよい。

本発明は、通過帯域が異なる第１のフィルタ素子および第２のフィルタ素子を有する分波器を備える回路モジュールに広く適用することができる。

１ 回路モジュール
２ モジュール基板
２ａ 実装面
３ 整合回路
３ａ チップコイル（第２の回路素子、チップ部品）
１０３ａ コイル（第２の回路素子）
４ シールド電極
１０ 分波器
１１ 素子基板
１１ａ 一方の主面
１２ 絶縁層
１３ カバー層
１４ 送信フィルタ素子（第１のフィルタ素子）
１５ 受信フィルタ素子（第２のフィルタ素子）
１４ａ，１５ａ くし歯電極
１６ 共振器
１６ａ コイル（第１の回路素子）

Claims (7)

1. 弾性波を伝達する素子基板と、
   前記素子基板の一方の主面の所定領域を囲繞して配置された絶縁層と、
   前記絶縁層に積層配置されて前記素子基板との間に前記絶縁層により囲繞された空間を形成するカバー層と、
   通過帯域が異なる第１のフィルタ素子および第２のフィルタ素子と、
   前記カバー層の前記空間と反対側の主面から露出するように設けられ、前記第１または第２のフィルタ素子に接続された複数の外部接続用の電極とを有し、前記第１、第２のフィルタ素子が前記空間内の前記素子基板の一方の主面の前記所定領域に設けられたウェハレベル−チップサイズパッケージ構造を有する分波器と、
   前記分波器が、実装面に設けられた実装用の複数の電極に前記各外部接続用の電極が接続されることにより実装されるモジュール基板と、
   前記カバー層に設けられ、前記第１のフィルタ素子に接続される第１の回路素子と、
   前記モジュール基板に設けられ、前記第１のフィルタ素子または前記第２のフィルタ素子に接続される第２の回路素子とを備え、
   前記第２の回路素子は、前記モジュール基板内に設けられた回路パターンを有し、
   前記分波器と前記回路パターンとの間に配置されるシールド電極が前記モジュール基板に設けられ、
   前記第１の回路素子および前記回路パターンは、それぞれ前記第１のフィルタ素子の直下に配置されて、前記第１のフィルタ素子に接続され、
   前記実装面側から見た平面視において、前記第１の回路素子、前記回路パターンおよび前記シールド電極が重なるように配置されている
   ことを特徴とする回路モジュール。
2. 前記第２の回路素子は、前記モジュール基板の前記実装面に実装されたチップ部品をさらに有していることを特徴とする請求項１に記載の回路モジュール。
3. 前記第２の回路素子は、前記実装面側から見た平面視において前記チップ部品と重なるように前記モジュール基板内に配置された他の回路パターンをさらに有していることを特徴とする請求項２に記載の回路モジュール。
4. 前記第１の回路素子は、前記カバー層内の回路パターンにより形成されていることを特徴とする請求項１ないし３のいずれかに記載の回路モジュール。
5. 前記素子基板は圧電体により形成されており、前記第１、第２のフィルタ素子は、それぞれ、前記所定領域にくし歯電極が設けられることにより形成されたＳＡＷフィルタ素子であり、前記第１の回路素子は、コイルにより形成されたフィルタの減衰特性の調整用の共振器であり、前記第１のフィルタ素子に接続されることを特徴とする請求項１ないし４のいずれかに記載の回路モジュール。
6. 前記第２の回路素子は整合回路を形成するものであり、
   前記第２の回路素子は、前記第１、第２のフィルタ素子それぞれの、入力側または出力側に接続されることを特徴とする請求項１ないし５のいずれかに記載の回路モジュール。
7. 前記第１のフィルタ素子が送信フィルタ素子であり、前記第２のフィルタ素子が受信フィルタ素子であることを特徴とする請求項１ないし６のいずれかに記載の回路モジュール。

Images