JP4952781B2 - 分波器及びその製造方法 - Google Patents

分波器及びその製造方法 Download PDF

Info

Publication number
JP4952781B2
JP4952781B2 JP2009501151A JP2009501151A JP4952781B2 JP 4952781 B2 JP4952781 B2 JP 4952781B2 JP 2009501151 A JP2009501151 A JP 2009501151A JP 2009501151 A JP2009501151 A JP 2009501151A JP 4952781 B2 JP4952781 B2 JP 4952781B2
Authority
JP
Japan
Prior art keywords
filter chip
insulator layer
reception
transmission
side filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009501151A
Other languages
English (en)
Other versions
JPWO2008105199A1 (ja
Inventor
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009501151A priority Critical patent/JP4952781B2/ja
Publication of JPWO2008105199A1 publication Critical patent/JPWO2008105199A1/ja
Application granted granted Critical
Publication of JP4952781B2 publication Critical patent/JP4952781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/058Holders; Supports for surface acoustic wave devices
    • H03H9/059Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02984Protection measures against damaging
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49016Antenna or wave energy "plumbing" making

Description

本発明は、送信側フィルタチップ及び受信側フィルタチップが内蔵された分波器に関し、より詳細には、弾性波素子チップを用いて構成された送信側フィルタチップと受信側フィルタチップとを有する分波器及びその製造方法に関する。
従来、携帯電話機等の移動体通信機器では、受信側帯域フィルタと送信側帯域フィルタとを備えた分波器が種々提案されている。例えば、下記の特許文献1には、受信側帯域フィルタ及び送信側フィルタが、それぞれ、弾性表面波フィルタからなる分波器が開示されている。特許文献1では、上記受信側帯域フィルタ及び送信側帯域フィルタを構成している各弾性表面波フィルタは、共通の圧電基板上に形成されている。共通の圧電基板上に受信側帯域フィルタ及び送信側帯域フィルタを構成することにより、分波機の小型化を図ることができる。
しかしながら、受信側帯域フィルタと送信側帯域フィルタとでは、通過帯域が異なり、要求特性も異なる。従って、特許文献1には、送信側帯域フィルタを構成する弾性表面波フィルタと、受信側帯域フィルタを構成する弾性表面波フィルタとが、異なる圧電基板上に形成されている構造も開示されている。
他方、下記の特許文献2には、送信側帯域フィルタ用の第1の弾性表面波フィルタチップと、受信側帯域フィルタ用の第2の弾性表面波フィルタチップとが実装基板にフェイスダウン工法により実装された構造が開示されている。図11に略図的正面断面図で示すように、特許文献2に記載の分波器501は実装基板502を有する。実装基板502上に、第1の弾性表面波フィルタチップ503及び第2の弾性表面波フィルタチップ504が、それぞれ、複数の金属バンプ505及び複数の金属バンプ506によりフェイスダウン工法により実装されている。なお、第1の弾性表面波フィルタチップ503上には、放熱部材507が積層されており、金属からなるシールド部材508に放熱部材507の上面が接触されている。
上記分波器501では、第1の弾性表面波フィルタチップ503と、第2の弾性表面波フィルタチップ504とが異なるチップとして形成されている。従って、弾性表面波フィルタチップ503に用いる圧電基板と、弾性表面波フィルタチップ504に用いる圧電基板とを、要求特性に応じて選択することができる。
なお、分波器501では、弾性表面波フィルタチップ503,504を構成している圧電基板の下面にIDTを含む電極が形成されており、該IDTを含む電極が、金属バンプ505,506の厚みにより規定される空隙に臨んでいる。従って、弾性表面波の励振が妨げられない。
他方、分波器ではないが、弾性表面波の励振を妨げないための空間を有する弾性表面波装置の一例が特許文献3に開示されている。特許文献3に開示されている弾性表面波装置を図12に正面断面図で示す。弾性表面波装置521は、圧電基板522の下面にIDT523を含む電極が形成された弾性表面波素子524を有する。この弾性表面波素子524が、IDT523が形成されている側の面を下面として、樹脂基板525に熱硬化性及び光硬化性を有する樹脂の硬化物526a,526bにより接合されている。すなわち、弾性表面波素子524の下面に硬化前の熱硬化性及び光硬化性を有する樹脂組成物を塗布し、他方、樹脂基板525の上面にも、同様に、熱硬化性及び光硬化性を有する樹脂組成物を塗布しておき、両者を図示のように貼り合わせた後、熱及び光を加えることにより硬化させる。それによって、熱硬化性及び光硬化性を有する樹脂の硬化物526a,526bにより、弾性表面波素子524と樹脂基板525とが接合されている。ここでは、上記樹脂の硬化物526a,526bの厚みにより、空隙Aが形成されている。
特表2003−517239 特開平11−26623号公報 特開2003−37471号公報
上記のように、特許文献1には、受信側帯域フィルタと、送信側帯域フィルタとを個別に形成してなる分波器が開示されている。もっとも、送信側帯域フィルタと受信側帯域フィルタとを、別々の弾性表面波フィルタ素子チップで構成した場合、分波器が大型になるという問題があった。
これに対して、特許文献2に記載の分波器501では、第1,第2の弾性表面波フィルタチップ503,504が、フェイスダウン工法により実装基板502に実装されている。従って、分波器501の小型化を一応進めることができる。
しかしながら、分波器501では、異なる圧電基板を用いて形成された第1,第2の弾性表面波フィルタチップ503,504が、図示のように、所定の間隙を隔てて並設されている。そして、第1,第2の弾性表面波フィルタチップ503,504が、金属バンプ505,506を用いて実装基板502上に実装されているので、弾性表面波フィルタチップ503,504を構成している圧電基板の面積が大きくならざるを得なかった。よって、分波器501の平面積が大きくならざるを得なかった。
加えて、上記金属バンプ505,506の高さにより空隙を形成することができるので低背化を一応進めることは可能であるが、金属バンプ505,506の高さ寸法が比較的大きいので、低背化には限界があった。
なお、特許文献3に記載の弾性表面波装置521では、熱硬化性及び光硬化性を有する樹脂の硬化物526a,526bを用いて、弾性表面波素子524を樹脂基板525に接合し、該樹脂の硬化物526a,526bの厚みにより、空隙Aが形成されているため、低背化を進めることができる。しかしながら、弾性表面波装置521では、1つの圧電基板上にIDT523を形成してなる弾性表面波素子524が形成されているにすぎない。従って、弾性表面波装置521により、送信側帯域フィルタを構成し、受信側帯域フィルタとしては、異なる圧電基板を用いて、さらに類似した構造の弾性表面波装置を形成した場合、分波器全体が大型にならざるを得ない。
近年、圧電体と絶縁体との界面にIDTを形成してなる弾性境界波フィルタ装置が種々提案されている。弾性境界波フィルタ装置では、振動を妨げないための空隙を形成する必要がないため、小型化を進めることができる。しかしながら、弾性表面波フィルタ装置に比べ、弾性境界波フィルタ装置では耐電力性が低いという欠点があった。そのため、分波器の受信側帯域フィルタに弾性境界波フィルタを用いることは可能であったとしても、送信側帯域フィルタには依然として、弾性表面波フィルタ装置を用いなければならなかった。よって、分波器を構成しているフィルタ素子チップの一部に、弾性境界波フィルタ装置を用いたとしても、低背化には限界があった。
本発明の目的は、上述した従来技術の現状に鑑み、受信側帯域フィルタ及び送信側帯域フィルタが、それぞれ、異なる弾性波フィルタチップからなる分波器であって、より一層の小型化、特に低背化を進めることが可能な分波器及びその製造方法を提供することにある。
本発明によれば、受信側フィルタチップと送信側フィルタチップとを有する分波器であって、前記送信側フィルタチップが弾性波フィルタチップであり、前記受信側フィルタチップが弾性波フィルタチップであり、前記送信側フィルタチップが第1の圧電基板と、第1の圧電基板の上面に形成された少なくとも1つのIDTと、弾性境界波を励振させるために少なくとも1つのIDTを覆うように、または弾性表面波の振動を妨げないための空間を形成するために少なくとも1つのIDTの上方に配置された第1の絶縁体層とを有し、前記受信側フィルタチップが、第2の圧電基板と、第2の圧電基板の上面に形成された少なくとも1つのIDTと、少なくとも1つのIDTを覆うように、または少なくとも1つのIDTの上方に配置された第1の絶縁体層とを有し、前記送信側フィルタチップ及び受信側フィルタチップが、それぞれ、第1,第2の圧電基板の上面が上方に位置する向きに並べられており、前記送信側フィルタチップ及び受信側フィルタチップが、それぞれ、前記第1の絶縁体層上に設けられた第2の絶縁体層と、前記第2の絶縁体層の上面に設けられた少なくとも1層の第3の絶縁体層と、前記第3の絶縁体層の上面に設けられており、外部と電気的に接続するための外部端子と、前記外部端子に一端が接続されており、かつ前記第1,第2の絶縁体層内に至っており、他端が前記IDTに電気的に接続されている導電体とをさらに備え、前記導電体の内、前記第1,第2の絶縁体層内に位置している部分がメッキ膜主体の金属からなり、前記送信側フィルタチップの前記第2の絶縁体層及び/または第3の絶縁体層と、前記受信側フィルタチップの前記第2の絶縁体層及び/または第3の絶縁体層とが連ねられており、それによって、送信側フィルタチップ及び受信側フィルタチップが一体化されていることを特徴とする、分波器が提供される。
本発明に係る分波器では、好ましくは、前記送信側フィルタチップの前記第2の絶縁体層と前記受信側フィルタチップの前記第2の絶縁体層とが連ねられており、それによって、送信側フィルタチップ及び受信側フィルタチップが一体化されている。従って、第2の絶縁体層により送信側フィルタチップ及び受信側フィルタチップが一体化されているので、分波器の小型化を図ることが可能となる。
本発明の分波器では、好ましくは、前記第2の絶縁体層が、前記送信側フィルタチップ及び前記受信側フィルタチップの側面に至っており、かつ前記第2の絶縁体層の下面が、前記送信側フィルタチップ及び受信側フィルタチップを構成している前記第1,第2の圧電基板の下面と面一とされている。従って、製造に際して、送信側フィルタチップ及び受信側フィルタチップ並びに第2の絶縁体層を形成した後に、下面側から研磨することにより、このような構造を容易に得ることができる。しかも、送信側フィルタチップ及び受信側フィルタチップでは、弾性表面波及び/または弾性境界波を、第1,第2の圧電基板の上面近傍に集中して伝搬する。よって、上記研磨を行ったとしても、特性が劣化し難く、よって、所望の特性を有し、かつより薄い分波器を提供することができる。
本発明に係る分波器では、好ましくは、前記第2の絶縁体層と、前記第3の絶縁体層との間が積層されている部分の一部に、インダクタンス成分を構成するためのインダクタ導体が設けられている。それによって、内蔵されたインダクタ導体のインダクタンス成分を利用することにより、インダクタ部品を外付けした場合に比べて、特性のばらつきを小さくすることができる。
本発明に係る分波器では、好ましくは、前記受信側フィルタチップまたは前記送信側フィルタチップが、弾性表面波フィルタチップであり、該弾性表面波フィルタチップにおける前記第1の圧電基板または第2の圧電基板上に、前記少なくとも1個のIDTが形成されている領域の周囲に設けられた支持層をさらに備え、振動を妨げないための空間が形成されるように前記第1の絶縁体層が前記支持層の上面に設けられている。従って、受信側フィルタチップにおいて、IDTを励振した際に、上記空間により、振動が妨げられない。
本発明に係る分波器では、好ましくは、前記受信側フィルタチップまたは前記送信側フィルタチップが弾性境界波フィルタチップであり、該弾性境界波フィルタチップにおける前記第2の圧電基板または第1の圧電基板において、少なくとも1つの前記IDTを覆うように前記第1の絶縁体層が形成されている。この場合には、受信側フィルタチップを小型化することができ、かつ受信側フィルタチップの耐衝撃性を高められる。
本発明に係る分波器では、メッキ膜を構成する材料は、金属メッキ膜を形成し得る限り特に限定されないが、CuもしくはNiまたはこれらを主体とする合金の内の1種の金属からなる金属メッキ膜が用いられる。それによって、上記メッキ膜と、該メッキ膜が電気的に接続される導体部分との接合強度を高めることが可能となる。
本発明に係る分波器では、好ましくは前記第1,第2の圧電基板の下面を少なくとも覆う保護層がさらに備えられている。それによって、実装に際しての機械的な衝撃を緩和したり、保護層表面にレーザー等のマーキング層を形成したりすることが可能となる。
本発明に係る分波器では、好ましくは、前記保護層が、前記第2の絶縁体層の下面をも被覆している。その場合は、実装時の衝撃をより一層緩和でき、かつ下面側にレーザー等によりマーキングを容易に形成することが可能となる。
本発明に係る分波器の製造方法は、第1の圧電基板と、該第1の圧電基板の上面に形成された少なくとも1つのIDTと、少なくとも1つのIDTを覆うように、または少なくとも1つのIDTの上方に配置された第1の絶縁体層を有する送信側フィルタチップと、第2の圧電基板と、第2の圧電基板の上面に形成された少なくとも1つのIDTと、少なくとも1つのIDTを覆うように、または少なくとも1つのIDTの上方に配置された第1の絶縁体層とを有する受信側フィルタチップとを用意する工程と、キャリア基板を用意する工程と、前記キャリア基板上に、前記送信側フィルタチップ及び受信側フィルタチップを一対としたとき、複数対の送信側フィルタチップ及び受信側フィルタチップを、第1,第2の圧電基板の下面から当接させ、かつ複数対の送信側フィルタチップ及び受信側フィルタチップを格子状に配置する工程と、前記複数対の送信側フィルタチップ及び受信側フィルタチップの少なくとも上面を覆うように第2の絶縁体層を形成する工程と、前記第2の絶縁体層に複数の貫通孔を形成する工程と、前記複数の貫通孔内に金属を電解メッキにより形成し、金属メッキ膜を形成する工程と、前記第2の絶縁体層の上面に、メッキ膜を主体とした配線パターンを電解メッキにより形成する工程と、前記第2の絶縁体層の上面に、第3の絶縁体層を形成する工程と、前記第3の絶縁体層に複数の貫通孔を形成する工程と、前記第3の絶縁体層に設けられた複数の貫通孔に電解メッキによりメッキ膜を形成してビアホール導体を形成する工程と、前記第3の絶縁体層上に前記ビアホール導体に接続される外部端子を形成する工程と、前記分波器単位の各対の送信側フィルタチップ及び受信側フィルタチップに分割する工程とを備え、前記キャリア基板から各対の送信側フィルタチップ及び受信側フィルタチップを剥離する工程とを備え、前記第2及び/または第3の絶縁体層の形成に際し、送信側フィルタチップと受信側フィルタチップの第2の絶縁体層及び/または第3の絶縁体層が連ねられるように第2及び/または第3の絶縁体層を形成する。
本発明に係る分波器では、受信側フィルタチップと送信側フィルタチップとが別々のチップで構成されているので、送信側フィルタチップ及び受信側フィルタチップを構成する第1,第2の圧電基板として、それぞれの要求特性に応じた圧電基板を用いることができる。しかも、送信側フィルタチップ及び受信側フィルタチップにおいては、上方部分に第1〜第3の絶縁体層がそれぞれ設けられており、第3の絶縁体層の上面に設けられた外部端子と、送信側フィルタチップ及び受信側フィルタチップのIDTとを電気的に接続している導電体の第1,第2の絶縁体層内に位置している部分が強固なメッキ膜からなる。メッキ膜の導電体は破断しにくいので径や高さを小さくできる。従って、送信側フィルタチップ及び受信側フィルタチップと外部端子との間の高さ方向寸法を小さくすることができ、分波器の小型、特に低背化を進めることが可能となる。
また、本発明の分波器の製造方法によれば、送信側フィルタチップ及び受信側フィルタチップを一対としたときに、キャリア基板上に複数対の送信側フィルタチップ及び受信側フィルタチップを格子状に配置した後、上記第2の絶縁体層を形成して、各対の送信側フィルタチップ及び受信側フィルタチップを一体化した後に、金属メッキ膜により第1,第2の絶縁体層内に位置している導電体部分を形成し、さらに、分波器単位の各対の送信側フィルタチップ及び受信側フィルタチップに分割する各工程を備えるので、本発明の分波器を容易にかつ効率良く製造することが可能となる。
図1(a)〜(g)は、本発明の第1の実施形態の分波器の製造方法を説明するための各模式的正面断面図である。 図2(a)〜(d)は、本発明の第1の実施形態の製造方法の各工程を示す模式的正面断面図である。 図3(a)〜(c)は、本発明の第1の実施形態の製造方法の各工程を示す模式的正面断面図である。 図4(a),(b)は、本発明の第1の実施形態の分波器の製造方法の各工程を示す模式的正面断面図である。 図5は、第1の実施形態で得られた分波器を示す正面断面図である。 図6は、第1の実施形態の変形例に係る分波器を説明するための模式的正面断面図である。 図7は、本発明の第2の実施形態で用意する送信側フィルタチップの模式的正面断面図である。 図8(a)〜(c)は、第2の実施形態の分波器の製造方法の各工程を示す模式的正面断面図である。 図9(a)は、第2の実施形態で得られた分波器を説明するための模式的正面断面図であり、(b)は、その変形例を説明するための模式的正面断面図である。 図10は、第2の実施形態において、第2の絶縁体層上にインダクタンス配線パターンを含む電極パターンを形成した状態を説明する模式的平面図である。 図11は、従来のデュプレクサの一例を示す正面断面図である。 図12は、従来の弾性表面波装置の一例を示す正面断面図である。
符号の説明
1…第1の圧電基板
2…IDT
3…第2の圧電基板
4…IDT
5,7…空隙形成用支持層
6…電極パッド
8…電極パッド
9…第1の絶縁体層
9a…開口部
10…第1の絶縁体層
10a…開口部
11…送信側フィルタチップ
12…受信側フィルタチップ
13…キャリア基板
14…第2の絶縁体層
14a…開口部
14b…開口部
15,16…導電体
17〜19…電極
20…第3の絶縁体層
20a…開口部
21…アンダーバンプメタル層
22…半田ボール(外部端子)
32…受信側フィルタチップ
33…第2の圧電基板
34…IDT
35…第1の絶縁体層
36…電極パッド
37…接続配線
41…送信側フィルタチップ
42,43…インダクタンス形成用配線パターン
44…受信側フィルタチップ
45〜47…インダクタンス形成用配線パターン
48…第2の絶縁体層
48a,48b…開口部
49,50…導電体
51〜53…インダクタンス形成用配線パターン
54…第3の絶縁体層
55…アンダーバンプメタル層
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)〜(g)〜図4を参照して、本発明の一実施形態の分波器の製造方法及び分波器の詳細を説明する。
まず、図1(a)に示すように、送信側フィルタチップを形成するために、第1の圧電基板1上に、IDT2及び電極パッド6を含む電極パターンを形成する。圧電基板1としては、本実施形態では、LiTaO基板が用いられている。もっとも、圧電基板1は、他の圧電単結晶基板、あるいは圧電セラミックス基板により形成されてもよい。
他方、別途、図1(b)に示すように、受信側フィルタチップを構成するために、第2の圧電基板3上に、IDT4及び電極パッド8を含む電極パターンを形成する。第2の圧電基板3は、本実施形態では、LiNbO基板からなる。もっとも、第2の圧電基板3は、他の圧電単結晶または圧電セラミックスにより形成されてもよい。
上記IDT2,4を含む各電極パターンの形成は、フォトリソグラフィ法等の適宜の方法により行い得る。このIDT2,4を含む電極パターンを形成する金属材料については特に限定されず、Al、Cu、またはこれらを主体とする合金などの適宜の金属材料を用いることができる。また、各電極パターンは、複数の金属膜を積層した形態であってもよい。
次に、図1(c)に示すように、空隙形成用支持層を、第1の圧電基板1の上面に形成する。この空隙形成用支持層5は、本実施形態では、感光性エポキシ樹脂を用い、フォトリソグラフィ法によりパターニングすることにより形成されている。すなわち、感光性エポキシ樹脂組成物を塗布し、露光、現像・硬化することにより、パターニングする。それによって、上記空隙形成用支持層5が、IDT2が形成されている弾性表面波励振部と、電極パッド6の少なくとも一部を露出するように設けられる。なお電極パッド6は、上記IDT2と同時に形成される電極パターンの一部であり、IDT2に電気的に接続されている。
本実施形態では、上記空隙形成用支持層5は、感光性エポキシ樹脂組成物を用いてフォトリソグラフィによりパターニングすることにより形成されていたが、他の樹脂材料を用いて形成されてもよい。
他方、図1(d)に示すように、第2の圧電基板3の上面にも、同様にして、空隙形成用支持層7を形成する。ここでも、空隙形成用支持層7は、IDT4を露出させ、かつIDT4に接続されている電極パッド8の少なくとも一部を露出させるようにパターニングされている。
必要に応じて、上記IDT2,4を含む電極パターンの表面には、スパッタリング等により数十nmの厚みの保護絶縁膜を形成してもよい。このような保護絶縁膜材料としては、SiO、SiNまたはダイアモンドライクカーボンなどを挙げることができる。上記保護絶縁膜を形成する場合には、保護絶縁膜を形成した後に、ドライエッチングにより、電極パッド6,8の上面を開口しておくことが必要である。それによって、電極パッド6,8上に空隙形成用支持層5,7が形成された際に、電極パッド6,8の露出している部分を外部と電気的に接続することが可能とされる。
次に、図1(e)に示すように、第1の絶縁体層9を形成する。第1の絶縁体層9は、本実施形態では、感光性エポキシ樹脂組成物シートを上記空隙形成用支持層5の上面に当接するようにロールラミネート法により積層し、露光、現像、硬化の各処理を行うことにより形成されている。そして、図1(e)に示すように、第1の絶縁体層9は、上記電極パッド6の上面の少なくとも一部を露出するようにパターニングされる。言い換えれば、第1の絶縁体層9は、電極パッド6の少なくとも一部を露出させるように開口部9aを有する。
なお、上記感光性エポキシ樹脂組成物からなるシートに代えて、他の感光性樹脂組成物シートを用いてもよい。また、パターニングを行い得る限り、上記のように、感光性樹脂組成物シートをロールラミネート法により積層し、露光、現像及び硬化処理を行う方法に限らず、様々なパターニング方法を用いて、第1の絶縁体層9を形成してもよい。
図1(f)に示すように、第2の圧電基板3上においても、同様にして、第1の絶縁体層10を形成する。第1の絶縁体層10もまた開口部10aを有し、開口部10aにおいて、下方の電極パッド8が露出されている。
このようにして、図1(e)に示す送信側フィルタチップ11と、図1(f)に示す受信側フィルタチップ12とを用意する。なお、送信側フィルタチップ11及び受信側フィルタチップ12は、後述するように、さらに第2,第3の絶縁体層を形成されて完成されるが、ここでは、説明を容易とするために、第2,第3の絶縁体層形成前の構造も、同様に、送信側フィルタチップ11及び受信側フィルタチップ12と称することとする。
なお、図1(a)〜(f)は、個々の送信側フィルタチップ11及び受信側フィルタチップ12の製造方法を示したが、実際には、第1,第2の圧電基板となる大面積の圧電ウェハ上において上記各工程を実施し、しかる後ダイシングにより多数の受信側フィルタチップ12及び送信側フィルタチップ11を形成すればよい。
次に、図1(g)に示すように、送信側フィルタチップ11と受信側フィルタチップ12とを一対としたときに、複数対の送信側フィルタチップ11及び受信側フィルタチップ12を、キャリア基板13上にマトリックス状に仮着する。
キャリア基板13としては、ガラスエポキシ樹脂やエポキシ樹脂などの適宜の樹脂からなる基板、あるいはアルミナなどのセラミックスからなる基板を用いることができる。上記キャリア基板13上に、仮着性接合剤層を形成した後に、上記送信側フィルタチップ11及び受信側フィルタチップ12を当接し、仮着する。この仮着性接合剤としては、特に限定されないが、本実施形態では、アルコール溶解性ワックス層を形成する。
なお、アルコール溶解性ワックス層に代えて、剥離性に優れた粘着剤層を形成してもよい。さらに、仮着性接合剤は、キャリア基板13から無理なく最終的に剥離し得る限り、送信側フィルタチップ11及び受信側フィルタチップ12の下面に接着されて保護層を形成する材料であってもよい。その場合には、仮着性接合剤層により、上記保護層を形成することができる。
次に、図2(a)に示すように、送信側フィルタチップ11及び受信側フィルタチップ12の少なくとも上面を覆うように、第2の絶縁体層14を形成する。第2の絶縁体層14は、本実施形態では、キャリア基板13の上面においてメタルマスクを用いて感光性エポキシ樹脂組成物を印刷することにより形成する。すなわち、送信側フィルタチップ11と、受信側フィルタチップ12とからなる一対のフィルタチップ構成を被覆するように第2の絶縁体層14を形成する。ここでは、第2の絶縁体層14は未だ感光されておらず、送信側フィルタチップ11及び受信側フィルタチップ12の上面だけでなく、側面をも覆うように形成されている。
もっとも、本発明においては、第2の絶縁体層14は、送信側フィルタチップ11及び受信側フィルタチップ12の少なくとも上面を覆うように被覆されればよい。すなわち、送信側フィルタチップ11及び受信側フィルタチップ12を一体化するように形成されている必要は必ずしもない。また、第2の絶縁体層14は、送信側フィルタチップ11の側面及び受信側フィルタチップ12の側面に至らずともよい。
また、送信側フィルタチップ11の側面及び受信側フィルタチップ12の側面を覆うように樹脂を形成した後上面に第2の絶縁層を形成してもよい。
もっとも、好ましくは、本実施形態のように第2の絶縁体層14は、送信側フィルタチップ11及び受信側フィルタチップ12の上面だけでなく、全側面を覆うように形成され、それによって、耐湿性及び耐機械衝撃性を高めることができる。
次に、感光性エポキシ樹脂組成物からなる第2の絶縁体層14を露光・現像し、図2(b)に示す複数の開口部14a,14bを形成する。複数の開口部14aは、送信側フィルタチップ11側に形成されており、複数の開口部14bは、受信側フィルタチップ12側に形成されている。
上記複数の開口部14aは、下方の開口9aに重なり合うように形成されている。同様に、複数の開口部14bは、下方に位置している第1の絶縁体層10に設けられた開口部10aに重なり合うように形成されている。従って、開口部14a,14bには、下方の電極パッド6,8の上面の少なくとも一部が図示のように露出されている。
このようにして、第2の絶縁体層14のパターニング及び硬化が行われる。
次に、第2の絶縁体層14の上面の全面に、Cu膜及びTi膜をスパッタリングにより成膜する。このCu膜及びTi膜の厚みは、Cu膜については0.3μm程度、Ti膜については0.05μm程度とすればよい。
次に、上記Cu/Ti積層膜を給電膜として、電解メッキを行うことにより、上記開口部14a,14bに導電体15,16を充填する。すなわち、各開口部14a内に、電極パッド6の上面に電気的に接続されるビアホール導電体15が形成される。同様に、開口部14b内には、上記電極パッド8の上面に電気的に接続されるビアホール導電体16が形成される。このビアフィリング電解メッキに際しての金属材料としては、Cuが用いられ、それによって、Cuメッキ膜、すなわち金属メッキ膜からなるビアホール導電体15,16が形成される。
なお、図2(c)では、上記導電体15,16の形成に先立ち形成されたCu/Ti膜の図示を省略していることを指摘しておく。
次に、図2(d)に示すように、第2の絶縁体層14上に、ビアホール導電体15に接続される複数の外部端子17と、ビアホール導電体16に電気的に接続される外部端子18と、ビアホール導電体15,16の双方に電気的に接続される外部端子19とを形成する。この外部端子17〜19とともに、第2の絶縁体層14上に図示されていない配線層も同一工程で形成する。このような外部端子17〜19及び配線層は、適宜の金属材料を成膜し、パターニングすることにより形成することができる。あるいは、適宜の金属材料をマスク等を用いて印刷することにより形成してもよい。本実施形態では、電極17〜19及び配線層が形成される部分が開口しているレジストパターンを形成した後に、蒸着法により金属膜を成膜し、しかる後、電解メッキにより、蒸着膜上に、Cu膜を蒸着することにより、上記電極17〜19及び配線層が形成される。
次に、上記レジストパターンを剥離することにより、図2(d)に示す構造が得られる。
なお、上記配線層及び電極17〜19以外に、後述するインダクタ導体をこの工程において形成してもよい。
次に、エポキシ樹脂系ソルダーレジストを、上記第2の絶縁体層14上に、上記電極17〜19及び配線層を被覆するように形成する。しかる後、レジストを開口する部分を遮光するように露光し、現像し、硬化することにより、図3(a)に示すように、開口部20aを有する第3の絶縁体層20を形成する。第3の絶縁体層20は、上記のように、エポキシ樹脂系ソルダーレジスト樹脂組成物を硬化することにより形成されている。もっとも、他のパターニング可能な感光性樹脂組成物により、第3の絶縁体層20を形成してもよい。
上記開口部20aは、前述した外部端子17〜19の少なくとも一部を露出させるように設けられている。
しかる後、電解メッキにより、開口部20aに、金属膜を形成し、開口部20aを充填する。このようにして、図3(b)に示すアンダーバンプメタル層21が形成される。アンダーバンプメタル層21は、上記開口部20aを充填するように形成されている。
上記アンダーバンプメタル層21を構成する材料は特に限定されないが、本実施形態では、Ni層及びAu層をこの順序で電解メッキすることにより形成されている。
しかる後、図3(c)に示すように、半田ボール22を、半田ペーストをメタルマスクを用いて印刷し、リフロー加熱及びフラックス洗浄することにより形成する。この半田ボール22が、本実施形態の分波器を実装基板上に実装する際の最終的な外部端子を構成している。
次に、キャリア基板13から上記送信側フィルタチップ11及び受信側フィルタチップ12からなる一対のフィルタチップを有する各分波器を剥離する。しかる後、下面側から、第1,第2の圧電基板1,3及び第2の絶縁体層14の送信側フィルタチップ11及び受信側フィルタチップ12の側面に至っている部分の下端を研磨する。その結果、図4(a)に示すように、第1,第2の圧電基板1,2の下面と、第2の絶縁体層14の下面とが面一とされる。この研磨により、第1,第2の圧電基板1,2の厚みを所望の厚みとすることができ、それによって、分波器の低背化をさらに進めることができる。
なお、第1,第2の圧電基板1,2の下面に弾性波を散乱する構造を設けてもよい。
しかる後、図4(b)に示すように、耐衝撃性を高めるために、保護膜23を分波器24の下面に形成する。保護膜23を構成する材料については、エポキシ樹脂系材料などの適宜の合成樹脂材料を用いることができる。また、上記保護膜の表面に、レーザーによるマーキング等を施して、製品種別を区別するためのマーキングを行ってもよい。
なお、上記保護膜24については、前述したように、キャリア基板13に送信側フィルタチップ11及び受信側フィルタチップ12を仮着するための仮着接合剤を兼ねるものであってもよい。
その場合には、キャリア基板13から剥離した後に、光または熱を加えることにより硬化する光硬化性及び/または熱硬化性の樹脂組成物により仮着接合剤を形成し、最終的に硬化することにより保護膜24とすればよい。
次に、第2の絶縁体層14を個々の分波器単位に一点鎖線Bに沿ってダイシングすることにより、図5に示す個々の分波器24を得ることができる。
上記のように、本実施形態の分波器24では、弾性表面波フィルタ素子チップからなる送信側フィルタチップ11及び受信側フィルタチップ12の双方が、振動を妨げないための空隙B,Bを内部に有するが、IDT2,4を外部と電気的に接続するための導電体が第1,第2の絶縁体層を貫通している金属メッキ膜からなるビアホール導電体を用いて形成されている。すなわち、第1,第2の絶縁体層を積層した構造中に、上記ビアホール導電体が配置されて、最終的な外部端子となる半田ボール22に電気的に接続されているので、デュプレクサにおける内部電気的配線部分の厚みを薄くすることができ、デュプレクサの小型化、特に低背化を進めることができる。加えて、前述したように、第1,第2の圧電基板1,3をキャリア基板から剥離した後に研磨することにより、その厚みを薄くすることができるので、それによっても低背化を進めることができる。弾性表面波フィルタチップでは、弾性表面波を圧電基板の表面近傍にエネルギーを集中させて伝搬する。従って、圧電基板1,3の厚みはさほど厚くする必要はない。もっとも、製造に際してはある程度の厚みを有する圧電基板を用いなければ、取り扱いが難しく、圧電基板が破損するおそれがある。
これに対して、本実施形態では、キャリア基板13に裏打ちさせた状態で組立工程を実施した後、第2の絶縁体層14により一体化し、かえって強度を高めた段階で、キャリア基板13が剥離され、上記研磨が行われる。従って、機械的強度が高められた状態で研磨を行うことにより、圧電基板1,3の厚みを薄くすることができ、それによって低背化をより一層進めることが可能とされている。
上記導電体の内、第1,第2の絶縁体層9,10,14を貫通して導電体部分、すなわち導電体15,16が、金属メッキ膜を用いて形成されているため、下方の電極パッド6,8や上方に形成される配線パターンとの接続強度が効果的に高められる。すなわち、電解メッキにより形成された金属メッキ膜では、給電している下地の金属、例えば電極パッド6などと、電極パッド6などの表面に析出するメッキ金属とが電荷交換を行いながら該メッキ金属膜が成長する。従って、金属メッキ膜では、内部の結晶構造と、電極パッド6などと接合される界面との差がほとんどなく、一体化しているため、界面における接合強度が高い。
また、AuバンプやAlバンプは、超音波を併用した固相拡散接合により接合される。超音波を併用して、強制的に酸化膜を破り固相拡散接合をしているため、界面における結晶構造が破壊されがちであり、また接合に寄与するバンプ構成金属原子と電極パッド等の相互拡散領域が狭いため、接合強度すなわち界面における強度が十分にならないという問題がある。
これに対して、上記金属メッキ膜では、給電している電極パッドなどの下地金属及び該金属表面に析出する金属が電荷交換を行いながら成長するので、金属メッキ膜中の結晶構造と界面における結晶構造の差がほとんどなく一体化しているため、従って、接合強度が効果的に高められる。
上記金属メッキ膜を構成する金属は特に限定されず、Ni,Cu,Al等の任意の金属もしくは合金を用い得るが、好ましくは、硬質金属メッキ膜が用いられる。
しかも、硬質金属メッキ膜として用いられるNiや、Cuは、低融点である半田に比べると硬く、従って、機械的強度も高い。加えて、Ni、Cuなどは半田に比べて融点が高いため、後の工程において加えられる熱によっても軟化し難いので、耐熱性も高められる。
上記硬質金属メッキ膜とは、半田などに比べて硬く、ブリネル硬度28kgf/mm以上の硬さを有するものをいうものとする。このような金属メッキ膜を形成する金属としては、CuまたはNi、あるいはこれらを主体とする合金を挙げることができる。
SnやInを用いた低融点材料である半田は柔く、応力が加わると容易に破壊する。半田接合部の径や高さを大きくして応力を緩和する必要がある。従って、小型化や低背化が難しい。これに対して、上記硬質金属メッキ膜は、半田に比べて硬く、応力が加わったとしても、破壊され難い。従って、それによって、下方の電極パッド6や上方の配線パターンとの接合部分の破壊も生じ難い。
なお、上記実施形態では、分波器24は、送信側フィルタチップ12についても、弾性表面波フィルタ素子により形成されていたが、本発明においては、分波器の受信側帯域フィルタ及び送信側帯域フィルタの一方または双方が弾性境界波フィルタ素子チップにより構成されてもよい。図6は、このような変形例の分波器を示す模式的正面断面図である。本変形例の分波器31では、送信側フィルタチップ11は、上記実施形態の送信側フィルタチップ11と同様に構成されている。異なるところは、受信側フィルタチップ32が、弾性境界波フィルタ素子チップにより形成されていることにある。受信側フィルタチップ32は、第2の圧電基板33と第2の圧電基板33の上面に形成されたIDT34を含む電極パターンと、IDT34を覆うように形成された第1の絶縁体層35とを有する。この第1の絶縁体層35と圧電基板33との界面を伝搬する弾性境界波が利用される。ここでは、弾性境界波を利用しているので、振動を妨げないための空隙を形成する必要はなく、低背化を進めることができる。
なお、送信側フィルタチップ11も弾性境界波フィルタチップで形成されてもよい。その場合には、送信側フィルタチップの第1の絶縁体層は、第1の絶縁体層35と同様にIDTを覆うように形成される。よって、より一層の低背化を進めることができる。
なお、上記IDT34と同時に、電極パッド36も形成されている。電極パッド36は、第1の絶縁体層35の上面に至る配線電極37に接続されている。
本変形例では、上記絶縁体層35が、弾性境界波装置の圧電体と絶縁体との界面を形成するための絶縁体と、IDT34の上部に配置された第1の絶縁体層とを兼ねている。そして、第2の絶縁体層14は、上記第1の絶縁体層としての絶縁体層35を覆うように形成され、かつ送信側フィルタチップ側に至っている。
よって、本実施形態では、第2の絶縁体層14は、受信側フィルタチップにおいて、送信側フィルタチップよりもかなり厚く形成されることになる。
なお、第2の絶縁体層14の形成に際しては、本変形例では、第2の絶縁体層14を構成する材料と同じ材料を予め受信側フィルタチップ32上に、送信側フィルタチップ11の高さと同じ高さとなるように成膜した後に、第2の絶縁体層14を、送信側フィルタチップ及び受信側フィルタチップにまたがるように成膜すればよい。
また、本実施形態では、上記接続配線37の上面の少なくとも一部が露出され、導電体38により、電極19に電極パッド36が接続配線37を介して電気的に接続されている。
電極パッド36は、電極パッド8(図1(d))と同様に、IDT34に接続されている。
本変形例のデュプレクサ31においても、上記実施形態のデュプレクサ24と同様に、小型化及び低背化を進めることが可能となる。また、保護膜23の形成に先立ち本変形例においても、第1の圧電基板1及び第2の圧電基板33の下面を研磨することにより、低背化をより一層進めることができる。また、本変形例でも、上記研磨を行っているので、第1の圧電基板1の下面、第2の圧電基板33の下面及び第2の絶縁体層14の下面が面一とされている。
上記弾性境界波フィルタ素子チップで受信側フィルタチップを形成する場合、上記第1の絶縁体層35を構成する絶縁材料については特に限定されないが、本変形例では、SiO膜を成膜し、パターニングすることにより形成されている。
次に、図7〜図10を参照して本発明の第2の実施形態の製造方法を説明する。
図7は、第2の実施形態で用意される送信側フィルタチップを模式的に示す正面断面図である。第2の実施形態では、用意される送信側フィルタチップ41は、第1の絶縁体層9上に形成されたインダクタンス形成用配線パターン42,43を有する。すなわち、第1の圧電基板1上にIDT電極2及び電極パッド6を含む電極パターンを形成した後に、支持層7が形成される。しかる後、支持層7に貫通孔を形成した後、第1の絶縁体層9が形成される。そして、第1の絶縁体層9に、支持層に設けられた貫通孔に連なる開口部が形成される。この開口部に、金属メッキ膜を形成することにより、導電体15Aが形成されている。導電体15Aは、下端において電極パッド6に電気的に接続されており、第1の絶縁体層9の上面に至っている。
次に、送信側フィルタチップ側において、上記インダクタンス形成用配線パターン42,43が形成される。
受信側フィルタチップにおいても、同様に、導電体16A及びインダクタンス形成用配線パターン45〜47が、図8(a)に示すように形成される。
図8(a)に示すように、インダクタンス形成用配線パターン42,43が形成された送信側フィルタチップ41はキャリア基板13上に仮着される。同様に、受信側フィルタチップ44においても、インダクタンス形成用配線パターン45〜47が形成されている。インダクタンス形成用配線パターン42,43,45〜47は、例えばCu、Al、Niまたはこれらの合金等の適宜の金属をコイル状にパターニングすることにより形成される。もっとも、求められるインダクタンス分の大きさによっては、コイル状以外のパターン形状であってもよい。このような形状としては、ミアンダ状、直線状等の適宜の形状を採用することができる。
インダクタンス形成用配線パターン42,43は、電極パッド6に電気的に接続されており、すなわちIDT2に電気的に接続されている。同様に、インダクタンス形成用配線パターン45〜47は、電極パッド8及びIDT4に電気的に接続されている。
次に、図8(b)に示すように、第1の実施形態と同様にして、第2の絶縁体層48を形成する。第2の絶縁体層48は、第1の実施形態の第2の絶縁体層14と同様にして形成することができる。ただし、開口部48aは、上記インダクタンス配線パターン42,43,45〜47を露出させるように形成されている。
次に、図8(c)に示すように、開口部内に、電解メッキにより、メッキ膜を形成し、それによってビアホール導電体49,50を形成する。しかる後、図8(c)に示すインダクタンス形成用配線パターン51〜53を形成する。インダクタンス形成用配線パターン51〜53は、上記ビアホール導電体49,50に電気的に接続されるように形成されており、かつ下方に位置されているインダクタンス形成用配線パターン42,43またはインダクタンス形成用配線パターン45〜47とともに、インダクタンス導体を形成する。
図10は、図8(c)に示すインダクタンス配線用パターン49,50を含む第2の絶縁体層48上の配線パターンを模式的に示す平面図である。なお、図10の破線C,Dは、下方の送信側フィルタチップ41及び受信側フィルタチップ44が位置する部分を模式的に示す。
次に、上記第2の絶縁体層48上に、図9(a)に示すように、第3の絶縁体層54を形成し、第3の絶縁体層54の開口部に、アンダーバンプメタル層を形成する。しかる後、第1の実施形態と同様に半田ボール22を形成する。以後の工程は、第1の実施形態と同様であり、それによって、本実施形態においても小型、特に低背化が進められた分波器を得ることができる。
第2の実施形態では、上記外部端子としての半田ボール22が、電極パッド6または電極パッド8に対し、導電体15A−インダクタンス形成用配線パターン42−導電体49−インダクタンス形成用配線パターン51−アンダーバンプメタル層55からなる導電体を介して電気的に接続されている。この場合、上記導電体15A、インダクタンス形成用配線パターン42及び導電体49が、第1,第2の絶縁体層9,48内に位置している導電体部分となる。同様に、受信側フィルタチップ44においても、導電体16A、インダクタンス形成用配線パターン47、導電体50が、第1,第2の絶縁体層10,48内に位置している導電体部分となる。
なお、上記第2の実施形態では、送信側フィルタチップ41及び受信側フィルタチップ44の双方において、インダクタンスが内蔵されていたが、図9(b)に示すように、送信側フィルタチップ41側においてのみ上記と同様にしてインダクタンス形成用配線パターンを形成し、受信側フィルタチップ61においては、第1の実施形態と同様に、インダクタンスを構成しない構造としてもよい。
すなわち、受信側フィルタチップ及び送信側フィルタチップの内、一方にのみインダクタ導体を内蔵させてもよい。
なお、第1の実施形態及び第2の実施形態並びに上記変形例では、送信側フィルタチップを構成している第1の圧電基板1と受信側フィルタチップに用いられている第2の圧電基板3は、異なる圧電単結晶で形成されていたが、同じ圧電単結晶であって異なるカット角の圧電単結晶により、第1,第2の圧電基板が形成されてもよい。

Claims (10)

  1. 受信側フィルタチップと送信側フィルタチップとを有する分波器であって、
    前記送信側フィルタチップが弾性波フィルタチップであり、前記受信側フィルタチップが弾性波フィルタチップであり、
    前記送信側フィルタチップが第1の圧電基板と、第1の圧電基板の上面に形成された少なくとも1つのIDTと、弾性境界波を励振させるために少なくとも1つのIDTを覆うように、または弾性表面波の振動を妨げないための空間を形成するために少なくとも1つのIDTの上方に配置された第1の絶縁体層とを有し、
    前記受信側フィルタチップが、第2の圧電基板と、第2の圧電基板の上面に形成された少なくとも1つのIDTと、少なくとも1つのIDTを覆うように、または少なくとも1つのIDTの上方に配置された第1の絶縁体層とを有し、
    前記送信側フィルタチップ及び受信側フィルタチップが、それぞれ、第1,第2の圧電基板の上面が上方に位置する向きに並べられており、
    前記送信側フィルタチップ及び受信側フィルタチップが、それぞれ、前記第1の絶縁体層上に設けられた第2の絶縁体層と、
    前記第2の絶縁体層の上面に設けられた少なくとも1層の第3の絶縁体層と、
    前記第3の絶縁体層の上面に設けられており、外部と電気的に接続するための外部端子と、
    前記外部端子に一端が接続されており、かつ前記第1,第2の絶縁体層内に至っており、他端が前記IDTに電気的に接続されている導電体とをさらに備え、
    前記導電体の内、前記第1,第2の絶縁体層内に位置している部分がメッキ膜を主体とした金属からなり、前記送信側フィルタチップの前記第2の絶縁体層及び/または第3の絶縁体層と、前記受信側フィルタチップの前記第2の絶縁体層及び/または第3の絶縁体層とが連ねられており、それによって、送信側フィルタチップ及び受信側フィルタチップが一体化されていることを特徴とする、分波器。
  2. 前記送信側フィルタチップの前記第2の絶縁体層と前記受信側フィルタチップの前記第2の絶縁体層とが連ねられており、それによって、送信側フィルタチップ及び受信側フィルタチップが一体化されている、請求項1に記載の分波器。
  3. 前記第2の絶縁体層が、前記送信側フィルタチップ及び前記受信側フィルタチップの側面に至っており、かつ前記第2の絶縁体層の下面が、前記送信側フィルタチップ及び受信側フィルタチップを構成している前記第1,第2の圧電基板の下面と面一とされている、請求項1または2に記載の分波器。
  4. 前記第2の絶縁体層と、前記第3の絶縁体層とが積層されている部分の一部に、インダクタンス成分を構成するためのインダクタ導体が設けられている、請求項1〜3のいずれか1項に記載の分波器。
  5. 前記受信側フィルタチップまたは前記送信側フィルタチップが、弾性表面波フィルタチップであり、該弾性表面波フィルタチップにおける前記第1の圧電基板または第2の圧電基板上に、前記少なくとも1個のIDTが形成されている領域の周囲に設けられた支持層をさらに備え、振動を妨げないための空間が形成されるように前記第1の絶縁体層が前記支持層の上面に設けられている、請求項1〜4のいずれか1項に記載の分波器。
  6. 前記受信側フィルタチップまたは前記送信側フィルタチップが弾性境界波フィルタチップであり、該弾性境界波フィルタチップにおける前記第2の圧電基板または第1の圧電基板において、少なくとも1つの前記IDTを覆うように前記第1の絶縁体層が形成されている、請求項1〜4のいずれか1項に記載の分波器。
  7. 前記メッキ膜が、CuもしくはNiまたはこれらを主体とする合金からなる群から選択された1種の金属のメッキ膜からなる、請求項1〜6のいずれか1項に記載の分波器。
  8. 前記第1,第2の圧電基板の下面を少なくとも覆う保護層をさらに備える、請求項1〜7のいずれか1項に記載の分波器。
  9. 前記保護層が、前記第2の絶縁体層の下面をも被覆している、請求項8に記載の分波器。
  10. 第1の圧電基板と、該第1の圧電基板の上面に形成された少なくとも1つのIDTと、少なくとも1つのIDTを覆うように、または少なくとも1つのIDTを上方に配置された第1の絶縁体層を有する送信側フィルタチップと、第2の圧電基板と、第2の圧電基板の上面に形成された少なくとも1つのIDTと、少なくとも1つのIDTを覆うように、または少なくとも1つのIDTの上方に配置された第1の絶縁体層とを有する受信側フィルタチップとを用意する工程と、
    キャリア基板を用意する工程と、
    前記キャリア基板上に、前記送信側フィルタチップ及び受信側フィルタチップを一対としたとき、複数対の送信側フィルタチップ及び受信側フィルタチップを、第1,第2の圧電基板の下面から当接させ、かつ複数対の送信側フィルタチップ及び受信側フィルタチップを格子状に配置する工程と、
    前記複数対の送信側フィルタチップ及び受信側フィルタチップの少なくとも上面を覆うように第2の絶縁体層を形成する工程と、
    前記第2の絶縁体層に複数の貫通孔を形成する工程と、
    前記複数の貫通孔内にメッキ膜を主体とした金属を電解メッキにより形成する工程と、
    前記第2の絶縁体層の上面に、メッキ膜を主体とした配線パターンを電解メッキにより形成する工程と、
    前記第2の絶縁体層の上面に、第3の絶縁体層を形成する工程と、
    前記第3の絶縁体層に複数の貫通孔を形成する工程と、
    前記第3の絶縁体層に設けられた複数の貫通孔に電解メッキによりメッキ膜を形成してビアホール導体を形成する工程と、
    前記第3の絶縁体層上に前記ビアホール導体に接続される外部端子を形成する工程と、
    前記分波器単位の各対の送信側フィルタチップ及び受信側フィルタチップに分割する工程とを備え
    前記キャリア基板から各対の送信側フィルタチップ及び受信側フィルタチップを剥離する工程とを備え、前記第2及び/または第3の絶縁体層の形成に際し、送信側フィルタチップと受信側フィルタチップの第2の絶縁体層及び/または第3の絶縁体層が連ねられるように第2及び/または第3の絶縁体層を形成する、分波器の製造方法。
JP2009501151A 2007-02-28 2008-01-22 分波器及びその製造方法 Active JP4952781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009501151A JP4952781B2 (ja) 2007-02-28 2008-01-22 分波器及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007050106 2007-02-28
JP2007050106 2007-02-28
JP2009501151A JP4952781B2 (ja) 2007-02-28 2008-01-22 分波器及びその製造方法
PCT/JP2008/050819 WO2008105199A1 (ja) 2007-02-28 2008-01-22 分波器及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008105199A1 JPWO2008105199A1 (ja) 2010-06-03
JP4952781B2 true JP4952781B2 (ja) 2012-06-13

Family

ID=39721039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501151A Active JP4952781B2 (ja) 2007-02-28 2008-01-22 分波器及びその製造方法

Country Status (4)

Country Link
US (1) US7999632B2 (ja)
EP (1) EP2159916B1 (ja)
JP (1) JP4952781B2 (ja)
WO (1) WO2008105199A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110090B2 (ja) * 2007-12-14 2012-12-26 株式会社村田製作所 表面波装置及びその製造方法
JP4468456B2 (ja) * 2008-01-07 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイス及びその製造方法
WO2010032729A1 (ja) * 2008-09-18 2010-03-25 国立大学法人東京大学 半導体装置の製造方法
JP5338396B2 (ja) * 2009-03-12 2013-11-13 パナソニック株式会社 弾性表面波デバイスの製造方法
JP2011188255A (ja) * 2010-03-09 2011-09-22 Panasonic Corp 弾性波素子
CN102763328B (zh) * 2010-12-16 2015-12-02 天工松下滤波方案日本有限公司 弹性波装置
JP2012182604A (ja) 2011-03-01 2012-09-20 Panasonic Corp 弾性波フィルタ部品
DE112012002879B4 (de) 2011-07-08 2018-03-01 Murata Manufacturing Co., Ltd. Schaltungsmodul
DE112012005948T5 (de) * 2012-02-27 2014-12-11 Taiyo Yuden Co., Ltd. Akustikwellenvorrichtung
JP5358724B1 (ja) 2012-06-28 2013-12-04 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
JP5122018B1 (ja) * 2012-08-10 2013-01-16 太陽誘電株式会社 電子部品内蔵基板
KR101645172B1 (ko) * 2012-09-25 2016-08-03 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
JP6106404B2 (ja) * 2012-10-30 2017-03-29 太陽誘電株式会社 電子部品モジュール
JP6311724B2 (ja) 2013-12-25 2018-04-18 株式会社村田製作所 電子部品モジュール
JP5907195B2 (ja) * 2014-02-27 2016-04-26 株式会社村田製作所 電子部品及び電子部品の製造方法
KR102414843B1 (ko) * 2017-05-22 2022-06-30 삼성전기주식회사 음향파 디바이스 및 그 제조방법
KR102449356B1 (ko) * 2017-07-17 2022-10-04 삼성전기주식회사 음향파 디바이스 및 그 제조방법
US11437563B2 (en) 2017-07-17 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same
WO2020047315A1 (en) * 2018-08-30 2020-03-05 Skyworks Solutions, Inc. Packaged surface acoustic wave devices
WO2020209190A1 (ja) * 2019-04-08 2020-10-15 株式会社村田製作所 弾性波装置及びマルチプレクサ
CN116671010A (zh) * 2021-02-01 2023-08-29 株式会社村田制作所 弹性波装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH08195645A (ja) 1995-01-17 1996-07-30 Shinko Electric Ind Co Ltd 素子搭載用パッケージ
JP3265889B2 (ja) 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
JP3982876B2 (ja) 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
DE19960299A1 (de) 1999-12-14 2001-06-21 Epcos Ag Duplexer mit verbesserter Sende-/Empfangsbandtrennung
JP4377500B2 (ja) * 1999-12-24 2009-12-02 京セラ株式会社 弾性表面波装置及び弾性表面波装置の製造方法
US6407649B1 (en) 2001-01-05 2002-06-18 Nokia Corporation Monolithic FBAR duplexer and method of making the same
JP3772702B2 (ja) 2001-07-23 2006-05-10 松下電器産業株式会社 弾性表面波装置の製造方法
JP4000960B2 (ja) * 2001-10-19 2007-10-31 株式会社村田製作所 分波器、通信装置
JP3747853B2 (ja) 2002-01-08 2006-02-22 株式会社村田製作所 弾性表面波装置を備えた分波器
JP3815424B2 (ja) * 2002-11-08 2006-08-30 株式会社村田製作所 弾性境界波装置
JP2004248243A (ja) * 2002-12-19 2004-09-02 Murata Mfg Co Ltd 電子部品およびその製造方法
CN1788415B (zh) * 2004-01-19 2012-09-12 株式会社村田制作所 边界声波装置
JP4576849B2 (ja) * 2004-03-01 2010-11-10 パナソニック株式会社 集積回路装置
JP4497159B2 (ja) * 2004-04-08 2010-07-07 株式会社村田製作所 弾性境界波フィルタ
US7298231B2 (en) 2004-05-27 2007-11-20 Kyocera Corporation Surface acoustic wave device and communication apparatus
JP4634861B2 (ja) 2004-05-27 2011-02-16 京セラ株式会社 弾性表面波装置及び通信機器
CN100550618C (zh) * 2004-07-14 2009-10-14 株式会社村田制作所 压电器件及制作方法
JP2006135447A (ja) * 2004-11-02 2006-05-25 Fujitsu Media Device Kk 分波器
JP4710456B2 (ja) * 2005-07-15 2011-06-29 株式会社村田製作所 弾性境界波装置及びその製造方法
JP4768520B2 (ja) 2006-05-31 2011-09-07 太陽誘電株式会社 弾性表面波デバイス

Also Published As

Publication number Publication date
EP2159916A1 (en) 2010-03-03
JPWO2008105199A1 (ja) 2010-06-03
EP2159916A4 (en) 2013-05-08
WO2008105199A1 (ja) 2008-09-04
EP2159916B1 (en) 2018-07-11
US7999632B2 (en) 2011-08-16
US20090309673A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP4952781B2 (ja) 分波器及びその製造方法
JP5849130B2 (ja) 弾性波装置および弾性波モジュール
JP4638530B2 (ja) 圧電部品及びその製造方法
US10200010B2 (en) Elastic wave filter device
JP5424973B2 (ja) 圧電部品及びその製造方法
WO2009104438A1 (ja) 弾性波装置及びその製造方法
JP5882306B2 (ja) 電子部品
JP4377500B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
JP4468436B2 (ja) 弾性波デバイスおよびその製造方法
JP2004129222A (ja) 圧電部品およびその製造方法
JP5206377B2 (ja) 電子部品モジュール
CN110635774A (zh) 表面弹性波元件封装及其制造方法
JP4906557B2 (ja) 弾性表面波装置の製造方法
JP5170282B2 (ja) 電子部品の製造方法
CN108282157A (zh) 声波谐振器及制造声波谐振器的方法
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP4496652B2 (ja) 弾性表面波装置とその製造方法
JP4195605B2 (ja) 弾性表面波装置
WO2018198952A1 (ja) フィルタ装置およびその製造方法
JP2007028196A (ja) 弾性境界波装置の製造方法及び弾性境界波装置
JP4722204B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
JP2014230079A (ja) 弾性表面波装置
JP2014216971A (ja) 弾性表面波装置
JP2009182741A (ja) 弾性境界波デバイス及びその製造方法
JP5569473B2 (ja) 電子部品、回路基板及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Ref document number: 4952781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3