JP2013141317A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2013141317A
JP2013141317A JP2013077251A JP2013077251A JP2013141317A JP 2013141317 A JP2013141317 A JP 2013141317A JP 2013077251 A JP2013077251 A JP 2013077251A JP 2013077251 A JP2013077251 A JP 2013077251A JP 2013141317 A JP2013141317 A JP 2013141317A
Authority
JP
Japan
Prior art keywords
filter chip
circuit board
filter
active component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013077251A
Other languages
English (en)
Other versions
JP6105358B2 (ja
Inventor
Sachiko Tanaka
祥子 田中
Naoyuki Tasaka
直之 田坂
Hidenori Nishimura
豪紀 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013077251A priority Critical patent/JP6105358B2/ja
Publication of JP2013141317A publication Critical patent/JP2013141317A/ja
Application granted granted Critical
Publication of JP6105358B2 publication Critical patent/JP6105358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transceivers (AREA)

Abstract

【課題】良好な高周波特性を得ることができ、かつ小型化可能な回路基板を提供すること。
【解決手段】本発明は、導体層40、42、及び44と絶縁層30、32、34、36及び38とが積層されて形成された積層基板22と、積層基板22に設けられたアンテナ端子と、積層基板22に内蔵され、前記アンテナ端子と電気的に接続された送信フィルタチップ10a及び受信フィルタチップ10bと、送信フィルタチップ10aを積層基板22の厚さ方向に投影して形成される投影領域10cと少なくとも一部が重なるように積層基板22の上面に設けられ、かつ送信フィルタチップ10a能動部品16aと、を具備する回路基板である。
【選択図】図3

Description

本発明は回路基板に関する。
高周波特性に優れたフィルタとして、弾性表面波(Surface Acoustic Wave:SAW)フィルタ、圧電薄膜共振器(Film Bulk Acoustic Resonator:FBAR)フィルタ等の弾性波フィルタがある。携帯電話等の移動体通信端末の普及に伴い、弾性波フィルタを含む部品の小型化が要求されている。小型化のため、弾性波フィルタと、例えばパワーアンプ、IC(Integrated Circuit:集積回路)等の電子部品とを同一の基板に組み込んだ回路基板が利用される。特許文献1には基板上面にSAWフィルタチップを設け、基板の内部配線によりフィルタを形成する発明が開示されている。特許文献2には基板上面にトランジスタ及びSAWフィルタを設けた発明が記載されている。
特開2001−189605号公報 特開2011−176061号公報
しかし、従来の技術では、弾性波フィルタと電子部品とを接続する配線が長くなる。この結果、ノイズの影響が増大する。この結果、弾性波フィルタの高周波特性が悪化することがあった。さらに回路基板を十分に小型化することも難しかった。本発明は上記課題に鑑み、良好な高周波特性を得ることができ、かつ小型化可能な回路基板を提供することを目的とする。
本発明は、導体層と絶縁層とが積層されて形成された積層基板と、前記積層基板に設けられたアンテナ端子と、弾性波フィルタが形成され、前記積層基板に内蔵され、前記アンテナ端子と電気的に接続されたフィルタチップと、前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続された能動部品と、を具備する回路基板である。
上記構成において、前記能動部品の全体が前記投影領域の内側に位置する構成とすることができる。
上記構成において、前記フィルタチップと前記能動部品とは、別の部品を介さず直接接続されている構成とすることができる。
上記構成において、複数の前記フィルタチップは送信フィルタが形成された送信フィルタチップ、及び受信フィルタが形成された受信フィルタチップを含む構成とすることができる。
上記構成において、前記送信フィルタチップは送信ノードと共通ノードとの間に接続され、前記受信フィルタチップは受信ノードと前記共通ノードとの間に接続され、前記能動部品は、前記送信フィルタチップと接続され、かつ前記送信フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と重なる構成とすることができる。
上記構成において、前記フィルタチップと前記能動部品とを接続する配線のうち、前記積層基板の面方向に延びる第1配線は、前記積層基板の厚さ方向に延びる第2配線より短い構成とすることができる。
上記構成において、前記積層基板は金属からなるコアを含み、前記フィルタチップは前記コアに形成された開口部に内蔵されている構成とすることができる。
本発明によれば、良好な高周波特性を得ることができ、かつ小型化可能な回路基板を提供することができる。
図1(a)は弾性波フィルタを含むモジュールを例示する模式図である。図1(b)はラダー型フィルタを例示する回路図である。 図2(a)は比較例に係る回路基板を例示する上面図である。図2(b)は図2(a)のB−Bに沿った断面図である。 図3(a)は実施例1に係る回路基板を例示する上面図である。図3(b)は図3(a)のB−Bに沿った断面図である。 図4(a)は実施例2に係る回路基板を例示する上面図である。図4(b)は図4(a)のB−Bに沿った断面図である。 図5(a)は実施例3に係る回路基板を例示する上面図である。図5(b)は図5(a)のB−Bに沿った断面図である。 図6は実施例4に係る回路基板を例示する断面図である。
まず弾性波フィルタを含むモジュールについて説明する。図1(a)は弾性波フィルタを含むモジュールを例示する模式図である。
図1(a)に示すように、分波器10は、例えばSAWフィルタである送信フィルタ10Tx及び受信フィルタ10Rxを含む。送信フィルタ10Txは、アンテナノードAnt(共通ノード)と送信ノードTx1との間に接続されている。受信フィルタ10Rxは、アンテナノードAntと受信ノードRx1の間に接続されている。なお送信フィルタ10Tx及び受信フィルタ10Rxは不図示の接地端子に接続されている。受信フィルタ10RxとRFIC(Radio Frequency Integrated Circuit)18(電子部品)との間に受信ノードRx、及びPA16とRFIC18との間に送信ノードTx2が設けられている。
BBIC(Base Band Integrated Circuit)20からRFIC18にベースバンドの送信信号が入力される。RFIC18は送信信号をベースバンドから高周波数にアップコンバートする。送信信号はパワーアンプ(Power Amp:PA)16において増幅され、送信フィルタ10Txに入力される。送信フィルタ10Txは、送信信号のうち送信フィルタ10Txの通過帯域内の周波数を有する信号を通過させ、通過帯域外の周波数を有する信号を抑圧する。図1(a)では図示を省略しているが、スイッチ12には、分波器10、PA16、RFIC18及びBBIC20を含む複数のシステムが接続されている。例えば通信帯域(バンド)に応じて、スイッチ12は複数のシステムから1つを選択し、信号をアンテナ14に入出力させる。送信信号はスイッチ12を通じてアンテナ14に入力され、アンテナ14から送信される。アンテナ14が受信した受信信号はスイッチ12を通じて受信フィルタ10Rxに入力される。受信フィルタ10Rxは、受信信号のうち受信フィルタ10Rxの通過帯域内の周波数を有する信号を通過させ、通過帯域外の周波数を有する信号を抑圧する。受信信号はRFIC18に入力され、RFIC18に含まれるローノイズアンプにより増幅される。RFIC18は受信信号をベースバンドにダウンコンバートする。BBIC20はベースバンドの受信信号を処理する。良好な高周波特性を得るためには、分波器10、PA16、スイッチ12、アンテナ14、RFIC18及びBBIC20間のインピーダンスを整合することが要求される。
送信フィルタ10Tx及び受信フィルタ10Rxには例えばラダー型フィルタが採用される。図1(b)はラダー型フィルタを例示する回路図である。入力端子Inと出力端子Outとの間に直列共振子S1〜S3が直列接続されている。直列共振子S1〜S2間に並列共振子P1が接続され、直列共振子S2〜S3間に並列共振子P2が接続されている。並列共振子P1及びP2は接地端子に接続されている。送信フィルタ10Txの入力端子Inは図1(a)の送信ノードTx1と接続され、出力端子OutはアンテナノードAntと接続されている。受信フィルタ10Rxの入力端子InはアンテナノードAntと接続され、出力端子Outは受信ノードRxと接続されている。送信フィルタ10Tx及び受信フィルタ10Rxとして、ラダー型フィルタ以外に例えば多重モードフィルタ等を用いてもよい。
次に比較例として、モジュールのうち四角Aで囲んだ構成を1つの回路基板に組み込む例について説明する。図2(a)は比較例に係る回路基板100Rを例示する上面図である。図2(b)は図2(a)のB−Bに沿った断面図である。図2(a)ではソルダーレジスト124及び導体層140の図示は省略した。図2(b)では複数のビア配線150のうち一部のみに符号を付した。
図2(a)及び図2(b)に示すように、絶縁層130、132,134、136及び138、並びに導体層140、142、144、及び146が積層されている。各導体層間は、絶縁層130、132,134、136及び138を貫通するビア配線150により接続されている。導体層146は、積層基板122と、アンテナ14、RFIC18及びBBIC20といった外部の部品とを接続するためのフットパッドとして機能する。図2(b)に示した導体層146の送信端子146aは図1(a)の送信ノードTx2に対応する。図1(a)の受信ノードRxに対応する受信端子、及びアンテナノードAntに対応するアンテナ端子の図示は省略した。
送信フィルタチップ110aは例えば図1(a)の送信フィルタ10Txが形成されたSAWフィルタチップであり、受信フィルタチップ110bは例えば受信フィルタ10Rxが形成されたSAWフィルタチップである。能動部品116aは図1(a)のPA16を含む。
送信フィルタチップ110a及び受信フィルタチップ110bは、積層基板122の上面の導体層140にフリップチップ実装されている。送信フィルタチップ110aの接地端子GND1、及び能動部品116aの接地端子GND2は、接地端子146bに接続されている。送信フィルタチップ110aの出力端子Out1は、導体層146に含まれるアンテナ端子に接続されている。アンテナ端子は図1(a)に示したスイッチ12と接続される。送信フィルタチップ110aの入力端子In1は、導体層140に含まれる配線を通じて能動部品116aの出力端子Out2と接続されている。能動部品116aの入力端子In2は送信端子146aと接続されている。送信端子146aは、RFIC18(図1(a)参照)と接続される。
フィルタチップ(送信フィルタチップ110a及び受信フィルタチップ110b)と能動部品116aとが積層基板122の上面に設けられているため、積層基板122が大型化する。また導体層140に含まれる配線のような、積層基板122の面方向に延びる配線は長くなり、例えば150μm以上の長さを有する。このため、配線を流れる高周波信号は電気的なノイズの影響を受けやすくなる。この結果、回路基板100Rの高周波特性が劣化する。またフィルタチップ、及び能動部品116aの配置、並びに配線の経路が制約される。このため、配線がより長くなり、高周波特性が大きく劣化することもある。次に実施例1について説明する。
実施例1はフィルタチップ(送信フィルタチップ及び受信フィルタチップ)が積層基板に内蔵され、能動部品は積層基板の上面(表面)に実装された例である。図3(a)は実施例1に係る回路基板100を例示する上面図である。図3(b)は図3(a)のB−Bに沿った断面図である。
図3(a)及び図3(b)に示すように、送信フィルタチップ10a及び受信フィルタチップ(不図示)は、例えばタンタル酸リチウム(LiTaO)又はニオブ酸リチウム(LiNbO)等の圧電体からなる圧電基板上にIDT(Interdigital Transducer)が形成されたSAWフィルタチップであり、積層基板22に内蔵されている。弾性波を励振するIDTは不図示であるが、各フィルタチップの上面に設けられている。
能動部品16aは積層基板22の上面にフリップチップ実装され、送信フィルタチップ10aを積層基板22の厚さ方向(図3(b)の上下方向)に投影して形成される投影領域10c(図中の破線参照)、及び受信フィルタチップ(不図示)を積層基板22の厚さ方向に投影して形成される投影領域10d(図中の破線参照)と重なる。このため比較例に比べ、積層基板22の面積を小さくすることができる。従って回路基板100の小型化が可能である。
図3(b)に示すように、送信フィルタチップ10aの入力端子In1は、ビア配線50、導体層40及び42を介して、能動部品16aの出力端子Out2と接続されている。入力端子In1と出力端子Out2との間のビア配線50、導体層40及び42は、図1(a)の送信ノードTx1が設けられた配線に対応する。送信フィルタチップ10aの出力端子Out1は、ビア配線50及び導体層42を介して、導体層44に含まれるアンテナ端子44aと接続されている。アンテナ端子44aは、図1(a)のアンテナノードAntに対応し、スイッチ12及びアンテナ14と接続される。能動部品16aの端子16b及び16cは、電源と接続される端子、接地端子、及び入力端子のいずれか2つに対応する。
送信フィルタチップ10aと接続されている能動部品16aが投影領域10cと重なるため、送信フィルタチップ10aと能動部品16aとを接続する配線は面方向に延びる配線を含まず、ビア配線50により構成される。絶縁層30及び32それぞれの厚さは例えば30μm程度であり、送信フィルタチップ10aと能動部品16aとを接続する2つのビア配線50の長さの合計L1は例えば60μm程度である。このように、実施例1においては比較例に比べ、送信フィルタチップ10aと能動部品16aとを接続する配線が短くなる。この結果、ノイズの影響を低減することができる。さらに配線の寄生容量、及び寄生インダクタンス等の寄生成分も低減される。従って、回路基板100の高周波特性が改善する。高周波特性を効果的に改善するために、送信フィルタチップ10aと能動部品16aとは、例えばインダクタ等の部品を介さず直接接続されていることが好ましい。
フィルタチップが内蔵されているため、能動部品16aの配置、並びに配線の経路の自由度が高まる。この結果、回路基板100を小型化し、かつ面方向に伸びる配線をより短くすることができる。
積層基板22に含まれる絶縁層の数及び導体層の数は変更可能である。回路基板100は、図1(a)の四角Aで囲んだ回路要素以外に、スイッチ12、アンテナ14、BBIC20及びRFIC18の少なくとも1つを含んでもよいし、全てを含んでもよい。能動部品16aは、例えば図1(a)に示したスイッチ12、RFIC18及びBBIC20を含んでもよい。能動部品16aが、スイッチ12及びRFIC18のように受信フィルタチップと接続されているものを含む場合、能動部品16aは投影領域10dの内側に位置し、かつ受信フィルタチップとビア配線50により接続されることが好ましい。能動部品16aは、図1(a)に示したもの以外に、電源が入力される部品とすることができる。
絶縁層30、32、34、36及び38は、例えばガラスエポキシ樹脂等の樹脂又はセラミックス等からなる。各絶縁層が樹脂からなることにより、フィルタチップの内蔵が容易になる。送信フィルタチップ10aに含まれる端子、導体層40、42、及び44は、例えば銅(Cu)、アルミニウム(Al)等の金属、又はこれらの金属を含む合金からなる。図3(b)に示したソルダーレジスト24は、フリップチップ実装に用いられる半田ボールが積層基板22及び導体層40の不要な箇所に付着することを抑制する。
実施例2は能動部品16aの全体が投影領域10c内に設けられている例である。図4(a)は実施例2に係る回路基板200を例示する上面図である。図4(b)は図4(a)のB−Bに沿った断面図である。
図4(a)及び図4(b)に示すように、能動部品16aの全体は投影領域10cの内側に位置する。このため、回路基板200をより小さくすることができる。また実施例1と同様に配線が短くなるため、高周波特性が改善する。
実施例3は面方向の配線を用いる例である。図5(a)は実施例3に係る回路基板300を例示する上面図である。図5(b)は図5(a)のB−Bに沿った断面図である。
図5(a)及び図5(b)に示すように、送信フィルタチップ10aと能動部品16aとは、導体層40に含まれる配線40a(第1配線、図5(b)の格子斜線参照)とビア配線50a(第2配線)とにより接続されている。配線40aの長さL2は例えば30μmである。ビア配線50aの長さの合計L1は例えば60μmである。ビア配線50aが能動部品16aと重なる位置に設けられていなくても、面方向に延びる配線40aがビア配線50aより短いため、高周波特性は改善する。配線40aの長さは、積層基板22の上面のレイアウトに応じて変更可能であるが、ビア配線50aより短いことが好ましい。実施例1〜3に示したように、能動部品16aの少なくとも一部が投影領域10cと重なればよく、能動部品16aのサイズに応じて実施例1〜3を使い分けることができる。
実施例4はコアを用いる例である。図6は実施例4に係る回路基板400を例示する断面図である。
図6に示すように、積層基板22は、絶縁層32〜38間にコア52を含む。コア52は、例えば250μm程度の厚さを有し、Cu等の金属からなり、接地電位を有する。コア52に形成された開口部52aには、送信フィルタチップ10aが内蔵されている。開口部52bには、導体層42と導体層44との間を接続するビア配線50が貫通する。コア52により、コア52より上側の導体層40及び42と、下側の導体層44との間における信号の干渉は抑制される。この結果、高周波特性がより改善する。コア52は金属からなり、かつ他の導体層より厚いため、回路基板300の強度及び放熱性が向上する。
フィルタチップのIDT、及び端子は、フィルタチップの上面に設けられてもよいし、下面に設けられてもよい。フィルタチップはSAWフィルタチップ以外に、例えば弾性境界波フィルタチップ、FBARフィルタチップ等、他の弾性波フィルタチップでもよい。送信フィルタと受信フィルタとを1つのチップに設けた分波器チップを積層基板22に内蔵してもよい。このとき分波器チップを積層基板22の厚さ方向に投影した投影領域と重なるように能動部品16aを設ける。また実施例1〜3は分波器ではなく、フィルタ単体が積層基板22に内蔵される例にも適用可能である。
図1(a)の分波器10とスイッチ12との間、受信フィルタ10RxとRFIC18との間、及び送信フィルタ10TxとPA16との間に、インピーダンス整合のためのマッチング回路が設けられることがある。マッチング回路は、例えばキャパシタ及びインダクタ等のチップ部品で構成され、チップ部品は投影領域10c又は10dと重なるように、積層基板22の上面に実装されることが好ましい。配線が短くなるからである。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 分波器
10a 送信フィルタチップ
10b 受信フィルタチップ
10c、10d 投影領域
16 PA
16a 能動部品
22 積層基板
30、32、34、36、38 絶縁層
40、42、44 導体層
40a 配線
50,50a ビア配線
52 コア
52a、52b 開口部
100、200、300、400 回路基板
Ant アンテナノード
Rx 受信ノード
Tx1、Tx2 送信ノード

Claims (7)

  1. 導体層と絶縁層とが積層されて形成された積層基板と、
    前記積層基板に設けられたアンテナ端子と、
    弾性波フィルタが形成され、前記積層基板に内蔵され、前記アンテナ端子と電気的に接続されたフィルタチップと、
    前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続された能動部品と、を具備することを特徴とする回路基板。
  2. 前記能動部品の全体が前記投影領域の内側に位置することを特徴とする請求項1記載の回路基板。
  3. 前記フィルタチップと前記能動部品とは、別の部品を介さず直接接続されていることを特徴とする請求項1又は2記載の回路基板。
  4. 複数の前記フィルタチップは送信フィルタが形成された送信フィルタチップ、及び受信フィルタが形成された受信フィルタチップを含むことを特徴とする請求項1から3いずれか一項記載の回路基板。
  5. 前記送信フィルタチップは送信ノードと共通ノードとの間に接続され、前記受信フィルタチップは受信ノードと前記共通ノードとの間に接続され、
    前記能動部品は、前記送信フィルタチップと接続され、かつ前記送信フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と重なることを特徴とする請求項4記載の回路基板。
  6. 前記フィルタチップと前記能動部品とを接続する配線のうち、前記積層基板の面方向に延びる第1配線は、前記積層基板の厚さ方向に延びる第2配線より短いことを特徴とする請求項1から5いずれか一項記載の回路基板。
  7. 前記積層基板は金属からなるコアを含み、
    前記フィルタチップは前記コアに形成された開口部に内蔵されていることを特徴とする請求項1から6いずれか一項記載の回路基板。
JP2013077251A 2013-04-02 2013-04-02 回路基板 Active JP6105358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013077251A JP6105358B2 (ja) 2013-04-02 2013-04-02 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013077251A JP6105358B2 (ja) 2013-04-02 2013-04-02 回路基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011282013A Division JP5241910B2 (ja) 2011-12-22 2011-12-22 回路基板

Publications (2)

Publication Number Publication Date
JP2013141317A true JP2013141317A (ja) 2013-07-18
JP6105358B2 JP6105358B2 (ja) 2017-03-29

Family

ID=49038273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013077251A Active JP6105358B2 (ja) 2013-04-02 2013-04-02 回路基板

Country Status (1)

Country Link
JP (1) JP6105358B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021752A (ja) * 2016-10-14 2020-02-06 株式会社デンソー 電池装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340416A (ja) * 1998-05-26 1999-12-10 Nec Corp マルチチップモジュール
JP2000188522A (ja) * 1998-12-22 2000-07-04 Hitachi Ltd 移動無線端末及び弾性表面波アンテナ共用器
JP2002344346A (ja) * 2001-05-22 2002-11-29 Tdk Corp 移動体通信機器用モジュール
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法
JP2009182903A (ja) * 2008-01-31 2009-08-13 Tdk Corp 高周波モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340416A (ja) * 1998-05-26 1999-12-10 Nec Corp マルチチップモジュール
JP2000188522A (ja) * 1998-12-22 2000-07-04 Hitachi Ltd 移動無線端末及び弾性表面波アンテナ共用器
JP2002344346A (ja) * 2001-05-22 2002-11-29 Tdk Corp 移動体通信機器用モジュール
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法
JP2009182903A (ja) * 2008-01-31 2009-08-13 Tdk Corp 高周波モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021752A (ja) * 2016-10-14 2020-02-06 株式会社デンソー 電池装置
US11695282B2 (en) 2016-10-14 2023-07-04 Denso Corporation Battery device

Also Published As

Publication number Publication date
JP6105358B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
JP5241910B2 (ja) 回路基板
JP6725059B2 (ja) 高周波モジュール及び通信装置
JP5241909B2 (ja) 回路基板
US10873352B2 (en) Radio-frequency module and communication apparatus
KR101622452B1 (ko) 모듈 기판 및 모듈
WO2018110577A1 (ja) 高周波モジュール及び通信装置
WO2021002157A1 (ja) 高周波モジュール及び通信装置
JP2021072583A (ja) 高周波モジュール及び通信装置
JP2012205215A (ja) 弾性表面波装置およびその製造方法
JP5888786B2 (ja) 回路基板
WO2021002156A1 (ja) 高周波モジュール及び通信装置
JP6112654B2 (ja) モジュール
JP6105358B2 (ja) 回路基板
CN110476355B (zh) 多工器、高频前端电路以及通信装置
CN115039345B (zh) 高频模块以及通信装置
JP2014154942A (ja) 高周波モジュール
US20230318558A1 (en) Radio-frequency circuit and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170302

R150 Certificate of patent or registration of utility model

Ref document number: 6105358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250