WO2021192429A1 - 高周波モジュール及び通信装置 - Google Patents

高周波モジュール及び通信装置 Download PDF

Info

Publication number
WO2021192429A1
WO2021192429A1 PCT/JP2020/045540 JP2020045540W WO2021192429A1 WO 2021192429 A1 WO2021192429 A1 WO 2021192429A1 JP 2020045540 W JP2020045540 W JP 2020045540W WO 2021192429 A1 WO2021192429 A1 WO 2021192429A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
frequency module
high frequency
terminal
cover
Prior art date
Application number
PCT/JP2020/045540
Other languages
English (en)
French (fr)
Inventor
宗志 大島
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080095665.9A priority Critical patent/CN115066750A/zh
Publication of WO2021192429A1 publication Critical patent/WO2021192429A1/ja
Priority to US17/815,987 priority patent/US11871508B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the present invention generally relates to a high frequency module and a communication device, and more particularly to a high frequency module and a communication device including a mounting board and a plurality of chips.
  • Patent Document 1 a semiconductor package (high frequency module) in which semiconductor chips are laminated is known (see Patent Document 1).
  • a protruding electrode of a semiconductor chip is joined to a wiring layer of a flexible substrate, the semiconductor chip is mounted in a semiconductor chip mounting region of the flexible substrate, and the semiconductor chips mounted on a plurality of flexible substrates are mounted on a carrier substrate.
  • Each flexible substrate is connected to the carrier substrate by laminating in the above and bending each flexible substrate.
  • the semiconductor package (high frequency module) is miniaturized, the distance between the chip and the component becomes shorter.
  • some chips are susceptible to magnetic fields generated by components such as inductors. As a result, the quality of the semiconductor package may be deteriorated.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a high-frequency module and a communication device capable of suppressing deterioration in quality while achieving miniaturization.
  • the high-frequency module includes a mounting board on which ground terminals are arranged, a first chip, a second chip, and a cover.
  • the first chip is arranged on the mounting substrate.
  • the second chip is placed on top of the first chip.
  • the cover covers at least a part of the first chip and the second chip.
  • the second chip has a first connection terminal on the side opposite to the first chip in the thickness direction of the mounting substrate.
  • the cover has a shield layer connected to the ground terminal arranged on the mounting board.
  • the first connection terminal is connected to the shield layer.
  • the communication device includes the high frequency module and a signal processing circuit that processes signals used for communication.
  • FIG. 1A is a schematic perspective view illustrating a high frequency module according to an embodiment.
  • FIG. 1B is a cross-sectional view of X1-X1 in FIG. 1A.
  • FIG. 2 is an enlarged view of a main part in FIG. 1B.
  • FIG. 3 is a schematic circuit diagram illustrating a communication device including the same high frequency module.
  • FIG. 4 is a schematic cross-sectional view illustrating the configuration of the high frequency module according to the first modification.
  • FIG. 5 is a schematic cross-sectional view illustrating the configuration of the high frequency module according to the second modification.
  • FIG. 6 is a schematic perspective view illustrating the high frequency module according to the modified example 3.
  • FIGS. 1A to 6 referred to in the following embodiments and the like are schematic views, and the ratio of the size and the thickness of each component in the figure does not necessarily reflect the actual dimensional ratio. Not necessarily.
  • the high frequency module 1 is used, for example, in a communication device 500 compatible with multimode / multiband.
  • the communication device 500 is, for example, a mobile phone (for example, a smartphone), but is not limited to this, and may be, for example, a wearable terminal (for example, a smart watch) or the like.
  • the high frequency module 1 is a module capable of supporting, for example, a 4G (4th generation mobile communication) standard, a 5G (5th generation mobile communication) standard, and the like.
  • the 4G standard is, for example, a 3GPP LTE standard (LTE: Long Term Evolution).
  • the 5G standard is, for example, 5G NR (New Radio).
  • the high frequency module 1 is a module capable of supporting carrier aggregation and dual connectivity.
  • the high frequency module 1 is configured to, for example, amplify the transmission signal input from the signal processing circuit 3 and output it to the antenna 4. Further, the high frequency module 1 is configured to amplify the received signal input from the antenna 4 and output it to the signal processing circuit 3.
  • the signal processing circuit 3 is not a component of the high frequency module 1, but a component of the communication device 500 including the high frequency module 1.
  • the high frequency module 1 according to the embodiment is controlled by, for example, a signal processing circuit 3 included in the communication device 500.
  • the communication device 500 includes a high frequency module 1 and a signal processing circuit 3.
  • the communication device 500 further includes an antenna 4.
  • the signal processing circuit 3 processes a signal received via the antenna 4 (received signal) and a signal transmitted via the antenna 4 (transmitted signal).
  • the high-frequency module 1 includes a mounting board 100, a shield cover 200 (cover), an antenna terminal T1, an antenna switch 10, and a first matching circuit. It includes 20, a filter group 30, a switch 40, a second matching circuit 50, a third matching circuit 60, a power amplifier 70, and a low noise amplifier 80.
  • the high frequency module 1 further includes a plurality of external connection terminals 110 (see FIG. 1B).
  • the antenna terminal T1 is electrically connected to the antenna 4.
  • the antenna switch 10 selects the signal path of at least one communication band among the signal paths of the plurality of communication bands as the signal path connected to the antenna 4.
  • the antenna switch 10 has a common terminal 11 and a plurality of (three in the illustrated example) selection terminals 12 to 14 (see FIG. 3).
  • the common terminal 11 is electrically connected to the antenna terminal T1.
  • the selection terminal 12 is connected to the filter 31 included in the filter group 30.
  • the selection terminal 13 is connected to the filter 32 included in the filter group 30.
  • the selection terminal 14 is connected to the filter 33 included in the filter group 30.
  • the antenna switch 10 selects at least one of the plurality of selection terminals 12 to 14 as the connection destination of the common terminal 11. That is, the antenna switch 10 selectively connects the filter 31, the filter 32, the filter 33, and the antenna 4.
  • the antenna switch 10 is controlled by, for example, the signal processing circuit 3.
  • the antenna switch 10 electrically connects at least one of the selection terminal 12, the selection terminal 13, and the selection terminal 14 and the common terminal 11 according to the control signal from the RF signal processing circuit 5 of the signal processing circuit 3.
  • the first matching circuit 20 has, for example, a plurality of (three in the illustrated example) chip inductors 21 to 23 (see FIG. 3).
  • Each of the chip inductors 21 to 23 is a circuit element that performs impedance matching between the antenna switch 10 and the filter group 30.
  • One end of each of the chip inductors 21 to 23 is connected to a path connecting the antenna switch 10 and the filters 31 to 33 of the filter group 30, and the other end is connected to a reference terminal (ground).
  • the chip inductors 21 to 23 may be connected in series to the path instead of being connected between the path and the ground.
  • the first matching circuit 20 is not limited to the chip inductors 21 to 23, and may be a capacitor or a circuit in which an inductor and a capacitor are combined.
  • the filter group 30 has a plurality of filters 31 to 33 (see FIG. 3).
  • the plurality of filters 31 to 33 are, for example, elastic wave filters, and each of the plurality of series arm resonators and the plurality of parallel arm resonators is composed of elastic wave resonators.
  • the surface acoustic wave filter is, for example, a SAW (Surface Acoustic Wave) filter that utilizes surface acoustic waves.
  • Filters 31 to 33 are duplexers. Each of the filters 31 to 33 is connected one-to-one to a plurality of selection terminals of the antenna switch 10. Each of the filters 31 to 33 is connected one-to-one to a plurality of (three in the illustrated example) selection terminals 43a to 43c of the first switch 41 of the switch 40. Each of the filters 31 to 33 is connected one-to-one to a plurality of (three in the illustrated example) selection terminals 47a to 47c of the second switch 45 of the switch 40.
  • the filter 31 passes the signal of the first communication band.
  • the filter 32 passes a signal in a second communication band different from the first communication band.
  • the filter 33 passes the signal of the third communication band.
  • the first communication band is, for example, Band 3 in the 4G standard.
  • the second communication band is, for example, Band 8 in the 4G standard.
  • the third communication band is, for example, Band 1 in the 4G standard.
  • the filter 31 is made into one chip, and is hereinafter also referred to as the first chip 301 (see FIG. 1B).
  • the filter 32 has one chip, and is also referred to as a second chip 302 (see FIG. 1B) hereafter.
  • the filter 33 has one chip, and is also referred to as the third chip thereafter.
  • the switch 40 is, for example, a switch IC (Integrated Circuit).
  • the switch 40 has a first switch 41 and a second switch 45 (see FIG. 3).
  • the first switch 41 has a common terminal 42 and a plurality of (three in the illustrated example) selection terminals 43a to 43c.
  • the first switch 41 switches the connection state between the common terminal 42 and the selection terminals 43a to 43c.
  • the common terminal 42 is connected to the power amplifier 70. Specifically, the common terminal 42 is connected to the power amplifier 70 via the second matching circuit 50.
  • the plurality of selection terminals 43a to 43c are connected one-to-one to the plurality of filters 31 to 33 included in the filter group 30.
  • the selection terminal 43a is connected to the filter 31, the selection terminal 43b is connected to the filter 32, and the selection terminal 43c is connected to the filter 33.
  • the first switch 41 electrically connects any one of the selection terminals 43a to 43c and the common terminal 42 according to the control signal from the RF signal processing circuit 5 of the signal processing circuit 3.
  • the second switch 45 has a common terminal 46 and a plurality of (three in the illustrated example) selection terminals 47a to 47c.
  • the second switch 45 switches the connection state between the common terminal 46 and the selection terminals 47a to 47c.
  • the common terminal 46 is connected to the low noise amplifier 80. Specifically, the common terminal 46 is connected to the low noise amplifier 80 via the third matching circuit 60.
  • the plurality of selection terminals 47a to 47c are connected one-to-one to the plurality of filters 31 to 33 included in the filter group 30. In the present embodiment, the selection terminal 47a is connected to the filter 31, the selection terminal 47b is connected to the filter 32, and the selection terminal 47c is connected to the filter 33.
  • the second switch 45 electrically connects any one of the selection terminals 47a to 47c and the common terminal 46 according to the control signal from the RF signal processing circuit 5 of the signal processing circuit 3.
  • the second matching circuit 50 has, for example, a plurality of (two in the illustrated example) inductors 51 and 52 and a plurality of (three in the illustrated example) capacitors 53 to 55.
  • the second matching circuit 50 matches the impedance of the first switch 41 and the power amplifier 70.
  • the inductor 51 is formed by a wiring pattern. One end of the inductor 51 is connected to the output terminal 71 of the power amplifier 70. The other end of the inductor 51 is connected to the common terminal 46 of the second switch 45 of the switch 40.
  • the inductor 52 is a chip inductor formed of coils. One end of the inductor 52 is connected to the output side of the power amplifier 70. Specifically, one end of the inductor 52 is connected to the output terminal 71 of the power amplifier 70 via the inductor 51. The other end of the inductor 52 is connected to the common terminal 42 of the first switch 41.
  • One end of the capacitor 53 is connected to the path between the inductor 51 and the inductor 52.
  • the other end of the capacitor 53 is connected to a reference terminal (ground).
  • One end of the capacitor 54 is connected to the path between the inductor 52 and the common terminal 42.
  • the other end of the capacitor 54 is connected to a reference terminal (ground).
  • the capacitor 54 is provided between the inductor 52 and the common terminal 42. Specifically, it is provided between the contact point between the capacitor 53, the inductor 52, and the common terminal 42, and the common terminal 42.
  • One end of the capacitor 55 is connected to the inductor 52.
  • the other end of the capacitor 55 is connected to the common terminal 42. At this time, one end of the capacitor 54 is connected to the path between the inductor 52 and the capacitor 55.
  • the third matching circuit 60 has, for example, a plurality of (two in the illustrated example) chip inductors 61 and 62.
  • the chip inductors 61 and 62 are circuit elements that perform impedance matching between the second switch 45 and the low noise amplifier 80.
  • One end of the chip inductor 61 is connected to the input side of the low noise amplifier 80.
  • one end of the chip inductor 61 is connected to the input terminal 81 of the low noise amplifier 80.
  • the other end of the chip inductor 61 is connected to the common terminal 46 of the second switch 45.
  • One end of the chip inductor 62 is connected to the path between the chip inductor 61 and the common terminal 46. That is, one end of the chip inductor 62 is connected to the input side of the low noise amplifier 80 via the chip inductor 61.
  • the other end of the chip inductor 62 is connected to the reference terminal (ground).
  • the power amplifier 70 amplifies the signal (transmitted signal) transmitted from the antenna 4.
  • the power amplifier 70 is integrated into one chip.
  • the input terminal 72 of the power amplifier 70 is connected to the signal processing circuit 3.
  • the output terminal 71 of the power amplifier 70 is connected to the second matching circuit 50.
  • the power amplifier 70 amplifies the signal output from the signal processing circuit 3.
  • the power amplifier 70 outputs the amplified transmission signal to the first switch 41 via the second matching circuit 50.
  • the low noise amplifier 80 amplifies the signal (received signal) received by the antenna 4.
  • the low noise amplifier 80 is integrated into one chip.
  • the input terminal 81 of the low noise amplifier 80 is connected to the third matching circuit 60.
  • the output terminal 82 of the low noise amplifier 80 is connected to the signal processing circuit 3.
  • the low noise amplifier 80 amplifies a signal (received signal) that has passed through any of the filters 31 to 33 and the third matching circuit 60.
  • the low noise amplifier 80 outputs the amplified received signal to the signal processing circuit 3.
  • the antenna switch 10, the switch 40, and the low noise amplifier 80 are integrated into one chip to form an IC chip 400 (see FIG. 1B).
  • the plurality of external connection terminals 110 connect the high frequency module 1 to the mother board on which the signal processing circuit 3 and the like are mounted.
  • the plurality of external connection terminals 110 are columnar (for example, columnar) electrodes provided on the mounting substrate 100.
  • the material of the plurality of external connection terminals 110 is, for example, a metal (for example, copper, copper alloy, etc.).
  • the plurality of external connection terminals 110 include an antenna terminal T1 and a plurality of ground terminals 111 used for ground connection. Note that FIG. 1B illustrates one ground terminal 111.
  • the high frequency module 1 receives the signal received by the antenna 4 via the antenna terminal T1 which is one of the external connection terminals 110 among the plurality of external connection terminals 110, and receives the signal received by the antenna 4 via another external connection terminal 110 of the signal processing circuit 3. Output to the RF signal processing circuit 5.
  • the mounting board 100 has a first main surface 101 and a second main surface 102 facing each other in the thickness direction D1 of the mounting board 100.
  • the mounting substrate 100 is, for example, a printed wiring board, an LTCC (Low Temperature Co-fired Ceramics), an HTCC (High Temperature Co-fired Ceramics), or a resin substrate (for example, a glass epoxy substrate).
  • the mounting substrate 100 is, for example, a multilayer substrate including a plurality of dielectric layers and a plurality of conductive layers. The plurality of dielectric layers and the plurality of conductive layers are laminated in the thickness direction D1 of the mounting substrate 100. The plurality of conductive layers are formed in a predetermined pattern determined for each layer.
  • Each of the plurality of conductive layers includes one or a plurality of conductor portions in one plane orthogonal to the thickness direction D1 of the mounting substrate 100.
  • the material of each conductive layer is, for example, copper.
  • the plurality of conductive layers include a ground layer. In the high frequency module 1, a plurality of ground terminals 111 and a ground layer are electrically connected via a via conductor or the like included in the mounting substrate 100.
  • the mounting board 100 is not limited to the printed wiring board and the LTCC board, but may be a wiring structure.
  • the wiring structure is, for example, a multi-layer structure.
  • the multilayer structure includes at least one insulating layer and at least one conductive layer.
  • the insulating layer is formed in a predetermined pattern. When there are a plurality of insulating layers, the plurality of insulating layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer is formed in a predetermined pattern different from the predetermined pattern of the insulating layer. When there are a plurality of conductive layers, the plurality of conductive layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer may include one or more rewiring sections.
  • the first surface of the two surfaces facing each other in the thickness direction of the multilayer structure is the first main surface 101 of the mounting board 100, and the second surface is the second main surface 102 of the mounting board 100.
  • the wiring structure may be, for example, an interposer.
  • the interposer may be an interposer using a silicon substrate, or may be a substrate composed of multiple layers.
  • a first matching circuit 20, a filter group 30 (filters 31 to 33), a second matching circuit 50, a third matching circuit 60, and a shield cover 200 are mounted on the first main surface 101. ..
  • a plurality of external connection terminals 110 are arranged on the second main surface 102 (see FIG. 1B). Further, the second main surface 102 is an electronic component different from the first matching circuit 20, the second matching circuit 50, the third matching circuit 60, the shield cover 200, the first chip 301, the second chip 302, and the third chip. As the antenna switch 10, the switch 40, the power amplifier 70, and the low noise amplifier 80 are mounted. In FIGS. 1A and 1B, the chip inductors 21 and 22 of the first matching circuit 20, the filter 31 (first chip 301), and the filter 32 (second chip 302) are the components mounted on the first main surface 101. ) Is shown, and other components implemented on the first main surface 101 are omitted.
  • the high frequency module 1 further includes a first resin layer 150 on the first main surface 101 of the mounting substrate 100, and a second resin layer 151 on the second main surface 102.
  • the first resin layer 150 includes a first matching circuit 20 mounted on the first main surface 101, a filter group 30 (filters 31 to 33), a second matching circuit 50, a third matching circuit 60, and a shield. Covers electronic components such as the cover 200.
  • the second resin layer 151 covers electronic components such as the IC chip 400 (antenna switch 10, low noise amplifier 80, switch 40) and the power amplifier 70 mounted on the second main surface 102.
  • the first resin layer 150 and the second resin layer 151 are omitted.
  • the antenna switch 10 is omitted.
  • the filter 31 is the first chip 301 which is made into one chip.
  • the first chip 301 is arranged on the mounting board 100.
  • the filter 32 is a second chip 302 that has been integrated into one chip.
  • the second chip 302 is arranged on the first chip 301. That is, the first chip 301 and the second chip 302 are laminated (stacked) on the mounting board 100 in the order of the first chip 301 and the second chip 302 with the mounting board 100 as a reference.
  • the first chip 301 and the second chip 302 are connected by die bond adhesion.
  • the filter 31 passes Band 3 in the 4G standard as the first communication band
  • the filter 32 passes Band 8 in the 4G standard as the second communication band.
  • the frequency band of Band 3 is a 1800 MHz band
  • Band 8 is a 900 MHz band. Therefore, it is preferable that the two chips to be stacked are separated from each other in the frequency bands used for communication.
  • the second chip 302 has a plurality of external connection terminals 320 on the opposite side of the first chip 301 in the thickness direction D1 of the mounting board 100.
  • the plurality of external connection terminals 320 include a ground terminal 321 (first connection terminal) and a Hot terminal 322 (second connection terminal) that is electrically connected to other electronic components.
  • the first chip 301 has a plurality of external connection terminals 310 (third connection terminals) on the opposite side of the second chip 302 in the thickness direction D1 of the mounting board 100.
  • the plurality of external connection terminals 310 include a ground terminal and a Hot terminal.
  • the shield cover 200 covers at least a part of the first chip 301 and the second chip 302. In the present embodiment, the shield cover 200 covers the entire first chip 301 and the second chip 302.
  • the shield cover 200 is formed in the shape of a rectangular box with one surface open in the thickness direction D1.
  • the shield cover 200 includes a shield layer 201 which is a conductive layer, an insulating layer 202, and a wiring layer 203 which is a conductive layer.
  • the shield layer 201 is electrically connected to the ground layer of the mounting substrate 100. That is, the shield layer 201 is electrically connected to the ground terminal 111 arranged on the mounting board 100 via the ground layer of the mounting board 100.
  • the wiring layer 203 is electrically connected to other electronic components.
  • the shield cover 200 is laminated in the order of the shield layer 201, the insulating layer 202, and the wiring layer 203 from the outer surface to the inside of the shield cover 200. That is, the shield cover 200 has a layer structure in which the shield layer 201, the insulating layer 202, and the wiring layer 203 are laminated in this order (see FIGS. 1B and 2).
  • the shield cover 200 is mounted (connected) to the mounting board 100 by fitting the tip of the side surface forming the side wall 211 of the shield cover 200 into the rectangular groove 103 provided on the mounting board 100 and soldering the shield cover 200.
  • the region E1 surrounded by the shield cover 200 mounted on the mounting substrate 100 has a cavity E2 (see FIG. 1B).
  • the "cavity" in the present embodiment means a space in which the inside of the shield cover 200 is not sealed with resin. That is, the cavity E2 is a space between the shield cover 200 and the first chip 301 and the second chip 302 in the region E1 surrounded by the shield cover 200.
  • the external connection terminal 320 (first connection terminal) as the ground terminal 321 of the second chip 302 is connected to the shield layer 201 of the shield cover 200 (see FIG. 2). Specifically, the ground terminal 321 and the shield layer 201 are connected by solder.
  • the external connection terminal 320 (second connection terminal) as the Hot terminal 322 of the second chip 302 is connected to the wiring layer 203 of the shield cover 200 (see FIG. 2). Specifically, the Hot terminal 322 and the wiring layer 203 are connected by solder.
  • the conductive path 160 provided in the conductive layer of the mounting substrate 100 and the Hot terminal 322 are electrically connected via the wiring layer 203.
  • the Hot terminal 322 is connected to the chip inductor 22 via the wiring layer 203 and the conductive path 160.
  • the plurality of external connection terminals 310 of the first chip 301 are connected by solder on the first main surface 101 of the mounting board 100.
  • the communication device 500 includes a high frequency module 1, an antenna 4, and a signal processing circuit 3.
  • the communication device 500 transmits / receives signals via the antenna 4.
  • the signal processing circuit 3 processes the signal passing through the high frequency module 1.
  • the signal processing circuit 3 includes, for example, an RF signal processing circuit 5 and a baseband signal processing circuit 6.
  • the baseband signal processing circuit 6 is, for example, a BBIC (Baseband Integrated Circuit), and is electrically connected to the RF signal processing circuit 5.
  • the baseband signal processing circuit 6 generates an I-phase signal and a Q-phase signal from the baseband signal.
  • the baseband signal processing circuit 6 performs IQ modulation processing by synthesizing an I-phase signal and a Q-phase signal, and outputs a transmission signal.
  • the transmission signal is generated as a modulation signal obtained by amplitude-modulating a carrier signal having a predetermined frequency with a period longer than the period of the carrier signal.
  • the RF signal processing circuit 5 is, for example, an RFIC (Radio Frequency Integrated Circuit), and is provided between the high frequency module 1 and the baseband signal processing circuit 6.
  • the RF signal processing circuit 5 has a function of performing signal processing on the transmission signal from the baseband signal processing circuit 6 and a function of performing signal processing on the received signal received by the antenna 4.
  • the RF signal processing circuit 5 is a multi-band compatible processing circuit, and can generate and amplify transmission signals of a plurality of communication bands.
  • the baseband signal processing circuit 6 is not an indispensable component.
  • the high frequency module 1 of the present embodiment includes a mounting substrate 100, a first chip 301, a second chip 302, and a shield cover 200 (cover).
  • the first chip 301 is arranged on the mounting board 100.
  • the second chip 302 is arranged on the first chip 301.
  • the cover covers at least a part of the first chip 301 and the second chip 302.
  • the second chip 302 has a ground terminal 321 (first connection terminal) on the side opposite to the first chip 301 in the thickness direction D1 of the mounting substrate 100.
  • the shield cover 200 has a shield layer 201 connected to the ground.
  • the ground terminal 321 is connected to the shield layer 201.
  • the second chip 302 is arranged on the first chip 301, that is, laminated, so that the high frequency module 1 can be miniaturized. Further, since the shield cover 200 covers at least a part of the first chip 301 and the second chip, it is less susceptible to the influence of the magnetic field generated from other parts such as the inductor. As a result, deterioration of the quality of the high frequency module can be suppressed.
  • the product name and the like are printed by a laser on the upper surface of the high frequency module, for example, the upper surface of the first resin layer 150.
  • the shield cover 200 since at least a part of the first chip 301 and the second chip is covered by the shield cover 200, the possibility of damage to the first chip 301 and the second chip 302 by the laser can be reduced.
  • the shield cover 200 further has an insulating layer 202 and a wiring layer 203.
  • the shield cover 200 is laminated in the order of the shield layer 201, the insulating layer 202, and the wiring layer 203 from the surface of the shield cover 200 toward the inside.
  • the second chip 302 further has a Hot terminal 322 (second connection terminal) different from the first connection terminal on the opposite side of the first chip 301 in the thickness direction D1.
  • the Hot terminal 322 is connected to the wiring layer 203.
  • the Hot terminal 322 of the second chip 302 is connected to the mounting board 100 via the wiring layer 203.
  • wire bonding it is conceivable to use wire bonding as a connection between the Hot terminal 322 of the second chip 302 and the mounting board 100.
  • the wire since the wire is used as the connection point (first connection point) between the Hot terminal 322 and the mounting board 100, the wire draws a curve between the Hot terminal 322 and the first connection point.
  • the wiring layer 203 of the shield cover 200 is used. Therefore, a part of the path between the Hot terminal 322 and the connection point (second connection point) between the mounting board 100 and the shield cover 200 is provided on the side wall 211 of the shield cover 200.
  • the middle of the path can be bent. Therefore, the linear distance in the horizontal direction (direction orthogonal to the thickness direction D1) between the Hot terminal 322 and the first connection point is longer than the linear distance in the horizontal direction between the Hot terminal 322 and the second connection point. Become. That is, by using the shield cover 200, the size can be further reduced.
  • the region E1 surrounded by the shield cover 200 has a cavity E2.
  • the inside of the shield cover 200 can be an air layer.
  • the filters 31 and 32 are provided inside the shield cover 200. Since the filters 31 and 32 are elastic wave filters, an air layer is required to transmit signals. Therefore, by forming an air layer inside the shield cover 200, the first chip 301 (filter 31) and the second chip 302 (filter 32) provided inside the shield cover 200 can transmit signals.
  • the second main surface 102 side of the mounting substrate 100 covers the IC chip 400 and the like mounted on the second main surface 102.
  • a resin layer 151 is provided.
  • the high frequency module 1 includes a plurality of external connection terminals 110 formed in a columnar shape, and is connected to the mother substrate by the plurality of external connection terminals 110.
  • the second resin layer 151 is omitted on the second main surface 102 side of the mounting substrate 100, and the mother is formed by a plurality of external connection terminals 120 formed in a spherical shape. It may be connected to a board.
  • the high frequency module 1 may include a plurality of external connection terminals 110 and a plurality of external connection terminals 120.
  • the plurality of external connection terminals 110 may include the antenna terminal T1, or the plurality of external connection terminals 120 may include the antenna terminal T1.
  • the plurality of external connection terminals 110 may include a plurality of ground terminals 111, or the plurality of external connection terminals 120 may include a plurality of ground terminals 111.
  • both the plurality of external connection terminals 110 and the plurality of external connection terminals 120 may include a plurality of ground terminals 111.
  • the high frequency module 1 is configured to include a mounting substrate 100 in which components are arranged on both the first main surface 101 and the second main surface 102 facing each other in the thickness direction D1. Not limited.
  • a single-sided mounting board on which components are mounted on one of the first main surface 101 and the second main surface 102, for example, the first main surface 101 may be used.
  • the mounting board 100A of the high frequency module 1A of this modified example is, for example, a printed wiring board, an LTCC, an HTCC, or a resin board, similarly to the mounting board 100.
  • the mounting substrate 100A is, like the mounting substrate 100, a multilayer substrate including, for example, a plurality of dielectric layers and a plurality of conductive layers.
  • the mounting board 100A is not limited to the printed wiring board and the LTCC board, and may be a wiring structure.
  • the first resin layer 150 is omitted as in FIGS. 1A and 1B.
  • the mounting substrate 100A has a first main surface 101A and a second main surface 102A facing each other in the thickness direction D1.
  • the first main surface 101A includes a first matching circuit 20, a filter group 30 (filters 31 to 33), a second matching circuit 50, a third matching circuit 60, an IC chip 400, a power amplifier 70, and the like.
  • the shield cover 200 and the shield cover 200 are mounted.
  • the IC chip 400 includes an antenna switch 10, a low noise amplifier 80, and a switch 40, as in the above embodiment.
  • the high frequency module 1A further includes a first resin layer 150.
  • the first resin layer 150 covers each electronic component mounted on the first main surface 101A.
  • a plurality of external connection terminals 130 are provided on the second main surface 102A facing the first main surface 101A in the thickness direction D1 of the mounting board 100A (see FIG. 5).
  • the plurality of external connection terminals 130 connect the high frequency module 1A to the mother board on which the signal processing circuit 3 and the like are mounted.
  • the plurality of external connection terminals 130 are ball bumps formed in a spherical shape.
  • the material of the ball bump is, for example, gold, copper, solder or the like.
  • the plurality of external connection terminals 130 include an antenna terminal T1 and a plurality of (two in the illustrated example) ground terminals 111.
  • the shield cover 200 may cover the laminated filter 31 and the filter 32, or may cover the other two laminated chips.
  • the shield cover 200 may cover the IC chip 400 and the power amplifier 70 stacked in the thickness direction D1.
  • the power amplifier 70 is the first chip 303 that has been integrated into one chip.
  • the first chip 303 (power amplifier 70) is arranged on the mounting board 100A.
  • the IC chip 400 is a second chip 304 that has been integrated into one chip.
  • the second chip 304 (IC chip 400) is arranged on the first chip 303. That is, the first chip 303 and the second chip 304 are laminated (stacked) on the mounting substrate 100A in the order of the first chip 303 and the second chip 304 with the mounting substrate 100A as a reference.
  • the first chip 303 and the second chip 304 are connected by die bond adhesion.
  • the second chip 304 has a plurality of external connection terminals 340 on the opposite side of the first chip 303 in the thickness direction D1 of the mounting substrate 100A.
  • the plurality of external connection terminals 340 include a ground terminal 341 (first connection terminal) and a Hot terminal 342 (second connection terminal) that is electrically connected to other electronic components.
  • the Hot terminal 342 is connected to the selection terminal 13 of the antenna switch 10 of the second chip 304 (chip IC400).
  • the first chip 303 has a plurality of external connection terminals 330 (third connection terminals) on the opposite side of the second chip 304 in the thickness direction D1 of the mounting substrate 100A.
  • the plurality of external connection terminals 330 include a ground terminal and a Hot terminal.
  • the shield cover 200 covers at least a part of the first chip 303 and the second chip 304. In this modification, the shield cover 200 covers the entire first chip 303 and the second chip 304.
  • the external connection terminal 340 (first connection terminal) as the ground terminal 341 of the second chip 304 is connected to the shield layer 201 of the shield cover 200 (see FIG. 5). Specifically, the ground terminal 341 and the shield layer 201 are connected by solder.
  • the external connection terminal 340 (second connection terminal) as the Hot terminal 342 of the second chip 304 is connected to the wiring layer 203 of the shield cover 200 (see FIG. 5). Specifically, the Hot terminal 342 and the wiring layer 203 are connected by solder. The conductive path 161 provided in the conductive layer of the mounting substrate 100A and the Hot terminal 342 are electrically connected via the wiring layer 203. The Hot terminal 342 is connected to the chip inductor 22 via the wiring layer 203 and the conductive path 161. That is, the selection terminal 13 of the antenna switch 10 is connected to the chip inductor 22 via the wiring layer 203 and the conductive path 161.
  • the plurality of external connection terminals 310 of the first chip 303 are connected by solder on the first main surface 101 of the mounting board 100.
  • the shield cover 200 has a configuration that covers the entire first chip 301 and the second chip 302, but is not limited to this configuration.
  • At least one part of the first chip 301 (filter 31) and the second chip 302 (filter 32) may not be covered by the shield cover 200, that is, a part thereof may be exposed.
  • the shield cover 200B included in the high-frequency module 1B of this modification may have a shape in which one surface is opened in the direction D2 orthogonal to the thickness direction D1 of the mounting substrate 100 (see FIG. 6).
  • the shield cover 200B (200) may be configured to cover at least a part of the first chip 301 and the second chip 302.
  • the shield cover 200B (200) may cover the entire first chip 301 and the second chip 302, or may cover a part of at least one of the first chip 301 and the second chip 302. It may be exposed.
  • the shield cover 200B (200) may cover the entire first chip 301 and the second chip 302, may cover only the first chip 301, or may cover only the second chip 302. .
  • the shield cover 200B (200) may cover a part of the first chip 301 and a part of the second chip 302.
  • a part of the first chip 301 and the entire second chip 302 may be covered.
  • the entire first chip 301 and the entire second chip 302 may be covered.
  • this modified example may be applied to modified examples 1 and 2.
  • this modification when this modification is applied to the modification 2, at least one of the first chip 303 (power amplifier 70) and the second chip 304 (IC chip 400) is not covered by the shield cover 200B. It is composed.
  • the first resin layer 150 and the second resin layer 151 are not essential components.
  • the high frequency module 1 does not have to include the first resin layer 150 and the second resin layer 151.
  • the first resin layer 150 is not an essential component.
  • the inside of the shield cover 200 is made hollow, but the present invention is not limited to this structure.
  • a resin layer may be provided inside the shield cover 200.
  • the filters 31 to 33 are configured to be SAW filters, but the present invention is not limited to this configuration.
  • the filters 31 to 33 may be an elastic wave filter that utilizes another elastic wave filter, for example, an elastic boundary wave, a plate wave, or the like.
  • the filters 31 to 33 may be BAW (Bulk Acoustic Wave) filters.
  • the plurality of filters 31 to 33 may be configured by FBAR (Film Bulk Acoustic Resonator) or the like.
  • the filters 31 to 33 may be configured by an LC resonance circuit or the like.
  • the mounting substrate 100 is configured to be a printed wiring board, an LTCC substrate, an HTCC substrate, or a resin substrate, but the configuration is not limited to this.
  • the mounting board 100 may be a component-embedded board.
  • the mounting board 100A of the modified example 2 and the mounting board 100 of the modified example 3 may be components-embedded boards.
  • the antenna switch 10, the switch 40, and the low noise amplifier 80 are configured to be included in the IC chip 400, that is, the antenna switch 10, the switch 40, and the low noise amplifier 80 are integrated into one chip. It is not limited to this configuration.
  • the shield cover 200 has a configuration formed by a three-layer structure of a shield layer 201, an insulating layer 202, and a wiring layer 203, but is not limited to this configuration.
  • the shield cover 200 may be composed of the shield layer 201.
  • the Hot terminal 322 of the second chip 302 is connected to the mounting board 100 via a through hole provided in the first chip 301.
  • the two chips (first chip 301 (303) and second chip 302 (304)) are laminated and housed in the shield cover 200, but the configuration is not limited to this.
  • the second chip (302; 304) has a first connection terminal (for example, ground terminal 321 and 341) on the side opposite to the first chip (301; 303) in the thickness direction (D1) of the mounting substrate (100; 100A).
  • the cover has a shield layer (201) connected to a ground terminal (111) arranged on the mounting board (100; 100A).
  • the first connection terminal is connected to the shield layer (201).
  • the cover further has an insulating layer (202) and a wiring layer (203).
  • the cover is laminated in the order of a shield layer (201), an insulating layer (202), and a wiring layer (203) from the outer surface to the inside of the cover.
  • the second chip (302; 304) has a second connection terminal (for example, Hot terminal 322) different from the first connection terminal on the opposite side of the first chip (301; 303) in the thickness direction (D1). , And have more.
  • the second connection terminal is connected to the wiring layer (203).
  • the first chip (301; 302) is the second chip (302; 304) in the thickness direction (D1).
  • a third connection terminal for example, external connection terminals 310 and 330.
  • the third connection terminal can be connected to the mounting board (100; 100A).
  • the high frequency module (1; 1A; 1B) of the fourth aspect further comprises a plurality of external connection terminals (110; 120; 130) including a ground terminal (111) in any one of the first to third aspects.
  • the mounting substrate (1; 1A; 1B) has a first main surface (101; 101A) and a second main surface (102; 102A) facing each other.
  • the plurality of external connection terminals (110; 120; 130) are arranged on the second main surface (102; 102A).
  • the first chip (301; 303), the second chip (302; 304) and the cover are arranged on the first main surface (101; 101A).
  • the first connection terminal and the shield layer (201) are connected by solder.
  • the first connection terminal and the shield layer (201) can be easily connected.
  • the first chip (303) includes a power amplifier (70).
  • the second chip (304) includes a switch (for example, an antenna switch 10) that selects a signal path of at least one communication band among the signal paths of a plurality of communication bands as a signal path connected to the antenna (4). ..
  • the first chip (301) is a first filter (for example, a filter) through which a signal of the first communication band is passed. 31) is included.
  • the second chip (302) includes a second filter (for example, filter 32) that allows signals in a second communication band different from the first communication band to pass through.
  • the first filter and the second filter by stacking the first filter and the second filter, it is possible to reduce the size and suppress the deterioration of quality. Further, according to this configuration, when printing is performed on the upper surface of the high frequency module with a laser, the possibility of damage to the first filter and the second filter due to laser printing can be reduced.
  • the air layer which is a cavity (E2) can be included in the area (E1) surrounded by the shield cover (200).
  • the cover covers the entire first chip (301; 303) and the second chip (302; 303). ..
  • the communication device (500) of the tenth aspect includes a high frequency module (1; 1A; 1B) of any one of the first to ninth aspects, a signal processing circuit (3) for signal processing a signal used for communication, and the like. To be equipped.

Abstract

小型化を図りつつ、品質の低下を抑えることができる高周波モジュール及び通信装置を提供する。高周波モジュール（１）は、グランド端子（１１１）が配置された実装基板（１００）と、第１チップ（３０１）と、第２チップ（３０２）と、カバー（シールドカバー２００）と、を備える。第１チップ（３０１）は、実装基板（１００）の上に配置される。第２チップ（３０２）は、第１チップ（３０１）の上に配置される。カバーは、第１チップ（３０１）及び第２チップ（３０２）の少なくとも一部を覆う。第２チップ（３０２）は、実装基板（１００）の厚さ方向（Ｄ１）において、第１チップ（３０１）と反対側に第１接続端子（グランド端子３２１）を有する。カバーは、実装基板（１００）のグランド端子（１１１）に接続されているシールド層（２０１）を有する。第１接続端子は、シールド層（２０１）に接続されている。

Description

高周波モジュール及び通信装置
　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には実装基板と複数のチップとを備える高周波モジュール及び通信装置に関する。
　従来、半導体チップが積層された半導体パッケージ（高周波モジュール）が知られている（特許文献１参照）。
　特許文献１では、半導体チップの突出電極をフレキシブル基板の配線層に接合し、フレキシブル基板の半導体チップ搭載領域に半導体チップを実装し、複数のフレキシブル基板上にそれぞれ実装された半導体チップをキャリア基板上に積層し、各フレキシブル基板を折り曲げることで、各フレキシブル基板をキャリア基板に接続する。
　これにより、半導体パッケージの低背化及び小型化を図ることができる。
特開２００５－７２２０４号公報
　半導体パッケージ（高周波モジュール）が小型化されると、チップ及び部品間の距離が短くなる。例えば、あるチップは、インダクタ等の部品から発生する磁界の影響を受け易くなる。その結果、半導体パッケージの品質の低下を招くおそれがある。
　本発明は上記課題に鑑みてなされ、小型化を図りつつ、品質の低下を抑えることができる高周波モジュール及び通信装置を提供することを目的とする。
　本発明の一態様に係る高周波モジュールは、グランド端子が配置された実装基板と、第１チップと、第２チップと、カバーと、を備える。前記第１チップは、前記実装基板の上に配置される。前記第２チップは、前記第１チップの上に配置される。前記カバーは、前記第１チップ及び前記第２チップの少なくとも一部を覆う。前記第２チップは、前記実装基板の厚さ方向において、前記第１チップと反対側に第１接続端子を有する。前記カバーは、前記実装基板に配置された前記グランド端子に接続されているシールド層を有する。前記第１接続端子は、前記シールド層に接続されている。
　本発明の一態様に係る通信装置は、前記高周波モジュールと、通信に用いる信号を信号処理する信号処理回路と、を備える。
　本発明によると、小型化を図りつつ、品質の低下を抑えることができる。
図１Ａは、一実施形態に係る高周波モジュールを説明する模式的な斜視図である。図１Ｂは、図１ＡにおけるＸ１－Ｘ１断面図である。 図２は、図１Ｂにおける要部拡大図である。 図３は、同上の高周波モジュールを備える通信装置を説明する模式的な回路図である。 図４は、変形例１に係る高周波モジュールの構成を説明する模式的な断面図である。 図５は、変形例２に係る高周波モジュールの構成を説明する模式的な断面図である。 図６は、変形例３に係る高周波モジュールを説明する模式的な斜視図である。
　以下の実施形態等において参照する図１Ａ～図６は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態）
　以下、本実施形態に係る高周波モジュール１及び通信装置５００について、図１Ａ～図３を用いて説明する。
　（１）高周波モジュールの全体構成
　本実施形態に係る高周波モジュール１は、例えば、マルチモード／マルチバンド対応の通信装置５００に用いられる。通信装置５００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ　ＬＴＥ規格（ＬＴＥ：Long Term Evolution）である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１は、キャリアアグリゲーション（Carrier Aggregation）及びデュアルコネクティビティ（Dual connectivity）に対応可能なモジュールである。
　高周波モジュール１は、例えば、信号処理回路３から入力された送信信号を増幅してアンテナ４に出力するように構成されている。また、高周波モジュール１は、アンテナ４から入力された受信信号を増幅して信号処理回路３に出力するように構成されている。信号処理回路３は、高周波モジュール１の構成要素ではなく、高周波モジュール１を備える通信装置５００の構成要素である。実施形態に係る高周波モジュール１は、例えば、通信装置５００が備える信号処理回路３によって制御される。通信装置５００は、高周波モジュール１と、信号処理回路３と、を備える。通信装置５００は、アンテナ４を更に備える。信号処理回路３は、アンテナ４を介して受信した信号（受信信号）、及びアンテナ４を介して送信する信号（送信信号）を処理する。
　（２）高周波モジュールの各構成要素
　以下、本実施形態に係る高周波モジュール１の各構成要素について、図面を参照して説明する。
　本実施形態に係る高周波モジュール１は、図１Ａ、図１Ｂ及び図３に示すように、実装基板１００と、シールドカバー２００（カバー）と、アンテナ端子Ｔ１と、アンテナスイッチ１０と、第１整合回路２０と、フィルタ群３０と、スイッチ４０と、第２整合回路５０と、第３整合回路６０と、パワーアンプ７０と、ローノイズアンプ８０と、を備える。高周波モジュール１は、複数の外部接続端子１１０を、更に備える（図１Ｂ参照）。
　アンテナ端子Ｔ１は、図３に示すように、アンテナ４に電気的に接続されている。
　アンテナスイッチ１０は、アンテナ４に接続される信号経路として、複数の通信バンドの信号経路のうち少なくとも１つの通信バンドの信号経路を選択する。アンテナスイッチ１０は、図３に示すように、共通端子１１と、複数（図示例では３つ）の選択端子１２～１４と、を有する（図３参照）。共通端子１１は、アンテナ端子Ｔ１と電気的に接続されている。選択端子１２は、フィルタ群３０に含まれるフィルタ３１に接続されている。選択端子１３は、フィルタ群３０に含まれるフィルタ３２に接続されている。選択端子１４は、フィルタ群３０に含まれるフィルタ３３に接続されている。
　アンテナスイッチ１０は、複数の選択端子１２～１４の少なくとも１つを共通端子１１の接続先として選択する。つまり、アンテナスイッチ１０は、フィルタ３１、フィルタ３２及びフィルタ３３とアンテナ４とを選択的に接続する。
　アンテナスイッチ１０は、例えば、信号処理回路３によって制御される。アンテナスイッチ１０は、信号処理回路３のＲＦ信号処理回路５からの制御信号にしたがって、選択端子１２、選択端子１３及び選択端子１４のうち少なくとも１つと共通端子１１と、を電気的に接続する。
　第１整合回路２０は、例えば、複数（図示例では３つ）のチップインダクタ２１～２３を有する（図３参照）。チップインダクタ２１～２３のそれぞれは、アンテナスイッチ１０とフィルタ群３０とのインピーダンス整合を取る回路素子である。チップインダクタ２１～２３のそれぞれは、一端がアンテナスイッチ１０とフィルタ群３０のフィルタ３１～３３とを接続する経路に接続され、他端が基準端子（グランド）に接続されている。なお、第１整合回路２０では、チップインダクタ２１～２３が、上記経路とグランドとの間に接続されている替わりに、上記経路に直列接続されていてもよい。さらに、第１整合回路２０は、チップインダクタ２１～２３に限らず、キャパシタ、又はインダクタとキャパシタとを組み合わせた回路であってもよい。
　フィルタ群３０は、複数のフィルタ３１～３３を有する（図３参照）。複数のフィルタ３１～３３は、例えば、弾性波フィルタであり、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用するＳＡＷ（Surface Acoustic Wave）フィルタである。
　フィルタ３１～３３は、デュプレクサである。フィルタ３１～３３のそれぞれは、アンテナスイッチ１０の複数の選択端子に一対一に接続されている。フィルタ３１～３３のそれぞれは、スイッチ４０の第１スイッチ４１の複数（図示例では３つ）の選択端子４３ａ～４３ｃに一対一に接続されている。フィルタ３１～３３のそれぞれは、スイッチ４０の第２スイッチ４５の複数（図示例では３つ）の選択端子４７ａ～４７ｃに一対一に接続されている。
　フィルタ３１は、第１通信バンドの信号を通過させる。フィルタ３２は、第１通信バンドとは異なる第２通信バンドの信号を通過させる。フィルタ３３は、第３通信バンドの信号を通過させる。ここで、第１通信バンドは、例えば、４Ｇ規格でのＢａｎｄ３である。第２通信バンドは、例えば、４Ｇ規格でのＢａｎｄ８である。第３通信バンドは、例えば、４Ｇ規格でのＢａｎｄ１である。
　本実施形態では、フィルタ３１は、１チップ化されており、以降第１チップ３０１（図１Ｂ参照）ともいう。フィルタ３２は、１チップ化されており、以降第２チップ３０２（図１Ｂ参照）ともいう。フィルタ３３、１チップ化されており、以降第３チップともいう。
　スイッチ４０は、例えばスイッチＩＣ（Integrated Circuit）である。スイッチ４０は、第１スイッチ４１と第２スイッチ４５とを有する（図３参照）。
　第１スイッチ４１は、共通端子４２と、複数（図示例では、３つ）の選択端子４３ａ～４３ｃと、を有する。第１スイッチ４１は、共通端子４２と選択端子４３ａ～４３ｃとの接続状態を切り替える。共通端子４２は、パワーアンプ７０と接続されている。具体的には、共通端子４２は、第２整合回路５０を介して、パワーアンプ７０と接続されている。複数の選択端子４３ａ～４３ｃは、フィルタ群３０に含まれる複数のフィルタ３１～３３に一対一に接続されている。本実施形態では、選択端子４３ａはフィルタ３１に、選択端子４３ｂはフィルタ３２に、選択端子４３ｃはフィルタ３３に、それぞれ接続されている。第１スイッチ４１は、信号処理回路３のＲＦ信号処理回路５からの制御信号にしたがって、選択端子４３ａ～４３ｃのいずれか１つと共通端子４２と、を電気的に接続する。
　第２スイッチ４５は、共通端子４６と、複数（図示例では、３つ）の選択端子４７ａ～４７ｃと、を有する。第２スイッチ４５は、共通端子４６と選択端子４７ａ～４７ｃとの接続状態を切り替える。共通端子４６は、ローノイズアンプ８０と接続されている。具体的には、共通端子４６は、第３整合回路６０を介して、ローノイズアンプ８０と接続されている。複数の選択端子４７ａ～４７ｃは、フィルタ群３０に含まれる複数のフィルタ３１～３３に一対一に接続されている。本実施形態では、選択端子４７ａはフィルタ３１に、選択端子４７ｂはフィルタ３２に、選択端子４７ｃはフィルタ３３に、それぞれ接続されている。第２スイッチ４５は、信号処理回路３のＲＦ信号処理回路５からの制御信号にしたがって、選択端子４７ａ～４７ｃのいずれか１つと共通端子４６と、を電気的に接続する。
　第２整合回路５０は、例えば、複数（図示例では２つ）のインダクタ５１，５２、複数（図示例では３つの）のキャパシタ５３～５５を有する。第２整合回路５０は、第１スイッチ４１とパワーアンプ７０とのインピーダンスを整合させる。
　インダクタ５１は、配線パターンで形成されている。インダクタ５１の一端は、パワーアンプ７０の出力端子７１と接続されている。インダクタ５１の他端は、スイッチ４０の第２スイッチ４５の共通端子４６と接続されている。
　インダクタ５２は、コイルで形成されているチップインダクタである。インダクタ５２の一端は、パワーアンプ７０の出力側に接続されている。具体的には、インダクタ５２の一端は、インダクタ５１を介してパワーアンプ７０の出力端子７１に接続されている。インダクタ５２の他端は、第１スイッチ４１の共通端子４２に接続されている。
　キャパシタ５３の一端は、インダクタ５１とインダクタ５２との間の経路と接続されている。キャパシタ５３の他端は、基準端子（グランド）に接続されている。キャパシタ５４の一端は、インダクタ５２と共通端子４２との間の経路に接続されている。キャパシタ５４の他端は、基準端子（グランド）に接続されている。キャパシタ５４は、インダクタ５２と共通端子４２との間に設けられている。具体的には、キャパシタ５３とインダクタ５２と共通端子４２との間の経路との接点と、共通端子４２との間に設けられている。キャパシタ５５の一端は、インダクタ５２に接続されている。キャパシタ５５の他端は、共通端子４２に接続されている。このとき、キャパシタ５４の一端は、インダクタ５２とキャパシタ５５との間の経路に接続されている。
　第３整合回路６０は、例えば、複数（図示例では２つ）のチップインダクタ６１，６２を有する。チップインダクタ６１，６２は、第２スイッチ４５とローノイズアンプ８０とのインピーダンス整合を取る回路素子である。チップインダクタ６１の一端は、ローノイズアンプ８０の入力側に接続されている。具体的には、チップインダクタ６１の一端は、ローノイズアンプ８０の入力端子８１と接続されている。チップインダクタ６１の他端は、第２スイッチ４５の共通端子４６に接続されている。チップインダクタ６２の一端は、チップインダクタ６１と共通端子４６との間の経路に接続されている。つまり、チップインダクタ６２の一端は、チップインダクタ６１を介してローノイズアンプ８０の入力側に接続されている。チップインダクタ６２の他端は、基準端子（グランド）に接続されている。
　パワーアンプ７０は、アンテナ４から送信する信号（送信信号）を増幅する。パワーアンプ７０は、１チップ化されている。パワーアンプ７０の入力端子７２は、信号処理回路３に接続されている。パワーアンプ７０の出力端子７１は、第２整合回路５０に接続されている。パワーアンプ７０は、信号処理回路３から出力された信号を増幅する。パワーアンプ７０は、増幅した送信信号を、第２整合回路５０を介して第１スイッチ４１に出力する。
　ローノイズアンプ８０は、アンテナ４が受信した信号（受信信号）を増幅する。ローノイズアンプ８０は、１チップ化されている。ローノイズアンプ８０の入力端子８１は、第３整合回路６０に接続されている。ローノイズアンプ８０の出力端子８２は、信号処理回路３に接続されている。ローノイズアンプ８０は、フィルタ３１～３３のいずれかのフィルタ及び第３整合回路６０を通過した信号（受信信号）を増幅する。ローノイズアンプ８０は、増幅した受信信号を信号処理回路３に出力する。
　本実施形態では、アンテナスイッチ１０とスイッチ４０とローノイズアンプ８０とは１チップ化され、ＩＣチップ４００（図１Ｂ参照）を形成している。
　複数の外部接続端子１１０は、高周波モジュール１を、信号処理回路３等が実装されているマザー基板に接続する。複数の外部接続端子１１０は、実装基板１００に設けられた柱状（例えば、円柱状）の電極である。複数の外部接続端子１１０の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子１１０は、アンテナ端子Ｔ１、及びグランドの接続に用いられる複数のグランド端子１１１を含む。なお、図１Ｂでは、１つのグランド端子１１１を図示している。
　高周波モジュール１は、複数の外部接続端子１１０のうち１つの外部接続端子１１０であるアンテナ端子Ｔ１を介してアンテナ４が受信した信号を受け取り、別の外部接続端子１１０を介して信号処理回路３のＲＦ信号処理回路５に出力する。
　実装基板１００は、図１Ａ及び図１Ｂに示すように、実装基板１００の厚さ方向Ｄ１において互いに対向する第１主面１０１及び第２主面１０２を有する。実装基板１００は、例えば、プリント配線板、ＬＴＣＣ（Low Temperature Co-fired Ceramics）、ＨＴＣＣ（High Temperature Co-fired Ceramics）、樹脂基板（例えば、ガラスエポキシ基板）である。ここにおいて、実装基板１００は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板１００の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板１００の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール１では、複数のグランド端子１１１とグランド層とが、実装基板１００の有するビア導体等を介して電気的に接続されている。
　実装基板１００は、プリント配線板、ＬＴＣＣ基板に限らず、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板１００の第１主面１０１であり、第２面が実装基板１００の第２主面１０２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。
　第１主面１０１には、第１整合回路２０と、フィルタ群３０（フィルタ３１～３３）と、第２整合回路５０と、第３整合回路６０と、シールドカバー２００と、が実装されている。
　第２主面１０２には、複数の外部接続端子１１０が配置されている（図１Ｂ参照）。さらに、第２主面１０２には、第１整合回路２０、第２整合回路５０、第３整合回路６０、シールドカバー２００、第１チップ３０１、第２チップ３０２及び第３チップとは異なる電子部品として、アンテナスイッチ１０と、スイッチ４０と、パワーアンプ７０と、ローノイズアンプ８０と、が実装されている。なお、図１Ａ，１Ｂでは、第１主面１０１で実装される構成要素として、第１整合回路２０のチップインダクタ２１，２２と、フィルタ３１（第１チップ３０１），フィルタ３２（第２チップ３０２）を図示し、第１主面１０１で実装される他の構成要素については省略している。
　高周波モジュール１は、実装基板１００の第１主面１０１において第１樹脂層１５０を、第２主面１０２において第２樹脂層１５１を、をそれぞれ更に備える。第１樹脂層１５０は、第１主面１０１に実装されている第１整合回路２０と、フィルタ群３０（フィルタ３１～３３）と、第２整合回路５０と、第３整合回路６０と、シールドカバー２００等の電子部品を覆う。第２樹脂層１５１は、第２主面１０２に実装されているＩＣチップ４００（アンテナスイッチ１０、ローノイズアンプ８０、スイッチ４０）及びパワーアンプ７０等の電子部品を覆う。なお、図１Ａでは、第１樹脂層１５０及び第２樹脂層１５１を省略している。また、図１Ｂでは、アンテナスイッチ１０を省略している。
　本実施形態では、フィルタ３１は、１チップ化された第１チップ３０１である。第１チップ３０１は、実装基板１００の上に配置される。フィルタ３２は、１チップ化された第２チップ３０２である。第２チップ３０２は、第１チップ３０１の上に配置される。すなわち、第１チップ３０１及び第２チップ３０２は、実装基板１００を基準として第１チップ３０１及び第２チップ３０２の順に実装基板１００に積層される（スタックされる）。第１チップ３０１と、第２チップ３０２とは、ダイボンド接着により接続されている。
　ここで、フィルタ３１は第１通信バンドとして４Ｇ規格でのＢａｎｄ３を通過させ、フィルタ３２は第２通信バンドとして４Ｇ規格でのＢａｎｄ８を通過させる。Ｂａｎｄ３の周波数帯域は１８００ＭＨｚ帯域であり、Ｂａｎｄ８は９００ＭＨｚ帯域である。したがって、スタックする２つのチップは、通信で使用する周波数帯域がより離れている方が好ましい。
　第２チップ３０２は、実装基板１００の厚さ方向Ｄ１において、第１チップ３０１と反対側に複数の外部接続端子３２０を有する。複数の外部接続端子３２０は、グランド端子３２１（第１接続端子）と、他の電子部品と電気的に接続されているＨｏｔ端子３２２（第２接続端子）と、を含む。
　第１チップ３０１は、実装基板１００の厚さ方向Ｄ１において、第２チップ３０２と反対側に複数の外部接続端子３１０（第３接続端子）を有する。複数の外部接続端子３１０は、グランド端子と、Ｈｏｔ端子と、を含む。
　シールドカバー２００は、第１チップ３０１及び第２チップ３０２の少なくとも一部を覆う。本実施形態では、シールドカバー２００は、第１チップ３０１及び第２チップ３０２の全体を覆う。
　シールドカバー２００は、厚さ方向Ｄ１における一の面が開口された矩形箱形状に形成されている。シールドカバー２００は、導電層であるシールド層２０１と、絶縁層２０２と、導電層である配線層２０３とを含む。シールド層２０１は、実装基板１００のグランド層と電気的に接続されている。すなわち、シールド層２０１は、実装基板１００のグランド層を介して、実装基板１００に配置されたグランド端子１１１に電気的に接続されている。配線層２０３は、他の電子部品と電気的に接続されている。本実施形態では、シールドカバー２００は、シールドカバー２００の外面から内部に向けて、シールド層２０１、絶縁層２０２、配線層２０３の順に積層されている。すなわち、シールドカバー２００は、シールド層２０１、絶縁層２０２、配線層２０３の順に積層された層構造で構成されている（図１Ｂ、図２参照）。
　シールドカバー２００の側壁２１１を形成する側面の先端が実装基板１００に設けられた矩形上の溝１０３にはめ込まれ、はんだ接続されることで、シールドカバー２００は、実装基板１００に実装（接続）される。本実施形態において、実装基板１００に実装されたシールドカバー２００で囲まれた領域Ｅ１は、空洞Ｅ２（図１Ｂ参照）を有する。ここで、本実施形態での「空洞」とは、シールドカバー２００の内部が樹脂により封止されていない空間をいう。つまり、空洞Ｅ２は、シールドカバー２００で囲まれた領域Ｅ１において、シールドカバー２００と第１チップ３０１及び第２チップ３０２との間の空間である。
　第２チップ３０２のグランド端子３２１としての外部接続端子３２０（第１接続端子）は、シールドカバー２００のシールド層２０１に接続されている（図２参照）。具体的には、グランド端子３２１とシールド層２０１とは、はんだにより接続されている。
　第２チップ３０２のＨｏｔ端子３２２としての外部接続端子３２０（第２接続端子）は、シールドカバー２００の配線層２０３に接続されている（図２参照）。具体的には、Ｈｏｔ端子３２２と配線層２０３とは、はんだにより接続されている。実装基板１００の導電層に設けられた導電路１６０とＨｏｔ端子３２２とは、配線層２０３を介して電気的に接続されている。Ｈｏｔ端子３２２は、配線層２０３及び導電路１６０を介して、チップインダクタ２２と接続されている。
　第１チップ３０１の複数の外部接続端子３１０は、実装基板１００の第１主面１０１においてはんだにより接続されている。
　（３）通信装置
　本実施形態に係る通信装置５００は、図３に示すように、高周波モジュール１と、アンテナ４と、信号処理回路３と、を備える。通信装置５００は、アンテナ４を介して信号の送受信を行う。
　信号処理回路３は、高周波モジュール１を通る信号を処理する。信号処理回路３は、例えば、ＲＦ信号処理回路５と、ベースバンド信号処理回路６と、を含む。
　ベースバンド信号処理回路６は、図３に示すように、例えばＢＢＩＣ（Baseband Integrated Circuit）であり、ＲＦ信号処理回路５に電気的に接続されている。ベースバンド信号処理回路６は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号処理回路６は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号として生成される。
　ＲＦ信号処理回路５は、図３に示すように、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波モジュール１とベースバンド信号処理回路６との間に設けられている。ＲＦ信号処理回路５は、ベースバンド信号処理回路６からの送信信号に対して信号処理を行う機能と、アンテナ４で受信された受信信号に対して信号処理を行う機能とを有する。ＲＦ信号処理回路５は、マルチバンド対応の処理回路であり、複数の通信バンドの送信信号を生成して増幅することが可能である。
　なお、通信装置５００では、ベースバンド信号処理回路６は必須の構成要素ではない。
　（４）利点
　以上説明したように、本実施形態の高周波モジュール１は、実装基板１００と、第１チップ３０１と、第２チップ３０２と、シールドカバー２００（カバー）と、を備える。第１チップ３０１は、実装基板１００の上に配置される。第２チップ３０２は、第１チップ３０１の上に配置される。カバーは、第１チップ３０１及び第２チップ３０２の少なくとも一部を覆う。第２チップ３０２は、実装基板１００の厚さ方向Ｄ１において、第１チップ３０１と反対側にグランド端子３２１（第１接続端子）を有する。シールドカバー２００はグランドに接続されたシールド層２０１を有する。グランド端子３２１は、シールド層２０１に接続されている。
　この構成によると、第２チップ３０２は、第１チップ３０１の上に配置、つまり積層されるので、高周波モジュール１の小型化を図ることができる。さらに、シールドカバー２００は、第１チップ３０１及び第２チップの少なくとも一部を覆うので、インダクタ等の他の部品から発生する磁界の影響を受け難くなる。その結果、高周波モジュールの品質の低下を抑えることができる。
　さらに、高周波モジュールの上面、例えば第１樹脂層１５０の上面に製品名等の印字がレーザにより行われる。この場合、第１チップ３０１及び第２チップの少なくとも一部は、シールドカバー２００による覆われているので、レーザによる第１チップ３０１及び第２チップ３０２の破損の可能性を低減することができる。
　また、本実施形態の高周波モジュール１において、シールドカバー２００は、絶縁層２０２及び配線層２０３を、更に有する。シールドカバー２００は、シールドカバー２００の表面から内部に向けて、シールド層２０１、絶縁層２０２、配線層２０３の順に積層されている。第２チップ３０２は、厚さ方向Ｄ１において、第１チップ３０１と反対側に、上記第１接続端子とは異なるＨｏｔ端子３２２（第２接続端子）を、更に有する。Ｈｏｔ端子３２２は、配線層２０３に接続されている。
　この構成によると、第２チップ３０２のＨｏｔ端子３２２は、配線層２０３を介して実装基板１００に接続されている。ここで、第２チップ３０２のＨｏｔ端子３２２と実装基板１００との接続として、ワイヤボンディングを用いることが考えらえる。この場合、Ｈｏｔ端子３２２と実装基板１００との接続点（第１接続点）にワイヤを用いるので、Ｈｏｔ端子３２２と、第１接続点との間において、ワイヤは曲線を描くことになる。一方、本実施形態では、シールドカバー２００の配線層２０３を用いている。そのため、Ｈｏｔ端子３２２と、実装基板１００とシールドカバー２００との接続点（第２接続点）との間の経路の一部は、シールドカバー２００の側壁２１１に設けられている。つまり、当該経路の途中を折り曲げることができる。したがって、Ｈｏｔ端子３２２と第１接続点との間の水平方向（厚さ方向Ｄ１に直交する方向）における直線距離は、Ｈｏｔ端子３２２と第２接続点の間の水平方向における直線距離よりも長くなる。つまり、シールドカバー２００を用いることで、より小型化を図ることができる。
　また、本実施形態の高周波モジュール１において、シールドカバー２００で囲まれた領域Ｅ１は、空洞Ｅ２を有する。
　この構成によると、シールドカバー２００の内部を空気層とすることができる。本実施形態では、シールドカバー２００の内部には、フィルタ３１，３２が設けられている。フィルタ３１，３２は、弾性波フィルタであるため、信号を伝達するために空気層が必要である。そこで、シールドカバー２００の内部を空気層することで、シールドカバー２００の内部に設けられた第１チップ３０１（フィルタ３１）及び第２チップ３０２（フィルタ３２）は、信号を伝達することができる。
　（５）変形例
　以下に、変形例について列記する。なお、以下に説明する変形例は、上記実施形態と適宜組み合わせて適用可能である。
　（５．１）変形例１
　上記実施形態に係る高周波モジュール１では、図１Ｂに示すように、実装基板１００の第２主面１０２側において、第２主面１０２上に実装されているＩＣチップ４００等を覆うように第２樹脂層１５１が設けられている。また、高周波モジュール１は、円柱状に形成されている複数の外部接続端子１１０を備えており、これら複数の外部接続端子１１０によりマザー基板に接続されている。
　これに対して、図４に示すように、実装基板１００の第２主面１０２側において第２樹脂層１５１が省略されており、かつ、球状に形成されている複数の外部接続端子１２０によりマザー基板に接続されていてもよい。
　複数の外部接続端子１２０の各々は、例えば、球状に形成されているボールバンプである。ボールバンプの材料は、例えば、金、銅、はんだ等である。複数の外部接続端子１２０は、アンテナ端子Ｔ１及び複数のグランド端子１１１を含む。
　また、高周波モジュール１は、複数の外部接続端子１１０及び複数の外部接続端子１２０を備えてもよい。この場合、複数の外部接続端子１１０がアンテナ端子Ｔ１を含んでもよいし、複数の外部接続端子１２０がアンテナ端子Ｔ１を含んでもよい。複数の外部接続端子１１０が複数のグランド端子１１１を含んでもよいし、複数の外部接続端子１２０が複数のグランド端子１１１を含んでもよい。または、複数の外部接続端子１１０及び複数の外部接続端子１２０の双方が複数のグランド端子１１１を含んでもよい。
　（５．２）変形例２
　上記実施形態では、高周波モジュール１は、厚さ方向Ｄ１において互いに対向する第１主面１０１及び第２主面１０２の双方に部品が配置される実装基板１００を備える構成としたが、この構成に限定されない。
　第１主面１０１及び第２主面１０２のうち一方の主面、例えば第１主面１０１に部品が実装される片面実装可能な実装基板が用いられてもよい。
　本変形例の高周波モジュール１Ａの実装基板１００Ａは、実装基板１００と同様に、例えばプリント配線板、ＬＴＣＣ、ＨＴＣＣ、樹脂基板である。ここにおいて、実装基板１００Ａは、実装基板１００と同様に、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。なお、実装基板１００Ａは、プリント配線板、ＬＴＣＣ基板に限らず、配線構造体であってもよい。なお、図５では、図１Ａ及び図１Ｂと同様に、第１樹脂層１５０を省略している。実装基板１００Ａは、厚さ方向Ｄ１において互いに対向する第１主面１０１Ａ及び第２主面１０２Ａを有する。
　第１主面１０１Ａには、第１整合回路２０と、フィルタ群３０（フィルタ３１～３３）と、第２整合回路５０と、第３整合回路６０と、ＩＣチップ４００と、パワーアンプ７０と、シールドカバー２００とが実装される。ＩＣチップ４００は、上記実施形態と同様に、アンテナスイッチ１０、ローノイズアンプ８０、スイッチ４０を含む。
　高周波モジュール１Ａは、第１樹脂層１５０を、更に備える。第１樹脂層１５０は、第１主面１０１Ａに実装されている各電子部品を覆う。
　実装基板１００Ａの厚さ方向Ｄ１において第１主面１０１Ａと対向する第２主面１０２Ａには、複数の外部接続端子１３０を備えている（図５参照）。複数の外部接続端子１３０は、高周波モジュール１Ａを、信号処理回路３等が実装されているマザー基板に接続する。複数の外部接続端子１３０は、球状に形成されているボールバンプである。ボールバンプの材料は、例えば、金、銅、はんだ等である。複数の外部接続端子１３０は、アンテナ端子Ｔ１、及び複数（図示例では２つ）のグランド端子１１１を含む。
　本変形例では、シールドカバー２００は、積層されたフィルタ３１とフィルタ３２とを覆ってもよいし、積層された他の２つのチップを覆ってもよい。
　例えば、図５に示すように、シールドカバー２００は、厚さ方向Ｄ１に積層されたＩＣチップ４００とパワーアンプ７０とを覆ってもよい。
　この場合、パワーアンプ７０は、１チップ化された第１チップ３０３である。第１チップ３０３（パワーアンプ７０）は、実装基板１００Ａの上に配置される。ＩＣチップ４００は、１チップ化された第２チップ３０４である。第２チップ３０４（ＩＣチップ４００）は、第１チップ３０３の上に配置される。すなわち、第１チップ３０３及び第２チップ３０４は、実装基板１００Ａを基準として第１チップ３０３及び第２チップ３０４の順に実装基板１００Ａに積層される（スタックされる）。第１チップ３０３と、第２チップ３０４とは、ダイボンド接着により接続されている。
　第２チップ３０４は、実装基板１００Ａの厚さ方向Ｄ１において、第１チップ３０３と反対側に複数の外部接続端子３４０を有する。複数の外部接続端子３４０は、グランド端子３４１（第１接続端子）と、他の電子部品と電気的に接続されているＨｏｔ端子３４２（第２接続端子）と、を含む。ここでは、Ｈｏｔ端子３４２は、第２チップ３０４（チップＩＣ４００）のアンテナスイッチ１０の選択端子１３と接続されている。
　第１チップ３０３は、実装基板１００Ａの厚さ方向Ｄ１において、第２チップ３０４と反対側に複数の外部接続端子３３０（第３接続端子）を有する。複数の外部接続端子３３０は、グランド端子と、Ｈｏｔ端子と、を含む。
　シールドカバー２００は、第１チップ３０３及び第２チップ３０４の少なくとも一部を覆う。本変形例では、シールドカバー２００は、第１チップ３０３及び第２チップ３０４の全体を覆う。
　シールドカバー２００の側壁２１１を形成する側面の先端が実装基板１００Ａに設けられた矩形上の溝１０３にはめ込まれ、はんだ接続されることで、シールドカバー２００は、実装基板１００Ａに実装（接続）される。本変形例において、実装基板１００Ａに実装されたシールドカバー２００で囲まれた領域Ｅ１は、空洞Ｅ２を有する。
　第２チップ３０４のグランド端子３４１としての外部接続端子３４０（第１接続端子）は、シールドカバー２００のシールド層２０１に接続されている（図５参照）。具体的には、グランド端子３４１とシールド層２０１とは、はんだにより接続されている。
　第２チップ３０４のＨｏｔ端子３４２としての外部接続端子３４０（第２接続端子）は、シールドカバー２００の配線層２０３に接続されている（図５参照）。具体的には、Ｈｏｔ端子３４２と配線層２０３とは、はんだにより接続されている。実装基板１００Ａの導電層に設けられた導電路１６１とＨｏｔ端子３４２とは、配線層２０３を介して電気的に接続されている。Ｈｏｔ端子３４２は、配線層２０３及び導電路１６１を介して、チップインダクタ２２と接続されている。つまり、アンテナスイッチ１０の選択端子１３は、配線層２０３及び導電路１６１を介して、チップインダクタ２２と接続されている。
　第１チップ３０３の複数の外部接続端子３１０は、実装基板１００の第１主面１０１においてはんだにより接続されている。
　（５．３）変形例３
　上記実施形態において、シールドカバー２００は、第１チップ３０１及び第２チップ３０２の全体を覆う構成としたが、この構成に限定されない。
　第１チップ３０１（フィルタ３１）及び第２チップ３０２（フィルタ３２）のうち少なくとも一方の一部がシールドカバー２００に覆われない構成、すなわち当該一部が露出する構成としてもよい。
　本変形例の高周波モジュール１Ｂが備えるシールドカバー２００Ｂは、実装基板１００の厚さ方向Ｄ１と直交する方向Ｄ２における一の面が開口された形状であってもよい（図６参照）。要するに、シールドカバー２００Ｂ（２００）は、第１チップ３０１及び第２チップ３０２の少なくとも一部を覆う構成であればよい。言い換えると、シールドカバー２００Ｂ（２００）は、第１チップ３０１及び第２チップ３０２の双方の全体を覆ってもよいし、第１チップ３０１及び第２チップ３０２のうち少なくとも一方のチップの一部を露出させてもよい。
　例えば、シールドカバー２００Ｂ（２００）は、第１チップ３０１及び第２チップ３０２の双方の全体を覆ってもよいし、第１チップ３０１のみ覆ってもよいし、第２チップ３０２のみ覆ってもよい。または、シールドカバー２００Ｂ（２００）は、第１チップ３０１の一部と第２チップ３０２の一部とを覆ってもよい。または、第１チップ３０１の一部と第２チップ３０２の全体とを覆ってもよい。または、第１チップ３０１の全体と第２チップ３０２の全体とを覆ってもよい。
　なお、本変形例は、変形例１，２に適用してもよい。例えば、本変形例を変形例２に適用する場合、第１チップ３０３（パワーアンプ７０）及び第２チップ３０４（ＩＣチップ４００）のうち少なくとも一方の一部がシールドカバー２００Ｂに覆われないように構成される。
　（５．４）変形例４
　上記実施形態において、第１樹脂層１５０及び第２樹脂層１５１は、必須の構成要素ではない。高周波モジュール１は、第１樹脂層１５０及び第２樹脂層１５１を備えていなくてもよい。
　変形例２に示す高周波モジュール１Ａについても同様に、第１樹脂層１５０は、必須の構成要素ではない。
　（５．５）変形例５
　上記実施形態において、シールドカバー２００の内部は、空洞とする構成としたが、この構成に限定されない。シールドカバー２００の内部に、樹脂層を設けてもよい。
　（５．６）変形例６
　上記実施形態において、フィルタ３１～３３は、ＳＡＷフィルタである構成としたが、この構成に限定されない。
　フィルタ３１～３３は、他の弾性波フィルタ、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。例えば、フィルタ３１～３３は、ＢＡＷ（Bulk Acoustic Wave）フィルタであってもよい。または、複数のフィルタ３１～３３は、ＦＢＡＲ（Film Bulk Acoustic Resonator）等により構成されてもよい。また、フィルタ３１～３３は、ＬＣ共振回路等により構成されてもよい。
　（５．７）変形例７
　上記実施形態において、実装基板１００は、プリント配線板、ＬＴＣＣ基板又はＨＴＣＣ基板、又は樹脂基板とする構成としたが、この構成に限定されない。実装基板１００は部品内蔵基板であってもよい。
　また、変形例２の実装基板１００Ａ及び変形例３の実装基板１００についても同様に、部品内蔵基板であってもよい。
　（５．８）変形例８
　上記実施形態では、アンテナスイッチ１０とスイッチ４０とローノイズアンプ８０とは、ＩＣチップ４００に含まれる構成、つまり、アンテナスイッチ１０とスイッチ４０とローノイズアンプ８０とが１チップ化される構成としたが、この構成に限定されない。
　アンテナスイッチ１０とスイッチ４０とローノイズアンプ８０とが１チップ化されることは、必須ではない。アンテナスイッチ１０とスイッチ４０とローノイズアンプ８０とは、それぞれ個別に第２主面１０２に配置されてもよい。または、アンテナスイッチ１０とスイッチ４０とローノイズアンプ８０とのうち２つの構成要素が、１チップ化されてもよい。
　（５．９）変形例９
　上記実施形態において、シールドカバー２００は、シールド層２０１、絶縁層２０２及び配線層２０３の３層構造で形成される構成としたが、この構成に限定されない。
　シールドカバー２００は、シールド層２０１から構成されてもよい。この場合、第２チップ３０２のＨｏｔ端子３２２は、第１チップ３０１に設けられた貫通孔を介して実装基板１００に接続されている。
　（５．１０）変形例１０
　上記実施形態において、２つのチップ（第１チップ３０１（３０３）、第２チップ３０２（３０４））は積層され、シールドカバー２００に収容される構成としたが、この構成に限定されない。
　３つ以上のチップが積層され、シールドカバー２００に収容されてもよい。この場合、積層された３つ以上のチップのうち、最下層のチップ（実装基板１００に接続されたチップ）が第１チップ３０１（３０３）に相当し、最上位のチップが第２チップ３０２（３０４）に相当する。
　（まとめ）
　以上説明したように、第１の態様の高周波モジュール（１；１Ａ；１Ｂ）は、グランド端子（１１１）が配置された実装基板（１００；１００Ａ）と、第１チップ（３０１；３０３）と、第２チップ（３０２，３０４）と、カバー（シールドカバー２００，２００Ｂ）と、を備える。第１チップ（３０１；３０３）は、実装基板（１００；１００Ａ）の上に配置されている。第２チップ（３０２；３０４）は、第１チップ（３０１；３０３）の上に配置されている。カバーは、第１チップ（３０１；３０３）及び第２チップ（３０２；３０４）の少なくとも一部を覆う。第２チップ（３０２；３０４）は、実装基板（１００；１００Ａ）の厚さ方向（Ｄ１）において、第１チップ（３０１；３０３）と反対側に第１接続端子（例えば、グランド端子３２１，３４１）を有する。カバーは、実装基板（１００；１００Ａ）に配置されたグランド端子（１１１）に接続されているシールド層（２０１）を有する。上記第１接続端子は、シールド層（２０１）に接続されている。
　この構成によると、小型化を図りつつ、品質の低下を抑えることができる。さらに、この構成によると、高周波モジュールの上面に印字をレーザで行う場合、レーザ印字による第１チップ（３０１；３０３）及び第２チップ（３０２；３０４）の破損の可能性を低減することができる。
　第２の態様の高周波モジュール（１；１Ａ；１Ｂ）では、第１の態様において、カバーは、絶縁層（２０２）及び配線層（２０３）を、更に有する。カバーは、カバーの外面から内部に向けて、シールド層（２０１）、絶縁層（２０２）、配線層（２０３）の順に積層されている。第２チップ（３０２；３０４）は、厚さ方向（Ｄ１）において、第１チップ（３０１；３０３）と反対側に、第１接続端子とは異なる第２接続端子（例えば、Ｈｏｔ端子３２２）を、更に有する。第２接続端子は、配線層（２０３）に接続されている。
　この構成によると、ワイヤボンディングを用いて第２チップ（３０２）の第２接続端子を実装基板（１００；１００Ａ）に接続する場合と比較して、より小型化を図ることができる。
　第３の態様の高周波モジュール（１；１Ａ；１Ｂ）では、第１又は第２の態様において、第１チップ（３０１；３０２）は、厚さ方向（Ｄ１）において、第２チップ（３０２；３０４）と反対側に第３接続端子（例えば、外部接続端子３１０，３３０）を有する。
　この構成によると、第３接続端子を実装基板（１００；１００Ａ）に接続させることができる。
　第４の態様の高周波モジュール（１；１Ａ；１Ｂ）は、第１～第３のいずれかの態様において、グランド端子（１１１）を含む複数の外部接続端子（１１０；１２０；１３０）を、更に備える。実装基板（１；１Ａ；１Ｂ）は、互いに対向する第１主面（１０１；１０１Ａ）及び第２主面（１０２；１０２Ａ）を有する。複数の外部接続端子（１１０；１２０；１３０）は第２主面（１０２；１０２Ａ）に配置されている。第１チップ（３０１；３０３）、第２チップ（３０２；３０４）及びカバーは、第１主面（１０１；１０１Ａ）に配置されている。
　この構成によると、複数の外部接続端子（１１０；１２０；１３０）が設けられた面（第２主面（１０２；１０２Ａ））とは反対側の面（第１主面（１０１；１０１Ａ））にカバーを設けることができる。
　第５の態様の高周波モジュール（１；１Ａ；１Ｂ）では、第１～第４のいずれかの態様において、第１接続端子と、シールド層（２０１）とは、はんだにより接続されている。
　この構成によると、第１接続端子と、シールド層（２０１）とを容易に接続することができる。
　第６の態様の高周波モジュール（１Ａ；１Ｂ）では、第１～第５のいずれかの態様において、第１チップ（３０３）は、パワーアンプ（７０）を含む。第２チップ（３０４）は、アンテナ（４）に接続される信号経路として、複数の通信バンドの信号経路のうち少なくとも１つの通信バンドの信号経路を選択するスイッチ（例えば、アンテナスイッチ１０）を含む。
　この構成によると、パワーアンプ（７０）とスイッチとを積層することで、小型化を図りつつ、品質の低下を抑えることができる。さらに、この構成によると、高周波モジュールの上面に印字をレーザで行う場合、レーザ印字によるパワーアンプ（７０）及びスイッチの破損の可能性を低減することができる。
　第７の態様の高周波モジュール（１；１Ｂ）では、第１～第５のいずれかの態様において、第１チップ（３０１）は、第１通信バンドの信号を通過させる第１フィルタ（例えば、フィルタ３１）を含む。第２チップ（３０２）は、第１通信バンドとは異なる第２通信バンドの信号を通過させる第２フィルタ（例えば、フィルタ３２）を含む。
　この構成によると、第１フィルタと第２フィルタとを積層することで、小型化を図りつつ、品質の低下を抑えることができる。さらに、この構成によると、高周波モジュールの上面に印字をレーザで行う場合、レーザ印字による第１フィルタ及び第２フィルタの破損の可能性を低減することができる。
　第８の態様の高周波モジュール（１；１Ａ；１Ｂ）では、第１～第７のいずれかの態様において、カバーで囲まれた領域（Ｅ１）は、空洞（Ｅ２）を有する。
　この構成によると、シールドカバー（２００）で囲まれた領域（Ｅ１）に空洞（Ｅ２）である空気層を含めることができる。
　第９の態様の高周波モジュール（１；１Ａ）では、第１～第８のいずれかの態様において、カバーは、第１チップ（３０１；３０３）及び第２チップ（３０２；３０３）の全体を覆う。
　この構成によると、小型化を図りつつ、品質の低下をより抑えることができる。さらに、この構成によると、高周波モジュールの上面に印字をレーザで行う場合、レーザ印字による第１チップ（３０１；３０３）及び第２チップ（３０２；３０３）の破損の可能性を低減することができる。
　第１０の態様の通信装置（５００）は、第１～第９のいずれかの態様の高周波モジュール（１；１Ａ；１Ｂ）と、通信に用いる信号を信号処理する信号処理回路（３）と、を備える。
　この構成によると、小型化を図りつつ、品質の低下を抑えることができる。さらに、この構成によると、高周波モジュールの上面に印字をレーザで行う場合、レーザ印字による第１チップ（３０１；３０３）及び第２チップ（３０２；３０４）の破損の可能性を低減することができる。
　　１，１Ａ，１Ｂ　高周波モジュール
　　３　信号処理回路
　　４　アンテナ
　　５　ＲＦ信号処理回路
　　６　ベースバンド信号処理回路
　　１０　アンテナスイッチ
　　１１，４２，４６　共通端子
　　１２，１３，１４，４３ａ，４３ｂ，４３ｃ，４７ａ，４７ｂ，４７ｃ　選択端子
　　２０　第１整合回路
　　２１，２２，２３，６１，６２　チップインダクタ
　　３０　フィルタ群
　　３１，３２，３３　フィルタ
　　４０　スイッチ
　　４１　第１スイッチ
　　４５　第２スイッチ
　　５０　第２整合回路
　　５１，５２　インダクタ
　　５３，５４，５５　キャパシタ
　　６０　第３整合回路
　　７０　パワーアンプ
　　７１，８２　出力端子
　　７２，８１　入力端子
　　８０　ローノイズアンプ
　　１００，１００Ａ，１００Ｂ　実装基板
　　１０１，１０１Ａ　第１主面
　　１０２，１０２Ａ　第２主面
　　１０３　溝
　　１１０，１２０，１３０　外部接続端子
　　１１１　グランド端子
　　１５０　第１樹脂層
　　１５１　第２樹脂層
　　１６０，１６１　導電路
　　２００，２００Ｂ　シールドカバー
　　２０１　シールド層
　　２０２　絶縁層
　　２０３　配線層
　　２１１　側壁
　　３０１，３０３　第１チップ
　　３０２，３０４　第２チップ
　　３１０，３２０，３３０，３４０　外部接続端子
　　３２１，３４１　グランド端子
　　３２２，３４２　Ｈｏｔ端子
　　４００　ＩＣチップ
　　５００　通信装置
　　Ｄ１　厚さ方向
　　Ｄ２　方向
　　Ｅ１　領域
　　ＩＣ　スイッチ
　　ＩＣ４００　チップ
　　Ｔ１　アンテナ端子

Claims (10)

  1. 　グランド端子が配置された実装基板と、
    　前記実装基板の上に配置されている第１チップと、
    　前記第１チップの上に配置されている第２チップと、
    　前記第１チップ及び前記第２チップの少なくとも一部を覆うカバーと、を備え、
    　前記第２チップは、前記実装基板の厚さ方向において、前記第１チップと反対側に第１接続端子を有し、
    　前記カバーは、前記実装基板に配置された前記グランド端子に接続されているシールド層を有し、
    　前記第１接続端子は、前記シールド層に接続されている、
    　高周波モジュール。
  2. 　前記カバーは、絶縁層及び配線層を、更に有し、
    　前記カバーは、前記カバーの外面から内部に向けて、前記シールド層、前記絶縁層、前記配線層の順に積層されており、
    　前記第２チップは、前記厚さ方向において、前記第１チップと反対側に、前記第１接続端子とは異なる第２接続端子を、更に有し、
    　前記第２接続端子は、前記配線層に接続されている、
    　請求項１に記載の高周波モジュール。
  3. 　前記第１チップは、前記厚さ方向において、前記第２チップと反対側に第３接続端子を有する、
    　請求項１又は２に記載の高周波モジュール。
  4. 　前記グランド端子を含む複数の外部接続端子を、更に備え、
    　前記実装基板は、
    　互いに対向する第１主面及び第２主面を有し、
    　前記複数の外部接続端子は前記第２主面に配置されており、
    　前記第１チップ、前記第２チップ及び前記カバーは、前記第１主面に配置されている、
    　請求項１～３のいずれか一項に記載の高周波モジュール。
  5. 　前記第１接続端子と、前記シールド層とは、はんだにより接続されている、
    　請求項１～４のいずれか一項に記載の高周波モジュール。
  6. 　前記第１チップは、パワーアンプを含み、
    　前記第２チップは、アンテナに接続される信号経路として、複数の通信バンドの信号経路うち少なくとも１つの信号経路を選択するスイッチを含む、
    　請求項１～５のいずれか一項に記載の高周波モジュール。
  7. 　前記第１チップは、第１通信バンドの信号を通過させる第１フィルタを含み、
    　前記第２チップは、前記第１通信バンドとは異なる第２通信バンドの信号を通過させる第２フィルタを含む、
    　請求項１～５のいずれか一項に記載の高周波モジュール。
  8. 　前記カバーで囲まれている領域は、空洞を有する、
    　請求項１～７のいずれか一項に記載の高周波モジュール。
  9. 　前記カバーは、前記第１チップ及び前記第２チップの全体を覆う、
    　請求項１～８のいずれか一項に記載の高周波モジュール。
  10. 　請求項１～９のいずれか一項に記載の高周波モジュールと、
    　通信に用いる信号を信号処理する信号処理回路と、を備える、
    　通信装置。
PCT/JP2020/045540 2020-03-26 2020-12-07 高周波モジュール及び通信装置 WO2021192429A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080095665.9A CN115066750A (zh) 2020-03-26 2020-12-07 高频模块及通信装置
US17/815,987 US11871508B2 (en) 2020-03-26 2022-07-29 Radio-frequency module and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020056561 2020-03-26
JP2020-056561 2020-03-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/815,987 Continuation US11871508B2 (en) 2020-03-26 2022-07-29 Radio-frequency module and communication device

Publications (1)

Publication Number Publication Date
WO2021192429A1 true WO2021192429A1 (ja) 2021-09-30

Family

ID=77891141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/045540 WO2021192429A1 (ja) 2020-03-26 2020-12-07 高周波モジュール及び通信装置

Country Status (3)

Country Link
US (1) US11871508B2 (ja)
CN (1) CN115066750A (ja)
WO (1) WO2021192429A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117131887B (zh) * 2023-10-25 2024-01-09 中诚华隆计算机技术有限公司 一种低能耗的soc芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016514368A (ja) * 2013-03-11 2016-05-19 クアルコム，インコーポレイテッド 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体
WO2017033564A1 (ja) * 2015-08-27 2017-03-02 株式会社村田製作所 高周波モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072204A (ja) 2003-08-22 2005-03-17 Seiko Epson Corp 半導体パッケージ、電子機器および半導体パッケージの製造方法
JP2008288523A (ja) * 2007-05-21 2008-11-27 Fujitsu Media Device Kk 電子部品，及びその製造方法
US9362233B2 (en) * 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
CN107078714B (zh) 2014-10-17 2021-04-20 株式会社村田制作所 压电器件、压电器件的制造方法
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016514368A (ja) * 2013-03-11 2016-05-19 クアルコム，インコーポレイテッド 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体
WO2017033564A1 (ja) * 2015-08-27 2017-03-02 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US20220369453A1 (en) 2022-11-17
US11871508B2 (en) 2024-01-09
CN115066750A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
KR102419331B1 (ko) 고주파 모듈 및 통신 장치
WO2021044691A1 (ja) 高周波モジュール及び通信装置
WO2021002296A1 (ja) 高周波モジュール及び通信装置
US11251829B2 (en) Radio frequency module
US11349507B2 (en) Radio frequency module and communication device
US11451251B2 (en) Radio frequency module and communication device
WO2021084848A1 (ja) 高周波モジュール及び通信装置
JP2022024343A (ja) 高周波モジュール及び通信装置
JP2022018955A (ja) 高周波モジュール及び通信装置
WO2022034821A1 (ja) 高周波モジュール及び通信装置
US11871508B2 (en) Radio-frequency module and communication device
WO2023112577A1 (ja) 高周波モジュール及び通信装置
WO2022124262A1 (ja) 高周波モジュール及び通信装置
WO2022137708A1 (ja) 高周波モジュール及び通信装置
WO2022118891A1 (ja) 高周波モジュール及び通信装置
CN215912092U (zh) 高频模块和通信装置
WO2021039226A1 (ja) 高周波モジュール及び通信装置
WO2022091852A1 (ja) 高周波モジュール、及び通信装置
WO2022118706A1 (ja) 高周波モジュール及び通信装置
CN115514383B (zh) 高频模块以及通信装置
US20230103162A1 (en) High frequency module and communication device
WO2022138441A1 (ja) 高周波モジュール及び通信装置
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
WO2022138514A1 (ja) 高周波モジュール及び通信装置
US20230298959A1 (en) High-frequency module and communication device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20926994

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20926994

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP