CN115066750A - 高频模块及通信装置 - Google Patents

高频模块及通信装置 Download PDF

Info

Publication number
CN115066750A
CN115066750A CN202080095665.9A CN202080095665A CN115066750A CN 115066750 A CN115066750 A CN 115066750A CN 202080095665 A CN202080095665 A CN 202080095665A CN 115066750 A CN115066750 A CN 115066750A
Authority
CN
China
Prior art keywords
chip
frequency module
terminal
mounting substrate
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080095665.9A
Other languages
English (en)
Inventor
大岛宗志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN115066750A publication Critical patent/CN115066750A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Transceivers (AREA)

Abstract

提供高频模块及通信装置，能够实现小型化并且抑制品质的下降。高频模块(1)具备配置有接地端子(111)的安装基板(100)、第一芯片(301)、第二芯片(302)以及罩(屏蔽罩200)。第一芯片(301)配置在安装基板(100)上。第二芯片(302)配置在第一芯片(301)上。罩覆盖第一芯片(301)及第二芯片(302)中的至少一部分。第二芯片(302)在安装基板(100)的厚度方向(D1)上在与第一芯片(301)相反的一侧具有第一连接端子(接地端子321)。罩具有与安装基板(100)的接地端子(111)连接的屏蔽层(201)。第一连接端子与屏蔽层(201)连接。

Description

高频模块及通信装置
技术领域
本发明通常涉及高频模块及通信装置，更详细而言，涉及具备安装基板和多个芯片的高频模块及通信装置。
背景技术
以往，已知层叠有半导体芯片的半导体封装(高频模块)(参照专利文献1)。
在专利文献1中，将半导体芯片的突出电极与柔性基板的布线层接合，在柔性基板的半导体芯片搭载区域安装半导体芯片，将分别安装在多个柔性基板上的半导体芯片层叠到载体基板上，使各柔性基板弯折，由此，将各柔性基板与载体基板连接。
由此，能够实现半导体封装的薄型化及小型化。
在先技术文献
专利文献
专利文献1：日本特开2005-72204号公报
发明内容
发明要解决的问题
当半导体封装(高频模块)小型化时，芯片与部件之间的距离变短。例如，某个芯片容易受到从电感器等部件产生的磁场的影响。其结果是，可能导致半导体封装的品质的下降。
本发明是鉴于上述问题而完成的，其目的在于，提供一种能够实现小型化并且抑制品质的下降的高频模块及通信装置。
用于解决问题的手段
本发明的一方式的高频模块具备配置有接地端子的安装基板、第一芯片、第二芯片以及罩。所述第一芯片配置在所述安装基板上。所述第二芯片配置在所述第一芯片上。所述罩覆盖所述第一芯片及所述第二芯片中的至少一部分。所述第二芯片在所述安装基板的厚度方向上在与所述第一芯片相反的一侧具有第一连接端子。所述罩具有与配置于所述安装基板的所述接地端子连接的屏蔽层。所述第一连接端子与所述屏蔽层连接。
本发明的一方式的通信装置具备所述高频模块、以及对用于通信的信号进行信号处理的信号处理电路。
发明效果
根据本发明，能够实现小型化并且抑制品质的下降。
附图说明
图1A是对一实施方式的高频模块进行说明的示意性立体图。图1B是图1A中的X1-X1剖视图。
图2是图1B中的主要部分放大图。
图3是对具备上述高频模块的通信装置进行说明的示意性电路图。
图4是对变形例1的高频模块的结构进行说明的示意性剖视图。
图5是对变形例2的高频模块的结构进行说明的示意性剖视图。
图6是对变形例3的高频模块进行说明的示意性立体图。
具体实施方式
在以下的实施方式等中参照的图1A～图6均是示意图，图中的各构成要素的大小、厚度各自的比不一定反映出实际的尺寸比。
(实施方式)
以下，使用图1A～图3对本实施方式的高频模块1及通信装置500进行说明。
(1)高频模块的整体结构
本实施方式的高频模块1例如用于对应多模/多频带的通信装置500。通信装置500例如是便携电话(例如智能手机)，但不限于此，例如，也可以是可穿戴终端(例如智能手表)等。高频模块1例如是能够对应4G(第四代移动通信)标准、5G(第五代移动通信)标准等的模块。4G标准例如是3GPP LTE标准(LTE：Long Term Evolution，长期演进)。5G标准例如是5GNR(New Radio，新无线电)。高频模块1是能够对应载波聚合(Carrier Aggregation)及双连接(Dual connectivity)的模块。
高频模块1例如构成为将从信号处理电路3输入的发送信号放大后向天线4输出。另外，高频模块1构成为将从天线4输入的接收信号放大后向信号处理电路3输出。信号处理电路3不是高频模块1的构成要素，而是具备高频模块1的通信装置500的构成要素。实施方式的高频模块1例如由通信装置500具备的信号处理电路3控制。通信装置500具备高频模块1和信号处理电路3。通信装置500还具备天线4。信号处理电路3对经由天线4接收到的信号(接收信号)、以及经由天线4发送的信号(发送信号)进行处理。
(2)高频模块的各构成要素
以下，参照附图对本实施方式的高频模块1的各构成要素进行说明。
如图1A、图1B及图3所示，本实施方式的高频模块1具备安装基板100、屏蔽罩200(罩)、天线端子T1、天线开关10、第一匹配电路20、滤波器组30、开关40、第二匹配电路50、第三匹配电路60、功率放大器70以及低噪声放大器80。高频模块1还具备多个外部连接端子110(参照图1B)。
如图3所示，天线端子T1与天线4电连接。
天线开关10选择多个通信频带的信号路径中的至少一个通信频带的信号路径，作为与天线4连接的信号路径。如图3所示，天线开关10具有共用端子11和多个(在图示例中为三个)选择端子12～14(参照图3)。共用端子11与天线端子T1电连接。选择端子12与滤波器组30所包含的滤波器31连接。选择端子13与滤波器组30所包含的滤波器32连接。选择端子14与滤波器组30所包含的滤波器33连接。
天线开关10选择多个选择端子12～14中的至少一个作为共用端子11的连接目的地。即，天线开关10将滤波器31、滤波器32及滤波器33与天线4选择地连接。
天线开关10例如由信号处理电路3控制。天线开关10按照来自信号处理电路3的RF信号处理电路5的控制信号，将选择端子12、选择端子13及选择端子14中的至少一个与共用端子11电连接。
第一匹配电路20例如具有多个(在图示例中为三个)片式电感器21～23(参照图3)。片式电感器21～23分别是取得天线开关10与滤波器组30的阻抗匹配的电路元件。片式电感器21～23分别是一端与连接天线开关10与滤波器组30的滤波器31～33的路径连接，另一端与基准端子(接地)连接。需要说明的是，在第一匹配电路20中，片式电感器21～23也可以与上述路径串联连接，代替连接在上述路径与接地之间。此外，第一匹配电路20不限于片式电感器21～23，也可以是电容器、或者将电感器与电容器组合而成的电路。
滤波器组30具有多个滤波器31～33(参照图3)。多个滤波器31～33例如是弹性波滤波器，多个串联臂谐振器及多个并联臂谐振器分别由弹性波谐振器构成。弹性波滤波器例如是利用声表面波的SAW(Surface Acoustic Wave，声表面波)滤波器。
滤波器31～33是双工器。滤波器31～33分别与天线开关10的多个选择端子一对一地连接。滤波器31～33分别与开关40的第一开关41的多个(在图示例中为三个)选择端子43a～43c一对一地连接。滤波器31～33分别与开关40的第二开关45的多个(在图示例中为三个)选择端子47a～47c一对一地连接。
滤波器31使第一通信频带的信号通过。滤波器32使与第一通信频带不同的第二通信频带的信号通过。滤波器33使第三通信频带的信号通过。这里，第一通信频带例如是4G标准的Band3。第二通信频带例如是4G标准的Band8。第三通信频带例如是4G标准的Band1。
在本实施方式中，滤波器31被单芯片化，以后也称为第一芯片301(参照图1B)。滤波器32被单芯片化，以后也称为第二芯片302(参照图1B参照)。滤波器33被单芯片化，以后也称为第三芯片。
开关40例如是开关IC(Integrated Circuit，集成电路)。开关40具有第一开关41和第二开关45(参照图3)。
第一开关41具有共用端子42和多个(在图示例中为三个)选择端子43a～43c。第一开关41切换共用端子42与选择端子43a～43c的连接状态。共用端子42与功率放大器70连接。具体而言，共用端子42经由第二匹配电路50而与功率放大器70连接。多个选择端子43a～43c与滤波器组30所包含的多个滤波器31～33一对一地连接。在本实施方式中，选择端子43a与滤波器31连接，选择端子43b与滤波器32连接，选择端子43c与滤波器33连接。第一开关41按照来自信号处理电路3的RF信号处理电路5的控制信号，将选择端子43a～43c中的任意一个与共用端子42电连接。
第二开关45具有共用端子46和多个(在图示例中为三个)选择端子47a～47c。第二开关45切换共用端子46与选择端子47a～47c的连接状态。共用端子46与低噪声放大器80连接。具体而言，共用端子46经由第三匹配电路60而与低噪声放大器80连接。多个选择端子47a～47c与滤波器组30所包含的多个滤波器31～33一对一地连接。在本实施方式中，选择端子47a与滤波器31连接，选择端子47b与滤波器32连接，选择端子47c与滤波器33连接。第二开关45按照来自信号处理电路3的RF信号处理电路5的控制信号，将选择端子47a～47c中的任意一个与共用端子46电连接。
第二匹配电路50例如具有多个(在图示例中为两个)电感器51、52、多个(在图示例中为三个的)电容器53～55。第二匹配电路50使第一开关41与功率放大器70的阻抗匹配。
电感器51由布线图案形成。电感器51的一端与功率放大器70的输出端子71连接。电感器51的另一端与开关40的第二开关45的共用端子46连接。
电感器52是由线圈形成的片式电感器。电感器52的一端与功率放大器70的输出侧连接。具体而言，电感器52的一端经由电感器51而与功率放大器70的输出端子71连接。电感器52的另一端与第一开关41的共用端子42连接。
电容器53的一端与电感器51和电感器52之间的路径连接。电容器53的另一端与基准端子(接地)连接。电容器54的一端与电感器52和共用端子42之间的路径连接。电容器54的另一端与基准端子(接地)连接。电容器54设置在电感器52与共用端子42之间。具体而言，设置在接点与共用端子42之间，该接点是电容器53与电感器52和共用端子42之间的路径的接点。电容器55的一端与电感器52连接。电容器55的另一端与共用端子42连接。此时，电容器54的一端与电感器52和电容器55之间的路径连接。
第三匹配电路60例如具有多个(在图示例中为两个)片式电感器61、62。片式电感器61、62是取得第二开关45与低噪声放大器80的阻抗匹配的电路元件。片式电感器61的一端与低噪声放大器80的输入侧连接。具体而言，片式电感器61的一端与低噪声放大器80的输入端子81连接。片式电感器61的另一端与第二开关45的共用端子46连接。片式电感器62的一端与片式电感器61和共用端子46之间的路径连接。即，片式电感器62的一端经由片式电感器61而与低噪声放大器80的输入侧连接。片式电感器62的另一端与基准端子(接地)连接。
功率放大器70将从天线4发送的信号(发送信号)放大。功率放大器70被单芯片化。功率放大器70的输入端子72与信号处理电路3连接。功率放大器70的输出端子71与第二匹配电路50连接。功率放大器70将从信号处理电路3输出的信号放大。功率放大器70将放大后的发送信号经由第二匹配电路50向第一开关41输出。
低噪声放大器80将由天线4接收到的信号(接收信号)放大。低噪声放大器80被单芯片化。低噪声放大器80的输入端子81与第三匹配电路60连接。低噪声放大器80的输出端子82与信号处理电路3连接。低噪声放大器80将通过了滤波器31～33中的任意一个滤波器及第三匹配电路60的信号(接收信号)放大。低噪声放大器80将放大后的接收信号向信号处理电路3输出。
在本实施方式中，天线开关10、开关40以及低噪声放大器80被单芯片化而形成IC芯片400(参照图1B)。
多个外部连接端子110将高频模块1与安装有信号处理电路3等的母基板连接。多个外部连接端子110是设置于安装基板100的柱状(例如圆柱状)的电极。多个外部连接端子110的材料例如是金属(例如铜、铜合金等)。多个外部连接端子110包括天线端子T1、以及用于连接接地的多个接地端子111。需要说明的是，在图1B中，图示出一个接地端子111。
高频模块1经由多个外部连接端子110中的一个外部连接端子110即天线端子T1接收由天线4接收到的信号，并经由其他的外部连接端子110向信号处理电路3的RF信号处理电路5输出。
如图1A及图1B所示，安装基板100具有在安装基板100的厚度方向D1上相互对置的第一主面101及第二主面102。安装基板100例如是印刷布线板、LTCC(Low Temperature Co-fired Ceramics，低温共烧陶瓷)、HTCC(High Temperature Co-fired Ceramics，高温共烧陶瓷)、树脂基板(例如玻璃环氧基板)。这里，安装基板100例如是包括多个电介质层及多个导电层的多层基板。多个电介质层及多个导电层在安装基板100的厚度方向D1上层叠。多个导电层形成为按照每个层而决定的规定图案。多个导电层分别在与安装基板100的厚度方向D1正交的一个平面内包括一个或多个导体部。各导电层的材料例如是铜。多个导电层包括接地层。在高频模块1中，多个接地端子111与接地层经由安装基板100具有的过孔导体等而电连接。
安装基板100不限于印刷布线板、LTCC基板，也可以是布线构造体。布线构造体例如是多层构造体。多层构造体包括至少一个绝缘层和至少一个导电层。绝缘层形成为规定图案。在绝缘层为多个的情况下，多个绝缘层形成为按照每个层而决定的规定图案。导电层形成为与绝缘层的规定图案不同的规定图案。在导电层为多个的情况下，多个导电层形成为按照每个层而决定的规定图案。导电层也可以包括一个或多个重新布线部。在布线构造体中，在多层构造体的厚度方向上相互对置的两个面中的第一面是安装基板100的第一主面101，第二面是安装基板100的第二主面102。布线构造体例如也可以是中介层。中介层可以是使用硅基板的中介层，也可以是包括多层的基板。
在第一主面101安装有第一匹配电路20、滤波器组30(滤波器31～33)、第二匹配电路50、第三匹配电路60以及屏蔽罩200。
在第二主面102配置有多个外部连接端子110(参照图1B)此外，在第二主面102安装有天线开关10、开关40、功率放大器70以及低噪声放大器80，作为与第一匹配电路20、第二匹配电路50、第三匹配电路60、屏蔽罩200、第一芯片301、第二芯片302及第三芯片不同的电子部件。需要说明的是，在图1A、图1B中，作为在第一主面101安装的构成要素，图示出第一匹配电路20的片式电感器21、22、滤波器31(第一芯片301)、滤波器32(第二芯片302)，省略了在第一主面101安装的其他构成要素。
高频模块1在安装基板100的第一主面101还具备第一树脂层150，在第二主面102还具备第二树脂层151。第一树脂层150覆盖安装于第一主面101的第一匹配电路20、滤波器组30(滤波器31～33)、第二匹配电路50、第三匹配电路60以及屏蔽罩200等电子部件。第二树脂层151覆盖安装于第二主面102的IC芯片400(天线开关10、低噪声放大器80、开关40)及功率放大器70等电子部件。需要说明的是，在图1A中，省略了第一树脂层150及第二树脂层151。另外，在图1B中，省略了天线开关10。
在本实施方式中，滤波器31是单芯片化的第一芯片301。第一芯片301配置在安装基板100上。滤波器32是单芯片化的第二芯片302。第二芯片302配置在第一芯片301上。即，第一芯片301及第二芯片302以安装基板100为基准，按照第一芯片301及第二芯片302的顺序层叠(堆叠)在安装基板100上。第一芯片301与第二芯片302通过芯片键合而连接。
这里，滤波器31使4G标准的Band3作为第一通信频带而通过，滤波器32使4G标准的Band8作为第二通信频带而通过。Band3的频带是1800MHz频带，Band8是900MHz频带。因此，堆叠的两个芯片优选在通信中使用的频带更为分离。
第二芯片302在安装基板100的厚度方向D1上在与第一芯片301相反的一侧具有多个外部连接端子320。多个外部连接端子320包括接地端子321(第一连接端子)、以及与其他电子部件电连接的Hot端子322(第二连接端子)。
第一芯片301在安装基板100的厚度方向D1上在与第二芯片302相反的一侧具有多个外部连接端子310(第三连接端子)。多个外部连接端子310包括接地端子和Hot端子。
屏蔽罩200覆盖第一芯片301及第二芯片302中的至少一部分。在本实施方式中，屏蔽罩200覆盖第一芯片301及第二芯片302的整体。
屏蔽罩200形成为厚度方向D1上的一个面开口的矩形箱形状。屏蔽罩200包括作为导电层的屏蔽层201、绝缘层202、以及作为导电层的布线层203。屏蔽层201与安装基板100的接地层电连接。即，屏蔽层201经由安装基板100的接地层而与配置于安装基板100的接地端子111电连接。布线层203与其他电子部件电连接。在本实施方式中，屏蔽罩200从屏蔽罩200的外表面朝向内部按照屏蔽层201、绝缘层202、布线层203的顺序而层叠。即，屏蔽罩200由按照屏蔽层201、绝缘层202、布线层203的顺序层叠的层构造构成(参照图1B、图2)。
形成屏蔽罩200的侧壁211的侧面的前端嵌入到设置于安装基板100的矩形上的槽103中并被焊接，由此，屏蔽罩200被安装(连接)于安装基板100。在本实施方式中，由安装于安装基板100的屏蔽罩200包围的区域E1具有空洞E2(参照图1B)。这里，本实施方式中的“空洞”是指屏蔽罩200的内部没有被树脂密封的空间。即，空洞E2是在由屏蔽罩200包围的区域E1中，屏蔽罩200与第一芯片301及第二芯片302之间的空间。
作为第二芯片302的接地端子321的外部连接端子320(第一连接端子)与屏蔽罩200的屏蔽层201连接(参照图2)。具体而言，接地端子321与屏蔽层201通过焊料而连接。
作为第二芯片302的Hot端子322的外部连接端子320(第二连接端子)与屏蔽罩200的布线层203连接(参照图2)。具体而言，Hot端子322与布线层203通过焊料而连接。设置于安装基板100的导电层的导电路径160与Hot端子322经由布线层203而电连接。Hot端子322经由布线层203及导电路径160而与片式电感器22连接。
第一芯片301的多个外部连接端子310通过焊料而连接在安装基板100的第一主面101上。
(3)通信装置
如图3所示，本实施方式的通信装置500具备高频模块1、天线4以及信号处理电路3。通信装置500经由天线4进行信号的收发。
信号处理电路3对通过高频模块1的信号进行处理。信号处理电路3例如包括RF信号处理电路5和基带信号处理电路6。
如图3所示，基带信号处理电路6例如是BBIC(Baseband IntegratedCircuit，基带集成电路)，与RF信号处理电路5电连接。基带信号处理电路6根据基带信号生成I相信号及Q相信号。基带信号处理电路6通过合成I相信号与Q相信号而进行IQ调制处理，输出发送信号。此时，发送信号作为调制信号而生成，该调制信号是以比规定频率的载波信号的周期长的周期对该载波信号进行振幅调制而得到的信号。
如图3所示，RF信号处理电路5例如是RFIC(Radio Frequency IntegratedCircuit，无线电频率集成电路)，设置在高频模块1与基带信号处理电路6之间。RF信号处理电路5具有对来自基带信号处理电路6的发送信号进行信号处理的功能、以及对由天线4接收到的接收信号进行信号处理的功能。RF信号处理电路5是对应多频带的处理电路，能够生成并放大多个通信频带的发送信号。
需要说明的是，在通信装置500中，基带信号处理电路6不是必须的构成要素。
(4)优点
如以上说明的那样，本实施方式的高频模块1具备安装基板100、第一芯片301、第二芯片302以及屏蔽罩200(罩)。第一芯片301配置在安装基板100上。第二芯片302配置在第一芯片301上。罩覆盖第一芯片301及第二芯片302中的至少一部分。第二芯片302在安装基板100的厚度方向D1上在与第一芯片301相反的一侧具有接地端子321(第一连接端子)。屏蔽罩200具有与接地连接的屏蔽层201。接地端子321与屏蔽层201连接。
根据该结构，第二芯片302配置即层叠在第一芯片301上，因此能够实现高频模块1的小型化。此外，屏蔽罩200覆盖第一芯片301及第二芯片中的至少一部分，因此，难以受到从电感器等其他部件产生的磁场的影响。其结果是，能够抑制高频模块的品质的下降。
此外，在高频模块的上表面例如第一树脂层150的上表面，通过激光进行产品名称等的印字。在该情况下，由于第一芯片301及第二芯片中的至少一部分被屏蔽罩200覆盖，因此，能够降低由激光引起的第一芯片301及第二芯片302的破损的可能性。
另外，在本实施方式的高频模块1中，屏蔽罩200还具有绝缘层202及布线层203。屏蔽罩200从屏蔽罩200的表面朝向内部按照屏蔽层201、绝缘层202、布线层203的顺序层叠。第二芯片302在厚度方向D1上在与第一芯片301相反的一侧还具有与上述第一连接端子不同的Hot端子322(第二连接端子)。Hot端子322与布线层203连接。
根据该结构，第二芯片302的Hot端子322经由布线层203而与安装基板100连接。这里，作为第二芯片302的Hot端子322与安装基板100的连接，考虑使用引线键合。在该情况下，在Hot端子322与安装基板100的连接点(第一连接点)使用引线，因此，在Hot端子322与第一连接点之间，引线描绘曲线。另一方面，在本实施方式中，使用屏蔽罩200的布线层203。因此，Hot端子322与安装基板100和屏蔽罩200的连接点(第二连接点)之间的路径的一部分设置于屏蔽罩200的侧壁211。即，能够将该路径的中途折弯。因此，Hot端子322与第一连接点之间的水平方向(与厚度方向D1正交的方向)上的直线距离比Hot端子322与第二连接点之间的水平方向上的直线距离长。即，通过使用屏蔽罩200，能够进一步实现小型化。
另外，在本实施方式的高频模块1中，由屏蔽罩200包围的区域E1具有空洞E2。
根据该结构，能够使屏蔽罩200的内部成为空气层。在本实施方式中，在屏蔽罩200的内部设置有滤波器31、32。由于滤波器31、32是弹性波滤波器，因此，为了传递信号而需要空气层。于是，通过使屏蔽罩200的内部成为空气层，从而设置于屏蔽罩200的内部的第一芯片301(滤波器31)及第二芯片302(滤波器32)能够传递信号。
(5)变形例
以下，列出变形例。需要说明的是，以下说明的变形例能够与上述实施方式适当组合地应用。
(5.1)变形例1
在上述实施方式的高频模块1中，如图1B所示，在安装基板100的第二主面102侧，第二树脂层151被设置为覆盖安装在第二主面102上的IC芯片400等。另外，高频模块1具备形成为圆柱状的多个外部连接端子110，通过这多个外部连接端子110而与母基板连接。
与此相对，如图4所示，也可以是，在安装基板100的第二主面102侧省略了第二树脂层151，并且，通过形成为球状的多个外部连接端子120而与母基板连接。
多个外部连接端子120分别例如是形成为球状的球凸起。球凸起的材料例如是金、铜、焊料等。多个外部连接端子120包括天线端子T1及多个接地端子111。
另外，高频模块1也可以具备多个外部连接端子110及多个外部连接端子120。在该情况下，也可以是多个外部连接端子110包括天线端子T1，也可以是多个外部连接端子120包括天线端子T1。也可以是多个外部连接端子110包括多个接地端子111，也可以是多个外部连接端子120包括多个接地端子111。或者，也可以是多个外部连接端子110及多个外部连接端子120双方包括多个接地端子111。
(5.2)变形例2
在上述实施方式中，高频模块1构成为具备安装基板100，该安装基板100在第一主面101及第二主面102双方配置部件，该第一主面101及第二主面102在厚度方向D1上相互对置，但不限于该结构。
也可以使用在第一主面101及第二主面102中的一个主面例如第一主面101安装部件的能够单面安装的安装基板。
本变形例的高频模块1A的安装基板100A与安装基板100同样地例如为印刷布线板、LTCC、HTCC、树脂基板。这里，安装基板100A与安装基板100同样地例如是包括多个电介质层及多个导电层的多层基板。需要说明的是，安装基板100A不限于印刷布线板、LTCC基板，也可以是布线构造体。需要说明的是，在图5中，与图1A及图1B同样地省略了第一树脂层150。安装基板100A具有在厚度方向D1上相互对置的第一主面101A及第二主面102A。
在第一主面101A安装第一匹配电路20、滤波器组30(滤波器31～33)、第二匹配电路50、第三匹配电路60、IC芯片400、功率放大器70以及屏蔽罩200。IC芯片400与上述实施方式同样地包括天线开关10、低噪声放大器80、开关40。
高频模块1A还具备第一树脂层150。第一树脂层150覆盖安装于第一主面101A的各电子部件。
在安装基板100A的厚度方向D1上与第一主面101A对置的第二主面102A具备多个外部连接端子130(参照图5)。多个外部连接端子130将高频模块1A与安装有信号处理电路3等的母基板连接。多个外部连接端子130是形成为球状的球凸起。球凸起的材料例如是金、铜、焊料等。多个外部连接端子130包括天线端子T1及多个(在图示例中为两个)接地端子111。
在本变形例中，屏蔽罩200可以覆盖层叠的滤波器31和滤波器32，也可以覆盖层叠的其他两个芯片。
例如，如图5所示，屏蔽罩200也可以覆盖在厚度方向D1上层叠的IC芯片400和功率放大器70。
在该情况下，功率放大器70是单芯片化的第一芯片303。第一芯片303(功率放大器70)配置在安装基板100A上。IC芯片400是单芯片化的第二芯片304。第二芯片304(IC芯片400)配置在第一芯片303上。即，第一芯片303及第二芯片304以安装基板100A为基准，按照第一芯片303及第二芯片304的顺序层叠(堆叠)在安装基板100A上。第一芯片303与第二芯片304通过芯片键合而连接。
第二芯片304在安装基板100A的厚度方向D1上在与第一芯片303相反的一侧具有多个外部连接端子340。多个外部连接端子340包括接地端子341(第一连接端子)、以及与其他电子部件电连接的Hot端子342(第二连接端子)。这里，Hot端子342与第二芯片304(芯片IC400)的天线开关10的选择端子13连接。
第一芯片303在安装基板100A的厚度方向D1上在与第二芯片304相反的一侧具有多个外部连接端子330(第三连接端子)。多个外部连接端子330包括接地端子和Hot端子。
屏蔽罩200覆盖第一芯片303及第二芯片304中的至少一部分。在本变形例中，屏蔽罩200覆盖第一芯片303及第二芯片304的整体。
形成屏蔽罩200的侧壁2111侧面的前端嵌入到设置于安装基板100A的矩形上的槽103中并被焊接，由此，屏蔽罩200被安装(连接)于安装基板100A。在本变形例中，由安装于安装基板100A的屏蔽罩200包围的区域E1具有空洞E2。
作为第二芯片304的接地端子341的外部连接端子340(第一连接端子)与屏蔽罩200的屏蔽层201连接(参照图5)。具体而言，接地端子341与屏蔽层201通过焊料而连接。
作为第二芯片304的Hot端子342的外部连接端子340(第二连接端子)与屏蔽罩200的布线层203连接(参照图5)。具体而言，Hot端子342与布线层203通过焊料而连接。设置于安装基板100A的导电层的导电路径161与Hot端子342经由布线层203而电连接。Hot端子342经由布线层203及导电路径161而与片式电感器22连接。即，天线开关10的选择端子13经由布线层203及导电路径161而与片式电感器22连接。
第一芯片303的多个外部连接端子310通过焊料而连接在安装基板100的第一主面101上。
(5.3)变形例3
在上述实施方式中，屏蔽罩200为覆盖第一芯片301及第二芯片302的整体的结构，但不限定于该结构。
也可以为第一芯片301(滤波器31)及第二芯片302(滤波器32)中的至少一个的一部分没有被屏蔽罩200覆盖的结构，即该一部分露出的结构。
本变形例的高频模块1B具备的屏蔽罩200B也可以为与安装基板100的厚度方向D1正交的方向D2上的一个面开口的形状(参照图6)。总而言之，屏蔽罩200B(200)为覆盖第一芯片301及第二芯片302中的至少一部分的结构即可。换言之，屏蔽罩200B(200)也可以覆盖第一芯片301及第二芯片302双方的整体，也可以使第一芯片301及第二芯片302中的至少一个芯片的一部分露出。
例如，屏蔽罩200B(200)可以覆盖第一芯片301及第二芯片302双方的整体，也可以仅覆盖第一芯片301，也可以仅覆盖第二芯片302。或者，屏蔽罩200B(200)也可以覆盖第一芯片301的一部分和第二芯片302的一部分。或者也可以覆盖第一芯片301的一部分和第二芯片302的整体。或者也可以覆盖第一芯片301的整体和第二芯片302的整体。
需要说明的是，本变形例也可以应用于变形例1、2。例如，在将本变形例应用于变形例2的情况下，第一芯片303(功率放大器70)及第二芯片304(IC芯片400)中的至少一个的一部分构成为没有被屏蔽罩200B覆盖。
(5.4)变形例4
在上述实施方式中，第一树脂层150及第二树脂层151不是必须的构成要素。高频模块1也可以不具备第一树脂层150及第二树脂层151。
变形例2所示的高频模块1A也同样地，第一树脂层150不是必须的构成要素。
(5.5)变形例5
在上述实施方式中，采用了屏蔽罩200的内部为空洞的结构，但不限定于该结构。也可以在屏蔽罩200的内部设置树脂层。
(5.6)变形例6
在上述实施方式中，采用了滤波器31～33是SAW滤波器的结构，但不限定于该结构。
滤波器31～33也可以是其他弹性波滤波器，例如利用弹性边界波、板波等的弹性波滤波器。例如，滤波器31～33也可以是BAW(Bulk Acoustic Wave，体声波)滤波器。或者，多个滤波器31～33也可以由FBAR(Fihn Bulk Acoustic Resonator，薄膜体声波谐振器)等构成。另外，滤波器31～33也可以由LC谐振电路等构成。
(5.7)变形例7
在上述实施方式中，采用了安装基板100为印刷布线板、LTCC基板或HTCC基板、或者树脂基板的结构，但不限定于该结构。安装基板100也可以是部件内置基板。
另外，变形例2的安装基板100A及变形例3的安装基板100也同样可以是部件内置基板。
(5.8)变形例8
在上述实施方式中，采用了天线开关10、开关40以及低噪声放大器80包含在IC芯片400中的结构，即，天线开关10、开关40以及低噪声放大器80被单芯片化的结构，但不限定于该结构。
天线开关10、开关40以及低噪声放大器80被单芯片化并不是必须的。天线开关10、开关40以及低噪声放大器80也可以分别单独地配置于第二主面102。或者，天线开关10、开关40以及低噪声放大器80中的两个构成要素也可以被单芯片化。
(5.9)变形例9
在上述实施方式中，采用了屏蔽罩200由屏蔽层201、绝缘层202及布线层203的三层构造形成的结构，但不限定于该结构。
屏蔽罩200也可以由屏蔽层201构成。在该情况下，第二芯片302的Hot端子322经由设置于第一芯片301的贯通孔而与安装基板100连接。
(5.10)变形例10
在上述实施方式中，采用了将两个芯片(第一芯片301(303)、第二芯片302(304))层叠并收容于屏蔽罩200的结构，但不限定于该结构。
也可以将三个以上的芯片层叠并收容于屏蔽罩200。在该情况下，层叠中的三个以上的芯片中的最下层的芯片(与安装基板100连接的芯片)相当于第一芯片301(303)，最上层的芯片相当于第二芯片302(304)。
(总结)
如以上说明的那样，第一方式的高频模块(1；1A；1B)具备配置有接地端子(111)的安装基板(100；100A)、第一芯片(301；303)、第二芯片(302、304)以及罩(屏蔽罩200、200B)。第一芯片(301；303)配置在安装基板(100；100A)上。第二芯片(302；304)配置在第一芯片(301；303)上。罩覆盖第一芯片(301；303)及第二芯片(302；304)中的至少一部分。第二芯片(302；304)在安装基板(100；100A)的厚度方向(D1)上在与第一芯片(301；303)相反的一侧具有第一连接端子(例如，接地端子321、341)。罩具有与配置于安装基板(100；100A)的接地端子(111)连接的屏蔽层(201)。上述第一连接端子与屏蔽层(201)连接。
根据该结构，能够实现小型化并且抑制品质的下降。此外，根据该结构，在高频模块的上表面通过激光进行印字的情况下，能够降低由激光印字引起的第一芯片(301；303)及第二芯片(302；304)的破损的可能性。
第二方式的高频模块(1；1A；1B)，根据第一方式，其中，罩还具有绝缘层(202)及布线层(203)。罩从罩的外表面朝向内部按照屏蔽层(201)、绝缘层(202)、布线层(203)的顺序被层叠。第二芯片(302；304)在厚度方向(D1)上在与第一芯片(301；303)相反的一侧还具有与第一连接端子不同的第二连接端子(例如，Hot端子322)。第二连接端子与布线层(203)连接。
根据该结构，相比于使用引线键合将第二芯片(302)的第二连接端子与安装基板(100；100A)连接的情况，能够进一步实现小型化。
第三方式的高频模块(1；1A；1B)，根据第一方式或第二方式，其中，第一芯片(301；302)在厚度方向(D1)上在与第二芯片(302；304)相反的一侧具有第三连接端子(例如，外部连接端子310、330)。
根据该结构，能够使第三连接端子与安装基板(100；100A)连接。
第四方式的高频模块(1；1A；1B)，根据第一方式～第三方式中任一方式，其中，还具备包括接地端子(111)的多个外部连接端子(110；120；130)。安装基板(1；1A；1B)具有相互对置的第一主面(101；101A)及第二主面(102；102A)。多个外部连接端子(110；120；130)配置于第二主面(102；102A)。第一芯片(301；303)、第二芯片(302；304)及罩配置于第一主面(101；101A)。
根据该结构，能够在与设置有多个外部连接端子(110；120；130)的面(第二主面(102；102A))相反的一侧的面(第一主面(101；101A))设置罩。
第五方式的高频模块(1；1A；1B)，根据第一方式～第四方式中任一方式，其中，第一连接端子与屏蔽层(201)通过焊料而连接。
根据该结构，能够将第一连接端子与屏蔽层(201)容易地连接。
第六方式的高频模块(1A；1B)，根据第一方式～第五方式中任一方式，其中，第一芯片(303)包括功率放大器(70)。第二芯片(304)包括开关(例如，天线开关10)，该开关选择多个通信频带的信号路径中的至少一个通信频带的信号路径作为与天线(4)连接的信号路径。
根据该结构，通过将功率放大器(70)与开关层叠，能够实现小型化并且抑制品质的下降。此外，根据该结构，在高频模块的上表面通过激光进行印字的情况下，能够降低由激光印字引起的功率放大器(70)及开关的破损的可能性。
第七方式的高频模块(1；1B)，根据第一方式～第五方式中任一方式，其中，第一芯片(301)包括使第一通信频带的信号通过的第一滤波器(例如，滤波器31)。第二芯片(302)包括使与第一通信频带不同的第二通信频带的信号通过的第二滤波器(例如，滤波器32)。
根据该结构，通过将第一滤波器与第二滤波器层叠，能够实现小型化并且抑制品质的下降。此外，根据该结构，在高频模块的上表面通过激光进行印字的情况下，能够降低由激光印字引起的第一滤波器及第二滤波器的破损的可能性。
第八方式的高频模块(1；1A；1B)，根据第一方式～第七方式中任一方式，其中，由罩包围的区域(E1)具有空洞(E2)。
根据该结构，由屏蔽罩(200)包围的区域(E1)能够包含作为空洞(E2)的空气层。
第九方式的高频模块(1；1A)，根据第一方式～第八方式中任一方式，其中，罩覆盖第一芯片(301；303)及第二芯片(302；303)的整体。
根据该结构，能够实现小型化并进一步抑制品质的下降。此外，根据该结构，在高频模块的上表面通过激光进行印字的情况下，能够降低由激光印字引起的第一芯片(301；303)及第二芯片(302；303)的破损的可能性。
第十方式的通信装置(500)具备第一方式～第九方式中任一方式的高频模块(1；1A；1B)、以及对用于通信的信号进行信号处理的信号处理电路(3)。
根据该结构，能够实现小型化并且抑制品质的下降。此外，根据该结构，在高频模块的上表面通过激光进行印字的情况下，能够降低由激光印字引起的第一芯片(301；303)及第二芯片(302；304)的破损的可能性。
附图标记说明
1、1A、1B 高频模块；
3 信号处理电路；
4 天线；
5 RF信号处理电路；
6 基带信号处理电路；
10 天线开关；
11、42、46 共用端子；
12、13、14、43a、43b、43c、47a、47b、47c 选择端子；
20 第一匹配电路；
21、22、23、61、62 片式电感器；
30 滤波器组；
31、32、33 滤波器；
40 开关；
41 第一开关；
45 第二开关；
50 第二匹配电路；
51、52 电感器；
53、54、55 电容器；
60 第三匹配电路；
70 功率放大器；
71、82 输出端子；
72、81 输入端子；
80 低噪声放大器；
100、100A、100B 安装基板；
101、101A 第一主面；
102、102A 第二主面；
103 槽；
110、120、130 外部连接端子；
111 接地端子；
150 第一树脂层；
151 第二树脂层；
160、161 导电路径；
200、200B 屏蔽罩；
201 屏蔽层；
202 绝缘层；
203 布线层；
211 侧壁；
301、303 第一芯片；
302、304 第二芯片；
310、320、330、340 外部连接端子；
321、341 接地端子；
322、342 Hot端子；
400 IC芯片；
500 通信装置；
D1 厚度方向；
D2 方向；
E1 区域；
IC 开关；
IC400 芯片；
T1 天线端子。

Claims (10)

1.一种高频模块，具备：
安装基板，其配置有接地端子；
第一芯片，其配置在所述安装基板上；
第二芯片，其配置在所述第一芯片上；以及
罩，其覆盖所述第一芯片及所述第二芯片中的至少一部分，
所述第二芯片在所述安装基板的厚度方向上在与所述第一芯片相反的一侧具有第一连接端子，
所述罩具有与配置于所述安装基板的所述接地端子连接的屏蔽层，
所述第一连接端子与所述屏蔽层连接。
2.根据权利要求1所述的高频模块，其中，
所述罩还具有绝缘层及布线层，
所述罩从所述罩的外表面朝向内部，按照所述屏蔽层、所述绝缘层、所述布线层的顺序被层叠，
所述第二芯片在所述厚度方向上在与所述第一芯片相反的一侧还具有与所述第一连接端子不同的第二连接端子，
所述第二连接端子与所述布线层连接。
3.根据权利要求1或2所述的高频模块，其中，
所述第一芯片在所述厚度方向上在与所述第二芯片相反的一侧具有第三连接端子。
4.根据权利要求1至3中任一项所述的高频模块，其中，
所述高频模块还具备包括所述接地端子的多个外部连接端子，
所述安装基板具有相互对置的第一主面及第二主面，
所述多个外部连接端子配置于所述第二主面，
所述第一芯片、所述第二芯片及所述罩配置于所述第一主面。
5.根据权利要求1至4中任一项所述的高频模块，其中，
所述第一连接端子与所述屏蔽层通过焊料而连接。
6.根据权利要求1至5中任一项所述的高频模块，其中，
所述第一芯片包括功率放大器，
所述第二芯片包括开关，该开关选择多个通信频带的信号路径中的至少一个信号路径，作为与天线连接的信号路径。
7.根据权利要求1至5中任一项所述的高频模块，其中，
所述第一芯片包括使第一通信频带的信号通过的第一滤波器，
所述第二芯片包括使与所述第一通信频带不同的第二通信频带的信号通过的第二滤波器。
8.根据权利要求1至7中任一项所述的高频模块，其中，
由所述罩包围的区域具有空洞。
9.根据权利要求1至8中任一项所述的高频模块，其中，
所述罩覆盖所述第一芯片及所述第二芯片的整体。
10.一种通信装置，具备：
权利要求1至9中任一项所述的高频模块；以及
信号处理电路，其对用于通信的信号进行信号处理。
CN202080095665.9A 2020-03-26 2020-12-07 高频模块及通信装置 Pending CN115066750A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-056561 2020-03-26
JP2020056561 2020-03-26
PCT/JP2020/045540 WO2021192429A1 (ja) 2020-03-26 2020-12-07 高周波モジュール及び通信装置

Publications (1)

Publication Number Publication Date
CN115066750A true CN115066750A (zh) 2022-09-16

Family

ID=77891141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080095665.9A Pending CN115066750A (zh) 2020-03-26 2020-12-07 高频模块及通信装置

Country Status (3)

Country Link
US (1) US11871508B2 (zh)
CN (1) CN115066750A (zh)
WO (1) WO2021192429A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117131887B (zh) * 2023-10-25 2024-01-09 中诚华隆计算机技术有限公司 一种低能耗的soc芯片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072204A (ja) * 2003-08-22 2005-03-17 Seiko Epson Corp 半導体パッケージ、電子機器および半導体パッケージの製造方法
JP2008288523A (ja) * 2007-05-21 2008-11-27 Fujitsu Media Device Kk 電子部品，及びその製造方法
US8987872B2 (en) * 2013-03-11 2015-03-24 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
US9362233B2 (en) * 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
CN107078714B (zh) 2014-10-17 2021-04-20 株式会社村田制作所 压电器件、压电器件的制造方法
WO2017033564A1 (ja) 2015-08-27 2017-03-02 株式会社村田製作所 高周波モジュール
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
WO2021192429A1 (ja) 2021-09-30
US20220369453A1 (en) 2022-11-17
US11871508B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
KR102419331B1 (ko) 고주파 모듈 및 통신 장치
CN112470407B (zh) 高频模块以及通信装置
US11043983B2 (en) Radio frequency module and communication device including the same
WO2021044691A1 (ja) 高周波モジュール及び通信装置
KR20220002521A (ko) 고주파 모듈 및 통신 장치
CN112789723A (zh) 电路模块和通信装置
WO2021084848A1 (ja) 高周波モジュール及び通信装置
JP2022024343A (ja) 高周波モジュール及び通信装置
CN114788181A (zh) 高频模块以及通信装置
JP2022018955A (ja) 高周波モジュール及び通信装置
US11533806B2 (en) High-frequency module, high-frequency circuit, and communication device
US20240014805A1 (en) Radio-frequency module and communication device
US11871508B2 (en) Radio-frequency module and communication device
US20230319984A1 (en) Radio-frequency module and communication device
JP2021197590A (ja) 高周波モジュール及び通信装置
WO2023112577A1 (ja) 高周波モジュール及び通信装置
US20220173759A1 (en) Radio frequency module and communication device
WO2022124262A1 (ja) 高周波モジュール及び通信装置
CN215912092U (zh) 高频模块和通信装置
KR20210117949A (ko) 고주파 모듈 및 통신 장치
CN115514383B (zh) 高频模块以及通信装置
US20230103162A1 (en) High frequency module and communication device
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
WO2022209482A1 (ja) 高周波モジュール及び通信装置
JP2005136887A (ja) 高周波モジュール及び無線通信機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination