JP2021197590A - 高周波モジュール及び通信装置 - Google Patents

Abstract

【課題】ローノイズアンプの雑音指数の低減を図る。【解決手段】高周波モジュール１は、実装基板９と、アンテナ端子８１及びグランド端子８５と、ローノイズアンプ２１と、第１インダクタＬ１と、第２インダクタＬ２と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。ローノイズアンプ２１は、増幅用のトランジスタＴｒを含む。第１インダクタＬ１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面に配置されている。第１インダクタＬ１は、アンテナ端子８１に接続されている。第２インダクタＬ２は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面とは異なる他方の主面に配置されている。第２インダクタＬ２は、トランジスタとグランド端子８５との間に接続されている。【選択図】図３

Description

本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、実装基板を備える高周波モジュール、及びそれを備える通信装置に関する。

特許文献１には、アンテナと、多投スイッチと、ローノイズアンプと、を備えるフロントエンドシステムが開示されている。

ローノイズアンプは、インピーダンス変換回路と、増幅回路と、を含む。インピーダンス変換回路は、第１インダクタ及び第２インダクタを含む。増幅回路は、電界効果トランジスタを含む。ローノイズアンプの入力は、多投スイッチを介してアンテナに電気的に接続される。

増幅回路は、直列インダクタ及び第１のインダクタを介してＲＦ（Radio Frequency）信号を受信するように構成されている。第２インダクタは、第１インダクタと磁気的に結合されている。第２インダクタは、電界効果トランジスタの端子とグランドとの間に接続されている。

米国特許出願公開第２０１９／１８１８０９号明細書

高周波モジュールにおいては、例えばアンテナ端子に接続されたインピーダンス整合用のインダクタを備える場合、ローノイズアンプの雑音指数（ＮＦ）を小さくすることが望まれることがあった。

本発明の目的は、ローノイズアンプの雑音指数の低減を図ることが可能な高周波モジュール及び通信装置を提供することにある。

本発明の一態様に係る高周波モジュールは、実装基板と、アンテナ端子及びグランド端子と、ローノイズアンプと、第１インダクタと、第２インダクタと、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記アンテナ端子及び前記グランド端子は、前記実装基板に配置されている。前記ローノイズアンプは、前記実装基板に配置されている。前記ローノイズアンプは、増幅用のトランジスタを含む。前記第１インダクタは、前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されている。前記第１インダクタは、前記アンテナ端子に接続されている。前記第２インダクタは、前記実装基板の前記第１主面と前記第２主面とのうち前記一方の主面とは異なる他方の主面に配置されている。前記第２インダクタは、前記トランジスタとグランド端子との間に接続されている。

本発明の一態様に係る通信装置は、上記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されており、高周波信号を信号処理する。

本発明の上記態様に係る高周波モジュール及び通信装置は、ローノイズアンプの雑音指数の低減を図ることが可能となる。

図１は、実施形態１に係る高周波モジュールの平面図である。 図２は、同上の高周波モジュールの下面図である。 図３は、同上の高周波モジュールを示し、図１のＡ−Ａ線断面図である。 図４は、同上の高周波モジュールを備える通信装置の回路構成図である。 図５は、同上の高周波モジュールの一部の回路図である。 図６は、実施形態１の変形例１に係る高周波モジュールの断面図である。 図７は、実施形態１の変形例２に係る高周波モジュールの平面図である。 図８は、実施形態１の変形例３に係る高周波モジュールの平面図である。 図９は、同上の高周波モジュールの下面図である。 図１０は、実施形態２に係る高周波モジュールの平面図である。 図１１は、同上の高周波モジュールの下面図である。 図１２は、同上の高周波モジュールに関し、図１０のＡ−Ａ線断面図である。 図１３は、実施形態１に係る高周波モジュールを備える通信装置の回路構成図である。

以下の実施形態等において参照する図１〜３、６〜１２は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

（実施形態１）
実施形態１に係る高周波モジュール１は、図１〜４に示すように、実装基板９と、アンテナ端子８１及びグランド端子８５と、複数（例えば、３つ）のローノイズアンプ２１と、第１インダクタＬ１と、複数（例えば、３つ）の第２インダクタＬ２と、を備える。実装基板９は、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。アンテナ端子８１及びグランド端子８５は、実装基板９に配置されている。複数のローノイズアンプ２１、第１インダクタＬ１及び複数の第２インダクタＬ２は、実装基板９に配置されている。複数のローノイズアンプ２１の各々は、増幅用のトランジスタＴｒ（図５参照）を含む。トランジスタＴｒは、入力された高周波信号（受信信号）を増幅して出力する。トランジスタＴｒは、例えば、電界効果トランジスタであり、ゲート端子、ドレイン端子及びソース端子を有する。トランジスタＴｒは、ゲート端子に入力された高周波信号を増幅してドレイン端子から出力する。第１インダクタＬ１は、アンテナ端子８１に接続されている。第１インダクタＬ１は、例えば、アンテナ端子８１と複数の受信フィルタ２２との間に設けられる整合回路３（図４及び５参照）に含まれる。実施形態１に係る高周波モジュール１では、整合回路３は、アンテナ端子８１とスイッチ４との間の信号経路とグランド端子との間に接続された第１インダクタＬ１で構成されている。第２インダクタＬ２は、トランジスタＴｒのソース端子とグランド端子８５との間に接続されている。実施形態１に係る高周波モジュール１では、第１インダクタＬ１が実装基板９の第１主面９１に配置されている一方で、複数の第２インダクタＬ２が実装基板９の第２主面９２に配置されている。これにより、実施形態１に係る高周波モジュール１は、複数のローノイズアンプ２１それぞれの雑音指数の低減を図ることが可能となる。

以下、実施形態１に係る高周波モジュール１及び通信装置３００について、図１〜５を参照して、より詳細に説明する。

（１）高周波モジュール及び通信装置
（１．１）高周波モジュール及び通信装置の回路構成
実施形態１に係る高周波モジュール１は、例えば、マルチモード／マルチバンド対応の通信装置３００（図４参照）に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ ＮＲ（New Radio）である。高周波モジュール１は、キャリアアグリゲーション及びデュアルコネクティビティに対応可能な回路である。

高周波モジュール１は、例えば、アンテナ３１０から入力された受信信号（高周波信号）を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１の構成要素ではなく、高周波モジュール１を備える通信装置３００の構成要素である。高周波モジュール１は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。通信装置３００は、アンテナ３１０を更に備える。通信装置３００は、高周波モジュール１が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。

信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。ベースバンド信号処理回路３０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。実施形態１に係る高周波モジュール１は、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号）を伝達する。

高周波モジュール１は、複数（例えば、３つ）のローノイズアンプ２１を備える。また、高周波モジュール１は、複数のローノイズアンプ２１に一対一に接続される複数の入力整合回路２３を備える。また、高周波モジュール１は、複数のローノイズアンプ２１に一対一に接続される複数の受信フィルタ２２を更に備える。また、高周波モジュール１は、アンテナ端子８１と複数の受信フィルタ２２との間に接続されるスイッチ４（以下、アンテナスイッチ４ともいう）と、複数の受信フィルタ２２と複数のローノイズアンプ２１の入力端子との間に接続されるスイッチ６（以下、バンドセレクト用スイッチ６ともいう）と、複数のローノイズアンプ２１の出力端子と信号出力端子８３との間に接続されるスイッチ１９（以下、バンドセレクト用スイッチ１９ともいう）と、を更に備える。

また、高周波モジュール１は、複数の外部接続端子８を備えている。複数の外部接続端子８は、アンテナ端子８１と、信号出力端子８３と、複数のグランド端子８５（図１〜３参照）と、を含む。複数のグランド端子８５は、通信装置３００の備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

複数のローノイズアンプ２１の各々は、入力端子及び出力端子を有する。複数のローノイズアンプ２１の各々は、入力端子に入力された所定周波数帯域の受信信号を増幅して出力端子から出力する。複数のローノイズアンプ２１の各々の入力端子は、複数の入力整合回路２３のうち対応する入力整合回路２３を介してバンドセレクト用スイッチ６に接続されている。複数のローノイズアンプ２１の出力端子は、バンドセレクト用スイッチ１９を介して１つの信号出力端子８３に接続されている。複数のローノイズアンプ２１の出力端子は、例えば、バンドセレクト用スイッチ１９及び信号出力端子８３を介して信号処理回路３０１に接続される。信号出力端子８３は、複数のローノイズアンプ２１からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。

複数の受信フィルタ２２は、互いに異なる通信バンドを通過帯域とするフィルタである。以下では、３つの受信フィルタ２２を区別して説明する場合に、例えば、第１通信バンドの受信帯域を通過帯域とするフィルタを受信フィルタ２２Ａと称し、第２通信バンドの受信帯域を通過帯域とするフィルタを受信フィルタ２２Ｂと称し、第３通信バンドの受信帯域を通過帯域とするフィルタを受信フィルタ２２Ｃと称することもある。また、複数のローノイズアンプ２１を区別して説明する場合に、受信フィルタ２２Ａに接続されるローノイズアンプ２１をローノイズアンプ２１Ａと称し、受信フィルタ２２Ｂに接続されるローノイズアンプ２１をローノイズアンプ２１Ｂと称し、受信フィルタ２２Ｃに接続されるローノイズアンプ２１をローノイズアンプ２１Ｃと称することもある。また、複数の入力整合回路２３を区別して説明する場合に、ローノイズアンプ２１Ａに接続されている入力整合回路２３を入力整合回路２３Ａと称し、ローノイズアンプ２１Ｂに接続されている入力整合回路２３を入力整合回路２３Ｂと称し、ローノイズアンプ２１Ｃに接続されている入力整合回路２３を入力整合回路２３Ｃと称することもある。

アンテナスイッチ４は、共通端子４０と、複数（例えば、３つ）の選択端子４１〜４３と、を有する。共通端子４０は、アンテナ端子８１に接続されている。アンテナ端子８１には、アンテナ３１０が接続される。アンテナスイッチ４では、選択端子４１が、受信フィルタ２２Ａの入力端子に接続されている。また、選択端子４２が、受信フィルタ２２Ｂの入力端子に接続されている。また、選択端子４３が、受信フィルタ２２Ｃの入力端子に接続されている。アンテナスイッチ４は、例えば、共通端子４０に複数の選択端子４１〜４３のうち少なくとも１つ以上を接続可能なスイッチである。アンテナスイッチ４は、例えば、一対一及び一対多の接続が可能なスイッチである。

アンテナスイッチ４は、例えば、信号処理回路３０１によって制御される。アンテナスイッチ４は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、共通端子４０と複数の選択端子４１との接続状態を切り替える。アンテナスイッチ４は、例えば、スイッチＩＣ（Integrated Circuit）である。

バンドセレクト用スイッチ６は、複数（例えば、３つ）のスイッチ素子６５（６５Ａ、６５Ｂ、６５Ｃ）を有する。バンドセレクト用スイッチ６では、スイッチ素子６５Ａが、受信フィルタ２２Ａと入力整合回路２３Ａとの間に接続されている。また、スイッチ素子６５Ｂが、受信フィルタ２２Ｂと入力整合回路２３Ｂとの間に接続されている。また、スイッチ素子６５Ｃが、スイッチ素子６５Ｃが、受信フィルタ２２Ｃと入力整合回路２３Ｃとの間に接続されている。

バンドセレクト用スイッチ６は、例えば、信号処理回路３０１によって制御される。バンドセレクト用スイッチ６は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、複数のスイッチ素子６５Ａ〜６５Ｃそれぞれの状態を切り替える。バンドセレクト用スイッチ６は、例えば、スイッチＩＣである。

バンドセレクト用スイッチ１９は、共通端子１９０と、複数（例えば、３つ）の選択端子１９１〜１９３と、を有する。共通端子１９０は、信号出力端子８３に接続されている。選択端子１９１は、ローノイズアンプ２１Ａの出力端子に接続されている。また、選択端子１９２は、ローノイズアンプ２１Ｂの出力端子に接続されている。また、選択端子１９３は、ローノイズアンプ２１Ｃの出力端子に接続されている。バンドセレクト用スイッチ１９は、例えば、共通端子１９０に複数の選択端子１９１〜１９３のうち少なくとも１つ以上を接続可能なスイッチである。ここで、バンドセレクト用スイッチ１９は、例えば、一対一及び一対多の接続が可能なスイッチである。

バンドセレクト用スイッチ１９は、例えば、信号処理回路３０１によって制御される。バンドセレクト用スイッチ１９は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、共通端子１９０と複数の選択端子１９１〜１９３との接続状態を切り替える。バンドセレクト用スイッチ１９は、例えば、スイッチＩＣである。

入力整合回路２３Ａは、ローノイズアンプ２１Ａの入力端子とバンドセレクト用スイッチ６のスイッチ素子６５Ａとの間の信号経路に設けられている。入力整合回路２３Ｂは、ローノイズアンプ２１Ｂの入力端子とバンドセレクト用スイッチ６のスイッチ素子６５Ｂとの間の信号経路に設けられている。入力整合回路２３Ｃは、ローノイズアンプ２１Ｃの入力端子とバンドセレクト用スイッチ６のスイッチ素子６５Ｃとの間の信号経路に設けられている。

複数の入力整合回路２３の各々は、対応するローノイズアンプ２１と受信フィルタ２２とのインピーダンス整合をとるための回路である。複数の入力整合回路２３の各々は、図５に示すように、第３インダクタＬ３と、第４インダクタＬ４と、を含む。図５では、バンドセレクト用スイッチ６の図示を省略してある。また、図５では、アンテナスイッチ４の共通端子４０に対して３つの選択端子４１〜４３のうち１つが接続された状態をスイッチの図記号で模式的に示してある。第３インダクタＬ３は、ローノイズアンプ２１に直列に接続されている。より詳細には、第３インダクタＬ３は、ローノイズアンプ２１の入力端子（トランジスタＴｒのゲート端子）と受信フィルタ２２との間に接続されている。第４インダクタＬ４は、第３インダクタＬ３と受信フィルタ２２との間の信号経路ＲＳ１とグランドとの間に接続されている。図５において、第２インダクタＬ２と第３インダクタＬ３との両方に向かっている矢印は、第２インダクタＬ２と第３インダクタＬ３とが磁気的に結合されていることを模式的に示している。また、図５において、第３インダクタＬ３と第４インダクタＬ４との両方に向かっている矢印は、第３インダクタＬ３と第４インダクタＬ４とが磁気的に結合されていることを模式的に示している。

（１．２）高周波モジュールの構造
以下、高周波モジュール１の構造について図１〜３を参照して説明する。

高周波モジュール１は、実装基板９と、複数の外部接続端子８と、複数（例えば、３つ）のローノイズアンプ２１と、第１インダクタＬ１と、複数（例えば、３つ）の第２インダクタＬ２と、を備える。複数の外部接続端子８は、アンテナ端子８１と、複数のグランド端子８５と、信号出力端子８３と、を含む。また、高周波モジュール１は、複数（例えば、３つ）の受信フィルタ２２と、複数（例えば、３つ）の入力整合回路２３と、を更に備える。また、高周波モジュール１は、アンテナスイッチ４と、バンドセレクト用スイッチ６と、バンドセレクト用スイッチ１９と、を更に備える。高周波モジュール１では、複数のローノイズアンプ２１と、アンテナスイッチ４と、バンドセレクト用スイッチ６と、バンドセレクト用スイッチ１９と、が１つのＩＣチップ１０に含まれている。

実装基板９は、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。実装基板９は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板９の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板９の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導体パターン層は、グランド層を含む。高周波モジュール１では、複数のグランド端子８５とグランド層とが、実装基板９の有するビア導体等を介して電気的に接続されている。実装基板９は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板９は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。

また、実装基板９は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面（第１面及び第２面）のうち第１面が実装基板９の第１主面９１であり、第２面が実装基板９の第２主面９２である。

実装基板９の第１主面９１及び第２主面９２は、実装基板９の厚さ方向Ｄ１において離れており、実装基板９の厚さ方向Ｄ１に交差する。実装基板９における第１主面９１は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板９における第２主面９２は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。また、実装基板９の第１主面９１及び第２主面９２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。

複数の外部接続端子８は、実装基板９の第２主面９２に配置されている。複数の外部接続端子８の材料は、例えば、金属（例えば、銅、銅合金等）である。

複数の外部接続端子８は、上述のアンテナ端子８１と、信号出力端子８３と、複数のグランド端子８５と、を含んでいる。複数のグランド端子８５は、実装基板９のグランド層にビア導体等を介して接続されている。グランド層は高周波モジュール１の回路グランドである。

また、複数の外部接続端子８の各々は、柱状電極である。ここにおいて、柱状電極は、例えば、円柱状の電極である。

実施形態１に係る高周波モジュール１では、ＩＣチップ１０が、複数のローノイズアンプ２１と、アンテナスイッチ４と、バンドセレクト用スイッチ６と、バンドセレクト用スイッチ１９と、を含んでいる。複数のローノイズアンプ２１の各々は、増幅素子としてトランジスタＴｒを含んでいる。トランジスタＴｒは、電界効果トランジスタである。アンテナスイッチ４は、例えば、複数の電界効果トランジスタを含んでいる。また、バンドセレクト用スイッチ６は、例えば、複数の電界効果トランジスタを含んでいる。また、バンドセレクト用スイッチ１９は、例えば、複数の電界効果トランジスタを含んでいる。ＩＣチップ１０は、例えば、Ｓｉ系ＩＣチップである。

ＩＣチップ１０は、実装基板９の第２主面９２に実装されている。ここにおいて、「実装されている」とは、ＩＣチップ１０が実装基板９の第２主面９２に配置されていること（機械的に接続されていること）と、ＩＣチップ１０が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。したがって、高周波モジュール１では、ＩＣチップ１０が、実装基板９の第２主面９２に配置されている。これにより、高周波モジュール１では、複数のローノイズアンプ２１、アンテナスイッチ４、バンドセレクト用スイッチ６及びバンドセレクト用スイッチ１９が実装基板９の第２主面９２に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ１０の外周形状は、四角形状である。

第１インダクタＬ１は、例えば、表面実装型インダクタである。第１インダクタＬ１は、実装基板９の第１主面９１に実装されている。したがって、第１インダクタＬ１は、実装基板９の第１主面９１に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、第１インダクタＬ１の外周形状は、四角形状である。

複数の第２インダクタＬ２は、例えば、表面実装型インダクタである。第２インダクタＬ２は、実装基板９の第２主面９２に実装されている。したがって、第２インダクタＬ２は、実装基板９の第２主面９２に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、複数の第２インダクタＬ２の各々の外周形状は、四角形状である。

複数の受信フィルタ２２の各々は、例えば、弾性波フィルタである。実装基板９の厚さ方向Ｄ１からの平面視で、複数の受信フィルタ２２の各々の外周形状は、四角形状である。弾性波フィルタは、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＩＤＴ電極を含むＳＡＷ共振子である。複数の受信フィルタ２２の各々は、実装基板９の第１主面９１に実装されている。したがって、複数の受信フィルタ２２は、実装基板９の第１主面９１に配置されている。複数の受信フィルタ２２の各々は、ベアチップの弾性波フィルタであってもよいし、パッケージ構造を有する弾性波フィルタであってもよい。実装基板９の厚さ方向Ｄ１からの平面視で、複数の受信フィルタ２２の各々の外周形状は、四角形状である。

複数の入力整合回路２３の各々は、第３インダクタＬ３と、第４インダクタＬ４と、を含んでいる。以下では説明の便宜上、入力整合回路２３Ａの第３インダクタＬ３及び第４インダクタＬ４を第３インダクタＬ３Ａ及び第４インダクタＬ４Ａと称し、入力整合回路２３Ｂの第３インダクタＬ３及び第４インダクタＬ４を第３インダクタＬ３Ｂ及び第４インダクタＬ４Ｂと称し、入力整合回路２３Ｃの第３インダクタＬ３及び第４インダクタＬ４を第３インダクタＬ３Ｂ及び第４インダクタＬ４Ｂと称することもある。

複数の第３インダクタＬ３の各々は、例えば、表面実装型インダクタである。複数の第３インダクタＬ３は、実装基板９の第１主面９１に実装されている。したがって、複数の第３インダクタＬ３は、実装基板９の第１主面９１に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、複数の第３インダクタＬ３の各々の外周形状は、四角形状である。

複数の第４インダクタＬ４の各々は、例えば、表面実装型インダクタである。複数の第４インダクタＬ４は、実装基板９の第１主面９１に実装されている。したがって、複数の第４インダクタＬ４は、実装基板９の第１主面９１に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、複数の第４インダクタＬ４の各々の外周形状は、四角形状である。

また、高周波モジュール１は、第１樹脂層１６（図３参照）を更に備える。第１樹脂層１６は、実装基板９の第１主面９１側において実装基板９の第１主面９１に配置されている複数の電子部品（複数の受信フィルタ２２、第１インダクタＬ１、複数の第３インダクタＬ３、複数の第４インダクタＬ４等）それぞれの少なくとも一部を覆っている。第１樹脂層１６は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１６は、樹脂の他にフィラーを含んでいてもよい。

また、高周波モジュール１は、第２樹脂層１７（図３参照）を更に備える。第２樹脂層１７は、実装基板９の第２主面９２側において実装基板９の第２主面９２に配置されている複数の電子部品（ＩＣチップ１０、複数の第２インダクタＬ２等）それぞれの少なくとも一部を覆っている。第２樹脂層１７は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１７は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１７の材料は、第１樹脂層１６と同じであってもよいし、異なってもよい。

また、高周波モジュール１は、シールド層１８（図３参照）を更に備える。シールド層１８の材料は、例えば、１又は複数種の金属を含む。シールド層１８の材料は、例えば、銀を含む。シールド層１８は、第１樹脂層１６における実装基板９側とは反対側の主面１６１と、第１樹脂層１６の外周面１６３と、実装基板９の外周面９３と、第２樹脂層１７の外周面１７３と、を覆っている。シールド層１８は、実装基板９の有するグランド層の外周面の少なくとも一部と接触している。これにより、シールド層１８の電位をグランド層の電位と同じにすることができる。

（１．３）高周波モジュールのレイアウト
第１インダクタＬ１は、実装基板９の厚さ方向Ｄ１からの平面視で、四角形状の実装基板９の第１主面９１の４つの角部のうちの１つの角部の近くに配置されている。また、アンテナ端子８１は、実装基板９の厚さ方向Ｄ１からの平面視で、四角形状の実装基板９の第２主面９２の４つの角部のうちの１つの角部の近くに配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、第１インダクタＬ１の一部は、アンテナ端子８１と重なっている。

実施形態１に係る高周波モジュール１では、アンテナ端子８１に接続されている第１インダクタＬ１が実装基板９の第１主面９１に配置される。また、高周波モジュール１では、複数のローノイズアンプ２１の各々のトランジスタＴｒ（図５参照）のソース端子に接続されている第２インダクタＬ２が、実装基板９の第２主面９２に配置されている。高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、第１インダクタＬ１と複数の第２インダクタＬ２とは重ならない。

実施形態１に係る高周波モジュール１では、複数の入力整合回路２３の各々において、実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３と第４インダクタＬ４とが隣接している。第３インダクタＬ３と第４インダクタＬ４とが隣接しているとは、実装基板９の第１主面９１において第３インダクタＬ３と第４インダクタＬ４とを結ぶ直線上に他の回路素子が配置されることなく、第３インダクタＬ３と第４インダクタＬ４とが隣り合っていることを意味する。第３インダクタＬ３から見て第４インダクタＬ４とは反対側には、例えば、受信フィルタ２２が位置している。複数の入力整合回路２３の各々に関し、実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３は、第１インダクタＬ１とは隣接していない。実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９の第１主面９１において第３インダクタＬ３と第１インダクタＬ１との間には、少なくとも１つの受信フィルタ２２が配置されている。複数の入力整合回路２３の各々に関し、第３インダクタＬ３と第１インダクタＬ１との距離は、第３インダクタＬ３と第４インダクタＬ４との距離よりも長い。

実施形態１に係る高周波モジュール１では、ローノイズアンプ２１Ａに対応する第２インダクタＬ２Ａの少なくとも一部とローノイズアンプ２１Ａに対応する第３インダクタＬ３Ａとが、実装基板９の厚さ方向Ｄ１からの平面視で重なる。ローノイズアンプ２１Ａに対応する第２インダクタＬ２Ａは、他のローノイズアンプ２１Ｂ、２１Ｃそれぞれに対応する第３インダクタＬ３Ｂ、Ｌ３Ｃとは実装基板９の厚さ方向Ｄ１からの平面視で重ならない。ローノイズアンプ２１Ａに対応する第２インダクタＬ２Ａは、他のローノイズアンプ２１Ｂ、２１Ｃそれぞれに対応する第４インダクタＬ４Ｂ、Ｌ４Ｃとは実装基板９の厚さ方向Ｄ１からの平面視で重ならない。

また、実施形態１に係る高周波モジュール１では、ローノイズアンプ２１Ｂに対応する第２インダクタＬ２Ｂの少なくとも一部とローノイズアンプ２１Ｂに対応する第３インダクタＬ３Ｂとが、実装基板９の厚さ方向Ｄ１からの平面視で重なる。ローノイズアンプ２１Ｂに対応する第２インダクタＬ２Ｂは、他のローノイズアンプ２１Ａ、２１Ｃそれぞれに対応する第３インダクタＬ３Ａ、Ｌ３Ｃとは実装基板９の厚さ方向Ｄ１からの平面視で重ならない。ローノイズアンプ２１Ｂに対応する第２インダクタＬ２Ｂは、他のローノイズアンプ２１Ａ、２１Ｃそれぞれに対応する第４インダクタＬ４Ａ、Ｌ４Ｃとは実装基板９の厚さ方向Ｄ１からの平面視で重ならない。

また、実施形態１に係る高周波モジュール１では、ローノイズアンプ２１Ｃに対応する第２インダクタＬ２Ｃの少なくとも一部とローノイズアンプ２１Ｃに対応する第３インダクタＬ３Ｃとが、実装基板９の厚さ方向Ｄ１からの平面視で重なる。ローノイズアンプ２１Ｃに対応する第２インダクタＬ２Ｃは、他のローノイズアンプ２１Ａ、２１Ｂそれぞれに対応する第３インダクタＬ３Ａ、Ｌ３Ｂとは実装基板９の厚さ方向Ｄ１からの平面視で重ならない。ローノイズアンプ２１Ｃに対応する第２インダクタＬ２Ｃは、他のローノイズアンプ２１Ａ、２１Ｂそれぞれに対応する第４インダクタＬ４Ａ、Ｌ４Ｂとは実装基板９の厚さ方向Ｄ１からの平面視で重ならない。

（１．４）まとめ
（１．４．１）高周波モジュール
実施形態１に係る高周波モジュール１は、実装基板９と、アンテナ端子８１及びグランド端子８５と、複数のローノイズアンプ２１と、第１インダクタＬ１と、複数の第２インダクタＬ２と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。アンテナ端子８１及びグランド端子８５は、実装基板９に配置されている。複数のローノイズアンプ２１は、実装基板９に配置されている。複数のローノイズアンプ２１の各々は、増幅用のトランジスタＴｒを含む。第１インダクタＬ１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面に配置されている。第１インダクタＬ１は、アンテナ端子８１に接続されている。複数の第２インダクタＬ２は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面とは異なる他方の主面に配置されている。複数の第２インダクタＬ２の各々は、トランジスタＴｒとグランド端子８５との間に接続されている。

実施形態１に係る高周波モジュール１は、複数のローノイズアンプ２１それぞれの雑音指数の低減を図ることが可能となる。実施形態１に係る高周波モジュール１は、第１インダクタＬ１と複数の第２インダクタＬ２とが実装基板９の互いに異なる主面（第１主面９１、第２主面９２）に配置されているので、第１インダクタＬ１と複数の第２インダクタＬ２それぞれとを磁気的に結合させにくくすることが可能となり、複数のローノイズアンプ２１それぞれの雑音指数の低減を図ることが可能となる。

また、実施形態１に係る高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、第１インダクタＬ１は、複数の第２インダクタＬ２のいずれとも重ならない。これにより、実施形態１に係る高周波モジュール１では、第１インダクタＬ１と複数の第２インダクタＬ２それぞれとの磁気的な結合をより抑制しやすくなり、複数のローノイズアンプ２１それぞれの雑音指数の低減を図ることが可能となる。

また、実施形態１に係る高周波モジュール１は、実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３Ａの少なくとも一部が第２インダクタＬ２Ａと重なる。これにより、高周波モジュール１は、第３インダクタＬ３Ａと第２インダクタＬ２Ａとを磁気的に結合させやすくなり、ローノイズアンプ２１Ａの雑音指数の低減を図ることが可能となる。また、実施形態１に係る高周波モジュール１は、実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３Ｂの少なくとも一部が第２インダクタＬ２Ｂと重なる。これにより、高周波モジュール１は、第３インダクタＬ３Ｂと第２インダクタＬ２Ｂとを磁気的に結合させやすくなり、ローノイズアンプ２１Ｂの雑音指数の低減を図ることが可能となる。また、実施形態１に係る高周波モジュール１は、実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３Ｃの少なくとも一部が第２インダクタＬ２Ｃと重なる。これにより、高周波モジュール１は、第３インダクタＬ３Ｃと第２インダクタＬ２Ｃとを磁気的に結合させやすくなり、ローノイズアンプ２１Ｃの雑音指数の低減を図ることが可能となる。

（１．４．２）通信装置
実施形態１に係る通信装置３００は、信号処理回路３０１と、高周波モジュール１と、を備える。信号処理回路３０１は、高周波モジュール１に接続されており、高周波信号（受信信号）を信号処理する。

実施形態１に係る通信装置３００は、高周波モジュール１を備えるので、複数のローノイズアンプ２１それぞれの雑音指数の低減を図ることが可能となる。

信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。

（１．５）変形例
（１．５．１）変形例１
実施形態１の変形例１に係る高周波モジュール１ａについて、図６を参照して説明する。変形例１に係る高周波モジュール１ａに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

変形例１に係る高周波モジュール１ａは、複数の外部接続端子８がボールバンプである点で、実施形態１に係る高周波モジュール１と相違する。また、変形例１に係る高周波モジュール１は、実施形態１に係る高周波モジュール１の第２樹脂層１７を備えていない点で、実施形態１に係る高周波モジュール１と相違する。

複数の外部接続端子８の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。

複数の外部接続端子８は、ボールバンプにより構成された外部接続端子８と、柱状電極により構成された外部接続端子８と、が混在してもよい。

（１．５．２）変形例２
実施形態１の変形例２に係る高周波モジュール１ｂについて、図７を参照して説明する。変形例２に係る高周波モジュール１ｂに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

変形例２に係る高周波モジュール１ｂは、複数（例えば、３つ）のローノイズアンプ２１に対応する複数（例えば、３つ）の入力整合回路２３ごとに、第３インダクタＬ３と第４インダクタＬ４とを収納しているパッケージＰ１を備えている点で、実施形態１に係る高周波モジュール１と相違する。したがって、変形例２に係る高周波モジュール１ｂは、複数（例えば、３つ）のパッケージＰ１を備える点で、実施形態１に係る高周波モジュール１と相違する。

以下では、第３インダクタＬ３Ａと第４インダクタＬ４Ａとを収納しているパッケージＰ１をパッケージＰ１Ａと称し、第３インダクタＬ３Ｂと第４インダクタＬ４Ｂとを収納しているパッケージＰ１をパッケージＰ１Ｂと称し、第３インダクタＬ３Ｃと第４インダクタＬ４Ｃとを収納しているパッケージＰ１をパッケージＰ１Ｃと称する。

変形例２に係る高周波モジュール１ｂでは、パッケージＰ１Ａが実装基板９の第１主面９１に実装されていることにより、第３インダクタＬ３Ａ及び第４インダクタＬ４Ａが実装基板９の第１主面９１に配置されている。また、変形例２に係る高周波モジュール１ｂでは、パッケージＰ１Ｂが実装基板９の第１主面９１に実装されていることにより、第３インダクタＬ３Ｂ及び第４インダクタＬ４Ｂが実装基板９の第１主面９１に配置されている。また、変形例２に係る高周波モジュール１ｂでは、パッケージＰ１Ｃが実装基板９の第１主面９１に実装されていることにより、第３インダクタＬ３Ｃ及び第４インダクタＬ４Ｃが実装基板９の第１主面９１に配置されている。

変形例２に係る高周波モジュール１ｂは、第３インダクタＬ３と第４インダクタＬ４とを収納しているパッケージＰ１を備えることにより、第３インダクタＬ３と第４インダクタＬ４との磁気結合度を安定させることができ、ローノイズアンプ２１の雑音指数の変化を抑制することが可能となる。

（１．５．３）変形例３
実施形態１の変形例３に係る高周波モジュール１ｃについて、図８及び９を参照して説明する。変形例３に係る高周波モジュール１ｃに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

変形例３に係る高周波モジュール１ｃは、複数の第２インダクタＬ２が表面実装型インダクタではなく、複数の第２インダクタＬ２がＩＣチップ１０に含まれている点で、実施形態１に係る高周波モジュール１と相違する。これにより、変形例３に係る高周波モジュール１ｃは、小型化を図ることが可能となる。

（実施形態２）
以下、実施形態２に係る高周波モジュール１ｄ及び通信装置３００ｄについて、図１０〜１３を参照して説明する。なお、実施形態２に係る高周波モジュール１ｄに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符合を付して説明を適宜省略する。

（２）高周波モジュール及び通信装置
（２．１）高周波モジュール及び通信装置の回路構成
実施形態２に係る高周波モジュール１ｄは、例えば、マルチモード／マルチバンド対応の通信装置３００ｄ（図１３参照）に用いられる。通信装置３００ｄは、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１ｄは、例えば、４Ｇ規格、５Ｇ規格等に対応可能なモジュールである。高周波モジュール１ｄは、キャリアアグリゲーション及びデュアルコネクティビティに対応可能な回路である。

高周波モジュール１ｄは、例えば、信号処理回路３０１から入力された送信信号（高周波信号）を増幅してアンテナ３１０に出力できるように構成されている。また、高周波モジュール１ｄは、アンテナ３１０から入力された受信信号（高周波信号）を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１ｄの構成要素ではなく、高周波モジュール１ｄを備える通信装置３００ｄの構成要素である。高周波モジュール１ｄは、例えば、通信装置３００ｄの備える信号処理回路３０１によって制御される。通信装置３００ｄは、高周波モジュール１ｄと、信号処理回路３０１と、を備える。通信装置３００ｄは、アンテナ３１０を更に備える。通信装置３００ｄは、高周波モジュール１ｄが実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。

信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１ｄから出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。高周波モジュール１ｄは、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。

高周波モジュール１ｄは、パワーアンプ１１と、ローノイズアンプ２１と、第１インダクタＬ１を含む整合回路３と、を備える。また、高周波モジュール１ｄは、パワーアンプ１１に接続された出力整合回路１３と、ローノイズアンプ２１に接続された入力整合回路２３と、を備える。また、高周波モジュール１ｄは、複数（例えば、２つ）のデュプレクサ３２を更に備える。複数のデュプレクサ３２の各々は、送信フィルタ１２と、受信フィルタ２２と、を含む。以下では、説明の便宜上、複数のデュプレクサ３２の１つをデュプレクサ３２Ａと称し、残りの１つのデュプレクサ３２をデュプレクサ３２Ｂと称することもある。また、以下では、デュプレクサ３２Ａにおける送信フィルタ１２及び受信フィルタ２２を送信フィルタ１２Ａ及び受信フィルタ２２Ａと称し、デュプレクサ３２Ｂにおける送信フィルタ１２及び受信フィルタ２２を送信フィルタ１２Ｂ及び受信フィルタ２２Ｂと称することもある。

また、高周波モジュール１ｄは、スイッチ４（アンテナスイッチ４）と、スイッチ５（バンドセレクト用スイッチ５）と、スイッチ６ｄ（バンドセレクト用スイッチ６ｄ）と、を更に備える。また、高周波モジュール１ｄは、複数（例えば、２つ）のデュプレクサ３２に一対一に対応する複数（例えば、２つ）の整合回路１４を更に備える。以下では、説明の便宜上、複数の整合回路１４のうちデュプレクサ３２Ａに接続される整合回路１４を整合回路１４Ａと称し、デュプレクサ３２Ｂに接続される整合回路１４を整合回路１４Ｂと称することもある。整合回路１４Ａは、アンテナスイッチ４の選択端子４１とデュプレクサ３２Ａとの間に接続されている。また、整合回路１４Ｂは、アンテナスイッチ４の選択端子４２とデュプレクサ３２Ｂとの間に接続されている。また、高周波モジュール１ｄは、スイッチ７（入力側スイッチ７）を更に備える。また、高周波モジュール１ｄは、コントローラ１５を更に備える。

また、高周波モジュール１ｄは、複数の外部接続端子８を備えている。複数の外部接続端子８は、アンテナ端子８１と、信号入力端子８２と、信号出力端子８３と、制御端子８４と、複数のグランド端子８５と、を含む。複数のグランド端子８５は、通信装置３００ｄの備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

パワーアンプ１１は、入力端子及び出力端子を有する。パワーアンプ１１は、入力端子に入力された第１周波数帯域の送信信号を増幅して出力端子から出力する。ここにおいて、第１周波数帯域は、例えば、第１通信バンドと第２通信バンドとを含む。パワーアンプ１１の入力端子は、入力側スイッチ７に接続されている。

入力側スイッチ７は、共通端子７０及び複数（例えば、２つ）の選択端子７１〜７２を有し、共通端子７０にパワーアンプ１１が接続され、２つの選択端子７１〜７２に２つの信号入力端子８２が接続されている。入力側スイッチ７は、例えば、信号処理回路３０１によって制御される。入力側スイッチ７は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、共通端子７０と複数の選択端子７１との接続状態を切り替える。入力側スイッチ７は、例えば、スイッチＩＣである。

バンドセレクト用スイッチ５は、共通端子５０及び複数（例えば、２つ）の選択端子５１、５２を有し、共通端子５０にパワーアンプ１１が接続されている。複数のデュプレクサ３２Ａ、３２Ｂは、バンドセレクト用スイッチ５の選択端子５１には、デュプレクサ３２Ａの送信フィルタ１２Ａが接続され、選択端子５２には、デュプレクサ３２Ｂの送信フィルタ１２Ｂが接続されている。バンドセレクト用スイッチ５は、例えば、共通端子５０に複数の選択端子５１、５２のうち少なくとも１つ以上を接続可能なスイッチである。バンドセレクト用スイッチ５は、例えば、一対一及び一対多の接続が可能なスイッチである。

バンドセレクト用スイッチ５は、例えば、信号処理回路３０１によって制御される。バンドセレクト用スイッチ５は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、共通端子５０と複数の選択端子５１、５２との接続状態を切り替える。バンドセレクト用スイッチ５は、例えば、スイッチＩＣである。

アンテナスイッチ４は、共通端子４０及び複数（例えば、２つ）の選択端子４１、４２を有し、選択端子４１に整合回路１４Ａを介してデュプレクサ３２Ａが接続され、選択端子４２に整合回路１４Ｂを介してデュプレクサ３２Ｂが接続されている。アンテナスイッチ４の共通端子４０とアンテナ端子８１との間には、第１インダクタＬ１を含む整合回路３が設けられている。

出力整合回路１３は、パワーアンプ１１の出力端子とバンドセレクト用スイッチ５の共通端子５０との間に接続されている。

コントローラ１５は、パワーアンプ１１を制御する。コントローラ１５は、制御端子８４に接続されている。制御端子８４は、例えば、信号処理回路３０１に接続される。コントローラ１５は、信号処理回路３０１からの制御信号に基づいてパワーアンプ１１を制御する。

バンドセレクト用スイッチ６ｄは、共通端子６０及び複数（例えば、２つ）の選択端子６１、６２を有する。バンドセレクト用スイッチ６ｄでは、共通端子６０にローノイズアンプ２１が接続され、選択端子６１に、デュプレクサ３２Ａの受信フィルタ２２Ａが接続され、選択端子６２に、デュプレクサ３２Ｂの受信フィルタ２２Ｂが接続されている。バンドセレクト用スイッチ６ｄは、例えば、共通端子６０に複数の選択端子６１、６２のうち少なくとも１つ以上を接続可能なスイッチである。バンドセレクト用スイッチ６ｄは、例えば、一対一及び一対多の接続が可能なスイッチである。

バンドセレクト用スイッチ６ｄは、例えば、信号処理回路３０１によって制御される。バンドセレクト用スイッチ６ｄは、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、共通端子６０と複数の選択端子６１、６２との接続状態を切り替える。バンドセレクト用スイッチ６ｄは、例えば、スイッチＩＣである。

ローノイズアンプ２１は、入力端子及び出力端子を有する。ローノイズアンプ２１は、入力端子に入力された第２周波数帯域の受信信号を増幅して出力端子から出力する。第２周波数帯域は、例えば、第１周波数帯域と同じであり、第１通信バンドと第２通信バンドとを含む。ローノイズアンプ２１の入力端子は、入力整合回路２３を介してバンドセレクト用スイッチ６ｄの共通端子６０に接続されている。ローノイズアンプ２１の出力端子は、信号出力端子８３に接続されている。ローノイズアンプ２１の出力端子は、例えば、信号出力端子８３を介して信号処理回路３０１に接続される。信号出力端子８３は、ローノイズアンプ２１からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。

送信フィルタ１２Ａは、例えば、第１通信バンドの送信帯域を通過帯域とするフィルタである。送信フィルタ１２Ｂは、例えば、第２通信バンドの送信帯域を通過帯域とするフィルタである。受信フィルタ２２Ａは、例えば、第１通信バンドの受信帯域を通過帯域とするフィルタである。受信フィルタ２２Ｂは、例えば、第２通信バンドの受信帯域を通過帯域とするフィルタである。

整合回路３は、アンテナ端子８１とアンテナスイッチ４の共通端子４０との間に設けられている。

（２．２）高周波モジュールの構造
以下、高周波モジュール１ｄの構造について図１０〜１３を参照して説明する。

高周波モジュール１ｄは、実装基板９と、パワーアンプ１１と、アンテナ端子８１及びグランド端子８５と、ローノイズアンプ２１と、第１インダクタＬと、第２インダクタＬ２と、を備える。ローノイズアンプ２１は、増幅用のトランジスタＴｒ（図５参照）を含んでいる。トランジスタＴｒ１は、ゲート信号に入力された高周波信号（受信信号）を増幅して出力する。第２インダクタＬ２は、トランジスタＴｒ１のソース端子と、グランド端子８５と、の間に接続されている。また、高周波モジュール１ｄは、出力整合回路１３と、入力整合回路２３と、を更に備える。また、高周波モジュール１は、複数の外部接続端子８を備える。また、高周波モジュール１ｄは、複数（例えば、２つ）の送信フィルタ１２Ａ，１２Ｂと、複数（例えば、２つ）の受信フィルタ２２Ａ、２２Ｂと、を更に含む。また高周波モジュール１ｄは、コントローラ１５を更に含む。また、高周波モジュール１ｄは、アンテナスイッチ４、バンドセレクト用スイッチ５、バンドセレクト用スイッチ６及び入力側スイッチ７を更に含む。

実装基板９は、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。実装基板９は、例えば、ＬＴＣＣ基板である。実装基板９は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ基板、樹脂多層基板、又は、配線構造体であってもよい。

パワーアンプ１１は、例えば、増幅素子としてのＨＢＴ（Heterojunction Bipolar Transistor）を含むＧａＡｓ系ＩＣチップであるが、これに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ、ＧａＮ系ＩＣチップであってもよい。例えば、パワーアンプ１１がＳｉ系ＩＣチップの場合、増幅素子は、バイポーラトランジスタであってもよいし、ＭＯＳＦＥＴであってもよい。

パワーアンプ１１は、実装基板９の第１主面９１に実装されている。したがって、パワーアンプ１１は、実装基板９の第１主面９１に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１の外周形状は、四角形状である。

出力整合回路１３（を構成するインダクタ）は、実装基板９の第１主面９１に実装されている。したがって、パワーアンプ１１は、実装基板９の第１主面９１に配置されている。

コントローラ１５は、例えば、Ｓｉ系ＩＣチップである。コントローラ１５は、実装基板９の第２主面９２に実装されている。したがって、コントローラ１５は、実装基板９の第２主面９２に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、コントローラ１５の外周形状は、四角形状である。

複数のデュプレクサ３２Ａ、３２Ｂの各々は、例えば、ベアチップの弾性波フィルタであってもよいし、パッケージ構造を有する弾性波フィルタであってもよい。送信フィルタ１２Ａ及び受信フィルタ２２Ａは、例えば、ラダー型フィルタであり、複数の直列腕共振子と、複数の並列腕共振子と、を有する。送信フィルタ１２Ｂ及び受信フィルタ２２Ｂは、例えば、ラダー型フィルタであり、複数の直列腕共振子と、複数の並列腕共振子と、を有する。複数のデュプレクサ３２Ａ、３２Ｂの各々は、ベアチップの弾性波フィルタに限らず、パッケージ構造を有する弾性波フィルタであってもよい。

ローノイズアンプ２１は、増幅素子としてトランジスタＴｒ（図５参照）を含んでいる。トランジスタＴｒは、電界効果トランジスタである。アンテナスイッチ４は、例えば、複数の電界効果トランジスタを含んでいる。また、バンドセレクト用スイッチ５は、例えば、複数の電界効果トランジスタを含んでいる。また、バンドセレクト用スイッチ６ｄは、例えば、複数の電界効果トランジスタを含んでいる。また、入力側スイッチ７は、例えば、複数の電界効果トランジスタを含んでいる。実施形態２に係る高周波モジュール１では、ＩＣチップ１０ｄが、ローノイズアンプ２１と、アンテナスイッチ４と、バンドセレクト用スイッチ５と、バンドセレクト用スイッチ６ｄと、入力側スイッチ７と、を含んでいる。ＩＣチップ１０ｄは、例えば、Ｓｉ系ＩＣチップである。

ＩＣチップ１０ｄは、実装基板９の第２主面９２に実装されている。実施形態２に係る高周波モジュール１では、実装基板９の第２主面９２にＩＣチップ１０ｄが実装されていることにより、ＩＣチップ１０ｄが実装基板９の第２主面９２に配置されている。また、ローノイズアンプ２１と、アンテナスイッチ４と、バンドセレクト用スイッチ５と、バンドセレクト用スイッチ６ｄと、入力側スイッチ７とが、実装基板９の第２主面９２に配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ１０ｄの外周形状は、四角形状である。

入力整合回路２３に含まれる第３インダクタＬ３及び第４インダクタＬ４は、実装基板９の第１主面９１に実装されている。したがって、第３インダクタＬ３及び第４インダクタＬ４は、実装基板９の第１主面９１に配置されている。

複数の外部接続端子８は、実装基板９の第２主面９２に配置されている。複数の外部接続端子８の材料は、例えば、金属（例えば、銅、銅合金等）である。

複数の外部接続端子８は、上述のアンテナ端子８１、信号入力端子８２、信号出力端子８３、制御端子８４、及び複数のグランド端子８５を含んでいる。複数のグランド端子８５は、実装基板９のグランド層にビア導体を介して接続されている。グランド層は高周波モジュール１の回路グランドである。

また、実施形態２に係る高周波モジュール１ｄでは、複数の外部接続端子８の各々は、柱状電極である。ここにおいて、柱状電極は、例えば、円柱状の電極である。

また、高周波モジュール１ｄは、第１樹脂層１６を更に備える。第１樹脂層１６は、実装基板９の第１主面９１側において実装基板９の第１主面９１に配置されている複数の電子部品（パワーアンプ１１、第１インダクタＬ１、デュプレクサ３２Ａ、３２Ｂ、第３インダクタＬ３、第４インダクタＬ４、出力整合回路１３、整合回路１４Ａ、１４Ｂ等）それぞれの少なくとも一部を覆っている。第１樹脂層１６は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１６は、樹脂の他にフィラーを含んでいてもよい。

また、高周波モジュール１ｄは、第２樹脂層１７を更に備える。第２樹脂層１７は、実装基板９の第２主面９２側において実装基板９の第２主面９２に配置されている複数の電子部品（ＩＣチップ１０ｄ、コントローラ１５等）それぞれの少なくとも一部を覆っている。第２樹脂層１７は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１７は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１７の材料は、第１樹脂層１６と同じであってもよいし、異なってもよい。

また、高周波モジュール１ｄは、シールド層１８を更に備える。シールド層１８の材料は、例えば、１又は複数種の金属を含む。シールド層１８の材料は、例えば、銀を含む。シールド層１８は、第１樹脂層１６における実装基板９側とは反対側の主面１６１と、第１樹脂層１６の外周面１６３と、実装基板９の外周面９３と、第２樹脂層１７の外周面１７３と、を覆っている。シールド層１８は、実装基板９の有するグランド層の外周面の少なくとも一部と接触している。これにより、シールド層１８の電位をグランド層の電位と同じにすることができる。

（２．３）高周波モジュールのレイアウト
第１インダクタＬ１は、実装基板９の厚さ方向Ｄ１からの平面視で、四角形状の実装基板９の第１主面９１の４つの角部のうちの１つの角部の近くに配置されている。また、アンテナ端子８１は、実装基板９の厚さ方向Ｄ１からの平面視で、四角形状の実装基板９の第２主面９２の４つの角部のうちの１つの角部の近くに配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、第１インダクタＬ１の一部は、アンテナ端子８１と重なっている。

実施形態２に係る高周波モジュール１ｄでは、アンテナ端子８１に接続されている第１インダクタＬ１が実装基板９の第１主面９１に配置される。また、高周波モジュール１ｄでは、ローノイズアンプ２１のトランジスタＴｒ（図５参照）のソース端子に接続されている第２インダクタＬ２が、実装基板９の第２主面９２に配置されている。高周波モジュール１ｄでは、実装基板９の厚さ方向Ｄ１からの平面視で、第１インダクタＬ１と第２インダクタＬ２とは重ならない。

実施形態２に係る高周波モジュール１ｄでは、実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３と第４インダクタＬ４とが隣接している。第３インダクタＬ３と第４インダクタＬ４とが隣接しているとは、実装基板９の第１主面９１において第３インダクタＬ３と第４インダクタＬ４とを結ぶ直線上に他の回路素子が配置されることなく、第３インダクタＬ３と第４インダクタＬ４とが隣り合っていることを意味する。第３インダクタＬ３から見て第４インダクタＬ４とは反対側には、別の電子部品（例えば、デュプレクサ３２Ｂ）が位置している。実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３は、第１インダクタＬ１とは隣接していない。実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９の第１主面９１において第３インダクタＬ３と第１インダクタＬ１との間には、少なくとも１つの電子部品が配置されている。第３インダクタＬ３と第１インダクタＬ１との距離は、第３インダクタＬ３と第４インダクタＬ４との距離よりも長い。

実施形態２に係る高周波モジュール１ｄでは、第２インダクタＬ２の少なくとも一部と第３インダクタＬ３とが、実装基板９の厚さ方向Ｄ１からの平面視で重なる。

また、実施形態２に係る高周波モジュール１ｄでは、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１とＩＣチップ１０ｄとは重ならない。また、高周波モジュール１ｄでは、実装基板９の第２主面９２に配置されて実装基板９の厚さ方向Ｄ１からの平面視でパワーアンプ１１に重なる回路構成部品がない。

（２．４）まとめ
（２．４．１）高周波モジュール
実施形態２に係る高周波モジュール１ｄは、実装基板９と、アンテナ端子８１及びグランド端子８５と、ローノイズアンプ２１と、第１インダクタＬ１と、第２インダクタＬ２と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。アンテナ端子８１及びグランド端子８５は、実装基板９に配置されている。ローノイズアンプ２１は、実装基板９に配置されている。ローノイズアンプ２１は、増幅用のトランジスタＴｒを含む。第１インダクタＬ１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面に配置されている。第１インダクタＬ１は、アンテナ端子８１に接続されている。第２インダクタＬ２は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面とは異なる他方の主面に配置されている。第２インダクタＬ２は、トランジスタＴｒとグランド端子８５との間に接続されている。

実施形態２に係る高周波モジュール１ｄは、ローノイズアンプ２１の雑音指数の低減を図ることが可能となる。実施形態２に係る高周波モジュール１ｄは、第１インダクタＬ１と第２インダクタＬ２とが実装基板９の互いに異なる主面（第１主面９１、第２主面９２）に配置されているので、第１インダクタＬ１と第２インダクタＬ２とを磁気的に結合させにくくすることが可能となり、ローノイズアンプ２１の雑音指数の低減を図ることが可能となる。

また、実施形態２に係る高周波モジュール１ｄでは、実装基板９の厚さ方向Ｄ１からの平面視で、第１インダクタＬ１は、第２インダクタＬ２とは重ならない。これにより、実施形態２に係る高周波モジュール１ｄでは、第１インダクタＬ１と第２インダクタＬ２との磁気的な結合をより抑制しやすくなり、ローノイズアンプ２１の雑音指数の低減を図ることが可能となる。

また、実施形態２に係る高周波モジュール１ｄは、実装基板９の厚さ方向Ｄ１からの平面視で、第３インダクタＬ３の少なくとも一部が第２インダクタＬ２と重なる。これにより、高周波モジュール１ｄは、第３インダクタＬ３と第２インダクタＬ２とを磁気的に結合させやすくなり、ローノイズアンプ２１の雑音指数の低減を図ることが可能となる。

（２．４．２）通信装置
実施形態２に係る通信装置３００ｄは、信号処理回路３０１と、高周波モジュール１ｄと、を備える。信号処理回路３０１は、高周波モジュール１ｄに接続されており、高周波信号（受信信号）を信号処理する。

実施形態２に係る通信装置３００ｄは、高周波モジュール１ｄを備えるので、ローノイズアンプ２１の雑音指数の低減を図ることが可能となる。

上記の実施形態１、２等は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１、２等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。

例えば、高周波モジュール１ａ、１ｂ、１ｃは、実施形態１に係る通信装置３００における高周波モジュール１の代わりに用いられてもよい。

ローノイズアンプ２１に含まれるトランジスタＴｒは、電界効果トランジスタであるが、これに限らず、例えば、バイポーラトランジスタであってもよい。トランジスタＴｒがバイポーラトランジスタである場合、第２インダクタＬ２は、バイポーラトランジスタのエミッタと、グランド端子８５と、の間に接続される。

また、高周波モジュール１〜１ｄでは、１つの第２インダクタＬ２の代わりに、例えば、１つの第２インダクタＬ２の場合の第２インダクタＬ２のインダクタンスと比べてインダクタンスの小さな複数の第２インダクタＬ２が直列接続された構成を採用してもよい。

また、実施形態１に係る高周波モジュール１は、複数のローノイズアンプ２１を備えているが、少なくとも１つのローノイズアンプ２１を備えていればよい。

また、高周波モジュール１〜１ｄでは、アンテナ端子８１及びグランド端子８５が、実装基板９の第２主面９２に配置されているが、これに限らず、実装基板９の第１主面９１に配置されていてもよい。また、高周波モジュール１〜１ｄでは、第１インダクタＬ１が実装基板９の第１主面９１に配置され、第２インダクタＬ２が実装基板９の第２主面９２に配置されているが、これに限らず、第１インダクタＬ１が実装基板９の第２主面９２に配置され、第２インダクタＬ２が実装基板９の第１主面９１に配置されていてもよい。

また、受信フィルタ２２Ａ、２２Ｂは、ラダー型フィルタに限らず、例えば、縦結合共振子型弾性表面波フィルタでもよい。

また、上述の弾性波フィルタは、表面弾性波又はバルク弾性波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。

また、実施形態２に係る高周波モジュール１ｄでは、コントローラ１５は、実装基板９の第２主面９２に配置される場合に限らず、実装基板９の第１主面９１に配置されてもよい。また、コントローラ１５は、ＩＣチップ１０ｄに含まれていてもよい。

高周波モジュール１〜１ｄの回路構成は、上述の例に限らない。また、高周波モジュール１〜１ｄは、回路構成として、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。

（態様）
本明細書には、以下の態様が開示されている。

第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、実装基板（９）と、アンテナ端子（８１）及びグランド端子（８５）と、ローノイズアンプ（２１）と、第１インダクタ（Ｌ１）と、第２インダクタ（Ｌ２）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。アンテナ端子（８１）及びグランド端子（８５）は、実装基板（９）に配置されている。ローノイズアンプ（２１）は、実装基板（９）に配置されている。ローノイズアンプ（２１）は、増幅用のトランジスタ（Ｔｒ）を含む。第１インダクタ（Ｌ１）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち一方の主面に配置されている。第１インダクタ（Ｌ１）は、アンテナ端子（８１）に接続されている。第２インダクタ（Ｌ２）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち一方の主面とは異なる他方の主面に配置されている。第２インダクタ（Ｌ２）は、トランジスタ（Ｔｒ）とグランド端子（８５）との間に接続されている。

第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、ローノイズアンプ（２１）の雑音指数の低減を図ることが可能となる。

第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１の態様において、アンテナ端子（８１）及びグランド端子（８５）は、実装基板（９）の第２主面（９２）に配置されている。第１インダクタ（Ｌ１）は、実装基板（９）の第１主面（９１）に配置されている。第２インダクタ（Ｌ２）は、実装基板（９）の第２主面（９２）に配置されている。

第３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第２の態様において、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、第１インダクタ（Ｌ１）と第２インダクタ（Ｌ２）とは重ならない。

第３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１インダクタ（Ｌ１）と第２インダクタ（Ｌ２）との磁気的な結合をより抑制でき、ローノイズアンプ（２１）の雑音指数の低減を図ることが可能となる。

第４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第３の態様において、受信フィルタ（２２）と、入力整合回路（２３）と、を更に備える。受信フィルタ（２２）は、第１インダクタ（Ｌ１）を含む整合回路（３）を介してアンテナ端子（８１）に接続される。入力整合回路（２３）は、受信フィルタ（２２）とローノイズアンプ（２１）の入力端子との間に接続される。入力整合回路（２３）は、第３インダクタ（Ｌ３）と、第４インダクタ（Ｌ４）と、を含む。第３インダクタ（Ｌ３）は、ローノイズアンプ（２１）に直列に接続されている。第４インダクタ（Ｌ４）は、受信フィルタ（２２）と第３インダクタ（Ｌ３）との間の信号経路（ＲＳ１）上のノード（Ｎ１）と、グランドと、の間に接続されている。第３インダクタ（Ｌ３）及び第４インダクタ（Ｌ４）が実装基板（９）の第１主面（９１）に配置されている。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、第３インダクタ（Ｌ３）の少なくとも一部が第２インダクタ（Ｌ２）と重なる。

第４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第３インダクタ（Ｌ３）と第２インダクタ（Ｌ２）とを磁気的に結合させやすくなり、ローノイズアンプ（２１）の雑音指数の低減を図ることが可能となる。

第５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第４の態様において、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、第３インダクタ（Ｌ３）と第４インダクタ（Ｌ４）とが隣接している。

第５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第３インダクタ（Ｌ３）と第４インダクタ（Ｌ４）とを磁気的に結合させやすくなり、ローノイズアンプ（２１）の雑音指数の低減を図ることが可能となる。

第６の態様に係る高周波モジュール（１ｂ）は、第４又は５の態様において、第３インダクタ（Ｌ３）と第４インダクタ（Ｌ４）とを収納しているパッケージ（Ｐ１）を更に備える。

第６の態様に係る高周波モジュール（１ｂ）は、第３インダクタ（Ｌ３）と第４インダクタ（Ｌ４）との磁気結合度を安定させることができ、ローノイズアンプ（２１）の雑音指数の変化を抑制することが可能となる。

第７の態様に係る高周波モジュール（１ｃ）は、第２〜６の態様のいずれか一つにおいて、ローノイズアンプ（２１）と第２インダクタ（Ｌ２）とを含むＩＣチップを更に備える。

第７の態様に係る高周波モジュール（１ｃ）は、小型化を図ることが可能となる。

第８の態様に係る高周波モジュール（１ｄ）は、第２〜７の態様のいずれか一つにおいて、パワーアンプ（１１）を更に備える。パワーアンプ（１１）は、実装基板（９）の第１主面（９１）に配置されている。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、パワーアンプ（１１）とローノイズアンプ（２１）とは重ならない。

第８の態様に係る高周波モジュール（１ｄ）は、ローノイズアンプ（２１）の雑音指数の変化を抑制することが可能となる。

第９の態様に係る通信装置（３００；３００ｄ）は、第１〜８の態様のいずれか一つの高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）に接続されており、高周波信号を信号処理する。

第９の態様に係る通信装置（３００；３００ｄ）では、ローノイズアンプ（２１）の雑音指数の低減を図ることが可能となる。

１、１ａ、１ｂ、１ｃ、１ｄ 高周波モジュール
３ 整合回路
４ スイッチ（アンテナスイッチ）
４０ 共通端子
４１、４２、４３ 選択端子
５ スイッチ（バンドセレクト用スイッチ）
５０ 共通端子
５１、５２ 選択端子
６ スイッチ（バンドセレクト用スイッチ）
６５Ａ スイッチ素子
６５Ｂ スイッチ素子
６５Ｃ スイッチ素子
６ｄ スイッチ（バンドセレクト用スイッチ）
６０ 共通端子
６１、６２ 選択端子
７ 入力側スイッチ
７０ 共通端子
７１、７２ 選択端子
８ 外部接続端子
８１ アンテナ端子
８２ 信号入力端子
８３ 信号出力端子
８５ グランド端子
９ 実装基板
９１ 第１主面
９２ 第２主面
９３ 外周面
１０ ＩＣチップ
１１ パワーアンプ
１２、１２Ａ、１２Ｂ 送信フィルタ
１３ 出力整合回路
１５ コントローラ
１６ 第１樹脂層
１６１ 主面
１６３ 外周面
１７ 第２樹脂層
１７３ 外周面
１８ シールド層
１９ スイッチ（バンドセレクト用スイッチ）
１９０ 共通端子
１９１、１９２、１９３ 選択端子
２１、２１Ａ、２１Ｂ、２１Ｃ ローノイズアンプ
２２、２２Ａ、２２Ｂ、２２Ｃ 受信フィルタ
２３、２３Ａ、２３Ｂ、２３Ｃ 入力整合回路
３２、３２Ａ、３２Ｂ デュプレクサ
３００ 通信装置
３０１ 信号処理回路
３０２ ＲＦ信号処理回路
３０３ ベースバンド信号処理回路
３１０ アンテナ
Ｄ１ 厚さ方向
Ｌ１ 第１インダクタ
Ｌ２、Ｌ２Ａ、Ｌ２Ｂ、Ｌ２Ｃ 第２インダクタ
Ｌ３、Ｌ３Ａ、Ｌ３Ｂ、Ｌ３Ｃ 第３インダクタ
Ｌ４、Ｌ４Ａ、Ｌ４Ｂ、Ｌ４Ｃ 第４インダクタ
Ｎ１ ノード
Ｐ１、Ｐ１Ａ、Ｐ１Ｂ、Ｐ１Ｃ パッケージ
ＲＳ１ 信号経路

Claims (9)

1. 互いに対向する第１主面及び第２主面を有する実装基板と、
   前記実装基板に配置されているアンテナ端子及びグランド端子と、
   前記実装基板に配置されており、増幅用のトランジスタを含むローノイズアンプと、
   前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されており、前記アンテナ端子に接続されている第１インダクタと、
   前記実装基板の前記第１主面と前記第２主面とのうち前記一方の主面とは異なる他方の主面に配置されており、前記トランジスタとグランド端子との間に接続されている第２インダクタと、を備える、
   高周波モジュール。
2. 前記アンテナ端子及び前記グランド端子は、前記実装基板の前記第２主面に配置されており、
   前記第１インダクタは、前記実装基板の前記第１主面に配置されており、
   前記第２インダクタは、前記実装基板の前記第２主面に配置されている、
   請求項１に記載の高周波モジュール。
3. 前記実装基板の厚さ方向からの平面視で、前記第１インダクタと前記第２インダクタとは重ならない、
   請求項２に記載の高周波モジュール。
4. 前記第１インダクタを含む整合回路を介して前記アンテナ端子に接続される受信フィルタと、
   前記受信フィルタと前記ローノイズアンプの入力端子との間に接続される入力整合回路と、を更に備え、
   前記入力整合回路は、
   前記ローノイズアンプに直列に接続されている第３インダクタと、
   前記受信フィルタと前記第３インダクタとの間の信号経路上のノードと、グランドと、の間に接続されている第４インダクタと、を含み、
   前記第３インダクタ及び前記第４インダクタが前記実装基板の前記第１主面に配置されており、
   前記実装基板の厚さ方向からの平面視で、前記第３インダクタの少なくとも一部が前記第２インダクタと重なる、
   請求項３に記載の高周波モジュール。
5. 前記実装基板の厚さ方向からの平面視で、前記第３インダクタと前記第４インダクタとが隣接している、
   請求項４に記載の高周波モジュール。
6. 前記第３インダクタと前記第４インダクタとを収納しているパッケージを更に備える、
   請求項４又は５に記載の高周波モジュール。
7. 前記ローノイズアンプと前記第２インダクタとを含むＩＣチップを更に備える、
   請求項２〜６のいずれか一項に記載の高周波モジュール。
8. 前記実装基板の前記第１主面に配置されているパワーアンプを更に備え、
   前記実装基板の厚さ方向からの平面視で、前記パワーアンプと前記ローノイズアンプとは重ならない、
   請求項２〜７のいずれか一項に記載の高周波モジュール。
9. 請求項１〜８のいずれか一項に記載の高周波モジュールと、
   前記高周波モジュールに接続されており、高周波信号を信号処理する信号処理回路と、を備える、
   通信装置。

Images