KR101583354B1 - 반도체 소자 패키지의 형성방법 - Google Patents

반도체 소자 패키지의 형성방법

Info

Publication number
KR101583354B1
KR101583354B1 KR1020090048214A KR20090048214A KR101583354B1 KR 101583354 B1 KR101583354 B1 KR 101583354B1 KR 1020090048214 A KR1020090048214 A KR 1020090048214A KR 20090048214 A KR20090048214 A KR 20090048214A KR 101583354 B1 KR101583354 B1 KR 101583354B1
Authority
KR
South Korea
Prior art keywords
package
chip
forming
via hole
present
Prior art date
Application number
KR1020090048214A
Other languages
English (en)
Other versions
KR20100129577A (ko
Inventor
임충빈
김동한
목승곤
박진우
이파란
김미연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090048214A priority Critical patent/KR101583354B1/ko
Priority to US12/788,956 priority patent/US8569114B2/en
Publication of KR20100129577A publication Critical patent/KR20100129577A/ko
Application granted granted Critical
Publication of KR101583354B1 publication Critical patent/KR101583354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지의 형성방법을 제공한다. 제 1 기판 상에 제 1 칩을 포함하는 1 패키지를 형성하고, 제 2 기판 상에 제 2 칩을 포함하는 2 패키지를 형성하고, 비아 홀 및 리세스 구조가 제공된 몰딩캡을 형성하고, 상기 몰딩캡을 개재하여 상기 제 1 패키지 상에 상기 제 2 패키지를 제공한다. 상기 비아 홀은 상기 리세스 구조와 동시에 형성된다.
몰딩캡, POP, 금형, Via, EMC, 플립칩

Description

반도체 소자 패키지의 형성방법{FORMING THE SEMICONDUCTOR DEVICE PACKAGE}
본 발명은 반도체 소자 패키지의 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자 패키지의 몰딩캡 형성에 관한 것이다.
전자기기의 고성능화에 따라 반도체 칩의 동작속도 또한 빨라지고 있다. 또한 전자기기의 소형화에 따라 반도체 패키지의 크기 또한 점점 축소화, 박형화 및 경량화되어 가고 있다. 이에 대응하여 적용되고 있는 상호 접속 기술의 한 형태가 플립칩 본딩(Flip Chip Bonding) 기술이다. 플립칩 본딩이란 웨이퍼에서 절단된 개개의 반도체 칩을 패키징하지 않고, 그대로 인쇄 회로 기판에 접합하여 실장하는 기술로, 칩이 뒤집혀져 접합된다 하여 플립칩(Flip Chip)이라 한다. 반도체 칩의 상부에 형성되어 있는 패드 위에 범프를 형성하고 범프와 기판에 인쇄된 접속 패드를 솔더링(Soldering) 방식으로 접속함으로써 기판에 실장한다. 이와 같은 플립칩 본딩 기술은 칩의 크기로 기판에 실장 시킬 수 있어 CSP(Chip Scale Package)의 대표적인 방법으로 여겨지고 있다. 이는 리드 플레임(lead frame)이 없는 즉 "선 없는(wireless)" 반도체 실장 기술로 불린다. 플립칩 본딩은 칩과 패드간의 접속 거리가 짧아 전기적 특성이 우수하고, 칩의 배면(back side)이 외부로 노출되어 있어 열적 특성이 우수하다. 또한 솔더볼(solder ball)의 자기 정렬(self-alignment) 특성 때문에 접합이 용이하다.
최근, 반도체 소자 및 이를 이용한 전자 제품의 고용량, 박형화, 소형화에 대한 수요가 많아져 이에 관련된 다양한 패키지 기술이 속속 등장하고 있다. 그 중의 하나가 여러가지 반도체 칩을 수직 적층시켜 고밀도 칩 적층(High density chip stacking)을 구현할 수 있는 패키지 기술이다. 이 기술은 하나의 반도체 칩으로 구성되는 일반적인 패키지 보다 적은 면적에 다양한 기능을 가진 반도체 칩들을 집적시킬 수 있는 장점을 가질 수 있다.
다만, 복수개의 반도체칩을 적층하는 패키지 기술은 하나의 반도체칩으로 패키징하는 것에 비해 상대적으로 수율 하락의 가능성이 더 크다, 수율 하락 문제를 해결하면서도 고밀도 칩 적층을 구현할 수 있는 것으로서 패키지 위에 패키지를 적층시키는 이른바 패키지 온 패키지(Package On Package:POP)기술이 제안되었다. POP기술은 이미 각각의 반도체 패키지가 테스트를 마친 양품이기 때문에 최종 제품에서 불량 발생률을 줄일 수 있는 장점이 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 패키지 적층시 보다 신뢰성 있는 구조를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해 될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 반도체 패키지 형성방법을 제공한다. 이 반도체 패키지 형성방법은 제 1 기판 상에 제 1 칩을 포함하는 1 패키지를 형성하는 것, 제 2 기판 상에 제 2 칩을 포함하는 2 패키지를 형성하는 것, 비아 홀 및 리세스 구조가 제공된 몰딩캡을 형성하는 것, 및 상기 몰딩캡을 개재하여 상기 제 1 패키지 상에 상기 제 2 패키지를 제공하는 것을 포함하되, 상기 비아 홀은 상기 리세스 구조와 동시에 형성된다.
본 발명의 일 실시예에 있어서, 상기 몰딩캡은 비아 홀의 형상이 있는 금형으로 형성되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 비아 홀 내부에 콘택트를 형성하는 것은 상기 제 1 패드 및/또는 상기 제 2 패드 상에 솔더볼을 제공하는 것, 및 상기 솔더볼을 상기 비아 홀 내부로 제공하는 것을 포함한다.
본 발명의 일 실시예에 있어서, 상기 콘택트 중간부의 단면적은 상기 콘택트 상부 및 하부의 단면적 보다 작은 것을 특징으로 한다.
패키지 사이에 몰딩캡을 제공하고, 몰딩캡을 금형으로 제작하여 레이저 등에 의하여 비아 홀을 제작할 때 발생하는 단점을 극복할 수 있다. 또한 상기 비아 홀의 형태를 조절하여 보다 신뢰성 있는 패키지 구조를 형성할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단 면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 반도체 패키지 및 그 형성방법에 대해 상세히 설명하기로 한다.
(제 1 실시예)
도 1 내지 도 7은 본 발명의 제 1 실시예에 따른 반도체 패키지 및 그 형성방법을 도시하기 위한 단면도 및 사시도이다.
도 1을 참조하여, 제 1 기판(101) 상에 제 1 칩(102)을 제공하여 제 1 패키지(100)를 형성할 수 있다. 상기 제 1 기판(101)은 상기 제 1 칩(102)과 본딩 범프 또는 본딩 와이어(bonding wire)로 전기적으로 연결될 수 있다. 본 발명의 제 1 실시예에 있어서 상기 제 1 칩(102)은 상기 제 1 기판(101)과 본딩 범프(103)를 통하여 전기적으로 연결되는 플립칩(Flip Chip) 형태일 수 있다. 상기 제 1 칩(102)을 상기 제 1 기판(101) 상에 실장한 후, 상기 제 1 칩(102)을 물리적으로 보호하기 위한 보호재(106)가 형성될 수 있다. 본 발명의 제 1 실시예에 있어, 상기 보호 재(106)는 상기 제 1 칩(102)과 상기 제 1 기판(101) 사이 및 상기 제 1 칩(102)의 측벽 상에 형성될 수 있다. 상기 보호재(106)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다.
상기 제 1 기판(101)의 상부에는 전기적 접속을 위한 제 1 패드(104)가 제공될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 제 1 패드(104) 상에 제 1 범프(105)가 제공된다. 상기 제 1 범프(105)는 이하 설명될 제 2 패키지와의 전기적 접속을 위한 수단으로 사용될 수 있다.
도 2 및 도 3을 참조하여, 몰딩캡(120)이 제 1 패키지(100) 상에 제공된다. 상기 몰딩캡(120)은 상기 제 1 패키지(100)와 이하 설명될 제 2 패키지를 전기적으로 연결하기 위한 통로인 비아 홀(121)을 포함한다. 본 발명의 제 1 실시예에 있어서, 상기 비아 홀(121)은 단면적이 일정한 형상일 수 있다. 상기 비아 홀(121)은 상기 제 1 범프(105)의 위치와 대응하는 위치에 형성될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 몰딩캡(120)의 하부는 상기 제 1 패키지(100)에 대응하는 리세스 구조(123)로 제조될 수 있다. 본 명세서에 있어서 리세스 구조란 일부가 함몰된 구조, 트렌치 형상, 일부가 개방된 구조를 포함한다. 상기 몰딩캡(120)과 상기 제 1 패키지(100)는 일 예로 접착제(adhesive)로 접착될 수 있다. 본 발명의 제 1 실시예에서, 상기 몰딩캡(120)은 에폭시(epoxy)로 상기 제 1 패키지(100)에 접착될 수 있다.
도 4를 참조하여, 상기 몰딩캡(120)을 형성하기 위한 금형(110)의 단면이 도시된다. 상기 몰딩캡(120) 및 상기 비아 홀(121)은 상기 금형(110)으로 형성될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 몰딩캡(120)에는 상기 리세스 구조(123)가 제공된다. 상기 몰딩캡(120)은 일 예로 EMC로 형성될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 몰딩캡(120)은 상부 금형(111)과 하부 금형(112) 사이의 형성영역(113)에 EMC를 주입 한 뒤 경화하여 형성될 수 있다. 상기 비아 홀(121)은 상기 리세스 구조(123)와 동시에 형성될 수 있다. 상기 하부 금형(112)에는 상기 리세스 구조(123)를 형성하기 위한 제 1 돌출부(114)가 제공된다. 상기 제 1 돌출부(114)는 상기 제 1 패키지(100)의 상부면 구조에 대응되는 형상일 수 있다. 상기 상부 금형(111)에는 상기 비아 홀(121)을 형성하기 위한 제 2 돌출부(115)가 제공될 수 있다. 상기 하부 금형(112)에는 상기 비아 홀(121)을 형성하기 위한 제 3 돌출부(116)가 제공될 수 있다. 상기 제 2 돌출부(115) 및 상기 제 3 돌출부에 의하여 상기 비아 홀(121)이 형성될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 비아 홀(121)은 단면적이 일정한 형상일 수 있다. 상기 몰딩캡(120)은 금형에 의하여 1 회에 복수 개가 제작된 후, 각각 분리되어 사용될 수 있다.
상기 비아 홀(121)이 레이저, 펀치, 드릴 등으로 기계적으로 형성되는 경우 상기 비아 홀(121)의 내부 및 상부에 오염 물질이 발생할 수 있다. 이와 같은 오염 물질은 상부 패키지를 적층할 경우 적층 불량을 유발할 수 있다. 특히 레이저로 형성시 하부에 제공되는 상기 제 1 기판(101) 및 상기 제 1 패드(104)에 손상이 발생할 수 있다. 도 5a는 레이저로 비아 홀을 형성 시 발생할 수 있는 패드 손상을 보여준다. 도 5b는 레이저로 비아 홀을 형성시 발생하는 비아 홀 주변의 오염물질을 보여준다. 본 발명의 제 1 실시예에 있어서, 상기 비아 홀(121)은 상기 금형(110) 으로 형성되어 도 5a 및 5b와 같은 문제가 발생하지 않을 수 있다. 또한 상기 비아 홀(121)을 상기 금형(110)으로 형성하는 경우, 레이저 등으로 상기 비아 홀(121)을 개별적으로 형성하는 공정 보다 공정이 단순화될 수 있다.
도 6을 참조하여, 상기 몰딩캡(120)이 제공된 상기 제 1 패키지(100) 상에 제 2 패키지(140)가 제공된다. 상기 제 2 패키지(140)는 제 2 기판(141) 상에 제 2 칩(142)이 제공되어 있다. 상기 제 2 칩(142)은 와이어 본딩 또는 범프에 의하여 상기 제 2 기판(141)과 전기적으로 연결될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 제 2 칩(142)은 본딩범프(143)를 통하여 상기 제 2 기판과 전기적으로 연결되는 플립칩 형태일 수 있다. 상기 제 2 칩(142)을 상기 제 2 기판(141) 상에 실장한 후, 상기 제 2 칩(142)을 물리적으로 보호하기 위한 보호재(146)가 형성될 수 있다. 상기 보호재(146)는 상기 제 2 기판(141) 상에 형성되어 상기 제 2 칩(142)을 몰딩할 수 있다. 본 발명의 제 1 실시예에 있어, 상기 보호재(146)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다.
상기 제 2 기판(141)의 하부에는 전기적 접속을 위한 제 2 패드(144)가 제공될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 제 2 패드(144) 상에 제 2 범프(145)가 제공된다. 상기 제 2 범프(145)는 상기 제 1 패키지(100)와의 전기적 접속을 위한 수단으로 사용될 수 있다. 상기 제 2 범프(145)는 상기 비아 홀(121)의 위치와 대응하는 위치에 형성될 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 제 2 패키지(140)는 에폭시로 상기 몰딩캡(120)에 접착될 수 있다.
도 7을 참조하여, 상기 제 1 범프(105) 및 상기 제 2 범프(145)가 리플로 우(reflow)된다. 상기 리플로우 공정에 의하여 상기 제 1 패키지(100)와 상기 제 2 패키지(140)를 전기적으로 연결하는 콘택트(155)가 형성될 수 있다.
(제 2 실시예)
본 발명의 제 2 실시예에 따른 반도체 패키지의 형성방법이 설명된다. 콘택트의 형성 방법, 비아 홀의 형태 및 몰딩캡의 구조를 제외하면, 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 8 내지 도 12은 본 발명의 제 2 실시예에 따른 반도체 패키지를 형성방법을 도시하기 위한 단면도이다.
도 8 및 도 9를 참조하여, 제 1 기판(201) 상에 제 1 칩(202)을 제공하여 제 1 패키지(200)를 형성할 수 있다. 상기 제 1 기판(201)은 상기 제 1 칩(202)과 본딩 범프 또는 본딩 와이어(bonding wire)로 전기적으로 연결될 수 있다. 본 발명의 제 2 실시예에 있어서 상기 제 1 칩(202)은 상기 제 1 기판(201)과 본딩 범프(103)를 통하여 전기적으로 연결되는 플립칩(Flip Chip) 형태일 수 있다. 상기 제 1 칩(202)을 상기 제 1 기판(201) 상에 실장한 후, 상기 제 1 칩(202)을 물리적으로 보호하기 위한 보호재(206)가 형성될 수 있다. 본 발명의 제 2 실시예에 있어, 상기 보호재(206)는 상기 제 1 칩(202)과 상기 제 1 기판(201) 사이 및 상기 제 1 칩(202)의 측벽 상에 형성될 수 있다. 상기 보호재(206)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다.
상기 제 1 기판(201)의 상부에는 전기적 접속을 위한 제 1 패드(204)가 제공될 수 있다. 본 발명의 제 2 실시예에 있어서, 상기 제 1 패드(204) 상에 제 1 범프(205)가 제공된다. 상기 제 1 범프(205)는 이하 설명될 제 2 패키지와의 전기적 접속을 위한 수단으로 사용될 수 있다.
몰딩캡(220)이 제 1 패키지(200) 상에 제공된다. 상기 몰딩캡(220)은 상기 제 1 패키지(200)와 이하 설명될 제 2 패키지를 전기적으로 연결하기 위한 통로인 비아 홀(221)을 포함한다. 상기 비아 홀(221)은 상기 제 1 범프(205)의 위치와 대응하는 위치에 형성될 수 있다. 본 발명의 제 2 실시예에 있어서 상기 비아 홀(221)은 상부 단면적이 하부 단면적 보다 작은 형상일 수 있다. 본 발명의 제 2 실시예에 있어서, 상기 몰딩캡(220)은 상기 제 1 칩(210) 및 보호재(206)의 형상에 대응하는 개구부(223)를 포함할 수 있다. 상기 개구부(223)의 형성에 의하여 전체 패키지의 높이를 줄일 수 있으며, 상기 전체 패키지의 무게를 줄일 수 있다. 상기 몰딩캡(220)과 상기 제 1 패키지(200)는 일 예로 접착제(adhesive)로 접착될 수 있다. 본 발명의 제 2 실시예에서, 상기 몰딩캡(220)은 에폭시(epoxy)로 상기 제 1 패키지(200)에 접착될 수 있다.
도 10을 참조하여, 상기 몰딩캡(220)을 형성하기 위한 금형(210)의 단면이 도시된다. 상기 몰딩캡(220) 및 상기 비아 홀(221)은 상기 금형(210)으로 형성될 수 있다. 상기 몰딩캡(220)은 일 예로 EMC로 형성될 수 있다. 본 발명의 제 2 실시예에 있어서, 상기 몰딩캡(220)은 상부 금형(211)과 하부 금형(212) 사이의 형성영역(213)에 EMC를 주입 한 뒤 경화하여 형성될 수 있다. 상기 비아 홀(221)은 상기 리세스 구조(223)와 동시에 형성될 수 있다. 상기 하부 금형(212)에는 상기 개구부(223)을 형성하기 위한 제 1 돌출부(214)가 제공될 수 있다. 상기 하부 금형(212)에는 상기 비아 홀(221)을 형성하기 위한 제 2 돌출부(215)가 제공될 수 있다. 본 발명의 제 2 실시예에 있어서, 상기 제 2 돌출부의 형상(215)은 상기 비아 홀(221)과 같이 상부 단면적이 하부 단면적 보다 작을 수 있다. 상기 몰딩캡(220)은 금형에 의하여 1 회에 복수 개가 제작된 후, 각각 분리되어 사용될 수 있다.
도 11을 참조하여, 상기 몰딩캡(220)이 제공된 상기 제 1 패키지(200) 상에 제 2 패키지(240)가 제공된다. 상기 제 2 패키지(240)는 제 2 기판(241) 상에 제 2 칩(242)이 제공되어 있다. 상기 제 2 칩(242)은 와이어 본딩 또는 범프에 의하여 상기 제 2 기판(241)과 전기적으로 연결될 수 있다. 본 발명의 제 2 실시예에 있어서, 상기 제 2 칩(242)은 본딩범프(243)를 통하여 상기 제 2 기판과 전기적으로 연결되는 플립칩 형태일 수 있다. 상기 제 2 칩(242)을 상기 제 2 기판(241) 상에 실장한 후, 상기 제 2 칩(242)을 물리적으로 보호하기 위한 보호재(246)가 형성될 수 있다. 상기 보호재(246)는 상기 제 2 기판(241) 상에 형성되어 상기 제 2 칩(242) 을 몰딩할 수 있다. 본 발명의 제 2 실시예에 있어, 상기 보호재(246)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다. 상기 제 2 기판(241)의 하부에는 전기적 접속을 위한 제 2 패드(244)가 제공될 수 있다. 본 발명의 제 2 실시예에 있어서, 상기 제 2 패드(244) 상에 범프가 형성되지 않는다. 상기 제 2 패키지(240)는 에폭시로 상기 몰딩캡(220)에 접착될 수 있다.
도 12를 참조하여, 상기 제 1 범프(205)가 리플로우(reflow)된다. 상기 리플 로우 공정에 의하여 상기 제 1 패키지(200)와 상기 제 2 패키지(240)를 전기적으로 연결하는 콘택트(255)가 형성될 수 있다. 본 발명의 제 2 실시예에 있어서, 상기 비아 홀(221)의 형상은 상부 단면적이 하부 단면적 보다 좁으므로 상기 제 2 패키지에 추가적으로 범프를 형성하지 않고 상기 콘택트(255)를 형성할 수 있다.
(제 3 실시예)
본 발명의 제 3 실시예에 따른 반도체 패키지의 형성방법이 설명된다. 콘택트의 형성 방법, 비아 홀의 형태 및 몰딩캡의 구조를 제외하면, 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 13 내지 도 17는 본 발명의 제 3 실시예에 따른 반도체 패키지를 형성방법을 도시하기 위한 단면도이다.
도 13 및 도 14를 참조하여, 제 1 기판(301) 상에 제 1 칩(302)을 제공하여 제 1 패키지(300)를 형성할 수 있다. 상기 제 1 기판(301)은 상기 제 1 칩(302)과 본딩 범프 또는 본딩 와이어(bonding wire)로 전기적으로 연결될 수 있다. 본 발명의 제 3 실시예에 있어서 상기 제 1 칩(302)은 상기 제 1 기판(301)과 본딩 범프(303)를 통하여 전기적으로 연결되는 플립칩(Flip Chip) 형태일 수 있다. 상기 제 1 칩(302)을 상기 제 1 기판(301) 상에 실장한 후, 상기 제 1 칩(302)을 물리적으로 보호하기 위한 보호재(306)가 형성될 수 있다. 본 발명의 제 3 실시예에 있어, 상기 보호재(306)는 상기 제 1 칩(310)과 상기 제 1 기판(301) 사이 및 상기 제 1 칩(302)의 측벽 상에 형성될 수 있다. 상기 보호재(306)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다.
상기 제 1 기판(301)의 상부에는 전기적 접속을 위한 제 1 패드(304)가 제공될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 제 1 패드(304) 상에 범프가 제공되지 않는다.
몰딩캡(320)이 제 1 패키지(300) 상에 제공된다. 상기 몰딩캡(320)은 상기 제 1 패키지(300)와 이하 설명될 제 2 패키지를 전기적으로 연결하기 위한 통로인 비아 홀(321)을 포함한다. 상기 비아 홀(321)은 상기 제 1 범프(305)의 위치와 대응하는 위치에 형성될 수 있다. 본 발명의 제 3 실시예에 있어서 상기 비아 홀(321)은 하부 단면적이 상부 단면적 보다 좁은 형상일 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 몰딩캡(320)은 상기 제 1 패키지(300)의 상부에 대응하는 영역보다 넓은 개구부(323)를 포함할 수 있다. 상기 개구부(323)의 형성에 의하여 전체 패키지의 높이를 줄일 수 있으며, 상기 전체 패키지의 무게를 줄일 수 있다. 상기 몰딩캡(320)과 상기 제 1 패키지(300)는 일 예로 접착제(adhesive)로 접착될 수 있다. 본 발명의 제 3 실시예에서, 상기 몰딩캡(320)은 에폭시(epoxy)로 상기 제 1 패키지(300)에 접착될 수 있다.
도 15를 참조하여, 상기 몰딩캡(320)을 형성하기 위한 금형(310)의 단면이 도시된다. 상기 몰딩캡(320) 및 상기 비아 홀(321)은 상기 금형(310)으로 형성될 수 있다. 상기 몰딩캡(320)은 일 예로 EMC로 형성될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 몰딩캡(320)은 상부 금형(311)과 하부 금형(312) 사이의 형성영 역(313)에 EMC를 주입 한 뒤 경화하여 형성될 수 있다. 상기 하부 금형(312)에는 상기 개구부(323)를 형성하기 위한 제 1 돌출부(314)가 제공될 수 있다. 상기 상부 금형(311)에는 상기 비아 홀(321)을 형성하기 위한 제 2 돌출부(315)가 제공될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 제 2 돌출부(315)의 형상은 상기 비아 홀(321)과 같이 하부 단면적이 상부 단면적 보다 작을 수 있다. 상기 몰딩캡(320)은 금형에 의하여 1 회에 복수 개가 제작된 후, 각각 분리되어 사용될 수 있다.
도 16을 참조하여, 상기 몰딩캡(320)이 제공된 상기 제 1 패키지(300) 상에 제 2 패키지(340)가 제공된다. 상기 제 2 패키지(340)는 제 2 기판(341) 상에 제 2 칩(342)이 제공되어 있다. 상기 제 2 칩(342)은 와이어 본딩 또는 범프에 의하여 상기 제 2 기판(341)과 전기적으로 연결될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 제 2 칩(342)은 본딩범프(343)를 통하여 상기 제 2 기판과 전기적으로 연결되는 플립칩 형태일 수 있다. 상기 제 2 칩(342)을 상기 제 2 기판(341) 상에 실장한 후, 상기 제 2 칩(342)을 물리적으로 보호하기 위한 보호재(346)가 형성될 수 있다. 상기 보호재(346)는 상기 제 2 기판(341) 상에 형성되어 상기 제 2 칩(342) 을 몰딩할 수 있다. 본 발명의 제 3 실시예에 있어, 상기 보호재(346)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다. 상기 제 2 기판(341)의 하부에는 전기적 접속을 위한 제 2 패드(344)가 제공될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 제 2 패드(344) 상에 제 2 범프(345)가 제공된다. 상기 제 2 범프(345)는 상기 제 1 패키지(300)와의 전기적 접속을 위한 수단으로 사용될 수 있다. 상기 제 2 범 프(345)는 상기 비아 홀(321)의 위치와 대응하는 위치에 형성될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 제 2 패키지(340)는 에폭시로 상기 몰딩캡(320)에 접착될 수 있다.
도 17을 참조하여, 상기 제 2 범프(305)가 리플로우(reflow)된다. 상기 리플로우 공정에 의하여 상기 제 1 패키지(300)와 상기 제 2 패키지(340)를 전기적으로 연결하는 콘택트(355)가 형성될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 비아 홀(321)의 형상은 하부 단면적이 상부 단면적 보다 좁으므로 상기 제 1 패키지에 추가적으로 범프를 형성하지 않고 상기 콘택트(355)를 형성할 수 있다.
(제 4 실시예)
본 발명의 제 4 실시예에 따른 반도체 패키지의 형성방법이 설명된다. 콘택트의 형성 방법, 비아 홀의 형태 및 몰딩캡의 구조를 제외하면, 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 18 내지 도 22는 본 발명의 제 4 실시예에 따른 반도체 패키지를 형성방법을 도시하기 위한 단면도이다.
도 18 및 도 19를 참조하여, 제 1 기판(401) 상에 제 1 칩(402)을 제공하여 제 1 패키지(400)를 형성할 수 있다. 상기 제 1 기판(401)은 상기 제 1 칩(402)과 본딩 범프 또는 본딩 와이어(bonding wire)로 전기적으로 연결될 수 있다. 본 발명의 제 4 실시예에 있어서 상기 제 1 칩(402)은 상기 제 1 기판(401)과 본딩 범 프(403)를 통하여 전기적으로 연결되는 플립칩(Flip Chip) 형태일 수 있다. 상기 제 1 칩(402)을 상기 제 1 기판(401) 상에 실장한 후, 상기 제 1 칩(402)을 물리적으로 보호하기 위한 보호재(406)가 형성될 수 있다. 본 발명의 제 4 실시예에 있어, 상기 보호재(406)는 상기 제 1 칩(402)과 상기 제 1 기판(401) 사이 및 상기 제 1 칩(402)의 측벽 상에 형성될 수 있다. 상기 보호재(406)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다.
상기 제 1 기판(401)의 상부에는 전기적 접속을 위한 제 1 패드(404)가 제공될 수 있다. 본 발명의 제 4 실시예에 있어서, 상기 제 1 패드(404) 상에 제 1 범프(405)가 제공된다. 상기 제 1 범프(405)는 이하 설명될 제 2 패키지와의 전기적 접속을 위한 수단으로 사용될 수 있다.
몰딩캡(420)이 제 1 패키지(400) 상에 제공된다. 상기 몰딩캡(420)은 상기 제 1 패키지(400)와 이하 설명될 제 2 패키지를 전기적으로 연결하기 위한 통로인 비아 홀(421)을 포함한다. 상기 비아 홀(421)은 상기 제 1 범프(405)의 위치와 대응하는 위치에 형성될 수 있다. 본 발명의 제 4 실시예에 있어서 상기 비아 홀(421)은 패드에 접촉하는 부분의 단면적이 패드에 접촉하지 않는 부분의 단면적 보다 넓은 형상일 수 있다. 즉, 상기 비아 홀(421)은 상하 개구가 넓고 중간 개구가 좁은 형상일 수 있다. 본 발명의 제 4 실시예에 있어서, 상기 몰딩캡(420)의 하부는 상기 제 1 패키지(400)에 대응하는 리세스 구조(423)로 제조될 수 있다. 상기 몰딩캡(420)과 상기 제 1 패키지(400)는 일 예로 접착제(adhesive)로 접착될 수 있다. 본 발명의 제 4 실시예에서, 상기 몰딩캡(420)은 에폭시(epoxy)로 상기 제 1 패키지(400)에 접착될 수 있다.
도 20을 참조하여, 상기 몰딩캡(420)을 형성하기 위한 금형(410)의 단면이 도시된다. 상기 몰딩캡(420) 및 상기 비아 홀(421)은 상기 금형(410)으로 형성될 수 있다. 상기 몰딩캡(420)은 일 예로 EMC로 형성될 수 있다. 본 발명의 제 4 실시예에 있어서, 상기 몰딩캡(420)은 상부 금형(411)과 하부 금형(412) 사이의 형성영역(413)에 EMC를 주입 한 뒤 경화하여 형성될 수 있다. 상기 하부 금형(412)에는 상기 리세스 구조(423)를 형성하기 위한 제 1 돌출부(414)가 제공될 수 있다. 상기 상부 금형(411) 및 상기 하부 금형(412)에는 각각 상기 비아 홀(421)을 형성하기 위한 제 2 돌출부(415) 및 제 3 돌출부(416)가 제공될 수 있다. 본 발명의 제 4 실시예에 있어서, 상기 제 2 돌출부(415)는 상부 단면적이 하부 단면적 보다 크고, 상기 제 3 돌출부(416)는 상부 단면적이 하부 단면적 보다 작다. 상기 몰딩캡(420)은 금형에 의하여 1 회에 복수 개가 제작된 후, 각각 분리되어 사용될 수 있다.
도 21을 참조하여, 상기 몰딩캡(420)이 제공된 상기 제 1 패키지(400) 상에 제 2 패키지(440)가 제공된다. 상기 제 2 패키지(440)는 제 2 기판(441) 상에 제 2 칩(442)이 제공되어 있다. 상기 제 2 칩(442)은 와이어 본딩 또는 범프에 의하여 상기 제 2 기판(441)과 전기적으로 연결될 수 있다. 본 발명의 제 4 실시예에 있어서, 상기 제 2 칩(442)은 본딩범프(443)를 통하여 상기 제 2 기판과 전기적으로 연결되는 플립칩 형태일 수 있다. 상기 제 2 칩(442)을 상기 제 2 기판(441) 상에 실장한 후, 상기 제 2 칩(442)을 물리적으로 보호하기 위한 보호재(446)가 형성될 수 있다. 상기 보호재(446)는 상기 제 2 기판(441) 상에 형성되어 상기 제 2 칩(442) 을 몰딩할 수 있다. 본 발명의 제 4 실시예에 있어, 상기 보호재(446)는 EMC(Epoxy Moulding Compound)로 형성될 수 있다. 상기 제 2 기판(441)의 하부에는 전기적 접속을 위한 제 2 패드(444)가 제공될 수 있다. 본 발명의 제 4 실시예에 있어서, 상기 제 2 패드(444) 상에 제 2 범프(445)가 제공된다. 상기 제 2 범프(445)는 상기 제 1 패키지(400)와의 전기적 접속을 위한 수단으로 사용될 수 있다. 상기 제 2 범프(445)는 상기 비아 홀(421)의 위치와 대응하는 위치에 형성될 수 있다. 본 발명의 제 4 실시예에 있어서, 상기 제 2 패키지(440)는 에폭시로 상기 몰딩캡(420)에 접착될 수 있다.
도 22를 참조하여, 상기 제 1 범프(405) 및 상기 제 2 범프(445)가 리플로우(reflow)된다. 상기 리플로우 공정에 의하여 상기 제 1 패키지(400)와 상기 제 2 패키지(440)를 전기적으로 연결하는 콘택트(455)가 형성될 수 있다. 본 발명의 제 3 실시예에 있어서, 상기 비아 홀(421)의 형상은 상기 제 1 패드(404) 및 상기 제 2 패드(444)에 접하는 부분의 단면적이 상기 제 1 패드(404) 및 상기 제 2 패드(444)에 접하지 않는 부분의 단면적 보다 크다. 이와 같은 상기 콘택트(455)의 형상은 상기 제 1 패드(404) 및 상기 제 2 패드(444)에 접하는 면적은 넓어 보다 안정된 전기적 연결을 제공한다. 그에 반하여, 상기 제 1 패드(404) 및 상기 제 2 패드(444)에 접하지 않는 부분의 단면적은 좁기 때문에 상기 제 1 범프(405) 및 상기 제 2 범프(445)는 보다 작게 형성될 수 있다. 본 발명의 제 4 실시예에 있어서, 범프의 사이즈(지름)가 줄어듦으로 콘택트 사이의 피치(pitch)를 줄일 수 있다. 또한 콘택트 사이의 거리가 넓어짐에 따라 전기적 신뢰성이 향상될 수 있다. 또한 패키지와 패키지 사이의 몰딩캡을 보다 얇게 형성할 수 있다.
도 23을 참조하여, 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드 시스템(800)이 설명된다. 상기 메모리 카드 시스템(800)은 컨트롤러(810), 메모리(820) 및 인터페이서(830)를 포함할 수 있다. 상기 메모리(820)는, 예를 들어, 상기 컨트롤러(810)에 의해 실행되는 명령어(command), 및/또는 사용자의 데이터(data)를 저장하는 데 사용될 수 있다. 상기 컨트롤러(810)와 상기 메모리(820)는 상기 명령어 및/또는 데이터를 주고 받을 수 있도록 구성될 수 있다. 상기 인터페이서(830)는 외부와의 데이터의 입출력을 담당할 수 있다. 본 발명의 실시예들에 따른 반도체 패키지는 열적 신뢰성이 양호한 멀티칩 패키지(multi chip package: MCP)로서 컨트롤러(810) 및 메모리(820)의 기능을 수행할 수 있다. 본 발명의 일 실시예에 따르면, 상기 반도체 패키지는 포토 공정 없이 접속단자를 인-시츄(in-situ)로 형성될 수 있는 장점이 있다.
상기 메모리 카드 시스템(800)은 멀티 미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장장치일 수 있다.
도 24를 참조하여, 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자장치(1000)가 설명된다. 상기 전자장치(1000)는 프로세서(1010), 메모리(1020) 및 입출력 장치(I/O, 1030)를 포함할 수 있다. 상기 프로세서(1010), 메모리(1020) 및 입출력 장치(1030)는 버스(1040)를 통하여 연결될 수 있다. 상기 메모리(1020)는 상기 프로세서(1010)로부터 제어 신호를 받을 수 있다. 상기 메모리(1020)는 버 스(1040)를 통하여 액세스 되는 데이터를 저장하도록 사용될 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있음은 통상의 지식을 가진 자에게 자명할 것이다.
상기 전자 장치(1000)는 컴퓨터 시스템, 무선통신 장치, 예를 들어 PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.
도 1 내지 도 7은 본 발명의 제 1 실시예에 따른 반도체 패키지 형성방법을 설명하기 위한 단면도 및 사시도이다.
도 8 내지 도 12는 본 발명의 제 2 실시예에 따른 반도체 패키지 형성방법을 설명하기 위한 단면도 및 사시도이다.
도 13 내지 도 17은 본 발명의 제 3 실시예에 따른 반도체 패키지 형성방법을 설명하기 위한 단면도 및 사시도이다.
도 18 내지 도 22는 본 발명의 제 4 실시예에 따른 반도체 패키지 형성방법을 설명하기 위한 단면도 및 사시도이다.
도 23은 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드 시스템을 보여주기 위한 도면이다.
도 24는 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자장치를 설명하기 위한 블럭도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300,400: 제 1 패키지 101, 201,301, 401: 제 1 기판
102, 202, 302, 402: 제 1 칩 103, 203, 303, 403: 본딩 범프
104, 204, 304, 404, 504: 제 1 패드 105, 205, 405:제 1 범프
120, 220, 320, 420: 몰딩캡 121,221,321,421:비아 홀
110, 210, 310, 410: 금형 140, 240, 340,440: 제 2 패키지
141, 241,341, 441: 제 2 기판 142, 242, 342, 442: 제 2 칩
144, 244, 344, 444, 544: 제 2 패드 145, 345, 445:제 2 범프

Claims (10)

  1. 삭제
  2. 제 1 기판 상에 제 1 칩을 포함하는 1 패키지를 형성하는 것;
    제 2 기판 상에 제 2 칩을 포함하는 2 패키지를 형성하는 것;
    비아 홀 및 상기 제 1 칩을 수용할 수 있는 리세스 구조가 제공된 몰딩캡을 형성하는 것; 및
    상기 몰딩캡을 개재하여, 상기 제 1 칩이 상기 리세스 구조에 수용되도록 상기 제 1 패키지 상에 상기 제 2 패키지를 제공하는 것을 포함하되,
    상기 비아 홀은 상기 리세스 구조와 동시에 형성되고,
    상기 몰딩캡은 상기 비아 홀 및 상기 리세스 구조를 제공하는 돌출부를 갖는 금형으로 형성되는 것을 특징으로 하는 반도체 패키지 형성방법.
  3. 제 2 항에 있어서, 상기 비아 홀에 대응하도록 상기 제 1 패키지에 제 1 패드를 형성하는 것; 및
    상기 비아 홀에 대응하도록 상기 제 2 패키지에 제 2 패드를 형성하는 것을 더 포함하는 반도체 패키지 형성방법.
  4. 제 3 항에 있어서, 상기 비아 홀 내부에 콘택트를 형성하는 것을 더 포함하 는 반도체 패키지 형성방법.
  5. 제 4 항에 있어서, 상기 비아 홀 내부에 콘택트를 형성하는 것은:
    상기 제 1 패드 또는 상기 제 2 패드 상에 솔더볼을 제공하는 것; 및
    상기 솔더볼을 상기 비아 홀 내부로 제공하는 것을 포함하는 반도체 패키지 형성 방법.
  6. 제 5 항에 있어서, 상기 솔더볼을 상기 비아 홀 내부로 제공하는 것은 상기 솔더볼을 리플로우 하는 것을 포함하는 반도체 패키지 형성 방법.
  7. 제 5 항에 있어서, 상기 콘택트는 상기 콘택트의 일 단부의 단면적이 다른 단부의 단면적 보다 큰 것을 특징으로 하는 반도체 패키지 형성 방법.
  8. 제 5 항에 있어서, 상기 콘택트는 상기 패드들과 접촉하는 부분의 단면적이 상기 패드들과 접촉하지 않는 부분의 단면적 보다 큰 것을 특징으로 하는 반도체 패키지 형성방법.
  9. 제 8 항에 있어서, 상기 콘택트 중간부의 단면적은 상기 콘택트 상부 및 하부의 단면적 보다 작은 것을 특징으로 하는 반도체 패키지 형성방법.
  10. 제 1 기판 상에 제 1 칩을 포함하는 1 패키지를 형성하는 것;
    제 2 기판 상에 제 2 칩을 포함하는 2 패키지를 형성하는 것;
    비아 홀 및 상기 제 1 칩을 수용할 수 있는 리세스 구조가 제공된 몰딩캡을 형성하는 것; 및
    상기 몰딩캡을 개재하여, 상기 제 1 칩이 상기 리세스 구조에 수용되도록 상기 제 1 패키지 상에 상기 제 2 패키지를 제공하는 것을 포함하되,
    상기 비아 홀은 상기 리세스 구조와 동시에 형성되고,
    상기 몰딩캡은 EMC로 형성되는 것을 특징으로 하는 반도체 패키지 형성방법.
KR1020090048214A 2009-06-01 2009-06-01 반도체 소자 패키지의 형성방법 KR101583354B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090048214A KR101583354B1 (ko) 2009-06-01 2009-06-01 반도체 소자 패키지의 형성방법
US12/788,956 US8569114B2 (en) 2009-06-01 2010-05-27 Method of forming a semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048214A KR101583354B1 (ko) 2009-06-01 2009-06-01 반도체 소자 패키지의 형성방법

Publications (2)

Publication Number Publication Date
KR20100129577A KR20100129577A (ko) 2010-12-09
KR101583354B1 true KR101583354B1 (ko) 2016-01-07

Family

ID=43220707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048214A KR101583354B1 (ko) 2009-06-01 2009-06-01 반도체 소자 패키지의 형성방법

Country Status (2)

Country Link
US (1) US8569114B2 (ko)
KR (1) KR101583354B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8609446B2 (en) * 2011-10-06 2013-12-17 Tsmc Solid State Lighting Ltd. Method and apparatus for accurate die-to-wafer bonding
KR101867955B1 (ko) 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US8963311B2 (en) * 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
KR102067155B1 (ko) 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법
KR102229202B1 (ko) * 2013-11-07 2021-03-17 삼성전자주식회사 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9337135B2 (en) 2014-10-08 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pop joint through interposer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9659908B1 (en) * 2015-11-10 2017-05-23 Intel Corporation Systems and methods for package on package through mold interconnects
US9954309B2 (en) * 2016-07-20 2018-04-24 Intel Corporation Magnetic detachable electrical connections between circuits
US9735893B1 (en) 2016-07-21 2017-08-15 Intel Corporation Patch system for in-situ therapeutic treatment
JP6972523B2 (ja) * 2016-09-13 2021-11-24 セイコーエプソン株式会社 電子機器
US10039186B2 (en) 2016-09-16 2018-07-31 Intel Corporation Stretchable and flexible electrical substrate interconnections
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN111200702B (zh) * 2018-11-20 2022-03-15 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
KR20210126228A (ko) 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US20230240022A1 (en) * 2022-01-27 2023-07-27 Io Tech Group Ltd. Hybrid process for pcb production by lad system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255449A1 (en) * 2005-05-12 2006-11-16 Yonggill Lee Lid used in package structure and the package structure having the same
JP2008288489A (ja) 2007-05-21 2008-11-27 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4339032B2 (ja) 2003-07-02 2009-10-07 パナソニック株式会社 半導体装置
KR20050019665A (ko) * 2003-08-20 2005-03-03 삼성전자주식회사 반도체 패키지 조립 공정용 몰딩 금형
US7012326B1 (en) 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP2008171904A (ja) 2007-01-10 2008-07-24 Matsushita Electric Ind Co Ltd 積層型半導体装置、及びその製造方法
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7645641B2 (en) * 2007-07-23 2010-01-12 International Business Machines Corporation Cooling device with a preformed compliant interface
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255449A1 (en) * 2005-05-12 2006-11-16 Yonggill Lee Lid used in package structure and the package structure having the same
JP2008288489A (ja) 2007-05-21 2008-11-27 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法

Also Published As

Publication number Publication date
US20100304530A1 (en) 2010-12-02
KR20100129577A (ko) 2010-12-09
US8569114B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
KR101583354B1 (ko) 반도체 소자 패키지의 형성방법
KR101710178B1 (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8026584B2 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US20100155920A1 (en) Stacked semiconductor package, semiconductor package module and method of manufacturing the stacked semiconductor package
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
US8981543B2 (en) Semiconductor package and method of forming the same
KR101709635B1 (ko) 반도체 장치 및 그 제조 방법
US20060284298A1 (en) Chip stack package having same length bonding leads
KR20140070057A (ko) 반도체 패키지 및 그 제조 방법
KR20100087566A (ko) 반도체 소자 패키지의 형성방법
KR100702970B1 (ko) 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US20110115100A1 (en) Semiconductor device
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8558400B2 (en) Semiconductor packages and methods of fabricating the same
KR20170120257A (ko) 패키지 모듈 기판 및 반도체 모듈
US9373574B2 (en) Semiconductor packages and methods of forming the same
KR101934917B1 (ko) 반도체 패키지 및 그 제조 방법
KR20160025945A (ko) 전자부품이 내장된 반도체 패키지
KR20140119522A (ko) 패키지-온-패키지 구조를 갖는 반도체 패키지
US8169066B2 (en) Semiconductor package
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
KR101739742B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
KR20160047841A (ko) 반도체 패키지
KR20150014701A (ko) 반도체 패키지 및 이의 제조 방법
KR20130123958A (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 5