CN215299234U - 芯片封装组件 - Google Patents
芯片封装组件 Download PDFInfo
- Publication number
- CN215299234U CN215299234U CN202120306919.9U CN202120306919U CN215299234U CN 215299234 U CN215299234 U CN 215299234U CN 202120306919 U CN202120306919 U CN 202120306919U CN 215299234 U CN215299234 U CN 215299234U
- Authority
- CN
- China
- Prior art keywords
- thermal transfer
- transfer structure
- die
- integrated circuit
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
提供一种芯片封装组件和用于制造芯片封装组件的方法,其利用多个电浮式传导性热转移结构改善热管理。在一个实例中,提供一种芯片封装组件。芯片封装组件包含基板、第一集成电路(IC)晶粒和多个电浮式传导性热转移结构。基板具有第一表面和相对的第二表面。第一IC晶粒具有第一表面、相对的第二表面和四个侧部。第一IC晶粒的第二表面安装至基板的第一表面。多个电浮式传导性热转移结构延伸在第一IC晶粒的第一和第二表面之间所定义的第一方向上。多个电浮式传导性热转移结构中的第一传导性热转移结构为第一传导性热转移路径的一部分,第一传导性热转移路径在第一方向上的长度至少与第一和第二表面之间的距离一样。
Description
技术领域
本申请的实施例大致涉及芯片封装组件,特别是涉及一种包括至少一个集成电路(IC) 晶粒(die)和多个热转移结构的芯片封装组件,其中IC晶粒被布置在封装基板或中介件 (interposer)上,接触IC晶粒的多个热转移结构被布置在IC晶粒的功能性电路之外。
背景技术
诸如平板电脑、电脑、复印机、数码相机、智能手机、控制系统和自动柜员机之类的电子装置经常采用电子组件,它们利用芯片封装组件来提升功能性和提高组件密度。传统的芯片封装方案通常利用封装基板并经常结合硅通孔技术(TSV)中介件,以使多个集成电路(IC)晶粒(die)能够被安装在一个单独的封装基板上。IC晶粒可以包括存储器、逻辑元件或其他IC装置。
在许多芯片封装组件中,提供充足的热管理已变得越来越具有挑战性。无法提供足够的冷却经常会导致使用寿命缩短甚至导致装置故障。在将许多晶粒垂直堆叠在单个封装组件的基板上的应用中,热管理尤其可能有问题。在这种应用中,被定位在基板附近的IC晶粒通常具有较差的从封装组件离开的热转移路径。缺少从垂直IC堆叠的中部和下部IC晶粒转移热量的有效路径经常使这些晶粒在非常接近热结温度(thermal junctiontemperature)极限的温度下运行。因此,周围温度的小幅波动(例如空调故障导致的温度波动)可能会很快使运行温度超过热结温度极限,因而会导致设备故障或系统停机。
因此,需要具有更好热管理能力的芯片封装组件。
发明内容
提供一种芯片封装组件和用于制造芯片封装组件的方法,其利用多个电浮动式热转移结构以改善热管理。在一个实例中,提供一种芯片封装组件。芯片封装组件包括基板、第一集成电路(IC)晶粒和多个电浮动式传导性热转移结构。基板具有第一表面和相对的第二表面。第一IC晶粒具有第一表面、相对的第二表面和四个侧部。第一IC晶粒的第二表面安装至基板的第一表面。多个电浮动式传导性热转移结构延伸在第一IC晶粒的第一和第二表面之间所定义的第一方向上。多个电浮动式传导性热转移结构中的第一传导性热转移结构为第一传导性热转移路径的一部分,第一传导性热转移路径在第一方向上具有的长度至少与第一和第二表面之间的距离一样。
在另一实例中,提供一种芯片封装组件,其包括第一集成电路(IC)晶粒、第一热转移结构、第二IC晶粒、第二热转移结构和第三热转移结构。第二IC晶粒安装至第一IC 晶粒。第一热转移结构布置在第一IC晶粒的第一侧部上,且制造自第一IC晶粒的金属化层。第二热转移结构布置在第二IC晶粒的第一侧部上,且制造自第二IC晶粒的金属化层。第三热转移结构将第一热转移结构连接至第二热转移结构。
在另一实例中,提供一种芯片封装组件,其包括第一集成电路(IC)晶粒、传导性部件和第一多个热转移结构。基板具有第一表面和相对的第二表面。第一IC晶粒具有第一表面和相对的第二表面。第一IC晶粒的第二表面安装至基板的第一表面。第一IC晶粒的第一表面具有沿着至少一个边缘形成的凹部。传导性部件布置在凹部中。第一多个电浮动式热转移结构平行于第一IC晶粒的侧部延伸,且耦合到传导性部件。
在另一实例中,提供一种芯片封装组件,其包括基板、第一集成电路(IC)晶粒、第一多个电浮动式热转移结构、第二IC晶粒、第二多个电浮动式热转移结构和将第一多个电浮动式热转移结构耦合到第二多个电浮动式热转移结构的第三多个传导性热转移结构。基板具有第一表面和相对的第二表面。第一IC晶粒具有第一表面和相对的第二表面。第一 IC晶粒的第二表面安装至基板的第一表面。第一多个电浮动式热转移结构形成自第一IC 晶粒的金属化层。第二IC晶粒具有第一表面和相对的第二表面。第二IC晶粒的第二表面安装在第一IC晶粒的第一表面上方。第二多个电浮动式热转移结构形成自第二IC晶粒的金属化层。
在另一实例中,提供一种芯片封装组件,其包括基板、第一集成电路(IC)晶粒、第二IC晶粒和第一多个电浮动式热转移结构。基板具有第一表面和相对的第二表面。第一 IC晶粒具有第一表面和相对的第二表面。第一IC晶粒的第二表面安装至基板的第一表面。第二IC晶粒具有第一表面和相对的第二表面。第二IC晶粒的第二表面安装在第一IC晶粒的第一表面上方。第一多个电浮动式热转移结构延伸离开第一IC晶粒和第二IC晶粒之间。
附图说明
为了能够详细理解本申请的上述特征,可以通过参考示例实施方式来获得上面简要概述的更具体的描述,其中一些示例实施方式在附图中示出。然而,应当理解,附图仅示出了典型的示例实施方式,因此不应被认为是对其范围的限制,本申请可能具有其他等效的实施方式。
图1是芯片封装组件的示意性截面视图,其中芯片封装组件具有多个布置在集成电路 (IC)晶粒附近的热转移结构。
图2是图1芯片封装组件的IC晶粒的示意性俯视图,其示出了布置在IC晶粒边缘区域附近的热转移结构的示例性几何排布。
图3是图2的IC晶粒的示意性部分截面图,其为沿着穿过IC晶粒边缘区域布置的一个热转移结构截取。
图4是芯片封装组件的另一示例的示意性截面视图,其中芯片封装组件具有多个布置在集成电路(IC)晶粒附近的热转移结构。
图5-6是热转移结构的多个可选示例的示意性截面视图,它们可以用在图4的芯片封装组件中。
图7-8是芯片封装组件的其他示例的示意性截面视图,其中芯片封装组件具有多个布置在集成电路(IC)晶粒附近的热转移结构。
图9是是热转移结构的一个示例的示意性截面视图,其可以用在图8的芯片封装组件中。
图10-12是芯片封装组件的其他示例的示意性截面视图,其中芯片封装组件具有多个布置在集成电路(IC)晶粒附近的热转移结构。
图13-14是IC晶粒的示意性截面视图和俯视图,示出了可以用在图12的芯片封装组件中的热转移结构。
图15-16是IC晶粒的示意性截面视图和俯视图,示出了可以用在图12的芯片封装组件的另一热转移结构。
图17-18是芯片封装组件的其他示例的示意性截面视图,其中芯片封装组件具有多个布置在集成电路(IC)晶粒附近的热转移结构。
为了便于理解,在可能的情况下使用相同的附图标记来表示附图中共有的相同元件。预期一个实施例的元件可有利地并入其他实施例中。
具体实施方式
本申请提供一种芯片封装组件和用于制造芯片封装组件的方法,其利用多个电浮式热转移结构,所述电浮式热转移结构被配置为将热量从集成电路(IC)晶粒转移走。本申请所描述的芯片封装组件包括被布置在基板上的至少一个集成电路(IC)晶粒。基板可以是封装基板或中介件。热转移结构提供垂直的、且在一些示例例中为侧向的远离IC晶粒的稳固的热转移路径。有利的是,自芯片封装组件垂直离开的加强的热转移可以提高稳定性和性能。另外,热转移结构可以被被布置以增强横跨整个芯片封装组件的热转移,例如通过在一个区域上相对于其他区域使用更多的结构,因此减少热点(热点可能诱发翘曲或可能使IC晶粒的温度控制不足)。再者,自IC晶粒提供侧向热转移的结构允许热从在另一IC 晶粒之下的IC晶粒被引导远离的同时对上覆的IC晶粒具有最小程度的加热。有利的是,热转移结构的自IC晶粒垂直堆叠的中部和底部IC晶粒移除热的能力显著的降低了芯片封装组件内部的热耦合和温度上升,这有利于提高电迁移(electromigration,EM)寿命。
现在转向图1,示出了具有多个热转移结构的芯片封装组件100的示意性截面图,所述多个热转移结构提供远离一个或多个集成电路(IC)晶粒106的有效热转移路径。穿过芯片封装组件100的热转移路径一般由热转移结构限定,其借由单一的热转移结构或替代地由一个热转移结构直接接触另一个热转移结构。在一些实施例中,在相邻的热转移结构之间的热连接可透过少量的介电填料或热界面材料(TIM)来制作,如下文中所描述的。图1的热转移结构总体的使用附图标记110来表示,其在图1的示例中被表示为热转移结构110A和热转移结构110B。芯片封装组件110还包括罩盖102、中介件104和封装基板108。
尽管图1中示出了两个IC晶粒106,但是IC晶粒的总数范围可以从一个到能在IC芯片封装组件100所能容纳的最多个。以下配置用热转移结构110由其有利:远离罩盖102 的IC晶粒106(传统上,其常常在最大运行温度上或附近运行)与上覆的IC晶粒106(即较靠近罩盖102的晶粒)相比具有相同或较小的投影面积,因此允许热转移结构110与下层的IC晶粒106相接触,同时上覆的晶粒106不会阻碍至罩盖102的有效热转移路径。可以在芯片封装组件100中使用的IC晶粒106的实例可以包括但不限于可编程逻辑装置(例如现场可编程门阵列FPGA)、存储器装置(例如高带宽存储器HBM)、光学装置、处理器或其它IC逻辑结构。IC晶粒106中的一个或多个晶粒可以任选地包括光学装置,例如光电检测器、激光器、光源等。
每个IC晶粒106包括与顶部表面142相对布置的底部表面140。底部表面140和顶部表面142不一定代表IC晶粒106的作用侧和基板侧。意在表示的是,一个晶粒106的底部表面140被安装至第二个IC晶粒106的底部表面142可以使每个IC晶粒106的作用侧面向相同的方向或面向相反的方向。例如,一个晶粒106的作用侧可以直接安装至相邻晶粒 106的作用侧。
最上部的IC晶粒106的顶部表面142面向罩盖102,而最上部的IC晶粒106的底部表面140面向最下部的IC晶粒106的顶部表面142。通过焊料连接118或其他合适的电连接(例如由布置在介电片中的金属电路连接材料组成的混合式连接器)将暴露在IC晶粒 106的底部表面140上的接触垫耦合到暴露在相邻下层IC晶粒106的顶部表面142上的接触垫。
最上部的IC晶粒106的顶部表面142相邻于罩盖102,而最下部的IC晶粒106的底部表面140相邻于中介件104。通过焊料连接118或其他合适的电连接将最下部IC晶粒106 的底部表面140耦合到中介件104的顶部表面138。最上部IC晶粒106的顶部表面142面向罩盖102的底部表面144。热界面材料(TIM)114可布置在最上部的IC晶粒106(即最接近罩盖102的IC晶粒106)的顶部表面142和罩盖102的底部表面144之间,以增强两者之间的热转移。在一个示例中,TIM 114可以是热胶或热环氧树脂,例如封装构件附接胶黏剂。
在一些实施方式中,罩盖102由刚性材料制造。在其他实施方式中,特别是期望使用罩盖102自IC晶粒106接收通过热转移结构110所传递的热的情况下,罩盖102由热传导性材料制造(例如不锈钢、铜、镀镍铜或铝,以及其他合适的材料)。任选地,散热片(未示出)可安装至罩盖102的顶部表面146。在这些实施方式中,热传导性的罩盖102以及连接的热转移结构110A和热转移结构110B可被视为离开芯片封装组件100的热转移路径的一部分。
罩盖102可在结构上连接到封装基板108以增加晶片封装组件100的刚性。任选地,可以使用加强件(stiffener)120以在结构上将罩盖102连接到封装基板108。使用时,加强件120可以由陶瓷、金属或其他各种非有机材料制造,例如铝氧化物(AL2O3)、铝氮化物(AlN)、硅氮化物(SiN)、硅(Si)、铜(Cu)、铝(Al)和不锈钢以及其他材料。加强件120也能由有机材料制造,例如敷铜箔层压板(copper-clad laminate)。
IC晶粒106的功能性电路通过焊料连接118连接到中介件104的电路。中介件104的电路类似地连接到封装基板108的电路。在图1所示的示例中,经由焊料连接118或其他合适的连接,中介件104的底部表面136电地且机械地连接到封装基板108的顶部表面134。
芯片封装组件100可安装至印刷电路板(PCB)116以形成电子装置150。以此方式,封装基板108的电路经由焊料球122或其他合适的连接方式连接到封装基板108的电路。在图1所示的示例中,封装基板108的底部表面132通过焊料球122电地且机械地连接到 PCB的顶部表面130。
介电填料112布置在中介件104上,且至少部分侧向地限制IC晶粒106。介电填料112 也可以抵靠中介件104包封IC晶粒106。介电填料112对芯片封装组件100提供额外的刚性,同时保护在IC晶粒106之间的焊料连接118。介电填料112可以是基于环氧树脂的材料或其他合适的材料。介电填料112可额外的包括例如非有机填料,例如二氧化硅(SiO2)。在一个示例中,介电填料112可以具有约20到40ppm/摄氏度之间的CTE(热膨胀系数)、约5到20帕-秒之间的粘度以及约6到15吉帕斯卡(GPa)之间的杨氏模量。
在一个示例中,在硬化之前,介电填料112具有合适的粘度,以流动进入且填充在IC 晶粒106的底部表面140和中介件104的顶部表面138之间、围绕焊料连接118的间隙空间。或者,个别的底填料(underfill)材料可被用来填充在IC晶粒106的底部表面140和中介件104的顶部表面138之间、围绕焊料连接118的间隙空间,同时介电填料112布置在底填料上方且填充在相邻IC晶粒106之间的间隙空间。
如上文所讨论的,在此提供热转移结构110,以提供远离至少一个IC晶粒106的以及在一些示例中到罩盖102的底部表面144的稳固的传导性热转移路径。可在结构110和罩盖102之间利用TIM以在结构110和罩盖102的底部表面144之间提供稳固的热转移界面。在此示例中,热转移结构110A被表示为穿过晶粒106布置,而热转移结构110B被表示为穿过介电填料112布置。可以想到的是,热转移结构110A可以与热转移结构110B一起使用或不一起使用,而热转移结构110B可以与热转移结构110A一起使用或不一起使用。
图2描述了一个IC晶粒106的截面视图,其中热转移结构110A形成为穿过IC晶粒106。 IC晶粒106包括作用电路区域206,其包括IC晶粒106的所有功能性电路204。在IC晶粒106的作用电路区域206和侧部160之间限定边界区域208。边界区域208一般不含有任何功能性电路204。
孔210被形成为在边界区域208中穿过IC晶粒106。孔210可通过蚀刻、激光钻孔、钻孔或其他合适的技术形成以穿过IC晶粒106。每一个孔210都具有布置在其中的热转移结构110A中的一个。孔210和后继的热转移结构110A具有轴向的定向,其大致上平行于 IC晶粒106的侧部160的平面,且大致上垂直于IC晶粒106的顶部表面142的平面。尽管填充有热转移结构110A的孔210被表示为在IC晶粒106的相对侧部,填充有热转移结构110A的一个或多个孔210也可以替代的布置在IC晶粒106的一个、三个或甚至四个侧部160。
热转移结构110A一般为金属或其他高热传导性的材料。举例来说,热转移结构110A可以由铜或者其他合适的金属形成。或者,热转移结构110A可以由高热转导率的物体制造,如进一步在下文中所述。热转移结构110A可布置在孔210中以直接地接触其中形成有孔210的IC晶粒106。或者,热转移结构110A中的一个或更多个可以由热传导性粉末、金属棉、离散金属性状、焊料膏、金属纤维、金属粉末、金属颗粒、金属球以及热传导性胶黏剂形成。在一个示例中,形成热转移结构110A的热传导性材料为金属,例如铜、金、银、钛或者其他合适的金属。在另一个实施例中,热传导性材料包括多个铜球,其填充穿过IC 晶粒106的孔210。在又一个实施例中,热传导性材料包括整块的金属,其被电镀或以其他方式沉积在种子层(seed layer)上。举例来说,整块金属可以是电镀在铜或钛种子层上的铜。在又一个示例中,在铜球(或填充热转移结构110中的孔的其他传导性材料)之间的间隙空间可以被TIM或其他热转移材料填充。
或者,如上文所描述的,在芯片封装组件100上利用的热转移结构110A中的一个或多个可以是高热转移率物件的形式,其被配置以在物件的端部之间提供高速率的热转移率。高热转移率的物件使用超热传导性特质以在物件的端部之间转移热。高热转移率的物件可以包括:1)振动且接触在物件内的颗粒以转移热,例如工业用钻石;2)通过提供两个被动流动功能移动物体内部的颗粒,例如热管;或者3)通过在物件内部引入的流体循环而用强制的流动移动颗粒,其中流体循环泵送自外部物体(即在封装件之外泵送)。
热转移结构110A可具有任何合适的截面轮廓,且一般具有大约与IC晶粒106的高度相同的长度。在一个实例中,热转移结构110A的截面轮廓为圆形。热转移结构110A的数目、尺寸、密度和位置可被选择为提供穿过IC晶粒106的所希望的热转移轮廓,例如相比于IC晶粒106的其他部分,对IC晶粒106产生更多热的区域进行补偿。布置在边界区域 208中的热转移结构110A的数目可以为一个到任意希望的数量。热转移结构110A的位置、尺寸和密度可被选择为在希望的位置增强热转移同时控制芯片封装组件100的翘曲。尽管不是必要的,但是热转移结构110A一般具有轴向定向,其垂直于IC晶粒106的顶部表面 142的平面。
热转移结构110A一般至少延伸到IC晶粒106的顶部表面142。在一些实例中,热转移结构110A延伸超出IC晶粒106的顶部表面142,且可直接地接触罩盖102的底部表面 144。任选地,可使用TIM 114来制作在热转移结构110A和罩盖102的底部表面144之间的热连接。热转移结构110B可以被类似地配置。
一般来说,形成传导性热转移路径的热转移结构110A、110B中的每一个都具有在顶部表面142和底部表面140之间所定义的第一方向上的长度,其至少与单一晶粒的顶部表面142和底部表面140之间的距离一样长。在一些示例中,形成跨越整个晶粒堆叠的传导性热转移路径的热转移结构110A、110B具有在第一方向上的长度,其至少与在IC晶粒106 的堆栈中的最上部IC晶粒106的顶部表面142和最下部IC晶粒106的底部表面140之间的距离一样长,其中IC晶粒106的堆栈包括芯片封装组件100。
另外参考图3中所描述的芯片封装组件100的两个IC晶粒106的部份截面视图,一个 IC晶粒106的热转移结构110A可连接到另一个IC晶粒106的热转移结构110A。举例来说,两个堆叠的IC晶粒106的热转移结构110A可通过焊料或其它传导性连接方式而彼此连接,或者单一的热转移结构110A可延伸穿过堆叠的两个或多个IC晶粒106。举例来说,在IC 晶粒106被堆叠后,孔210可填充有传导性材料以制作单一的热转移结构110A,其呈现为柱的形式并延伸穿过每一个堆叠的IC晶粒106的对齐的孔210。
随着将热转移结构110A被布置在边界区域208中(边界区域208被布置在作用电路区域206之外),热转移结构110A将不触及将两个IC晶粒106的功能性电路204耦合在一起的焊料连接118。任选地,焊料连接118可以是利用金属接合至金属和介电质接合至介电质的混合式接合,以连接两个IC晶粒106的功能性电路204。
现在再次回到图1,可选的可以使用额外的热转移结构110B,其可呈现为延伸穿过孔 170,其中孔170被形成为穿过介电填料112,以提供垂直地延伸穿过芯片封装组件100的传导性热转移路径。热转移结构110B将热传导离开IC晶粒106的侧部160、穿过介电填料112并到罩盖102的底部表面144。可在热转移结构110B和罩盖102之间使用TIM,以在热转移结构110和罩盖102的底部表面144之间提供稳固的热转移界面。热转移结构110B可由制造热转移结构110A的相同材料制造。
孔170可通过蚀刻、激光钻孔、钻孔或其它合适的技术而形成为穿过介电填料112,接着孔170填充有热转移结构110B。或者,热转移结构110B首先可定位或形成在中介件 104的顶部表面138上,而介电填料112布置在热转移结构110B的周围。热转移结构110B可具有任何合适的截面轮廓,且一般具有大约与IC晶粒106的高度一样或更长的长度。在一个实例中,热转移结构110B的截面轮廓为圆形。热转移结构110B的数目、尺寸、密度和位置可被选择为在罩盖102和中介件104之间提供希望的热转移轮廓,例如相比于其他的晶粒106,对产生更多热的一个晶粒106进行补偿。尽管不是必要的,但是热转移结构 110B一般具有轴向定向,其垂直于IC晶粒106的顶部表面142的平面。
热转移结构110B以及因此热转移路径的长度一般等于或大于IC晶粒106的厚度。一些结构的长度等于或大于布置在中介件104和罩盖102之间的IC晶粒106的厚度总和。被布置为穿过介电填料112的热转移结构110B的数目可以为一个到希望的多个。热转移结构110B的位置、尺寸和密度可被选择为增强希望位置处的热转移并控制芯片封装组件100的翘曲。
图4是另一个芯片封装组件400的示意截面视图,其具有多个热转移结构,以提供远离一个或多个集成电路(IC)晶粒106的有效热转移路径。芯片封装组件400基本上与上述芯片封装组件100相同,不同之处在于其中热转移结构402被布置在IC晶粒106之间,且侧向地向外延伸超出IC晶粒106的侧部160至介电填料112。在图4的实例中,任选地,至少一个热转移结构110A和/或至少一个热转移结构110B可与热转移结构402一起使用,如进一步在下文所述。对于用100系列附图标记标识的图4芯片封装组件400的元件,上文已参考图1进行了描述,因此为了简洁起见,这些元件的描述将被省略。
如上所述,热转移结构402布置在IC晶粒106之间。热转移结构402可呈金属箔、金属网或其它薄的热导体的形式,其厚度小于被利用来固接且电性连接IC晶粒106的焊料连接118或混合式连接。在图4所描述的实例中,热转移结构402在大致平行于IC晶粒106 的顶部表面142的定向上从IC晶粒106之间突出。或者,热转移结构402可在另一个定向上从IC晶粒106之间突出,例如,沿着IC晶粒106的侧部160在热转移结构402的正上方向上折叠。任选地,TIM(未图示)可布置在热转移结构402和IC晶粒106的顶部表面 142及底部表面140之间,以夹着热转移结构402。
在一个实例中,可在IC晶粒106的一个侧部160上使用单一的热转移结构402。在其它实例中,可在IC晶粒106的两个或三个侧部160上使用单一的热转移结构402。在其它实例中,可在IC晶粒106的一个、两个或三个侧部160上使用多个热转移结构402。
图5描述了布置在IC晶粒106的顶部表面142上的热转移结构402的一个实例的平面视图。热转移结构402具有环形形状,且可包含一个或多个区段。在图5的实例中,热转移结构402包括内壁504和外壁502。内壁504界定由环形热转移结构402所形成的孔径。内壁504界定一区域,其小于由IC晶粒106的侧部160所界定的区域。换言之,内壁504 在IC晶粒106的侧部160之内,而外壁502在IC晶粒106的侧部160之外。尽管不是必要的,内壁504可终止于其中存在焊料连接118(图5未示出)的IC晶粒106的作用电路区域206之前。依此方式,热转移结构402与边界区域208的至少一部分相重叠,同时也延伸超出IC晶粒106的侧部160到介电填料112,而没有电连接到任何的焊料连接118。尽管不是必要的,外壁502可终止于介电填料112的外缘510之内。
当加以利用时,热转移结构110A耦合到热转移结构402。因此,热转移结构402有效地从IC晶粒106之间移除热,且将移除的热传导到热转移结构110A,热转移结构110A轻易地将热从热转移结构402垂直地转移离开芯片封装组件100,例如转移到到罩盖102。可通过穿过热转移结构402形成孔506而将热转移结构110A连接到热转移结构402,其中孔 506与穿过IC晶粒106形成的一个或多个孔210对齐,接着用热转移结构110A来填充孔 210、506。另外但非限制性的,热转移结构402可延伸到孔210、506,且热转移结构110A被形成在热转移结构402的暴露在孔210内的部分上。
当与或不与热转移结构110A一起使用时,热转移结构110B可连接或不连接到热转移结构402。在图5的实例中,热转移结构110B可连接到热转移结构402。通过增加垂直地离开芯片封装组件100的热转移路径的区域,热转移结构110B提高利用热转移结构402将热自IC晶粒106之间移除的效率和速度。热转移结构110B可通过穿过热转移结构402形成孔508而将热转移结构110B连接到热转移结构402,其中孔508与穿过介电填料112形成的一个或多个孔170(如图1所示)对齐,接着用热转移结构110B来填充孔170、508。另外但非限制性的,热转移结构402可延伸到孔170中,且热转移结构110B被形成在热转移结构402的暴露在孔170内的部分上。
图6描述了热转移结构600的另一个实施例,其可以被用来代替图4中所示的热转移结构402。热转移结构600基本上与热转移结构402相同,不同之处在于其中热转移结构600延伸在作用电路区域206上方。任选地,热转移结构600可具有环形形状,其具有内壁504(如呈现在图5中所描述的热转移结构402),或作为连续的材料薄层。
在图6的实例中,延伸跨越作用电路区域206的热转移结构600的部分包括多个孔径 602。每一个孔径602与焊料连接118中相对应的一个焊料连接相对齐。孔径602的直径大于焊料连接118的直径,以避免在焊料连接118之间形成电短路。
热转移结构600可以与或不与热转移结构110A、110B中的任一个或全部一起使用。
图7为具有至少一个热转移结构的另一个芯片封装组件700的示意性截面视图,其提供远离一个或多个集成电路(IC)晶粒106的有效热转移路径。芯片封装组件700基本上与上述的芯片封装组件400相同,不同之处在于其中热转移结构706布置在凹部702中,而凹部702形成在最接近罩盖102的IC晶粒106的顶部表面142和罩盖102之间。热转移结构706接触IC晶粒106,且侧向地延伸超出最上部IC晶粒106(即最接近罩盖102的IC 晶粒106)的侧部160之外。在图4的实例中,任选地,热转移结构110A、热转移结构110B和/或热转移结构402、600中的一个或多个可与热转移结构706一起使用,如进一步在下文所述。对于用100系列和400系列附图标记标识的图7芯片封装组件700的元件,上文已参考图1和图4进行了描述,因此为了简洁起见,这些元件的描述将被省略。
如上文所讨论的,最接近罩盖102的IC晶粒106的顶部表面142包括凹部702,其沿着在IC晶粒106的顶部表面142和侧部160的交会处所定义的至少一个边缘来形成,被配置为接收布置在凹部702中的热转移结构706。任选地,热转移结构706可连接到在IC晶粒106和介电填料112内向上延伸的热转移结构110A、热转移结构110B中的一个或多个。
在图7的实例中,热转移结构706为热传导性板、箔、网和其它合适的热传导性结构。举例来说,热转移结构706可以是金属板,诸如金、银、钛或铜。热转移结构706具有内缘708,其与最上部的IC晶粒106(即最接近罩盖102的IC晶粒)的侧部160相重叠。热转移结构706可自内缘708延伸到外缘740,以增加可在热转移结构706和罩盖102之间传导热的热转移区域,并最终改善远离最上部的IC晶粒106的热转移效率。
在一个实例中,热转移结构706具有环形形状。当具有环形形状时,热转移结构706的内缘708与最上部IC晶粒106的所有四个侧部160相重叠。换言之,热转移结构706 的内缘708驻留在凹部702的部分中,其形成在最上部IC晶粒106的四个侧部160的每一个侧部中。或者,热转移结构706的内缘708可驻留在最上部IC晶粒106的仅一个、两个或三个侧部160中的凹部702里。
热转移结构706包括顶部表面710和底部表面712。热转移结构706的顶部表面710面向罩盖102。在图7所描述的实例中,可在热转移结构706的顶部表面710和罩盖102 的底部表面144之间布置TIM 114以增强两者之间的热转移。热转移结构706的底部表面 712的内部部分716接触凹部702,其中凹部702形成在IC晶粒106中且来自热转移结构 110A(被使用时)的上部末端。热转移结构706的底部表面712的外部部分718接触介电填料112。热转移结构706的底部表面712的外部部分718提供一表面,以接收从热转移结构110B(被使用时)的上部末端转移到热转移结构706的热。任选地,热转移结构402、 600亦可与热转移结构110A、110B中的一个或两个一起使用,以增加远离IC晶粒106、特别是离罩盖102最远的IC晶粒106的整体热转移效率,后述的IC晶粒106可被较靠近罩盖102的中间IC晶粒106所“隔绝”。
热转移结构110A、110B、402、600可如上所述或通过另一个合适的技术来制造。热转移结构110A、110B、402、600可布置为在IC晶粒106的所有侧部160上接触热转移结构706。另或者,热转移结构110A、110B、402、600可布置为在IC晶粒106的至少一对相对侧部160上接触热转移结构706。在另一个实例中,热转移结构110A、110B、402、 600可布置为在最上部IC晶粒106的至少一个侧部或三个侧部160上接触热转移结构706。一般来说,热转移结构110B、402、600被介电填料112侧向地环绕。
或者,在本文中所述的使用在芯片封装组件上的热转移结构110A、110B中的一个或多个呈物件形式,其被配置为在物件的末端之间提供高速率的热转移率。高热转移率的物件使用超热传导性特质以在物件的末端之间转移热。高热转移率的物件可以包括:1)振动且接触在物件内的颗粒以转移热,例如工业用钻石;2)通过提供两个被动流动功能移动物体内部的颗粒,例如热管;或者3)通过在物件内部引入的流体循环而用强制的流动移动颗粒,其中流体循环泵送自外部物体(即在封装件之外泵送)。
在图7所描述的实例中,热转移结构110A、110B中的一个或多个被配置为呈热管720 形式的高热转移率物件。热管720包括密封的管722,其具有第一末端724和第二末端726。管722包括密封的空腔728,其中布置有相变材料730。在操作上,相变材料730以液相来接触热传导性固态表面(即管722的第一末端724),通过吸收转移自IC晶粒106中的一个IC晶粒的热而转变成蒸气。举例来说,管722的第一末端724可接收IC晶粒106之外的热转移结构402、600侧向转移的热。接着,蒸气(例如,相变材料730)在空腔728内部自管722的第一末端724行进到冷却界面(即管722的第二末端726),并冷凝回到液态,如图1中所示,将潜热透过TIM 114释放到罩盖102上,或者是如在图7中所示将潜热释放到热传导性部件706上且最终透过TIM 114到罩盖102上。处于液态形式的相变材料730接着透过毛细作用和/或重力返回到管722的第一末端724处的热接口,该循环重复进行。由于沸腾和冷凝的非常高的热转移效率,呈热管720形式的热转移结构高效地将热传导离开距离罩盖102的底部表面144较远的IC晶粒106,以有利地改善在本文中所述的芯片封装组件的热转移效能。
图8是具有至少一个热转移结构的另一个芯片封装组件800的示意截面视图,其提供远离一个或多个集成电路(IC)晶粒106的有效热转移路径。芯片封装组件800基本上与上述的芯片封装组件100相同,不同之处在于其中一个或多个热转移结构810被布置为接触IC晶粒106的一个或更多侧部160。在图8的实例中,任选地,热转移结构110A、热转移结构110B和/或热转移结构402、600(显示在图4到5中)中的一个或多个可与热转移结构810一起使用。在图8的实例中,仅选择性的显示将热转移结构110B与热转移结构 810一起使用。对于用100系列附图标记标识的图8芯片封装组件800的元件,上文已参考图1进行了描述,因此为了简洁起见,这些元件的描述将被省略。
如上所述,热转移结构810被布置为接触IC晶粒106的侧部160。热转移结构810可呈金属箔、金属网、传导性膏、传导性胶黏剂、金属板、金属涂层、其它薄的热导体的形式。在图8所描述的的实例中,热转移结构810在一定向上遮盖IC晶粒106的侧部160,此定向大致上垂直于IC晶粒106的顶部表面142,且当然平行于侧部160。
在一个实例中,单一热转移结构810可使用在IC晶粒106的仅一个侧部160上。在其它实例中,单一的热转移结构810可使用在IC晶粒106的两个或三个侧部160上。在又一个实例中,多个热转移结构810可使用在IC晶粒106的一个、两个或三个侧部160上。
图9是芯片封装组件800的两个晶粒106的部份截面视图,其示出了热转移结构810在IC晶粒106的一个侧部160上。在图9的实例中,固接IC晶粒106的焊料连接118显示为具有金属接合至金属和介电质接合至介电质的混合式接合,以连接堆叠的IC晶粒106 的功能性电路204。
单一的热转移结构810可使用在IC晶粒106的一个、两个或三个侧部160上。在又一个实例中,多个热转移结构810可使用在IC晶粒106的一个、两个或三个侧部160上。在图9所示出的实例中,IC晶粒106的每一侧部160都具有单独且分开的热转移结构810。热转移结构810可通过介电材料而与混合式接合或介电填料间隔且分开,或者是通过热传导性跨接件912加以热连接。热传导性跨接件912可以是金属,诸如来自混合式接合、焊料连接、TIM或其它良好热导体。或者,单一热转移结构810可垂直地横跨垂直堆叠的两个IC晶粒106的堆叠的相邻侧部160上,如在图8中所示。
图10是具有至少一个热转移结构的另一个芯片封装组件1000的示意截面视图,其提供远离一个或更多集成电路(IC)晶粒106的有效热转移路径。芯片封装组件1000基本上与上述的芯片封装组件800相同,不同之处在于其中布置在IC晶粒106之间的一个或更多热转移结构402、600接触一个或更多热转移结构810,热转移结构810接触IC晶粒106 的侧部160。在图8的实例中,任选地,热转移结构110A和热转移结构110B中的一个或多个可与热转移结构810一起使用。在图10所描述的实例中,仅描述了热转移结构110B与热转移结构810一起使用。为了简洁起见,对于已在上文参考前述附图所述的图10芯片封装组件1000的某些组件,其描述将被省略。
如上所述,热转移结构402、600被布置在IC晶粒106之间。热转移结构402、600 可呈金属箔、金属网或其它薄的热导体的形式,其厚度小于被用来固接且电性连接IC晶粒106的焊料连接118或混合式连接。在图10所描述的实例中,热转移结构402、600在大致上平行于IC晶粒106的顶部表面142的定向上从IC晶粒106之间突出。另或者,热转移结构402、600可在另一个定向上从IC晶粒106之间突出,例如,此另一个定向为在覆盖IC晶粒106的侧部160的、在热转移结构402、600的紧上方的热转移结构810上向上折叠。任选地,TIM(未图示)可布置在热转移结构402、600和IC晶粒106的顶部表面 142及底部表面140之间,以夹设热转移结构402、600。
热转移结构402、600通过直接接触或透过热转移居间件(例如TIM)而良好热接触热转移结构810。在一个实例中,热转移结构402、600的作用为热传导性跨接件912(显示在图9中)以连接布置在垂直堆叠的相邻IC晶粒106上的热转移结构810。
当任选地使用热转移结构110A时,热转移结构402、600可耦合到热转移结构110A,如参考图4到6所述。因此,热转移结构402、600、810有效地自IC晶粒106的表面移除热,且将经移除的热传导到热转移结构110A,热转移结构110A轻易地将热从热转移结构 402、600垂直地转移离开芯片封装组件100,例如转移到罩盖102。热转移结构110A可如上所述或通过其它合适的技术而耦合到热转移结构402、600。
当与或不与选用的热转移结构110A一起利用时,选用的热转移结构110B可耦合或不耦合到热转移结构402、600,如参考图5所述。当热转移结构402、600接触热转移结构 810时,热转移结构110B也耦合到热转移结构810,从而改善将热从IC晶粒106的表面垂直转移离开芯片封装组件100的效率和速度。
图11是具有至少一个热转移结构的另一个芯片封装组件1100的示意截面视图,其提供远离一个或多个集成电路(IC)晶粒106的有效热转移路径。芯片封装组件1100基本上与上述的芯片封装组件1000相同,不同之处在于其中利用热转移结构706和热转移结构810,同时一个或多个其它的热转移结构(110A、110B、402、600)也可选的被使用。为了简洁起见,对于已在上文参考前述附图所述的图11芯片封装组件1100的某些组件,其描述将被省略。
热转移结构706布置在凹部702中,凹部702形成在最接近罩盖102的IC晶粒106 的顶部表面142和罩盖102之间。热转移结构706接触IC晶粒106,且侧向地延伸超出最上部IC晶粒106(即最接近罩盖102的IC晶粒106)的侧部160之外。热转移结构706 耦合到布置在IC晶粒106的侧部160上的热转移结构810。热转移结构810可如上所述被配置。
任选地,热转移结构110A、热转移结构110B和/或热转移结构402、600中的一个或多个可如上文参考图7所述的方式而与热转移结构706、810一起使用。
如上文所讨论的,最接近罩盖102的IC晶粒106的顶部表面142包括凹部702,其沿着在IC晶粒106的顶部表面142和侧部160的交会处所定义的至少一个边缘来形成,被配置为接收布置在凹部702中的热转移结构706。热转移结构706连接到热转移结构810。任选地,热转移结构706也可连接到在IC晶粒106内向上延伸的一个或多个热转移结构110A 和/或连接到延伸穿过介电填料112的一个或多个热转移结构110B。
在图11的实例中,热转移结构706为热传导性板、箔、网和其它合适的热传导性结构。热转移结构706具有内缘708,其与最上部IC晶粒106(即最接近罩盖102的IC晶粒)的侧部160相重叠。热转移结构706可自内缘708延伸到外缘740,以增加可在热转移结构 706和罩盖102之间传导热的热转移区域,最终改善远离最上部IC晶粒106的热转移效率。
在一个实例中,热转移结构706具有环形形状。热转移结构706的内缘708驻留在凹部702的部分中,其形成在最上部IC晶粒106的四个侧部160的每一个中。另或者,热转移结构706的内缘708可驻留在最上部IC晶粒106的仅一个、两个或三个侧部160中的凹部702里。
热转移结构706包括顶部表面710和底部表面712。热转移结构706的顶部表面710面向罩盖102。在图11所描述的实例中,可在热转移结构706的顶部表面710和罩盖102 的底部表面144之间布置TIM 114以增强在两者之间的热转移。热转移结构706的底部表面712的内部部分716接触形成在IC晶粒106中的凹部702以及接触布置在IC晶粒106 的侧部160上而直接在凹部702下方的热转移结构810。热转移结构706的底部表面712 的内部部分716亦提供一表面,以接收从热转移结构110A(在使用时)的上部末端转移到热转移结构706的热。热转移结构706的底部表面712的外部部分718接触介电填料112。热转移结构706的底部表面712的外部分718提供一表面,以接收从热转移结构110B(在使用时)的上部末端转移到热转移结构706的热。任选地,热转移结构402、600亦可与热转移结构110A、110B中的一个或两个一起使用,以增加远离IC晶粒106、特别是离罩盖 102最远的IC晶粒106的整体热转移效率,后述的IC晶粒106可被较靠近罩盖102的中间的IC晶粒106所“隔绝”。
热转移结构110A、110B、402、600、706、810可如上所述或通过另一个合适的技术来制造。热转移结构110A、110B以及810可布置为在IC晶粒106的所有侧部160上接触热转移结构706。另或者,热转移结构110A、110B、810可布置为在IC晶粒106的至少一对相对的侧部160上接触热转移结构706。在又一个实例中,热转移结构110A、110B、 810可布置为在最上部IC晶粒106的至少一个侧部或三个侧部160上接触热转移结构706。一般来说,热转移结构110B被介电填料112侧向地环绕,而热转移结构810在其一侧上被介电填料112侧向地界定且在其另一侧上被IC晶粒106的侧部160侧向地界定。
图12是具有至少一个热转移结构的另一个芯片封装组件1200的示意截面视图,其提供远离一个或多个集成电路(IC)晶粒106的有效热转移路径。芯片封装组件1200基本上与上述的芯片封装组件相同,不同之处在于其中一个或多个热转移结构1210沿着IC晶粒106的一个或更多个侧部160水平地延伸(即平行于顶部表面142)。热转移结构1210可以以布置在IC晶粒106内的形式被使用,或以自IC晶粒106的侧部160延伸的形式被使用。
热转移结构1210可使用在芯片封装组件1200内而无需其它的热转移结构,或者是一起使用在本文中所述的一个或多个其它类型的热转移结构。在图12的实例中,任选地,热转移结构110A(显示在图1中)、热转移结构110B、热转移结构402、600(显示在图4 中)和/或热转移结构1210中的一个或多个可与热转移结构1210一起利用。在图12所描述的实例中,选择性的展示为热转移结构110B与热转移结构1210一起使用。为了简洁起见,对于已在上文参考前述附图所述的图12芯片封装组件1200的某些组件,其描述将被省略。
如上所述,热转移结构1210自IC晶粒106的侧部160延伸。热转移结构1210形成自包括IC晶粒106的一个或多个金属化层。在一个实例中,热转移结构1210形成自IC晶粒 106的一个或多个铜金属化层。在图12所描述的实例中,热转移结构1210延伸在一定向上,该定向大致上平行于IC晶粒106的顶部表面142且当然垂直于侧部160。
图13到14描述了具有热转移结构1210的一个实例的晶粒106,有热转移结构1210布置在晶粒106的侧部160内。晶粒106和热转移结构1210可使用在各种芯片封装组件中,如图12所例示的芯片封装组件1200中。热转移结构1210配置为使更多的热远离晶粒106 的中心。在图13中所描述的晶粒106包括在基板1304上形成的组件和金属化区(DAMR) 1302。DAMR 1032包括使用由前端(FEOL:front-end-of-line)处理所形成的材料层来制造的组件,以及使用由后端(BEOL:back-end-of-line)处理所形成的材料层来制造的金属化。含有晶粒106的功能性电路204的作用电路区域206形成在DAMR 1302中。
热转移结构1210形成自DAMR 1302内的一个或更多金属层,且布置在边界区域208中。任选地,热转移结构1210的厚度可建构为与DAMR 1302的高度一样,或甚至是与IC 晶粒106的高度一样。如上文参考图2所讨论的,边界区域208驻留在晶粒106的作用电路区域206和侧部160之间,且一般不含有功能性电路204。在一个实例中,热转移结构 1210延伸跨越边界区域208到晶粒106的侧部160。热转移结构1210透过晶粒106的侧部 160而暴露或不暴露。在如图12所展示的一个实例中,热转移结构1210延伸跨越边界区域208到切割线1220,晶粒106在此处从晶片衬底上被切下。任选地,热转移结构1210 可延伸到晶粒106的作用电路区域206,但是与晶粒106的功能性电路204电隔离。
在图13和14所描述的实例中,热转移结构1210延伸到边界区域208中。孔210形成在边界区域208中而穿过热转移结构1210。孔210可延伸穿过DAMR 1302和基板1304 两者。诸如上文参考图4所述,热转移结构110A布置在孔210中并因此接触热转移结构 1210。依此方式,热转移结构110A、1210有效且高效地自晶粒106的内部移除热并垂直地离开芯片封装组件。
为了进一步增加在图13和14中所描述的热转移结构1210和晶粒106的热转移效率,热转移结构810可形成在晶粒的侧部160上以接触热转移结构1210。任选地,热转移结构110B和402、600也可被使用来增加离开芯片封装组件1200的热转移路径的尺寸。
图15到16描述具有替代实例热转移结构1210的晶粒106,此热转移结构1210侧向地自晶粒106的侧部160延伸。晶粒106和热转移结构1210可被使用在各种芯片封装组件中,例如图12所例示的芯片封装组件1200。如上所述,热转移结构1210形成自DAMR 1302 内的金属层中的一个金属层。然而,在图15到16所描述的实例中,包括边界区域208的某些材料移除自热转移结构1210的周围,使热转移结构1210的一部分自晶粒106的新的侧壁1502悬臂式伸出。包括边界区域208的材料可通过选择性蚀刻、激光消融、研磨或其它合适的技术移除。晶粒106的侧壁1502保持在边界区域208中,与晶粒106的作用电路区域206和功能性电路204间隔开。热转移结构1210透过晶粒106的侧部160而暴露或不暴露。任选地,热转移结构1210可延伸到晶粒106的作用电路区域206中,但是与晶粒 106的功能性电路204电隔离。
尽管未在图15到16中描述,晶粒106的侧壁1502可足够的与作用电路区域206间隔开,使孔210可形成为穿过边界区域208和热转移结构1210。诸如上文参考图4和图13 到14所述,热转移结构110A布置在孔210中且因此接触热转移结构1210。依此方式,热转移结构110A、1210有效且高效地自晶粒106的内部移除热并垂直地离开芯片封装组件
任选地,在图15到16中所描述的热转移结构1210可与一个或多个热转移结构810一起使用,而使用或不使用热转移结构110A、110B、402、600中的任一个或多个。如上文所讨论,热转移结构810可形成在晶粒106的侧部160上且接触热转移结构1210。因此,热转移结构810提供远离晶粒106的垂直热转移路径,以使热通过热转移结构1210而侧向地自晶粒106移除。此设置特别有效的从最远离罩盖102的晶粒106移除热,此晶粒106 可被较靠近罩盖102的中间IC晶粒106“隔绝”。
任选地,热转移结构1210的暴露部分也可利用布置为穿过热转移结构1210的孔1504 而连接到热转移结构110B,在热转移结构1210中插入有热转移结构110B。另或者,热转移结构110B可连接到热转移结构1210的一个表面而不穿过热转移结构1210。
图17描述具有自晶粒106侧向地延伸的热转移结构706、1210的另一个芯片封装组件 1700。热转移结构706可如上文参考图7所述或通过另一个合适的技术来制造。热转移结构1210可如上文参考图12到16所述或通过另一个合适的技术来制造。如在图17中所展示的,热转移结构706、1210与一个或多个热转移结构110B一起使用,且可以或可以不使用热转移结构110A、402、600、810中的任一个或多个。热转移结构1210的暴露部分连接到热转移结构110B。热转移结构110B可形成在热转移结构1210的表面上,或者是如在图17中所展示的,热转移结构110B可穿过孔1504,该孔1504形成为穿过热转移结构1210。当热转移结构110B布置为穿过一个晶粒106的热转移结构1210的孔1504时,热转移结构 110B能接触包括芯片封装组件1700的晶粒堆叠中的另一个晶粒106的热转移结构1210,从而提供垂直地离开芯片封装组件1700的有效热转移路径,以用于在其它晶粒下方且与罩盖102间隔开的晶粒106。任选地,额外的热转移结构110B可布置在耦合到热转移结构1210 的热转移结构110B之外,以提供离开芯片封装组件1700的额外的垂直热转移路径。
图18是具有至少一个热转移结构的另一个芯片封装组件1800的示意截面视图,其提供远离一个或多个集成电路(IC)晶粒106的有效热转移路径。芯片封装组件1800基本上与上述的芯片封装组件1200和1700相同,不同之处在于其中利用热转移结构706和热转移结构1210,同时一个或多个其它的热转移结构(110A、110B、402、600、810)也可以被选用。为了简洁起见,对于已在上文参考前述附图所述的图18芯片封装组件1800的某些组件,其描述将被省略。
热转移结构706布置在凹部702中,凹部702形成在最接近罩盖102的IC晶粒106 的顶部表面142和罩盖102之间。热转移结构706接触IC晶粒106,且侧向地延伸超出最上部IC晶粒106(即最接近罩盖102的IC晶粒106)的侧部160之外。尽管热转移结构 706可与热转移结构1210一起使用,利用热转移结构110A、110B和810中的一个或多个将热转移结构1210耦合到热转移结构706可以增加离开芯片封装组件1800的垂直热转移率,其特别有利于在空间上与罩盖102分开有一个或多个其它中间晶粒106的晶粒106的效能。也可利用热转移结构402、600。
热转移结构110A、热转移结构110B和/或热转移结构810中的一个或多个可如上文所述的方式或通过另一个合适的技术而与热转移结构706、1210一起使用。
在图18所描述的实例中,最接近罩盖102的IC晶粒106的顶部表面142包含凹部702,其沿着在IC晶粒106的侧部160和顶部表面142交会处所定义的至少一个边缘来形成,配置为接受布置在凹部702中的热转移结构706。热转移结构706经由一个或多个热转移结构110B而连接到热转移结构1210。额外地或替代地,热转移结构110A、810中的一个或两个亦可被使用来将热转移结构706连接到热转移结构1210。任选地,热转移结构706亦可连接到在IC晶粒106内向上延伸的、连接到热转移结构1210的一个或多个热转移结构 110A,和/或连接到延伸穿过介电填料112的、并未直接连接到热转移结构1210的一个或多个热转移结构110B。
热转移结构706可如上所述被构造。热转移结构706可具有环形形状。另或者,热转移结构706的内缘708可在最上部IC晶粒106的仅一个、两个或三个侧部160中驻留在凹部702中。热转移结构706可如上所述耦合到其它热转移结构。
因此,提供一种芯片封装组件和用于制造此芯片封装组件的方法,其利用多个电浮式热转移结构以改善自包括芯片封装组件的集成电路(IC)晶粒的侧向和垂直热转移。有利地,热转移结构提供来自IC晶粒的侧部的稳固传导性热转移路径。热转移结构亦能选择性地定位以改善跨越封装组件的热转移轮廓。垂直离开芯片封装组件的经强化的热转移显著地改善可靠性和效能,同时降低热点(可能诱发翘曲或使IC晶粒的温度控制不充足)。显著地,热转移结构从晶粒的侧部移除热的能力有利于增强垂直晶粒堆叠的中间和底部晶粒的热控制,从而显著地降低芯片封装组件内的热耦合和温度上升,其有利地提高电迁移(EM)的生命周期。
除了下文所述的权利要求范围,上述的技术也可通过以下非限制性实例中的一个或多个来描述。
实例1一种芯片封装组件,其包括:
基板,其具有第一表面和相对的第二表面;
第一集成电路(IC)晶粒,其具有第一表面和相对的第二表面,第一IC晶粒的第二表面安装至基板的第一表面,第一IC晶粒的第一表面具有沿至少一个边缘形成的凹部;
传导性部件,其布置在凹部中;以及
第一多个电浮式热转移结构,其平行于第一IC晶粒的侧部延伸且耦合到传导性部件。
实例2如实例1所述的芯片封装组件,其中凹部沿着第一IC晶粒的第一表面的所有边缘延伸。
实例3如实例2所述的芯片封装组件,其中传导性部件具有环形形状且沿着第一IC晶粒的第一表面的所有边缘布置。
实例4如实例1所述的芯片封装组件,其中第一多个电浮式热转移结构穿过第一晶粒。
实例5如实例1所述的芯片封装组件,其中第一多个电浮式热转移结构布置在第一晶粒的侧部之外。
实例6如实例5所述的芯片封装组件,其中第一多个电浮式热转移结构布置为接触第一晶粒的侧部。
实例7如实例5所述的芯片封装组件,其中第一多个电浮式热转移结构与第一晶粒的侧部间隔开。
实例8如实例1所述的芯片封装组件,其进一步包括传导性热转移结构,其自第一晶粒侧向地延伸。
实例9一种芯片封装组件,其包括:
基板,其具有第一表面和相对的第二表面;
第一集成电路(IC)晶粒,其具有第一表面和相对的第二表面,第一IC晶粒的第二表面安装至基板的第一表面;
第一多个电浮式热转移结构,其形成自第一IC晶粒的金属化层;
第二IC晶粒,其具有第一表面和相对的第二表面,第二IC晶粒的第二表面安装在第一IC晶粒的第一表面上;
第二多个电浮式热转移结构,其形成自第二IC晶粒的金属化层;以及
第三多个电浮式热转移结构,其将第一多个电浮式热转移结构耦合到第二多个电浮式热转移结构。
实例10如实例9所述的芯片封装组件,其中第三多个电浮式热转移结构穿过第一晶粒。
实例11如实例9所述的芯片封装组件,其中第三多个电浮式热转移结构布置在第一晶粒的侧部之外。
实例12如实例11所述的芯片封装组件,其中第三多个电浮式热转移结构布置为接触第一晶粒的侧部。
实例13如实例11所述的芯片封装组件,其中第三多个电浮式热转移结构与第一晶粒的侧部间隔开。
实例14如实例9所述的芯片封装组件,其中第三多个电浮式热转移结构自第一晶粒的侧部悬臂式延伸。
实例15一种芯片封装组件,其包括:
基板,其具有第一表面和相对的第二表面;
第一集成电路(IC)晶粒,其具有第一表面和相对的第二表面,第一IC晶粒的第二表面安装至基板的第一表面;
第二IC晶粒,其具有第一表面和相对的第二表面,第二IC晶粒的第二表面安装在第一IC晶粒的第一表面上方;以及
第一多个电浮式热转移结构,其侧向地延伸出第一IC晶粒和第二IC晶粒之间。
实例16如实例15所述的芯片封装组件,其进一步包括第二传导性热转移结构,其布置为穿过第二IC晶粒且耦合到第一电浮式热转移结构。
实例17如实例15所述的芯片封装组件,其进一步包括第二传导性热转移结构,其布置在第二IC晶粒的侧部之外且耦合到第一电浮式热转移结构。
实例18如实例17所述的芯片封装组件,其中第二传导性热转移结构布置为接触第二 IC晶粒的侧部。
实例19如实例17所述的芯片封装组件,其中第二传导性热转移结构与第二IC晶粒的侧部间隔开。
实例20如实例15所述的芯片封装组件,其进一步包括:
第二传导性热转移结构,其布置为垂直于第一传导性热转移结构;以及
第三传导性热转移结构,其布置在经形成于第二IC晶粒的第一表面的凹部中,第二传导性热转移结构将第一电浮式热转移结构耦合到第三传导性热转移结构。
实例21一种芯片封装组件,其包括:
基板,其具有第一表面和相对的第二表面;
第一集成电路(IC)晶粒,其具有第一表面和相对的第二表面,第一IC晶粒的第二表面安装至基板的第一表面;
第二IC晶粒,其具有第一表面和相对的第二表面,第二IC晶粒的第二表面安装在第一IC晶粒的第一表面上方;以及
第一电浮式热转移结构,其布置为在第一和第二表面之间接触第一IC晶粒的侧部。
实例22如实例21所述的芯片封装组件,其中第一电浮式热转移结构被布置为接触第二IC晶粒的侧部。
实例23一种芯片封装组件,其包括:
基板,其具有第一表面和相对的第二表面;
第一集成电路(IC)晶粒,其具有第一表面和相对的第二表面,第一IC晶粒的第二表面安装至基板的第一表面;
第二IC晶粒,其具有第一表面和相对的第二表面,第二IC晶粒的第二表面安装在第一IC晶粒的第一表面上方;
介电填料,其侧向地环绕第一和第二IC晶粒;以及
第一电浮式热转移结构,其被布置为在第一IC晶粒的侧部之外穿过介电填料。
实例24如实例22所述的芯片封装组件,其进一步包括第二电浮式热转移结构,其布置为接触第一IC晶粒、介电填料和第一电浮式热转移结构。
尽管前述说明针对本申请的实施例,然而可预想到本申请的其它和另外实施例而不背离其基本范畴,并且由随后的权利要求来确定本申请的范围。
Claims (20)
1.一种芯片封装组件,其特征在于,所述芯片封装组件包括:
基板,所述基板具有第一表面和相对的第二表面;
第一集成电路晶粒,所述第一集成电路晶粒具有第一表面、相对的第二表面和四个侧部,所述第一集成电路晶粒的第二表面安装至所述基板的第一表面;以及
多个电浮式传导性热转移结构,所述多个电浮式传导性热转移结构延伸在所述第一集成电路晶粒的第一表面和第二表面之间所定义的第一方向上,所述多个电浮式传导性热转移结构中的第一传导性热转移结构为第一传导性热转移路径的一部分,所述第一传导性热转移路径在所述第一方向上的长度至少与所述第一表面和所述第二表面之间的距离一样。
2.如权利要求1所述的芯片封装组件,其特征在于,所述第一集成电路晶粒进一步包括:
第一孔,所述第一孔延伸在所述第一集成电路晶粒的第一表面和第二表面之间而开口,所述第一传导性热转移结构布置为穿过所述第一孔。
3.如权利要求2所述的芯片封装组件,其特征在于,所述芯片封装组件进一步包括:
罩盖,所述罩盖布置在所述第一集成电路晶粒上,所述多个传导性热转移结构中的至少一个传导性热转移结构延伸跨越在所述罩盖和所述第一集成电路晶粒之间所定义的空间;以及
介电填料,所述介电填料布置在所述多个传导性热转移结构之间,所述介电填料大致填充所述空间。
4.如权利要求2所述的芯片封装组件,其特征在于,所述芯片封装组件进一步包括:
第二集成电路晶粒,所述第二集成电路晶粒具有第一表面和相对的第二表面,所述第二集成电路晶粒的第二表面安装在所述第一集成电路晶粒的第一表面上,所述第二集成电路晶粒还包括第二孔,所述第二孔延伸在所述第二集成电路晶粒的第一表面和第二表面之间而开口,所述第一传导性热转移路径定义为穿过所述第一孔和所述第二孔。
5.如权利要求4所述的芯片封装组件,其特征在于,所述第一传导性热转移结构通过所述第一孔和所述第二孔。
6.如权利要求4所述的芯片封装组件,其特征在于,所述第二集成电路晶粒的第一表面进一步包括:
凹部,所述凹部沿着至少一个边缘形成;以及
传导性部件,所述传导性部件布置在所述凹部中,且至少连接到所述第一传导性热转移结构。
7.如权利要求2所述的芯片封装组件,其特征在于,所述芯片封装组件进一步包括:
第二集成电路晶粒,所述第二集成电路晶粒具有第一表面和相对的第二表面,所述第二集成电路晶粒的第二表面安装在所述第一集成电路晶粒的第一表面上方;以及
第一金属层,所述第一金属层布置为接触所述第一传导性热转移结构,且延伸出所述第一集成电路晶粒和所述第二集成电路晶粒之间。
8.如权利要求7所述的芯片封装组件,其特征在于,所述芯片封装组件进一步包括:
第三集成电路晶粒,所述第三集成电路晶粒具有第一表面和相对的第二表面,所述第三集成电路晶粒的第二表面安装在所述第二集成电路晶粒的第一表面上方;以及
第二金属层,所述第二金属层布置为接触所述第一传导性热转移结构,且延伸出所述第二集成电路晶粒和所述第三集成电路晶粒之间。
9.如权利要求8所述的芯片封装组件,其特征在于,所述芯片封装组件进一步包括:
第二热转移结构,所述第二热转移结构将所述第一金属层耦合到所述第二金属层。
10.如权利要求9所述的芯片封装组件,其特征在于,所述第三集成电路晶粒的第一表面还包括:
凹部,所述凹部沿着至少一个边缘形成;以及
传导性部件,所述传导性部件布置在所述凹部中,且通过第三热转移结构连接到所述第一传导性热转移结构和所述第二金属层。
11.如权利要求1所述的芯片封装组件,其特征在于,所述第一集成电路晶粒还包括:
第一热传导性材料,所述第一热传导性材料布置在所述四个侧部中的至少第一侧部上。
12.如权利要求11所述的芯片封装组件,其特征在于,所述芯片封装组件进一步包括:
第二热转移结构,所述第二热转移结构自布置在所述第一集成电路晶粒的第一侧部上的所述第一热传导性材料侧向地延伸。
13.如权利要求12所述的芯片封装组件,其特征在于,所述第二热转移结构耦合到所述第一热传导性材料。
14.如权利要求13所述的芯片封装组件,其特征在于,所述芯片封装组件包括:
罩盖,所述罩盖布置在所述第一集成电路晶粒上方,所述第一热传导性材料和所述第一传导性热转移结构中的至少一个延伸跨越所述罩盖和所述第一集成电路晶粒之间所定义的空间;以及
介电填料,所述介电填料布置在所述多个传导性热转移结构之间,所述介电填料大致上填充所述空间。
15.如权利要求11所述的芯片封装组件,其特征在于,所述第一集成电路晶粒的第一表面还包括:
凹部,所述凹部沿着至少一个边缘形成;以及
传导性部件,所述传导性部件布置在所述凹部中,且连接至所述第一热传导性材料。
16.如权利要求11所述的芯片封装组件,其特征在于,所述芯片封装组件进一步包括:
第二集成电路晶粒,所述第二集成电路晶粒具有第一表面、相对的第二表面和四个侧部,所述第一集成电路晶粒的所述第二表面安装至所述基板的所述第一表面;以及
第二热传导性材料,所述第二热传导性材料布置在所述第二集成电路晶粒的所述四个侧部中的至少第一侧部上。
17.如权利要求16所述的芯片封装组件,其特征在于,所述第一热传导性材料是在所述第一方向上延伸穿过所述第二热传导性材料的第二热转移路径的一部分。
18.如权利要求17所述的芯片封装组件,其特征在于,所述第一热传导性材料与所述第二热传导性材料是连续的。
19.如权利要求18所述的芯片封装组件,其特征在于,所述第二集成电路晶粒的所述第一表面还包括:
凹部,所述凹部沿着至少一个边缘形成;以及
传导性部件,所述传导性部件布置在所述凹部中,且连接至所述第二热传导性材料。
20.一种芯片封装组件,其特征在于,所述芯片封装组件包括:
第一集成电路晶粒,所述第一集成电路晶粒具有第一表面、相对的第二表面和四个侧部;
第一热转移结构,所述第一热转移结构布置在所述第一集成电路晶粒的四个侧部中的至少第一侧部上,所述第一热转移结构制造自所述第一集成电路晶粒的金属化层;
第二集成电路晶粒,所述第二集成电路晶粒具有第一表面、相对的第二表面和四个侧部,所述第二集成电路晶粒的第二表面安装至所述第一集成电路晶粒的第一表面;
第二热转移结构,所述第二热转移结构布置在所述第二集成电路晶粒的四个侧部中的至少第一侧部上,所述第二热转移结构制造自所述第二集成电路晶粒的金属化层;以及
第三热转移结构,所述第三热转移结构将所述第一热转移结构连接至所述第二热转移结构。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/786,447 US11145566B2 (en) | 2020-02-10 | 2020-02-10 | Stacked silicon package assembly having thermal management |
US16/786,447 | 2020-02-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215299234U true CN215299234U (zh) | 2021-12-24 |
Family
ID=77177517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120306919.9U Active CN215299234U (zh) | 2020-02-10 | 2021-02-03 | 芯片封装组件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11145566B2 (zh) |
CN (1) | CN215299234U (zh) |
TW (2) | TWM617587U (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005118876A2 (en) | 2004-06-04 | 2005-12-15 | Genentech, Inc. | Egfr mutations |
KR20220042705A (ko) * | 2020-09-28 | 2022-04-05 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
CN113782502B (zh) * | 2021-11-17 | 2023-11-24 | 湃晟芯(苏州)科技有限公司 | 一种用于数字隔离器的芯片封装结构、芯片封装方法 |
CN115132709B (zh) * | 2022-06-27 | 2023-07-11 | 深圳宏芯宇电子股份有限公司 | 芯片堆叠封装结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691174B2 (ja) * | 1988-08-15 | 1994-11-14 | 株式会社日立製作所 | 半導体装置 |
KR20090007120A (ko) * | 2007-07-13 | 2009-01-16 | 삼성전자주식회사 | 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법 |
US9070568B2 (en) * | 2013-07-26 | 2015-06-30 | Infineon Technologies Ag | Chip package with embedded passive component |
US9257396B2 (en) * | 2014-05-22 | 2016-02-09 | Invensas Corporation | Compact semiconductor package and related methods |
US10043730B2 (en) * | 2015-09-28 | 2018-08-07 | Xilinx, Inc. | Stacked silicon package assembly having an enhanced lid |
US10236229B2 (en) * | 2016-06-24 | 2019-03-19 | Xilinx, Inc. | Stacked silicon package assembly having conformal lid |
US11676883B2 (en) * | 2019-03-15 | 2023-06-13 | Intel Corporation | Thermoelectric coolers combined with phase-change material in integrated circuit packages |
US11915996B2 (en) * | 2019-05-09 | 2024-02-27 | Intel Corporation | Microelectronics assembly including top and bottom packages in stacked configuration with shared cooling |
-
2020
- 2020-02-10 US US16/786,447 patent/US11145566B2/en active Active
- 2020-12-29 TW TW109217296U patent/TWM617587U/zh unknown
- 2020-12-29 TW TW110210076U patent/TWM623931U/zh unknown
-
2021
- 2021-02-03 CN CN202120306919.9U patent/CN215299234U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US11145566B2 (en) | 2021-10-12 |
US20210249328A1 (en) | 2021-08-12 |
TWM623931U (zh) | 2022-03-01 |
TWM617587U (zh) | 2021-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN215299234U (zh) | 芯片封装组件 | |
US11355412B2 (en) | Stacked silicon package assembly having thermal management | |
JP6416454B2 (ja) | 向上した熱散逸能力を有する3d集積電子デバイス構造 | |
US10043730B2 (en) | Stacked silicon package assembly having an enhanced lid | |
KR102005313B1 (ko) | 반도체 장치 | |
KR101366461B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US11244936B2 (en) | Semiconductor device package and apparatus comprising the same | |
JP4086068B2 (ja) | 半導体装置 | |
US11488936B2 (en) | Stacked silicon package assembly having vertical thermal management | |
US20170207200A1 (en) | Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same | |
JP5807220B2 (ja) | インターポーザ及びそれを用いた半導体モジュール | |
JP5568205B2 (ja) | インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体 | |
US20150179617A1 (en) | Thermally enhanced heat spreader | |
WO2017222918A1 (en) | Chip package assembly having conformal lid | |
US7071569B2 (en) | Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection | |
WO2010050087A1 (ja) | 積層型半導体装置及びその製造方法 | |
KR20130042936A (ko) | 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들 | |
CN104576567B (zh) | 包括电子器件的集成电路芯片以及电子系统 | |
JP6434494B2 (ja) | マルチチップモジュール、オンボードコンピュータ、センサインターフェース基板、及びマルチチップモジュール製造方法 | |
CN111128917A (zh) | 一种芯片封装结构及其制作方法 | |
US8878358B2 (en) | Semiconductor device | |
CN112352311A (zh) | 带有芯片内散热器的集成电路 | |
CN112185911A (zh) | 包含垂直集成电路的半导体组合件及其制造方法 | |
CN105938821B (zh) | 热增强的散热器 | |
JP2011061132A (ja) | インターポーザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |