CN113284867B - 一种三维堆叠封装结构及其制备方法 - Google Patents

一种三维堆叠封装结构及其制备方法 Download PDF

Info

Publication number
CN113284867B
CN113284867B CN202110499384.6A CN202110499384A CN113284867B CN 113284867 B CN113284867 B CN 113284867B CN 202110499384 A CN202110499384 A CN 202110499384A CN 113284867 B CN113284867 B CN 113284867B
Authority
CN
China
Prior art keywords
chip
micro
channel
upper substrate
lower substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110499384.6A
Other languages
English (en)
Other versions
CN113284867A (zh
Inventor
张文雯
曹立强
周云燕
苏梅英
陈钏
侯峰泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202110499384.6A priority Critical patent/CN113284867B/zh
Publication of CN113284867A publication Critical patent/CN113284867A/zh
Application granted granted Critical
Publication of CN113284867B publication Critical patent/CN113284867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种三维堆叠封装结构及其制备方法，三维堆叠封装结构包括：相对设置的下基板和上基板；位于下基板和上基板之间的第一芯片，第一芯片与下基板电学连接；第一微流道液冷板，位于上基板和下基板之间且设置于第一芯片背离下基板的一侧；第二芯片，设置于上基板背向第一微流道液冷板的一侧，第二芯片与上基板电学连接。第一芯片产生的热量能够以较短的路径传输至第一微流道液冷板以对第一芯片进行散热，提高了第一芯片的散热效果，避免由于结温过高导致第一芯片失效。第二芯片产生的热量也能够通过第一微流道液冷板进行散热，提高了第二芯片的散热效果。综上，第一微流道液冷板的设置提高了三维堆叠封装结构的散热效果。

Description

一种三维堆叠封装结构及其制备方法
技术领域
本发明涉及芯片封装技术领域，具体涉及一种三维堆叠封装结构及其制备方法。
背景技术
随着电子系统微型化或便捷化趋势的不断推进，能够实现高密度产品的封装技术受到越来越多的关注。三维堆叠技术是把不同功能的芯片或结构，通过堆叠技术或过孔互连等微机械加工技术，使其在Z轴方向上形成立体集成、信号连通的三维立体堆叠加工技术，具有较高的封装密度。该技术用于微系统集成，是继片上系统(SOC)、多芯片模块(MCM)之后发展起来的系统级封装的先进制造技术。通过将三维堆叠封装结构设置在测试板上进行测试，在测试过程中，三维堆叠封装结构中的芯片产生较多的热量。
然而，现有三维堆叠封装结构的散热效果较差。
发明内容
因此，本发明要解决的技术问题在于克服现有三维堆叠封装结构的散热效果较差的缺陷，从而提供一种三维堆叠封装结构及其制备方法。
本发明提供一种三维堆叠封装结构，包括：相对设置的下基板和上基板；位于所述下基板和所述上基板之间的第一芯片，所述第一芯片与所述下基板电学连接；第一微流道液冷板，所述第一微流道液冷板位于所述上基板和所述下基板之间且设置于所述第一芯片背离所述下基板的一侧；第二芯片，所述第二芯片设置于所述上基板背向所述第一微流道液冷板的一侧，所述第二芯片与所述上基板电学连接。
可选的，所述第一微流道液冷板包括第一微流道入口和第一微流道出口，所述第一微流道入口和第一微流道出口位于所述第一微流道液冷板背离所述第一芯片的一侧；所述上基板中设置有与所述第一微流道入口相对应的第一通孔、以及与所述第一微流道出口相对应的第二通孔；所述三维堆叠封装结构还包括：进液管，所述进液管的一端穿过所述第一通孔与所述第一微流道入口连通；出液管，所述出液管的一端穿过所述第二通孔与所述第一微流道出口连通。
可选的，所述三维堆叠封装结构还包括：热交换器，所述热交换器包括出液口和进液口，所述进液口与所述出液管远离所述第一微流道出口的一端连通；液泵，所述液泵与所述热交换器的出液口连通，且所述液泵与所述进液管远离所述第一微流道入口的一端连通。
可选的，所述三维堆叠封装结构还包括：位于所述下基板背向所述上基板一侧的测试板，且所述测试板的面积大于所述下基板的面积；第二连接件，所述第二连接件位于所述下基板和所述测试板之间，所述第二连接件电学连接所述下基板与所述测试板；所述热交换器和液泵位于所述测试板超出所述下基板在所述测试板的正投影的区域。
可选的，所述上基板朝向所述第一芯片的一侧设置有凹槽，所述第一微流道液冷板背向所述下基板的一侧表面嵌入所述凹槽中。
可选的，所述三维堆叠封装结构还包括：第一连接件，所述第一连接件设置于所述下基板与所述上基板之间且位于所述第一芯片的侧部，所述第一连接件电学连接将所述下基板和所述上基板。
可选的，所述第一连接件为焊球。
可选的，所述三维堆叠封装结构还包括：位于所述第一微流道液冷板与所述第一芯片之间的第一导热粘接层。
可选的，所述第二芯片背离所述上基板的一侧设置有第二微流道液冷板。
可选的，所述三维堆叠封装结构还包括：封装框，所述封装框设置于上基板背离所述下基板的一侧且包围所述第二芯片，所述封装框中设置有第三通孔和第四通孔；所述进液管穿过所述第三通孔，所述出液管穿过所述第四通孔。
本发明还提供一种三维堆叠封装结构的制备方法，包括：提供下基板和上基板；在所述下基板的一侧表面设置第一芯片，所述第一芯片与所述下基板电学连接；在所述第一芯片背离所述下基板的一侧设置第一微流道液冷板；在所述上基板的一侧表面设置第二芯片，所述第二芯片与所述上基板电学连接；将所述下基板和上基板相对设置，所述第一微流道液冷板位于所述第一芯片与所述上基板之间，所述第二芯片位于所述上基板背向所述第一微流道液冷板的一侧。
可选的，所述第一微流道液冷板包括第一微流道入口和第一微流道出口，所述第一微流道入口和第一微流道出口设置于所述第一微流道液冷板背离所述第一芯片的一侧；所述三维堆叠封装结构的制备方法还包括：在所述上基板的一侧表面设置第二芯片之前，在所述上基板中形成第一通孔和第二通孔；在将所述下基板和上基板相对设置之后，所述第一通孔与所述第一微流道入口相对应，所述第二通孔与所述第一微流道出口相对应；提供出液管和进液管；在将所述下基板和上基板相对设置之后，将出液管的一端穿过所述第二通孔与所述第一微流道出口连通，将进液管的一端穿过所述第一通孔与所述第一微流道入口连通。
可选的，所述三维堆叠封装结构的制备方法还包括：在将所述下基板和上基板相对设置之后，在所述下基板背向所述上基板一侧设置第二连接件；在第二连接件背离所述下基板的一侧设置测试板，且所述测试板的面积大于所述下基板的面积，所述第二连接件电学连接所述下基板与所述测试板；将热交换器和液泵设置于所述测试板超出所述下基板在所述测试板的正投影的区域，所述热交换器包括出液口和进液口，所述进液口与所述出液管远离所述第一微流道出口的一端连通，所述液泵与所述热交换器的出液口连通，且所述液泵与所述进液管远离所述第一微流道入口的一端连通。
可选的，所述上基板的一侧设置有凹槽；在所述上基板的一侧表面设置第二芯片的步骤为：在所述上基板背向所述凹槽的一侧表面设置所述第二芯片；将所述下基板和上基板相对设置的步骤为：将所述第一微流道液冷板背向所述下基板的一侧表面嵌入所述凹槽中。
本发明技术方案，具有如下优点：
1.本发明提供的三维堆叠封装结构，第一芯片设置在下基板上且与下基板电学连接，下基板用于将第一芯片的信号引出至测试端；第二芯片设置在上基板上且与上基板电学连接，上基板用于将第二芯片的信号引出至测试端。通过在上基板和下基板之间设置第一微流道液冷板，且第一微流道液冷板设置于所述第一芯片背离所述下基板的一侧，使所述第一芯片产生的热量能够以较短的路径传输至第一微流道液冷板以对第一芯片进行散热，实现了热量的及时散出，提高了第一芯片的散热效果，避免了由于结温过高导致第一芯片失效。同时，所述第二芯片产生的热量也能够通过所述第一微流道液冷板进行散热，提高了所述第二芯片的散热效果。综上，第一微流道液冷板的设置提高了三维堆叠封装结构的散热效果。
2.本发明提供的三维堆叠封装结构，所述第一微流道液冷板的第一微流道入口和第一微流道出口位于所述第一微流道液冷板背离所述第一芯片的一侧，所述上基板中设置有与所述第一微流道入口相对应的第一通孔以及与所述第一微流道出口相对应的第二通孔，所述出液管的一端穿过所述第二通孔与所述第一微流道出口连通，所述进液管的一端穿过所述第一通孔与所述第一微流道入口连通，来自进液管的冷却液由第一微流道入口进入所述第一微流道液冷板，随后由第一微流道出口流出并进入出液管，实现了冷却液的流通。所述出液管和进液管穿过上基板实现了向上引出，所述上基板的上方的空间较大，降低了所述出液管和所述进液管的空间限制，使出液管和所述进液管的设置更加灵活，也便于所述下基板与测试板之间的电学连接。
3.本发明提供的三维堆叠封装结构，所述热交换器用以对从所述第一微流道出口流出的冷却液进行换热，使冷却液的温度降低，进而通过所述进液管进入所述第一微流道液冷板；所述液泵用以驱动经过所述热交换器冷却后的冷却液的流动，提高冷却液的流动性。
4.本发明提供的三维堆叠封装结构，通过所述热交换器和液泵设置在所述测试板超出所述下基板在所述测试板的正投影的区域，实现了所述热交换器、液泵和所述测试板的集成，有利于缩小三维堆叠封装结构的体积，提高了所述三维堆叠封装结构的集成度。
5.本发明提供的三维堆叠封装结构，所述上基板朝向所述第一芯片的一侧设置有凹槽，所述第一微流道液冷板背向所述下基板的一侧表面嵌入所述凹槽中，使得所述第一微流道液冷板被限制在第一芯片与所述凹槽之间，提高了所述第一微流道液冷板的稳定性，有利于保证所述第一芯片的散热效果。同时，凹槽的设计有利于缩小所述上基板和下基板之间的距离，从而有利于缩小三维堆叠封装结构的纵向尺寸，提高了三维堆叠封装结构的微型化程度。此外，虽然第一芯片和第一微流道液冷板的总厚度较大，但是由于部分厚度的第一微流道液冷板能够嵌入至凹槽中，使得上基板和下基板之间的距离相对于第一连接件的纵向尺寸不至于过大，因此容易实现第一连接件与上基板和下基板均保持良好的接触，以实现第一连接件与上基板与下基板的电学连接。
6.本发明提供的三维堆叠封装结构的制备方法，第一芯片设置在下基板上且与下基板电学连接，下基板用于将第一芯片的信号引出至测试端；第二芯片设置在上基板上且与上基板电学连接，上基板用于将第二芯片的信号引出至测试端。通过在所述第一芯片背离所述下基板的一侧设置第一微流道液冷板，使得所述第一芯片产生的热量能够以较短的路径传输至第一微流道液冷板以对第一芯片进行散热，实现了热量的及时散出，提高了第一芯片的散热效果，避免了由于结温过高导致第一芯片失效。同时，所述第二芯片产生的热量也能够通过所述第一微流道液冷板进行散热，提高了所述第二芯片的散热效果。综上，第一微流道液冷板的设置提高了三维堆叠封装结构的散热效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的三维堆叠封装结构的结构示意图；
附图标记说明：
1－下基板；2－上基板；21－第一通孔；22－第二通孔；23－凹槽；3－第一芯片；4－第一微流道液冷板；5－第二芯片；6－测试板；7－第一连接件；8－第二连接件；9－第一导热粘接层；10－封装框；101－第三通孔；102－第四通孔；11－出液管；12－进液管；13－热交换器；14－液泵。
具体实施方式
正如背景技术部分所述，现有三维堆叠封装结构的散热效果较差。
一种三维堆叠封装结构，包括：测试板；位于测试板上且与下基板电学连接的下基板；位于下基板上的第一芯片，第一芯片与下基板电学连接；位于第一芯片上的上基板，上基板与下基板电学连接；位于上基板上的第二芯片，第二芯片与上基板电学连接；位于第二芯片上的微流道液冷板。
第一芯片的功率较高，第一芯片的引脚数量较多，需要将第一芯片放置在下基板上以便于引脚引出。但是由于微流道液冷板位于第二芯片背向第一芯片的一侧，使得第一芯片产生的热量传输至微流道液冷板进行散热的路径较长，加之第一芯片的功率较高在使用时产生较多的热量，使得第一芯片产生的热量难以及时散出，从而容易导致第一芯片结温过高，进而易引起第一芯片失效。为此，需要总体上考虑提高三维堆叠封装结构的散热效果。
在此基础上，本发明提供一种三维堆叠封装结构，包括：相对设置的下基板和上基板；位于所述下基板和所述上基板之间的第一芯片，所述第一芯片与所述下基板电学连接；第一微流道液冷板，位于所述上基板和所述下基板之间且设置于所述第一芯片背离所述下基板的一侧；第二芯片，所述第二芯片设置于所述上基板背向所述第一微流道液冷板的一侧，所述第二芯片与所述上基板电学连接。所述第一微流道液冷板的设置提高了三维堆叠封装结构的散热效果。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本实施例提供一种三维堆叠封装结构，包括：相对设置的下基板1和上基板2；位于所述下基板1和所述上基板2之间的第一芯片3，所述第一芯片3与所述下基板1电学连接；第一微流道液冷板4，所述第一微流道液冷板4位于所述上基板2和所述下基板1之间且设置于所述第一芯片3背离所述下基板1的一侧；第二芯片5，所述第二芯片5设置于所述上基板2背向所述第一微流道液冷板4的一侧，所述第二芯片5与所述上基板2电学连接。
上述三维堆叠封装结构，第一芯片3设置在下基板1上且与下基板1电学连接，下基板1用于将第一芯片3的信号引出至测试端；第二芯片5设置在上基板2上且与上基板2电学连接，上基板2用于将第二芯片5的信号引出至测试端。通过在上基板2和下基板1之间设置第一微流道液冷板4，且第一微流道液冷板4设置于所述第一芯片3背离所述下基板1的一侧，使所述第一芯片3产生的热量能够以较短的路径传输至第一微流道液冷板4以对第一芯片3进行散热，实现了热量的及时散出，提高了第一芯片3的散热效果，避免了由于结温过高导致第一芯片3失效。同时，所述第二芯片5产生的热量也能够通过所述第一微流道液冷板4进行散热，提高了所述第二芯片5的散热效果。综上，第一微流道液冷板4的设置提高了三维堆叠封装结构的散热效果。
进一步地，所述第一芯片3的功率大于等于第二芯片5的功率。这是由于功率较大的芯片具有较多的引脚，将功率较大的芯片设置在下基板1上便于引脚的引出。所述第一芯片3在使用时产生较多的热量，上述热量能够通过第一微流道液冷板4及时散出，避免了由于结温过高导致第一芯片3失效。
在本实施例中，所述三维堆叠封装结构还包括：第一连接件7，所述第一连接件7设置于所述下基板1与所述上基板2之间且位于所述第一芯片3的侧部，所述第一连接件7电学连接将所述下基板1和所述上基板2；测试板6，所述测试板6位于所述下基板1背向所述上基板2一侧；第二连接件8，所述第二连接件8位于所述下基板1和所述测试板6之间，所述第二连接件8电学连接所述下基板1与所述测试板6。所述测试板6可以为印制电路板(PrintedCircuit Board，PCB)；所述第一连接件7可以为焊球；所述第二连接件8可以为焊球。
测试过程中电流的流向包括：来自所述测试板6的电流依次经过第二连接件8、下基板1、第一芯片3、下基板1和第二连接件8，随即返回所述测试板6；来自所述测试板6的电流依次经过第二连接件8、下基板1、第一连接件7、上基板2、第二芯片5、上基板2、第一连接件7、下基板1和第二连接件8，随即返回所述测试板6。
在本实施例中，所述第一微流道液冷板4包括第一微流道入口和第一微流道出口，所述第一微流道入口和第一微流道出口位于所述第一微流道液冷板4背离所述第一芯片3的一侧；所述上基板2中设置有与所述第一微流道入口相对应的第一通孔21、以及与所述第一微流道出口相对应的第二通孔22；所述三维堆叠封装结构还包括：出液管11，所述出液管11的一端穿过所述第二通孔22与所述第一微流道出口连通；进液管12，所述进液管12的一端穿过所述第一通孔21与所述第一微流道入口连通。来自进液管12的冷却液由第一微流道入口进入所述第一微流道液冷板4，随后由第一微流道出口流出并进入出液管11，实现了冷却液的流通。下基板1和测试板6之间空间有限，当所述出液管11和进液管12穿过所述下基板1进行向下引出时，所述出液管11和进液管12的设置会受到空间限制，同时不利于下基板1与测试板6的电连接。所述出液管11和进液管12穿过上基板2实现了向上引出，由于所述上基板2的上方的空间较大，降低了所述出液管11和所述进液管12的空间限制，使出液管11和所述进液管12的设置更加灵活，也便于所述下基板1与所述测试板6之间的电学连接。
具体的，所述第一微流道入口在所述上基板2上的正投影与所述第一通孔21重合，所述第一微流道出口在所述上基板2上的正投影与第二通孔22重合。
在本实施例中，所述第一微流道液冷板4的材质可以为金属，所述第一微流道液冷板4也可以选用硅基转接板；所述下基板1和上基板2可以为有机基板；所述第一芯片3为倒装芯片或正装芯片，所述第二芯片5为倒装芯片或正装芯片。当所述第一芯片3为倒装芯片时，所述第一芯片3与所述下基板1之间设置有第一填充胶层，所述第一填充胶层用以将所述第一芯片3固定至所述下基板1上，所述第一填充胶层内设置有若干个凸点，所述凸点用以将所述第一芯片3与所述下基板1电学连接；当所述第二芯片5为倒装芯片时，所述第二芯片5与所述上基板2之间设置有第二填充胶层，所述第二填充胶层用以将所述第二芯片5固定至所述上基板2上，所述第二填充胶层内设置有若干个凸点，所述凸点用以将所述第二芯片5与所述上基板2电学连接。
需要理解的是，位于所述下基板1上的第一芯片3的数量包括但不限于1个；当第一芯片3的数量为多个时，可以是每个第一芯片3背离所述下基板1的一侧表面分别设置有一个第一微流道液冷板4且每个第一微流道液冷板4均与进液管12和出液管11连通，也可以是在多个第一芯片3背离所述下基板1的一侧表面设置一个第一微流道液冷板4。位于所述上基板2上的第二芯片5的数量包括但不限于1个。
在本实施例中，所述三维堆叠封装结构还包括位于所述第一微流道液冷板4与所述第一芯片3之间的第一导热粘接层9。所述第一导热粘接层9的材料为导热胶或焊料。通过粘接或焊接将所述第一微流道液冷板4固定在所述第一芯片3背离所述下基板1的一侧。
在本实施例中，所述上基板2朝向所述第一芯片3的一侧设置有凹槽23，所述第一通孔21和第二通孔22位于所述凹槽底部。所述第一微流道液冷板背向所述下基板的一侧表面嵌入所述凹槽中，使得所述第一微流道液冷板被限制在第一芯片与所述凹槽之间，提高了所述第一微流道液冷板的稳定性，有利于保证所述第一芯片的散热效果。同时，凹槽的设计有利于缩小所述上基板和下基板之间的距离，从而有利于缩小三维堆叠封装结构的纵向尺寸，提高了三维堆叠封装结构的微型化程度。此外，虽然第一芯片和第一微流道液冷板的总厚度较大，但是由于部分厚度的第一微流道液冷板能够嵌入至凹槽中，使得上基板和下基板之间的距离相对于第一连接件的纵向尺寸不至于过大，因此容易实现第一连接件与上基板和下基板均保持良好的接触，以实现第一连接件与上基板与下基板的电学连接。
在本实施例中，所述三维堆叠封装结构还包括封装框10，所述封装框10设置于上基板2背离所述下基板1的一侧且包围所述第二芯片5，所述封装框设置有第三通孔101和第四通孔102；所述进液管12穿过所述第三通孔101，所述出液管11穿过所述第四通孔102，所述封装框10用以保护所述第二芯片5，避免所述外界环境中的水分和氧气与第二芯片5中的有机功能层发生化学反应，从而保证了所述第二芯片5的寿命。
作为一种可选的实施方式，所述第二芯片5背离所述上基板2的一侧设置有第二微流道液冷板，以提高所述第二芯片5的散热效果。
具体的，所述第二微流道液冷板与所述第二芯片5之间设置有第二导热粘接层，所述第二导热粘接层的材料为导热胶或焊料；所述第二微流道液冷板包括第二微流道入口和第二微流道出口，所述第二微流道入口和第二微流道出口位于所述第二微流道液冷板背离所述第二芯片5的一侧；所述出液管11包括进液主管及与所述进液主管连通的第一出液支管和第二出液支管，第一出液支管的一端穿过所述第二通孔22与所述第一微流道出口连通，所述第二出液支管与所述第二微流道出口连通；所述进液管12包括进液主管及与所述进液主管连通的第一进液支管和第二进液支管，所述第一进液支管的一端穿过所述第一通孔21与所述第一微流道入口连通，所述第二进液支管与第二微流道入口连通。进一步地，当第二芯片5的数量为多个时，可以是每个第二芯片5背离所述上基板2的一侧表面分别设置有一个第二微流道液冷板，也可以是在多个第二芯片5背离所述上基板2的一侧表面设置一个第二微流道液冷板。
在本实施例中，所述三维堆叠封装结构还包括：热交换器13，所述热交换器13包括出液口和进液口，所述进液口与所述出液管11远离所述第一微流道出口的一端连通；液泵14，所述液泵14与所述热交换器13的出液口连通，且所述液泵14与所述进液管12远离所述第一微流道入口的一端连通。所述热交换器13用以对从所述第一微流道出口流出的冷却液进行换热，使冷却液的温度降低，进而通过所述进液管12进入所述第一微流道液冷板4；所述液泵14用以驱动经过所述热交换器13冷却后的冷却液的流动，提高冷却液的流动性。
具体的，所述热交换器13和液泵14可以独立设置于所述测试板6之外；也可以设计所述测试板6的面积大于所述下基板1的面积，并将所述热交换器13和液泵14位于所述测试板6超出所述下基板1在所述测试板6的正投影的区域。通过所述热交换器13和液泵14设置在所述测试板6超出所述下基板1在所述测试板6的正投影的区域，实现了所述热交换器13、液泵14和所述测试板6的集成，有利于缩小三维堆叠封装结构的体积，提高了所述三维堆叠封装结构的集成度。
本实施例还提供一种三维堆叠封装结构的制备方法，包括：
S1、提供下基板1和上基板2；
S2、在所述下基板1的一侧表面设置第一芯片3，所述第一芯片3与所述下基板1电学连接；
S3、在所述第一芯片3背离所述下基板1的一侧设置第一微流道液冷板4；
S4、在所述上基板2的一侧表面设置第二芯片5，所述第二芯片5与所述上基板2电学连接；
S5、将所述下基板1和上基板2相对设置，所述第一微流道液冷板4位于所述第一芯片3与所述上基板2之间，所述第二芯片5位于所述上基板2背向所述第一微流道液冷板4的一侧。
上述三维堆叠封装结构的制备方法，第一芯片3设置在下基板1上且与下基板1电学连接，下基板1用于将第一芯片3的信号引出至测试端；第二芯片5设置在上基板2上且与上基板2电学连接，上基板2用于将第二芯片5的信号引出至测试端。通过在所述第一芯片背离所述下基板的一侧设置第一微流道液冷板，使所述第一芯片3产生的热量能够以较短的路径传输至第一微流道液冷板4以对第一芯片3进行散热，实现了热量的及时散出，提高了第一芯片3的散热效果，避免了由于结温过高导致第一芯片3失效。同时，所述第二芯片5产生的热量也能够通过所述第一微流道液冷板4进行散热，提高了所述第二芯片5的散热效果。综上，第一微流道液冷板4的设置提高了三维堆叠封装结构的散热效果。
下面将对三维堆叠封装结构的制备方法进行清楚、完整地描述。
在步骤S1中，提供下基板1和上基板2。
具体的，所述下基板1和上基板2可以为有机基板；所述上基板2中包括第一通孔21和第二通孔22。
在步骤S2中，在所述下基板1的一侧表面设置第一芯片3，所述第一芯片3与所述下基板1电学连接。
具体的，所述第一芯片3为倒装芯片或正装芯片。当所述第一芯片3为倒装芯片时，所述第一芯片3与所述下基板1之间设置有第一填充胶层，所述第一填充胶层用以将所述第一芯片3固定至所述下基板1上，所述第一填充胶层内设置有若干个凸点，所述凸点用以将所述第一芯片3与所述下基板1电学连接。
进一步地，在步骤S2中，在所述下基板1的一侧表面设置第一芯片3之后，在所述下基板1的一侧表面设置第一连接件7，且所述第一连接件7位于所述第一芯片3的侧部。
在步骤S3中，在所述第一芯片3背离所述下基板1的一侧设置第一微流道液冷板4。
具体的，通过粘接或焊接将所述第一微流道液冷板4固定在所述第一芯片3背离所述下基板1的一侧；所述第一微流道液冷板4包括第一微流道入口和第一微流道出口，所述第一微流道入口和第一微流道出口设置于所述第一微流道液冷板4背离所述第一芯片3的一侧。
在步骤S4中，在所述上基板2的一侧表面设置第二芯片5，所述第二芯片5与所述上基板2电学连接。
具体的，所述第二芯片5为倒装芯片或正装芯片；当所述第二芯片5为倒装芯片时，所述第二芯片5与所述上基板2之间设置有第二填充胶层，所述第二填充胶层用以将所述第二芯片5固定至所述上基板2上，所述第二填充胶层内设置有若干个凸点，所述凸点用以将所述第二芯片5与所述上基板2电学连接。
在步骤S5中，将所述下基板1和上基板2相对设置，所述第一微流道液冷板4位于所述第一芯片3与所述上基板2之间，所述第二芯片5位于所述上基板2背向所述第一微流道液冷板4的一侧。
具体的，在将所述下基板1和上基板2相对设置之后，所述第一通孔21与所述第一微流道入口相对应，所述第二通孔22与所述第一微流道出口相对应，所述第一连接件7背离所述下基板1的一侧表面与所述上基板2背离所述第二芯片5的一侧表面接触，所述第一连接件7电学连接将所述下基板1和所述上基板2。
进一步地，在步骤S5中，在将所述下基板1和上基板2相对设置之后，提供出液管11和进液管12；将出液管11的一端穿过所述第二通孔22与所述第一微流道出口连通，将进液管12的一端穿过所述第一通孔21与所述第一微流道入口连通；在所述下基板1背向所述上基板2一侧设置第二连接件8，并在第二连接件8背离所述下基板1的一侧设置测试板6，所述第二连接件8电学连接所述下基板1与所述测试板6。
作为一种可选的实施方式，在步骤S5中，在将所述下基板1和上基板2相对设置之后，在将出液管11与所述第一微流道出口连通以及将进液管12与所述第一微流道入口连通之前，提供封装框10，所述封装框设置有第三通孔101和第四通孔102；在上基板2背离所述下基板1的一侧设置封装框10，所述封装框10包围所述第二芯片5；随后所述进液管12穿过所述第三通孔101和所述第一通孔21与所述第一微流道入口连通，所述出液管11穿过所述第四通孔102和所述第二通孔22与所述第一微流道出口连通。
在本实施例中，所述三维堆叠封装结构的制备方法还包括设置热交换器13和液泵14，所述热交换器13包括出液口和进液口，所述进液口与所述出液管11远离所述第一微流道出口的一端连通，所述液泵14与所述热交换器13的出液口连通，且所述液泵14与所述进液管12远离所述第一微流道入口的一端连通。
具体的，所述热交换器13和液泵14可以独立设置于所述测试板6之外；或者，所述测试板6的面积大于所述下基板1的面积，将热交换器13和液泵14设置于所述测试板6超出所述下基板1在所述测试板6的正投影的区域。
作为一种可选的实施方式，所述上基板2的一侧还设置有凹槽23；在步骤S4中，在所述上基板2的一侧表面设置第二芯片5的步骤为：在所述上基板2背向所述凹槽23的一侧表面设置所述第二芯片5；在步骤S5中，将所述下基板1和上基板2相对设置的步骤为：将所述第一微流道液冷板4背向所述下基板1的一侧表面嵌入所述凹槽23中。
需要理解的是，所述三维堆叠封装结构的制备顺序包括但不限于上述制备顺序。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (12)

1.一种三维堆叠封装结构，其特征在于，包括：
相对设置的下基板和上基板；
位于所述下基板和所述上基板之间的第一芯片，所述第一芯片与所述下基板电学连接；
第一微流道液冷板，所述第一微流道液冷板位于所述上基板和所述下基板之间且设置于所述第一芯片背离所述下基板的一侧，所述第一微流道液冷板包括第一微流道入口和第一微流道出口，所述第一微流道入口和第一微流道出口位于所述第一微流道液冷板背离所述第一芯片的一侧；所述上基板中设置有与所述第一微流道入口相对应的第一通孔、以及与所述第一微流道出口相对应的第二通孔；
第二芯片，所述第二芯片设置于所述上基板背向所述第一微流道液冷板的一侧，所述第二芯片与所述上基板电学连接；
出液管，所述出液管的一端穿过所述第二通孔与所述第一微流道出口连通；
进液管，所述进液管的一端穿过所述第一通孔与所述第一微流道入口连通。
2.根据权利要求1所述的三维堆叠封装结构，其特征在于，还包括：
热交换器，所述热交换器包括出液口和进液口，所述进液口与所述出液管远离所述第一微流道出口的一端连通；
液泵，所述液泵与所述热交换器的出液口连通，且所述液泵与所述进液管远离所述第一微流道入口的一端连通。
3.根据权利要求2所述的三维堆叠封装结构，其特征在于，还包括：
位于所述下基板背向所述上基板一侧的测试板，且所述测试板的面积大于所述下基板的面积；
第二连接件，所述第二连接件位于所述下基板和所述测试板之间，所述第二连接件电学连接所述下基板与所述测试板；
所述热交换器和液泵位于所述测试板超出所述下基板在所述测试板的正投影的区域。
4.根据权利要求1所述的三维堆叠封装结构，其特征在于，所述上基板朝向所述第一芯片的一侧设置有凹槽，所述第一微流道液冷板背向所述下基板的一侧表面嵌入所述凹槽中。
5.根据权利要求1或4所述的三维堆叠封装结构，其特征在于，还包括：第一连接件，所述第一连接件设置于所述下基板与所述上基板之间且位于所述第一芯片的侧部，所述第一连接件电学连接将所述下基板和所述上基板。
6.根据权利要求5所述的三维堆叠封装结构，其特征在于，所述第一连接件为焊球。
7.根据权利要求1所述的三维堆叠封装结构，其特征在于，还包括：位于所述第一微流道液冷板与所述第一芯片之间的第一导热粘接层。
8.根据权利要求1所述的三维堆叠封装结构，其特征在于，所述第二芯片背离所述上基板的一侧设置有第二微流道液冷板。
9.根据权利要求1所述的三维堆叠封装结构，其特征在于，还包括：
封装框，所述封装框设置于上基板背离所述下基板的一侧且包围所述第二芯片，所述封装框中设置有第三通孔和第四通孔；
所述进液管穿过所述第三通孔，所述出液管穿过所述第四通孔。
10.一种三维堆叠封装结构的制备方法，其特征在于，包括：
提供下基板和上基板；
在所述下基板的一侧表面设置第一芯片，所述第一芯片与所述下基板电学连接；
在所述第一芯片背离所述下基板的一侧设置第一微流道液冷板，所述第一微流道液冷板包括第一微流道入口和第一微流道出口，所述第一微流道入口和第一微流道出口设置于所述第一微流道液冷板背离所述第一芯片的一侧；
在所述上基板的一侧表面设置第二芯片，所述第二芯片与所述上基板电学连接；
将所述下基板和上基板相对设置，所述第一微流道液冷板位于所述第一芯片与所述上基板之间，所述第二芯片位于所述上基板背向所述第一微流道液冷板的一侧；
所述三维堆叠封装结构的制备方法还包括：在所述上基板的一侧表面设置第二芯片之前，在所述上基板中形成第一通孔和第二通孔；在将所述下基板和上基板相对设置之后，所述第一通孔与所述第一微流道入口相对应，所述第二通孔与所述第一微流道出口相对应；提供出液管和进液管；在将所述下基板和上基板相对设置之后，将所述出液管的一端穿过所述第二通孔与所述第一微流道出口连通，将所述进液管的一端穿过所述第一通孔与所述第一微流道入口连通。
11.根据权利要求10所述的三维堆叠封装结构的制备方法，其特征在于，还包括：在将所述下基板和上基板相对设置之后，在所述下基板背向所述上基板一侧设置第二连接件；在第二连接件背离所述下基板的一侧设置测试板，且所述测试板的面积大于所述下基板的面积，所述第二连接件电学连接所述下基板与所述测试板；将热交换器和液泵设置于所述测试板超出所述下基板在所述测试板的正投影的区域，所述热交换器包括出液口和进液口，所述进液口与所述出液管远离所述第一微流道出口的一端连通，所述液泵与所述热交换器的出液口连通，且所述液泵与所述进液管远离所述第一微流道入口的一端连通。
12.根据权利要求10所述的三维堆叠封装结构的制备方法，其特征在于，所述上基板的一侧设置有凹槽；
在所述上基板的一侧表面设置第二芯片的步骤为：在所述上基板背向所述凹槽的一侧表面设置所述第二芯片；
将所述下基板和上基板相对设置的步骤为：将所述第一微流道液冷板背向所述下基板的一侧表面嵌入所述凹槽中。
CN202110499384.6A 2021-05-07 2021-05-07 一种三维堆叠封装结构及其制备方法 Active CN113284867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110499384.6A CN113284867B (zh) 2021-05-07 2021-05-07 一种三维堆叠封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110499384.6A CN113284867B (zh) 2021-05-07 2021-05-07 一种三维堆叠封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113284867A CN113284867A (zh) 2021-08-20
CN113284867B true CN113284867B (zh) 2022-07-26

Family

ID=77278152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110499384.6A Active CN113284867B (zh) 2021-05-07 2021-05-07 一种三维堆叠封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113284867B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132709B (zh) * 2022-06-27 2023-07-11 深圳宏芯宇电子股份有限公司 芯片堆叠封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5929059B2 (ja) * 2011-09-12 2016-06-01 富士通株式会社 半導体装置及びその製造方法
US9653378B2 (en) * 2014-08-04 2017-05-16 National Center For Advanced Packaging Co., Ltd. Heat dissipation solution for advanced chip packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5929059B2 (ja) * 2011-09-12 2016-06-01 富士通株式会社 半導体装置及びその製造方法
US9653378B2 (en) * 2014-08-04 2017-05-16 National Center For Advanced Packaging Co., Ltd. Heat dissipation solution for advanced chip packages

Also Published As

Publication number Publication date
CN113284867A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US7888786B2 (en) Electronic module comprising memory and integrated circuit processor chips formed on a microchannel cooling device
US6014313A (en) Packaging structure for integrated circuits
KR101118711B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
JP3424929B2 (ja) 薄マルチチップ・モジュール
KR100586698B1 (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US6201300B1 (en) Printed circuit board with thermal conductive structure
US7030486B1 (en) High density integrated circuit package architecture
US8941999B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
CN100454532C (zh) 装置组件
CN103620778A (zh) 倒装芯片、正面和背面中心键合存储线键合组件
WO2021068657A1 (zh) 封装结构和电子装置
US6597582B2 (en) Semiconductor device incorporating module structure
CN111128917A (zh) 一种芯片封装结构及其制作方法
CN113284867B (zh) 一种三维堆叠封装结构及其制备方法
CN115132709A (zh) 芯片堆叠封装结构
US6667555B2 (en) Spacer-connector stud for stacked surface laminated multi-chip modules and methods of manufacture
CN212209463U (zh) 封装结构和电子装置
CN213782014U (zh) 一种三维互连的系统级封装
CN102034805A (zh) 整合热电组件与芯片的封装体
TWI435667B (zh) 印刷電路板組件
CN112542433B (zh) 一种芯片封装结构及封装方法
CN220106518U (zh) 一种基于转接板双面布置芯片的高密度封装结构
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
TW201709440A (zh) 包含球形陣列封裝之堆疊的３ｄ電子模組
CN115050730A (zh) 一种具有双面散热结构的封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant