JP6430153B2 - 半導体装置、インターポーザ及びその製造方法 - Google Patents
半導体装置、インターポーザ及びその製造方法 Download PDFInfo
- Publication number
- JP6430153B2 JP6430153B2 JP2014119886A JP2014119886A JP6430153B2 JP 6430153 B2 JP6430153 B2 JP 6430153B2 JP 2014119886 A JP2014119886 A JP 2014119886A JP 2014119886 A JP2014119886 A JP 2014119886A JP 6430153 B2 JP6430153 B2 JP 6430153B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor chip
- adhesive layer
- semiconductor device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本実施形態に係る半導体装置1は、インターポーザ2と、インターポーザ2の第1面2a側に搭載された第1半導体チップ3と、インターポーザ2の第2面2b側に搭載された第2半導体チップ6とを備えた3次元集積回路である。
接着層4のパターン形成については、アクリル系、エポキシ系などの光硬化樹脂を用いて、LED光またはレーザー光によりパターン形成可能な光造形法を用いても、実施可能である。たとえば、ディーメック社のマイクロ光造形機ACCULAS:SI-C1000を用いれば、最小5ミクロン厚さでのパターン形成が可能である。
図2に示すように、流路5は、インターポーザ2に形成された溝24、接着層4、及び第1半導体チップ3の裏面により区画された空間からなる。流路5の幅wは、インターポーザ2に形成された溝24の幅に相当し、流路5の高さhは、インターポーザ2に形成された溝24の深さ及び接着層4の厚さの合計値に相当する。
Claims (9)
- 第1面の一部に形成された溝と、前記溝以外の領域において前記第1面と前記第1面の裏面の第2面との間を貫通するビアとを備えるインターポーザと、
前記インターポーザの前記第1面側に搭載された第1半導体チップと、
前記インターポーザの前記溝以外の領域と前記第1半導体チップとの間に設けられ、前記インターポーザと前記第1半導体チップとを接着する接着層と、
を備え、
前記溝の側壁及び前記接着層により、前記第1半導体チップに接触する冷媒が導入される流路の側壁が構成されている、
半導体装置。 - 前記インターポーザの前記第2面側に搭載された第2半導体チップをさらに備える、
請求項1記載の半導体装置。 - 前記接着層は、感光剤を含む、
請求項1又は2に記載の半導体装置。 - 前記第1半導体チップは、マイクロプロセッサを含む、
請求項1〜3のいずれか一項に記載の半導体装置。 - 前記第2半導体チップは、メモリを含む、
請求項2に記載の半導体装置。 - 前記流路は、前記第1半導体チップの発熱部位に対応するように形成されている、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記インターポーザの基材は、シリコンを含む、
請求項1〜6のいずれか一項に記載の半導体装置。 - 第1面と前記第1面の裏面の第2面との間を貫通するビアを備えるインターポーザの前記第1面の一部に溝を形成する工程と、
前記インターポーザの前記溝以外の領域と半導体チップとの間に接着層を介在させて、前記インターポーザの前記第1面側に前記半導体チップを圧着して、前記接着層を介して前記インターポーザと前記半導体チップとを接着する工程と、
を備え、
前記溝の側壁及び前記接着層により、前記半導体チップに接触する冷媒が導入される流路の側壁が構成されている、
半導体装置の製造方法。 - 前記接着層を形成する工程は、
前記半導体チップ又は前記インターポーザの前記第1面に感光性の接着層を形成する工程と、
前記感光性の接着層を露光及び現像して、前記接着層のパターンを形成する工程と
を有する請求項8記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119886A JP6430153B2 (ja) | 2014-06-10 | 2014-06-10 | 半導体装置、インターポーザ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119886A JP6430153B2 (ja) | 2014-06-10 | 2014-06-10 | 半導体装置、インターポーザ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015233099A JP2015233099A (ja) | 2015-12-24 |
JP6430153B2 true JP6430153B2 (ja) | 2018-11-28 |
Family
ID=54934389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014119886A Active JP6430153B2 (ja) | 2014-06-10 | 2014-06-10 | 半導体装置、インターポーザ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6430153B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019146039A1 (ja) * | 2018-01-25 | 2019-08-01 | ソフトバンク株式会社 | 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路 |
CN110190376B (zh) * | 2018-12-31 | 2020-12-04 | 杭州臻镭微波技术有限公司 | 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5506753A (en) * | 1994-09-26 | 1996-04-09 | International Business Machines Corporation | Method and apparatus for a stress relieved electronic module |
US7432592B2 (en) * | 2005-10-13 | 2008-10-07 | Intel Corporation | Integrated micro-channels for 3D through silicon architectures |
JP2008159619A (ja) * | 2006-12-20 | 2008-07-10 | Shinko Electric Ind Co Ltd | 半導体装置 |
WO2012132019A1 (ja) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | 三次元実装半導体装置及びその製造方法 |
JP5849777B2 (ja) * | 2012-03-02 | 2016-02-03 | 富士通株式会社 | 半導体装置、冷却システム、及び、半導体装置の製造方法 |
-
2014
- 2014-06-10 JP JP2014119886A patent/JP6430153B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015233099A (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106997854B (zh) | 封装结构上的集成扇出封装件及其形成方法 | |
US9859252B2 (en) | Cooling channels in 3DIC stacks | |
JP5114414B2 (ja) | 3d貫通シリコンアーキテクチャのための集積マイクロチャネル | |
JP4463178B2 (ja) | 半導体装置及びその製造方法 | |
JP5807220B2 (ja) | インターポーザ及びそれを用いた半導体モジュール | |
TW201903996A (zh) | 封裝中具有不同厚度的熱界面材料 | |
US11282812B2 (en) | Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers | |
US9240394B1 (en) | Stacked chips attached to heat sink having bonding pads | |
US11749584B2 (en) | Heat dissipation structures | |
JP2013537365A (ja) | ポリマー充填剤溝を有する半導体チップデバイス | |
US11145566B2 (en) | Stacked silicon package assembly having thermal management | |
TW202032679A (zh) | 封裝結構及其形成方法 | |
US20190393192A1 (en) | Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers | |
US20190393131A1 (en) | Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers | |
CN105702658A (zh) | 半导体封装件及其制法 | |
JP6430153B2 (ja) | 半導体装置、インターポーザ及びその製造方法 | |
US11552054B2 (en) | Package structure and method of manufacturing the same | |
JP5870626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US11869822B2 (en) | Semiconductor package and manufacturing method thereof | |
JP2015115387A (ja) | 半導体装置の製造方法 | |
CN112542449A (zh) | 半导体器件及其制造方法 | |
CN110660759A (zh) | 散热结构 | |
US11915994B2 (en) | Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof | |
TWI517316B (zh) | 半導體結構 | |
JP6263866B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6430153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |