JP5849777B2 - 半導体装置、冷却システム、及び、半導体装置の製造方法 - Google Patents

半導体装置、冷却システム、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP5849777B2
JP5849777B2 JP2012046630A JP2012046630A JP5849777B2 JP 5849777 B2 JP5849777 B2 JP 5849777B2 JP 2012046630 A JP2012046630 A JP 2012046630A JP 2012046630 A JP2012046630 A JP 2012046630A JP 5849777 B2 JP5849777 B2 JP 5849777B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
semiconductor device
resin layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012046630A
Other languages
English (en)
Other versions
JP2013183073A (ja
Inventor
塩賀 健司
健司 塩賀
水野 義博
義博 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012046630A priority Critical patent/JP5849777B2/ja
Publication of JP2013183073A publication Critical patent/JP2013183073A/ja
Application granted granted Critical
Publication of JP5849777B2 publication Critical patent/JP5849777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本願の開示する技術は、半導体装置、冷却システム、及び、半導体装置の製造方法に関する。
従来、積層された複数の半導体集積回路素子の各々に貫通ビアやマイクロ流路が形成された半導体装置や、積層された複数の半導体集積回路素子の間に貫通ビアやマイクロ流路が形成されたシリコン材が介在された半導体装置が知られている。
特表2009−512215号公報
しかしながら、このような半導体装置では、半導体集積回路素子やシリコン材への多層薄膜や貫通ビア及びマイクロ流路の形成プロセス中の熱履歴により、半導体集積回路素子に作用する応力に起因する反りが生じる虞がある。
そこで、本願の開示する技術は、一つの側面として、半導体集積回路素子の反りを抑制することを目的とする。
上記目的を達成するために、本願の開示する技術によれば、複数の半導体集積回路素子と、はんだバンプと、スペーサ基板とを備えた半導体装置が提供される。複数の半導体集積回路素子は、それぞれ貫通ビアを有し、積層されている。はんだバンプは、一方の半導体集積回路素子における貫通ビアと他方の半導体集積回路素子における貫通ビアとを接続している。スペーサ基板は、複数の半導体集積回路素子の間に介在されて複数の半導体集積回路素子の各々と接合されている。このスペーサ基板は、シリコン又はシリコンを含む化合物により形成された基材と、基材に形成された樹脂層とを有する。樹脂層は、はんだバンプに対応した位置にはんだバンプを収容する貫通孔をそれぞれ有している。また、樹脂層における複数の貫通孔の間には、冷媒を通過させるための溝が形成されている。
本願の開示する技術によれば、半導体集積回路素子の反りを抑制することができる。
半導体装置の側面断面図である。 図1の要部拡大図である。 半導体装置の製造方法を説明する第一説明図である。 半導体装置の製造方法を説明する第二説明図である。 半導体装置の製造方法を説明する第三説明図である。 冷却システムの平面図である。 半導体ユニットの側面断面図である。 図4の要部拡大図である。
以下に、本願の開示する技術の一実施形態を図面に基づいて詳細に説明する。
先ず、本実施形態に係る半導体装置の構成について説明する。
図1に示されるように、本実施形態に係る半導体装置10は、積層された複数の半導体集積回路素子12と、それぞれ複数の半導体集積回路素子12の間に介在された複数のスペーサ基板14とを備えている。本実施形態では、一例として、半導体装置10が四層の半導体集積回路素子12を備えているが、半導体集積回路素子12の層数は任意である。
各半導体集積回路素子12は、シリコン層16、回路層18、及び、保護層20を有している。回路層18は、シリコン層16の表面に形成されており、保護層20は、回路層18の表面を覆っている。
各半導体集積回路素子12には、所定の間隔を空けて貫通ビア22(スルーシリコンビア)が形成されている。最上層の半導体集積回路素子12において、貫通ビア22の一端部は、シリコン層16にて終端されており、回路層18により覆われている。一方、最上層の半導体集積回路素子12を除くその他の半導体集積回路素子12において、貫通ビア22は、半導体集積回路素子12の厚さ方向に貫通して形成されている。
各貫通ビア22において半導体集積回路素子12の厚さ方向に露出する端部には、電極24がそれぞれ形成されている。そして、一方の半導体集積回路素子12における貫通ビア22の電極24と、他方の半導体集積回路素子12における貫通ビア22の電極24とは、はんだバンプ26により接続されている。
各スペーサ基板14は、基材28と、樹脂層30とを有している。基材28は、一例として、シリコン又はシリコンを含む化合物により形成されており、スペーサ基板14における厚さ方向の一方側(矢印D側)に位置されている。図2に示されるように、この基材28には、貫通ビア22と同軸上に貫通孔32が形成されている。この貫通孔32は、第一貫通孔の一例である。また、この基材28において隣り合う貫通孔32の間には、土台部34が形成されており、この基材28における両側の縁部には、その他の土台部36が形成されている(図1も参照)。
そして、この基材28は、矢印D側に位置する一方の半導体集積回路素子12における回路形成面12Aと熱伝導性接着剤38により接合されている。この熱伝導性接着剤38には、熱伝導率の高い材料、例えば、窒化アルミ等を含むものが使用される。
樹脂層30は、絶縁性を有する樹脂材料、例えば、感光性を有するポリイミド樹脂により形成されている。この樹脂層30は、スペーサ基板14における厚さ方向の他方側(矢印U側)から土台部34,36を覆っている。各半導体集積回路素子12において、回路形成面12Aと反対側の面は、非回路形成面12Bとされており、樹脂層30は、矢印U側に位置する他方の半導体集積回路素子12の非回路形成面12Bと密着状態で接合されている。
また、樹脂層30における貫通孔32の内側の部位、すなわち、はんだバンプ26に対応した位置には、スペーサ基板14の厚さ方向に貫通する貫通孔40がそれぞれ形成されている。この貫通孔40は、貫通孔及び第二貫通孔の一例である。この貫通孔40の内周面には、電極24間で潰れた状態とされた上述のはんだバンプ26が接触されている。
また、この樹脂層30における複数の貫通孔40の間の部位には、他方の半導体集積回路素子12側(矢印U側)に開口する溝42(マイクロ流路)が形成されている。この溝42は、後述する如く例えば水などの冷媒を通過させるためのものであり、樹脂層30に形成された一対の側壁部44の間に形成されると共に、土台部34を底部として形成されている。
また、上述の如く樹脂層30が非回路形成面12Bと密着状態で接合されることにより、溝42は非回路形成面12Bにより密閉されている。この溝42の内壁面及び底面には、例えば、パリレン蒸着等により保護膜46が形成されている。この保護膜46は、絶縁性を有する樹脂材料により形成されている。
なお、図6に示されるように、上述の貫通孔40及びはんだバンプ26は、半導体装置10の幅方向(矢印W方向)だけでなく、半導体装置10の奥行き方向(矢印L方向)にも配列されている。また、上述の溝42は、半導体装置10の奥行き方向(矢印L方向)に沿って延びている。
次に、上述の半導体装置10の製造方法について説明する。
先ず、図3Aの上図に示されるように、一例としてシリコンにより形成された基材28に、その厚さ方向一方側(矢印D側)に開口する複数の凹部48がフォトエッチングにより形成される。
続いて、図3Aの中図に示されるように、基材28の厚さ方向一方側(矢印D側)から基材28に支持台座50が貼り合わされる。この支持台座50の貼り合わせには、例えば、UVテープや熱発泡テープが用いられる。また、支持台座50としては、例えば、テンパックガラスが用いられる。
そして、図3Aの下図に示されるように、基材28の厚さ方向他方側(矢印U側)の面28Aが研磨され、上述の凹部48により貫通孔32が形成される。この研磨には、例えば、フッ酸(フッ化水酸素)を用いた化学研磨が用いられる。
次いで、図3Bの上図に示されるように、基材28に樹脂層30が形成される。この樹脂層30は、一例として、感光性を有するポリイミド樹脂とされる。そして、これにより、基材28において隣り合う貫通孔32の間に形成された土台部34と、基材28における両側の縁部に形成されたその他の土台部36とが、基材28の厚さ方向他方側から樹脂層30により覆われる。また、この樹脂層30により貫通孔32が閉塞される。このとき、樹脂層30における貫通孔32と対応する位置には、基材28の厚さ方向他方側(矢印U側)に開口する凹部52が形成される。
続いて、図3Bの中図に示されるように、例えば、フォトエッチングにより、樹脂層30における貫通孔32の内側の部位に貫通孔40がそれぞれ形成される。また、このフォトエッチングにより、樹脂層30における土台部34を覆う部位には、この土台部34を底部とする溝42が形成される。さらに、この溝42の内壁面及び底面には、例えば、パリレン蒸着等により保護膜46が形成される。
そして、基材28及び樹脂層30から支持台座50が取り外されて、図3Bの下図に示される如く基材28及び樹脂層30を有するスペーサ基板14が形成される。このとき、支持台座50は、例えば、紫外線光照射により取り外される。
次いで、図3Cの上図に示されるように、スペーサ基板14の厚さ方向一方側の面14Aが、一方の半導体集積回路素子12における回路形成面12Aに熱伝導性接着剤38により接合される。また、貫通孔40に収容したはんだバンプ26により、一方の半導体集積回路素子12における貫通ビア22の電極24と、他方の半導体集積回路素子12における貫通ビア22の電極24とが接合される。
また、このはんだ接合の際に、加圧及び加熱されることで、スペーサ基板14の厚さ方向他方側の面14Bが、他方の半導体集積回路素子12における非回路形成面12Bと熱溶着されて接合される。
そして、以上により、図3Cの下図に示されるように、複数の半導体集積回路素子12、複数のはんだバンプ26、及び、スペーサ基板14を有する半導体装置10が得られる。
次に、上述の半導体装置10及びその製造方法の作用及び効果について説明する。
以上詳述したように、本実施形態に係る半導体装置10によれば、図1,図2に示される如く、冷媒を通過させるための溝42が形成された樹脂層30を有するスペーサ基板14を備えている。そして、このスペーサ基板14が、複数の半導体集積回路素子12の間に介在されて複数の半導体集積回路素子12の各々と接合されている。従って、貫通ビア22が形成されることより半導体集積回路素子12に反りが生じる場合でも、この反りをスペーサ基板14により矯正することができる。これにより、半導体集積回路素子12の反りを抑制することができるので、例えば、半導体集積回路素子12の積層時の位置ずれや、半導体集積回路素子12の接合不良等を抑制することができる。
しかも、スペーサ基板14の樹脂層30に形成された溝42に冷媒が通過されるので、半導体装置10を冷却することができる。
また、絶縁性を有する樹脂層30に溝42が形成されているので、溝42とはんだバンプ26や貫通ビア22とを絶縁することができる。
また、絶縁性を有する樹脂層30に溝42が形成されることにより、この樹脂層30とは別に絶縁層を設ける必要が無い。これにより、構造を簡素化することができる。また、溝42を形成するために、シリコン同士の接合も不要であるため、製造も容易に行うことができる。従って、これらにより、コストダウンすることができる。
また、はんだバンプ26は、樹脂層30に形成された貫通孔40の内周面と接触されている。これにより、はんだバンプ26を保護することができると共に、半導体集積回路素子12の間に挿入されるアンダーフィル材を不要にすることができる。
また、スペーサ基板14の基材28として、シリコン又はシリコンを含む化合物により形成されたものを使用しているので、基材28の加工が容易であり、コストダウンすることができる。
また、基材28は、一方の半導体集積回路素子12における回路形成面12Aと熱伝導性接着剤38により接合されている。従って、基材28と回路形成面12Aとの間の熱伝達性を向上させることができ、ひいては、冷媒による冷却性を向上させることができる。
また、樹脂層30は、他方の半導体集積回路素子12における非回路形成面12Bと接合されている。従って、回路形成面12Aが凹曲面を成すように半導体集積回路素子12が反った場合でも、この反りをより効果的に矯正することができる。
また、樹脂層30は、吸水性の低いポリイミド樹脂により形成されているので、溝42を通過する冷媒に液体が使用された場合でも、この冷媒の漏れを抑制することができる。
また、溝42の内壁面及び底面には、保護膜46が形成されている。従って、溝42における絶縁性及び耐久性を向上させることができる。
また、本実施形態に係る半導体装置10の製造方法では、はんだバンプ26により複数の半導体集積回路素子12における貫通ビア22を接合する際に、加圧及び加熱することで、樹脂層30と非回路形成面12Bとを接合する。従って、製造工程の増加を抑制できる。
次に、上述の半導体装置10及びその製造方法の変形例について説明する。
上記実施形態では、図3Bに示される貫通孔40及び溝42の形成のために、フォトエッチングが用いられていたが、例えばレーザ加工や、ドリルによる機械加工等のその他の加工方法が用いられても良い。
また、樹脂層30は、ポリイミド樹脂により形成されていたが、その他にも、例えば、エポキシ樹脂等により形成されていても良い。なお、樹脂層30がエポキシ樹脂により形成された場合には、フォトエッチング若しくは炭酸ガス等のレーザ加工により、貫通孔40及び溝42が形成されても良い。
また、樹脂層30は、その他にも、例えば、液状ワニスをスピンコートすることにより、若しくは、複数の樹脂フィルムをラミネートすることにより成膜されても良い。
また、図2に示される保護膜46は、パリレン蒸着により形成されていたが、その他の方法により形成されても良い。
また、樹脂層30では、隣り合う貫通孔32の間に形成された土台部34を覆う部位に溝42が形成されていたが、基材28における両側の縁部に形成されたその他の土台部36を覆う部位にも、この土台部36を底部とする溝42が形成されても良い。
次に、上述の半導体装置10を備えた冷却システム60について説明する。
図4に示されるように、本実施形態に係る冷却システム60は、上述の半導体装置10を有する半導体ユニット62、一対のマニフォールド64,66、配管68、ポンプ70、及び、熱交換器72を備えている。
半導体ユニット62は、図5に示されるように、上述の半導体装置10に加え、ヒートシンク74、パッケージ基板76、及び、配線基板78を備えている。
ヒートシンク74は、上壁部80及び脚部82を有している。上壁部80は、最上層の半導体集積回路素子12における回路形成面12Aと接している。この上壁部80には、半導体装置10と反対側に延びる複数のフィン84が形成されている。また、脚部82は、パッケージ基板76に固定されている。
パッケージ基板76の表面には、複数の電極86が形成されており、この電極86は、最下層の半導体集積回路素子12に形成された電極24とはんだバンプ88により接続されている。また、パッケージ基板76の裏面には、複数の電極90が形成されており、この電極90は、配線基板78の表面に形成された電極92とはんだバンプ94により接続されている。
図6に示されるように、一方のマニフォールド64は、溝42の入口と接続されており、他方のマニフォールド66は、溝42の出口と接続されている。
配管68は、ブチルゴムやフッ素ゴムなどの樹脂製、又は、銅やステンレスなどの金属製を使用し、一方のマニフォールド64と他方のマニフォールド66とを繋いでいる。図4に示されるポンプ70は、配管68を通じて一方のマニフォールド64から他方のマニフォールド66へ冷媒を循環させるよう駆動する。また、熱交換器72は、配管68に取り付けられている。
そして、この冷却システム60では、ポンプ70が駆動すると、配管68を通じて一方のマニフォールド64から他方のマニフォールド66へ冷媒が循環される。また、溝42を通過する際に受熱された冷媒は、熱交換器72へ移動され、この熱交換器72において外気と熱交換されて冷却される。そして、熱交換器72において冷却された冷媒は、再び溝42を通過する。
従って、この冷却システム60によれば、溝42に冷媒を通過させることができるので、半導体装置10を冷却することができる。
以上、本願の開示する技術の一態様について説明したが、本願の開示する技術は、上記に限定されるものでなく、上記以外にも、その主旨を逸脱しない範囲内において種々変形して実施可能であることは勿論である。
10 半導体装置
12 半導体集積回路素子
12A 回路形成面
12B 非回路形成面
14 スペーサ基板
14A スペーサ基板の厚さ方向一方側の面
14B スペーサ基板の厚さ方向他方側の面
22 貫通ビア
26 はんだバンプ
28 基材
28A 基材の厚さ方向他方側の面
30 樹脂層
32 貫通孔(第一貫通孔の一例)
34 土台部
38 熱伝導性接着剤
40 貫通孔(第二貫通孔の一例)
42 溝
46 保護膜
48 凹部
50 支持台座
60 冷却システム
62 半導体ユニット
64,66 一対のマニフォールド
68 配管
70 ポンプ
72 熱交換器

Claims (9)

  1. それぞれ貫通ビアを有し、積層された複数の半導体集積回路素子と、
    一方の前記半導体集積回路素子における前記貫通ビアと他方の前記半導体集積回路素子における前記貫通ビアとを接続するはんだバンプと、
    複数の半導体集積回路素子の間に介在されて前記複数の半導体集積回路素子の各々と接合されたスペーサ基板と、
    を備え、
    前記スペーサ基板は、
    シリコン又はシリコンを含む化合物により形成された基材と、
    前記基材に形成されると共に、前記はんだバンプに対応した位置に前記はんだバンプを収容する貫通孔をそれぞれ有し、且つ、複数の前記貫通孔の間に冷媒を通過させるための溝が形成された樹脂層と、
    を有する半導体装置。
  2. 前記貫通孔は、前記樹脂層に形成され、
    前記はんだバンプは、前記貫通孔の内周面と接触されている、
    請求項1に記載の半導体装置。
  3. 前記基材は、前記一方の半導体集積回路素子における回路形成面と熱伝導性接着剤により接合されている、
    請求項1又は請求項2に記載の半導体装置。
  4. 前記樹脂層は、前記他方の半導体集積回路素子における回路形成面とは反対側の非回路形成面と接合されている、
    請求項1〜請求項3のいずれか一項に記載の半導体装置。
  5. 前記樹脂層は、ポリイミド樹脂により形成されている、
    請求項1〜請求項4のいずれか一項に記載の半導体装置。
  6. 前記溝の内壁面及び底面には、保護膜が形成されている、
    請求項1〜請求項5のいずれか一項に記載の半導体装置。
  7. 請求項1〜請求項6のいずれか一項に記載の半導体装置と、
    前記溝の入口及び出口と接続された一対のマニフォールドと、
    前記一対のマニフォールドの一方と他方とを繋ぐ配管と、
    前記配管を通じて前記一対のマニフォールドの一方から他方へ冷媒を循環させるポンプと、
    前記配管に取り付けられた熱交換器と、
    を備えた冷却システム。
  8. 基材に、その厚さ方向一方側に開口する複数の凹部を形成し、
    前記基材の厚さ方向一方側から前記基材に支持台座を貼り合わせ、
    前記基材の厚さ方向他方側の面を研磨して前記凹部により第一貫通孔を形成し、
    前記基材において隣り合う前記第一貫通孔の間に形成された土台部を前記基材の厚さ方向他方側から覆うと共に前記第一貫通孔を閉塞する樹脂層を前記基材に形成し、
    前記樹脂層における前記第一貫通孔の内側の部位に第二貫通孔をそれぞれ形成すると共に、前記樹脂層における前記土台部を覆う部位に前記土台部を底部とする溝を形成し、
    前記基材及び前記樹脂層から前記支持台座を取り外して前記基材及び前記樹脂層を有するスペーサ基板を形成し、
    前記スペーサ基板の厚さ方向一方側の面を一方の半導体集積回路素子における回路形成面に接合すると共に、前記スペーサ基板の厚さ方向他方側の面を他方の半導体集積回路素子における回路形成面とは反対側の非回路形成面と接合し、且つ、前記第二貫通孔に収容したはんだバンプにより前記一方の半導体集積回路素子における貫通ビアと前記他方の半導体集積回路素子における貫通ビアとを接合して、複数の前記半導体集積回路素子、前記はんだバンプ、及び、前記スペーサ基板を有する半導体装置を得る、
    半導体装置の製造方法。
  9. 前記はんだバンプにより複数の前記半導体集積回路素子における前記貫通ビアを接合する際に、加圧及び加熱することで、前記スペーサ基板の前記樹脂層と前記他方の半導体集積回路素子における前記非回路形成面とを接合する、
    請求項8に記載の半導体装置の製造方法。
JP2012046630A 2012-03-02 2012-03-02 半導体装置、冷却システム、及び、半導体装置の製造方法 Expired - Fee Related JP5849777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012046630A JP5849777B2 (ja) 2012-03-02 2012-03-02 半導体装置、冷却システム、及び、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046630A JP5849777B2 (ja) 2012-03-02 2012-03-02 半導体装置、冷却システム、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013183073A JP2013183073A (ja) 2013-09-12
JP5849777B2 true JP5849777B2 (ja) 2016-02-03

Family

ID=49273512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046630A Expired - Fee Related JP5849777B2 (ja) 2012-03-02 2012-03-02 半導体装置、冷却システム、及び、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5849777B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
JP6430153B2 (ja) * 2014-06-10 2018-11-28 国立研究開発法人産業技術総合研究所 半導体装置、インターポーザ及びその製造方法
DE102017118899B4 (de) 2016-12-15 2020-06-18 Taiwan Semiconductor Manufacturing Co. Ltd. Dichtungsringstrukturen und Verfahren zu ihrer Herstellung
US10453832B2 (en) * 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10163974B2 (en) 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
US10438980B2 (en) 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
US10559563B2 (en) 2017-06-26 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing monolithic three-dimensional (3D) integrated circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432592B2 (en) * 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
KR100737162B1 (ko) * 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8269341B2 (en) * 2008-11-21 2012-09-18 Infineon Technologies Ag Cooling structures and methods
US7943428B2 (en) * 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism

Also Published As

Publication number Publication date
JP2013183073A (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5849777B2 (ja) 半導体装置、冷却システム、及び、半導体装置の製造方法
JP3842759B2 (ja) 三次元実装半導体モジュール及び三次元実装半導体システム
JP5928222B2 (ja) 半導体装置および半導体装置の製造方法
TWI581681B (zh) 印刷電路板及其製造方法
JP6196815B2 (ja) 冷却装置及び半導体装置
US8436465B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US10170392B2 (en) Wafer level integration for embedded cooling
JP2016512655A (ja) 冷却剤チャネルを有する積層ウェハ
JP2010161184A (ja) 半導体装置
US20070126103A1 (en) Microelectronic 3-D package defining thermal through vias and method of making same
JP6083516B2 (ja) マイクロチャネル熱交換装置及び電子機器
JP2009043978A (ja) 半導体装置
KR20160006702A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11145566B2 (en) Stacked silicon package assembly having thermal management
JP6119352B2 (ja) 半導体装置及びその製造方法
JP2016174101A (ja) 半導体装置およびその製造方法
WO2019146180A1 (ja) 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
TWM610767U (zh) 晶片封裝組件
TWI730389B (zh) 在晶粒接合期間用於自對準之晶粒特徵
JP6788202B2 (ja) 電子装置、電子装置の製造方法及び電子機器
TWI598969B (zh) 具有基板之積體電路封裝系統及其製造方法
JP5891707B2 (ja) 半導体装置とその製造方法
JP5814272B2 (ja) 組み込まれたダイを有する集積回路パッケージの熱ビア
JP6732262B2 (ja) 実装装置および実装システム
JP6019639B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R150 Certificate of patent or registration of utility model

Ref document number: 5849777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees