JP6196815B2 - 冷却装置及び半導体装置 - Google Patents
冷却装置及び半導体装置 Download PDFInfo
- Publication number
- JP6196815B2 JP6196815B2 JP2013119125A JP2013119125A JP6196815B2 JP 6196815 B2 JP6196815 B2 JP 6196815B2 JP 2013119125 A JP2013119125 A JP 2013119125A JP 2013119125 A JP2013119125 A JP 2013119125A JP 6196815 B2 JP6196815 B2 JP 6196815B2
- Authority
- JP
- Japan
- Prior art keywords
- cooling
- flow path
- substrate
- channel
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/064—Fluid cooling, e.g. by integral pipes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
なお、添付図面は、部分的に拡大して示している場合があり、寸法,比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
基板本体21には、第1の面(上面)と第2の面(下面)との間を貫通する貫通孔22が形成されている。貫通孔22内には貫通電極23が形成されている。貫通電極23の材料は、例えば銅である。
半導体チップ50のデバイス面51には電極パッド53が形成されている。電極パッド53の材料は、例えば銅である。電極パッド53は、バンプ63により中間基板20の電極パッド24に電気的に接続されている。バンプ63は、例えば半田バンプである。したがって、半導体チップ50は、中間基板20に対してフリップチップ実装されている。
図1に示すように、半導体チップ50は、デバイス面51に形成された電極パッド53により、中間基板20の貫通電極23に接続される。中間基板20の内部には流路26が形成され、この流路26に対して冷却媒体が流入される。そして、中間基板20の内壁35と冷却媒体の間で熱交換が行われる。
先ず、図3(a)に示すように、所定の厚さの基板100を用意する。この基板100は、例えばシリコンウェーハである。
次に、図4(a)に示すように、所定の厚さの基板110を用意する。この基板110は、例えばシリコンウェーハである。
例えば、貫通電極23に応じた領域にシード層を形成する。シード層は、例えばスパッタ法や無電解めっきにより形成することができる。例えば、スパッタ法によりチタン(Ti)と銅(Cu)を順次体積させてシード層を形成する。なお、シード層にクロム(Cr)を用いることもできる。
(1)半導体チップ50は、デバイス面51に形成された電極パッド53により、中間基板20の貫通電極23に接続される。中間基板20の内部には流路26が形成され、この流路26に対して冷却媒体が流入される。そして、中間基板20の内壁35と冷却媒体の間で熱交換が行われる。したがって、例えば半導体チップ50の裏面から該半導体チップ50を冷却する場合と比べ、効率よく半導体チップ50を冷却することができる。
・流路の形状を適宜変更してもよい。
例えば、流入流路42の幅を、流入口27からの距離に応じて設定してもよい。設定される流入流路42の幅は、例えば、内壁35の端面と、その端面と対向する側面との間の距離である。また、流出流路43の幅を、流出口28からの距離に応じて設定してもよい。設定される流出流路43の幅は、例えば、内壁35の端面と、その端面と対向する側面との間の距離である。
例えば、図13に示すように、中間基板20aの上面には半導体チップ50aが実装され、中間基板20aの下面には半導体チップ50bが実装されている。半導体チップ50aのデバイス面51aに形成された電極パッド53aは、実装用バンプ63aを介して基板本体21aの上面に形成された電極パッド24aに接続されている。半導体チップ50aと中間基板20aの間にはアンダーフィル樹脂72aが充填されている。同様に、半導体チップ50bのデバイス面51bに形成された電極パッド53bは、実装用バンプ63bを介して基板本体21aの下面に形成された電極パッド24bに接続されている。半導体チップ50bと中間基板20aの間にはアンダーフィル樹脂72bが充填されている。中間基板20aには、流路26が形成されている。したがって、中間基板20aにより2つの半導体チップ50a,50bを効率よく冷却することができる。
20 中間基板
21 基板本体
22 貫通孔
23 貫通電極
26 流路
35 内壁
41 主冷却流路
42 流入流路
43 流出流路
50 半導体チップ
53 電極パッド
Claims (7)
- 電子部品を冷却するための冷却装置であって、
前記電子部品が搭載される第1の面と、前記第1の面と反対側の第2の面とを有し、内部に冷却媒体が流れる流路を有する基板本体と、
前記基板本体を前記第1の面から前記第2の面にかけて貫通し、前記電子部品の端子と電気的に接続される複数の貫通電極と、
を有し、
前記流路は、
並設された複数の内壁により区画された複数の主冷却流路と、
前記複数の主冷却流路の第1端に接続され、前記複数の主冷却流路に冷却媒体を供給する流入流路と、
前記複数の主冷却流路の第2端に接続され、前記複数の主冷却流路に流れる冷却媒体が流入する流出流路と、
を含み、
前記貫通電極が前記内壁を貫通して設けられ、
前記主冷却流路と前記流入流路と前記流出流路とは、前記第1の面と垂直な方向における各流路の高さが同一の高さに形成され、
前記流路を前記基板本体の前記第1の面から視て、前記主冷却流路の幅は、前記流入流路の幅及び前記流出流路の幅よりも狭く、
前記基板本体は、前記流路に前記冷却媒体を流入する流入口を有し、
前記流入流路の幅は、前記流入口からの距離が遠いほど広いこと、
を特徴とする冷却装置。 - 前記基板本体は、前記流路から前記冷却媒体を流出する流出口を有し、
前記流出流路の幅は、前記流出口からの距離が遠いほど広いこと、
を特徴とする請求項1に記載の冷却装置。 - 電子部品を冷却するための冷却装置であって、
前記電子部品が搭載される第1の面と、前記第1の面と反対側の第2の面とを有し、内部に冷却媒体が流れる流路を有する基板本体と、
前記基板本体を前記第1の面から前記第2の面にかけて貫通し、前記電子部品の端子と電気的に接続される複数の貫通電極と、
を有し、
前記流路は、
並設された複数の内壁により区画された複数の主冷却流路と、
前記複数の主冷却流路の第1端に接続され、前記複数の主冷却流路に冷却媒体を供給する流入流路と、
前記複数の主冷却流路の第2端に接続され、前記複数の主冷却流路に流れる冷却媒体が流入する流出流路と、
を含み、
前記貫通電極が前記内壁を貫通して設けられ、
前記主冷却流路と前記流入流路と前記流出流路とは、前記第1の面と垂直な方向における各流路の高さが同一の高さに形成され、
前記流路を前記基板本体の前記第1の面から視て、前記主冷却流路の幅は、前記流入流路の幅及び前記流出流路の幅よりも狭く、
前記基板本体は、前記流路から前記冷却媒体を流出する流出口を有し、
前記流出流路の幅は、前記流出口からの距離が遠いほど広いこと、
を特徴とする冷却装置。 - 前記内壁に隣接する2つの前記主冷却流路を互いに接続し、前記内壁を分割する流路を有することを特徴とする請求項1〜3の何れか一項に記載の冷却装置。
- 前記基板本体は、シリコン基板であり、
前記貫通電極を形成する貫通孔の内周面にはシリコン酸化膜が形成され、
前記流路はシリコンが露出していること、
を特徴とする請求項1〜4の何れか一項に記載の冷却装置。 - 前記流路に対して冷却媒体を循環するための配管が接続される接続部材を有することを特徴とする請求項1〜5の何れか一項に記載の冷却装置。
- 請求項1〜6の何れか一項に記載の冷却装置と、
前記冷却装置が搭載された配線基板と、
前記冷却装置に搭載された電子部品と、
を有する半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013119125A JP6196815B2 (ja) | 2013-06-05 | 2013-06-05 | 冷却装置及び半導体装置 |
US14/291,243 US9591742B2 (en) | 2013-06-05 | 2014-05-30 | Interposer and semiconductor device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013119125A JP6196815B2 (ja) | 2013-06-05 | 2013-06-05 | 冷却装置及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014236198A JP2014236198A (ja) | 2014-12-15 |
JP2014236198A5 JP2014236198A5 (ja) | 2016-03-03 |
JP6196815B2 true JP6196815B2 (ja) | 2017-09-13 |
Family
ID=52005320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013119125A Active JP6196815B2 (ja) | 2013-06-05 | 2013-06-05 | 冷却装置及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9591742B2 (ja) |
JP (1) | JP6196815B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190371705A1 (en) * | 2018-05-30 | 2019-12-05 | Fuji Electric Co., Ltd. | Semiconductor device, cooling module, power converting device, and electric vehicle |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102010909B1 (ko) * | 2012-08-30 | 2019-08-14 | 삼성전자주식회사 | 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법 |
CN108574159B (zh) * | 2017-03-10 | 2020-08-07 | 唐虞企业股份有限公司 | 连接器及其制造方法 |
US11282767B2 (en) * | 2019-02-15 | 2022-03-22 | Advanced Semicondutor Engineering, Inc. | Semiconductor package structure and electronic device |
US11735495B2 (en) * | 2019-02-27 | 2023-08-22 | Intel Corporation | Active package cooling structures using molded substrate packaging technology |
CN109922599B (zh) * | 2019-03-28 | 2020-12-15 | 华为技术有限公司 | 电路板、电路板制作方法以及电子设备 |
US10872835B1 (en) * | 2019-07-03 | 2020-12-22 | Micron Technology, Inc. | Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same |
US11784108B2 (en) * | 2019-08-06 | 2023-10-10 | Intel Corporation | Thermal management in integrated circuit packages |
US11830787B2 (en) | 2019-08-06 | 2023-11-28 | Intel Corporation | Thermal management in integrated circuit packages |
US12007170B2 (en) | 2019-08-06 | 2024-06-11 | Intel Corporation | Thermal management in integrated circuit packages |
WO2021055421A1 (en) | 2019-09-17 | 2021-03-25 | Milwaukee Electric Tool Corporation | Heat sink |
CN112638029B (zh) | 2020-12-23 | 2022-07-22 | 华为数字能源技术有限公司 | 电路板 |
US20220399249A1 (en) * | 2021-06-14 | 2022-12-15 | Intel Corporation | Liquid cooled interposer for integrated circuit stack |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4675283B2 (ja) * | 2006-06-14 | 2011-04-20 | トヨタ自動車株式会社 | ヒートシンクおよび冷却器 |
US7298623B1 (en) * | 2006-06-29 | 2007-11-20 | International Business Machines Corporation | Organic substrate with integral thermal dissipation channels, and method for producing same |
JP2008159619A (ja) * | 2006-12-20 | 2008-07-10 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP5009085B2 (ja) * | 2007-08-09 | 2012-08-22 | 新光電気工業株式会社 | 半導体装置 |
JP5330184B2 (ja) * | 2009-10-06 | 2013-10-30 | 新光電気工業株式会社 | 電子部品装置 |
JP2012174963A (ja) * | 2011-02-23 | 2012-09-10 | Toyota Motor Corp | 冷却器 |
US8526186B2 (en) * | 2011-07-11 | 2013-09-03 | Texas Instruments Incorporated | Electronic assembly including die on substrate with heat spreader having an open window on the die |
-
2013
- 2013-06-05 JP JP2013119125A patent/JP6196815B2/ja active Active
-
2014
- 2014-05-30 US US14/291,243 patent/US9591742B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190371705A1 (en) * | 2018-05-30 | 2019-12-05 | Fuji Electric Co., Ltd. | Semiconductor device, cooling module, power converting device, and electric vehicle |
US10971431B2 (en) * | 2018-05-30 | 2021-04-06 | Fuji Electric Co., Ltd. | Semiconductor device, cooling module, power converting device, and electric vehicle |
Also Published As
Publication number | Publication date |
---|---|
US20140362552A1 (en) | 2014-12-11 |
US9591742B2 (en) | 2017-03-07 |
JP2014236198A (ja) | 2014-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6196815B2 (ja) | 冷却装置及び半導体装置 | |
TWI652773B (zh) | 封裝結構及其製造方法 | |
US7432592B2 (en) | Integrated micro-channels for 3D through silicon architectures | |
US8115302B2 (en) | Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device | |
US9646924B2 (en) | Interposer, method for manufacturing interposer, and semiconductor device | |
JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
JP4345808B2 (ja) | 半導体装置の製造方法 | |
TWI619210B (zh) | 介電材凹穴內設有半導體元件之面朝面半導體組體 | |
TWI596680B (zh) | 具有打線接合互連的低熱膨脹係數部件 | |
US8704353B2 (en) | Thermal management of stacked semiconductor chips with electrically non-functional interconnects | |
JP2003197856A (ja) | 半導体装置 | |
US11631629B2 (en) | Semiconductor device and manufacturing method thereof | |
US20170347455A1 (en) | Circuit board and electronic component device | |
US9263376B2 (en) | Chip interposer, semiconductor device, and method for manufacturing a semiconductor device | |
JP5891707B2 (ja) | 半導体装置とその製造方法 | |
TWI735317B (zh) | 半導體器件及其製造方法 | |
JP5929059B2 (ja) | 半導体装置及びその製造方法 | |
TW202405960A (zh) | 熱管理結構及製造熱管理結構的方法 | |
JP5343359B2 (ja) | 半導体装置の製造方法 | |
JP2023503716A (ja) | 半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6196815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |