JP5343359B2

JP5343359B2 - 半導体装置の製造方法

Info

Publication number: JP5343359B2
Application number: JP2008002170A
Authority: JP
Inventors: 喜孝愛場
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2008-01-09
Filing date: 2008-01-09
Publication date: 2013-11-13
Anticipated expiration: 2028-01-09
Also published as: JP2009164463A

Description

本発明は半導体装置の製造方法に関し、特に上下層間の導通を行う半導体装置の製造方法に関する。

半導体技術は性能向上および高集積化を目的に微細化が図られている。そこで、単一のパッケージに複数の半導体チップを搭載して半導体装置の実装密度を高めたマルチチップパッケージが提案された。マルチチップパッケージの１例として、配線基板に複数の半導体チップを垂直方向に積層し、配線基板、半導体チップにそれぞれ設けられた貫通ビアを介して信号伝達を行う構造がある（例えば、特許文献１参照）。なお、信号の伝達媒体として機能する貫通ビアは、基板にＲＩＥ（Reactive Ion Etching）などで形成した開口孔にメッキを埋め込み、背面側を研磨し、メッキの端面を露出することで形成される。この構造は、半導体チップと配線基板との間の配線長および半導体チップ相互間の配線長を短くすることができる。このため、半導体チップに形成された機能素子間の信号伝達を高速に行うことができるなどの利点がある。
特開２００６−２７８９０６号公報

しかし、貫通ビアの形成には、例えば基板の導電性を維持するために開口孔と基板との間に絶縁性を確保するための工程が必要であり、開口孔を埋めるメッキがボイドにならないようにするためにメッキ工程は通常の再配線などよりも時間を要するなど、工程が煩雑であって、工程数が長いため、トータル的な形成コストが嵩張るという問題点があった。

本発明はこのような点に鑑みてなされたものであり、上下層の導通を実現し、従来と比較して形成コストが低い半導体装置の製造方法を提供することを目的とする。

上記目的を達成するために、形成コストが低減された半導体装置の製造方法が提供される。
この半導体装置の製造方法は、複数の回路層が形成された半導体チップの表面に、前記複数の回路層を隔離する溝部を形成する工程と、前記回路層上に再配線層を形成する工程と、前記再配線層上に突起電極を形成する工程と、前記再配線層にワイヤの第１の端部を接続し、前記溝部の底部に前記ワイヤの第２の端部を接続する工程と、前記半導体チップ、前記再配線層、前記突起電極、および前記ワイヤを封止樹脂で封止する工程と、前記突起電極および前記第２の端部を前記封止樹脂から露出させる工程と、前記半導体チップおよび前記第２の端部を取り囲む枠部を有するように前記半導体チップおよび前記封止樹脂を前記溝部で切断する工程と、が要件とされる。

上記半導体装置の製造方法では、上下層の信号伝達を実現し、従来と比較して形成コストを低くすることができる。

以下、本発明の実施の形態として、実施の形態の概要を、その後に概要を踏まえた３つの実施の形態について、図面を参照しながら説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されるものではない。

まず、実施の形態の概要について図面を参照しながら説明する。
図１は、実施の形態の概要を説明する要部断面模式図である。
半導体装置１０の構成について図１を参照しながら説明する。半導体チップ１１に回路層１２が形成されており、回路層１２は電極部１３を備えている。さらに、回路層１２上に絶縁膜１４が形成されている。但し、絶縁膜１４の電極部１３の領域には開口孔が形成されている。再配線層１５が開口孔を通じて、電極部１３と電気的に接続しながら絶縁膜１４上に形成されている。そして、再配線層１５上には突起電極としての導電性ポスト部１６およびワイヤ１７が形成されている。なお、ワイヤ１７は第１の端部としての端部が再配線層１５に接続しており、第２の端部としての別の端部は半導体チップ１１の底面高さに位置している。そして、以上の構成要素が封止樹脂１８によって封止されており、封止樹脂１８から外部へ露出している導電性ポスト部１６およびワイヤ１７の別の端部にそれぞれハンダバンプ１９ａ，１９ｂが形成されている。なお、実施の形態の概要では、再配線層１５および導電性ポスト部１６を半導体装置１０の表面（ハンダバンプ１９ａ側）に縦、横それぞれ２組ずつの４つを形成した場合について示している。また、再配線層１５および導電性ポスト部１６の数は設計仕様に従って適宜形成することができる。そして、ワイヤ１７についても同様に、１つの再配線層１５に対して複数のワイヤ１７を接続することもできる。

次に、このような半導体装置１０の表側（ハンダバンプ１９ａ側）および裏側（ハンダバンプ１９ｂ側）から見た平面模式図について以下に説明する。
図２は、実施の形態の概要を説明する表側の要部平面模式図、図３は、実施の形態の概要を説明する裏側の要部平面模式図である。

半導体装置１０の表側（ハンダバンプ１９ａ側）からの平面図は、図２に示すように、封止樹脂１８に覆われて、露出させた導電性ポスト部１６（図２では図示を省略）にハンダバンプ１９ａが形成されている。

そして、半導体装置１０の裏側（ハンダバンプ１９ｂ側）からの平面図は、図３に示すように、半導体チップ１１の周りが封止樹脂１８に覆われており、半導体チップ１１の裏面の高さに位置させて、露出させたワイヤ１７の別の端部（図３では図示を省略）にハンダバンプ１９ｂが形成されている。

このような構成を有する半導体装置１０は、ハンダバンプ１９ａ，１９ｂに、例えばインタポーザおよび半導体チップをそれぞれ接続すると、インタポーザと半導体チップとの間に導通させて信号伝達を実現することができる。上述の通り、従来の上下の接続を形成するにはコストが高かったが、このような構成の半導体装置１０であれば、従来のパッケージ組み立て技術とワイヤ形成技術によって容易に形成することができる。また、必要に応じて、半導体装置１０の表裏面の電極端子のピッチを自由に変更することができる。そして、このような構成であれば、形成途中で導通試験などを行うことができるため、ＫＧＤ（Known Good Die）として提供することができる。

次に、上記の概要を踏まえた実施の形態について説明する。
まず、第１の実施の形態について図面を参照しながら説明する。
第１の実施の形態は、上記概要を踏まえ、上面のハンダバンプを縦横に４組ずつ配置した場合を例に挙げたものである。

図４は、第１の実施の形態における半導体装置の要部断面模式図である。
半導体装置２０の構成について図４を参照しながら説明する。シリコン（Ｓｉ）によって構成される半導体チップ２１に回路層２２が形成されており、回路層２２は電極としてアルミニウム（Ａｌ）パッド２３を備えている。さらに、回路層２２上に回路層２２の表面保護膜のパシベーション膜２４ａを介して絶縁膜２４が形成されている。但し、パシベーション膜２４ａおよび絶縁膜２４のＡｌパッド２３の領域には開口孔が形成されている。再配線層２５が開口孔を通じて、Ａｌパッド２３と電気的に接続しながら絶縁膜２４上にシード層２５ａ，２５ｂを介して形成されている。そして、再配線層２５上には導電性ポスト部２６およびワイヤ２７が形成されている。なお、ワイヤ２７は端部が再配線層２５に接続しており、別の端部は半導体チップ２１の底面高さに位置している。そして、以上の構成要素が封止樹脂２８によって封止されており、封止樹脂２８から外部へ露出している導電性ポスト部２６およびワイヤ２７の別の端部にそれぞれハンダバンプ２９ａ，２９ｂが形成されている。

次に、この半導体装置２０の製造方法について説明する。
図５は、第１の実施の形態におけるパシベーション膜の形成工程の要部断面模式図、図６は、第１の実施の形態における溝の形成工程の要部断面模式図、図７は、第１の実施の形態におけるレジストの形成工程の要部断面模式図、図８は、第１の実施の形態における再配線層、導電性ポスト部およびワイヤの形成工程の要部断面模式図、図９は、第１の実施の形態におけるワイヤボンディングの斜視要部拡大模式図、図１０は、第１の実施の形態における封止樹脂による封止工程の要部断面模式図である。

まず、図５を参照しながら説明する。用意した厚さが例えば６００μｍから８００μｍの半導体基板Ｓに、Ａｌパッド２３を備える回路層２２を形成する。続いて、回路層２２上に、回路層２２の表面保護膜として、例えば、酸化シリコン（ＳｉＯ_２）または窒化シリコン（ＳｉＮ）などを用いた、従来のリソグラフィ工程によって、Ａｌパッド２３の領域が開口されたパシベーション膜２４ａを成膜する。なお、パシベーション膜２４ａの膜の厚さは、例えば、約１μｍとする。以上、図５に示す構成が得られる。

次いで、図６を参照しながら説明する。パシベーション膜２４ａの成膜後、同様に、リソグラフィ工程によって、Ａｌパッド２３の領域が開口された絶縁膜２４を形成する。なお、絶縁膜２４の構成材料としては、例えば、ポリイミド、またその厚さは、例えば、５μｍから１０μｍとする。続いて、例えば、機械的なブレードダイシングによって、溝２１ａを形成する。なお、溝２１ａの深さは、例えば、２００μｍから３００μｍとする。以上、図６に示す構成が得られる。

次いで、図７を参照しながら説明する。溝２１ａの形成後、チタン（Ｔｉ）および銅（Ｃｕ）を、例えば、スパッタ法により成膜してシード層２５ａ，２５ｂを形成する。なお、Ｔｉの他にクロム（Ｃｒ）などでも構わない。続いて、溝２１ａにフォトリソグラフィ工程によって、レジスト２１ｂを形成する。以上、図７に示す構成が得られる。

次いで、図８を参照しながら説明する。形成したレジスト２１ｂをマスクとして、シード層２５ｂ上に、例えば、Ｃｕでメッキ（図示を省略）して、Ｃｕによって再配線層２５を形成する。続いて、再配線層２５上に適宜、導電性ポスト部２６を形成する。続いて、レジスト２１ｂを除去して、ワイヤ２７の端部を再配線層２５に接続させて、ワイヤ２７の別の端部を溝２１ａへボンディングする。なお、ワイヤ２７の構成材料は、シード層２５ａ上の最表層の材料と同種のものが望ましく、この場合ではあればシード層２５ｂのＣｕが用いられる。その他、シード層２５ａの最表層のシード層２５ｂを金（Ａｕ）とした場合には、再配線層２５のメッキもＡｕ、ワイヤ２７もＡｕが望ましい。続いて、ワイヤ２７の形成後、例えば、Ｃｕはアンモニア（ＮＨ_３）系のエッチャント、Ｔｉはフッ酸系のエッチャントなどを用いたウェットエッチングによって、メッキしていない部分のシード層２５ａ，２５ｂを除去する。したがって、シード層２５ａ，２５ｂとの接続箇所としてはワイヤ２７の溝２１ａへのボンディング箇所と再配線層２５のみが残る。以上、図８に示す構成が得られる。

次いで、図９を参照しながら説明する。図９は、図８のワイヤ２７を再配線層２５へボンディングしたところの模式図を拡大して斜視的に示している。なお、図９では、シード層２５ａ，２５ｂや絶縁膜２４や導電性ポスト部２６などの図示を省略している。これによれば、ワイヤ２７はパッドピッチに依存せずに自由に溝２１ａにボンディングできることがわかる。また、図９では、１つの再配線層２５に対して１つのワイヤ２７をボンディングしているが、１つの再配線層２５に対して複数のワイヤ２７をボンディングするようにしても構わない。

次いで、図１０を参照しながら説明する。ワイヤ２７のボンディング後、例えば、エポキシ系の封止樹脂２８によって封止する。続いて、封止後、封止樹脂２８の表面を、例えば、ＭＰ（Mechanical Polishing：機械研磨）法によって、導電性ポスト部２６が露出するまで研磨する。なお、研磨された後の導電性ポスト部２６の高さは、例えば、８０μｍから１００μｍである。続いて、半導体基板Ｓの裏面を、例えば、同様にＭＰ法によって、ワイヤ２７の別の端部が露出するまで研磨する。これにより、半導体チップ２１に個片化される。以上、図１０に示す構成が得られる。

最後に、図４を参照しながら説明する。封止樹脂２８で封止して研磨した後、ダイシングにより個片化する。続いて、個片化後、露出した導電性ポスト部２６およびワイヤ２７の別の端部にハンダバンプ２９ａ，２９ｂをそれぞれ形成する。この結果、図４に示す第１の実施の形態の半導体装置２０が得られる。なお、ハンダバンプ２９ａ，２９ｂを形成するタイミングは、ブレードダイシングの前または後でも可能であって、ボール搭載法や印刷法により形成される。また、ハンダバンプ２９ａ，２９ｂのいずれかを形成して、ブレードダイシングをした後に、もう片側のハンダバンプ２９ａ，２９ｂを形成することも可能である。

このようにして形成された半導体装置２０は、ハンダバンプ２９ａ，２９ｂに、例えば電子部品としてのインタポーザおよび半導体チップをそれぞれ接続すると、インタポーザと半導体チップとの間に導通させて信号伝達を実現することができる。また、このような構成の半導体装置２０であれば、従来のパッケージ組み立て技術とワイヤ形成技術によって容易に形成することができる。また、必要に応じて、半導体装置２０の表裏面の電極端子のピッチを自由に変更することができ、バンプピッチに依存せずにワイヤ２７をボンディングすることができる。

次に、第２の実施の形態について説明する。
第２の実施の形態は、第１の実施の形態の半導体装置２０に対して、ワイヤ２７のボンディングの外側にさらに枠部を有する場合を例にあげている。

図１１は、第２の実施の形態における半導体装置の要部断面模式図である。なお、図１１は、図４の半導体装置２０と同じ構成のものには同じ符号を付すこととする。したがって、図４と同じ構成の説明は省略する。

半導体装置２０ａは、第１の実施の形態の半導体装置２０と同様に、半導体チップ２１に回路層２２が形成されており、回路層２２は電極としてＡｌパッド２３を備えている。さらに、回路層２２上にパシベーション膜２４ａを介して絶縁膜２４が形成されている。但し、パシベーション膜２４ａおよび絶縁膜２４のＡｌパッド２３の領域には開口孔が形成されている。再配線層２５が開口孔を通じて、Ａｌパッド２３と電気的に接続しながら絶縁膜２４上にシード層２５ａ，２５ｂを介して形成されている。そして、再配線層２５上には導電性ポスト部２６およびワイヤ２７が形成されている。なお、ワイヤ２７は端部が再配線層２５に接続しており、別の端部は半導体チップ２１の底面高さに位置している。さらに、半導体チップ２１の外側に半導体基板Ｓの一部である枠部２１ｃが形成されており、ワイヤ２７の別の端部は、半導体チップ２１と枠部２１ｃとの間に位置している。そして、以上の構成要素が封止樹脂２８によって封止されており、封止樹脂２８から外部へ露出している導電性ポスト部２６およびワイヤ２７の別の端部にそれぞれハンダバンプ２９ａ，２９ｂが形成されている。

そして、このような半導体装置２０ａの裏側（ハンダバンプ２９ｂ側）から見た平面模式図について以下に説明する。
図１２は、第２の実施の形態における半導体装置の裏側の要部平面模式図である。

半導体装置２０ａの裏側（ハンダバンプ２９ｂ側）からの平面図は、半導体チップ２１の周りが封止樹脂２８に覆われており、半導体チップ２１の裏面の高さに位置し、露出させたワイヤ２７の別の端部（図１２では図示を省略）にハンダバンプ２９ｂが形成されている。さらに、この構造の外側を取り囲むように枠部２１ｃが形成されている。

次に、この半導体装置２０ａの製造方法について説明する。
半導体装置２０ａは、第１の実施の形態の半導体装置２０の図５で示した製造方法の後に、例えば、以下のような工程を行うことで製造することができる。

図１３は、第２の実施の形態における溝の形成工程の要部断面模式図である。
図１３を参照しながら説明する。図５で示したように、半導体基板Ｓ上に形成した複数の回路層２２上に、Ａｌパッド２３の領域が開口されたパシベーション膜２４ａを成膜した後、Ａｌパッド２３の領域が開口された絶縁膜２４を形成する。続いて、機械的なブレードダイシングによって、溝２１ａを形成する。なお、溝２１ａは、図１３に示すように、回路層２２間に２つの溝２１ａを形成して、溝２１ａに挟まれた凸部２１ｄが構成されるようにする。

そして、この後の製造工程は、第１の実施の形態（図７から図１０）と同様にして、シード層２５ａ，２５ｂ、再配線層２５および導電性ポスト部２６を形成し、再配線層２５から溝２１ａにワイヤ２７をボンディングする。そして、封止樹脂２８により封止する。そして、ブレードダイシングによって、半導体基板Ｓおよび封止樹脂２８を分割して、導電性ポスト部２６およびワイヤ２７を露出して、ハンダバンプ２９ａ，２９ｂを形成する。ハンダバンプ２９ａ，２９ｂを形成するタイミングは、ブレードダイシングの前または後でも可能であって、ボール搭載法や印刷法により形成される。また、ハンダバンプ２９ａ，２９ｂのいずれかを形成して、ブレードダイシングをした後に、もう片側のハンダバンプ２９ａ，２９ｂを形成することも可能である。このようなハンダバンプ２９ａ，２９ｂの形成方法によって図１１および図１２に示す半導体装置２０ａが完成する。

このような半導体装置２０ａは、半導体装置２０と同様にハンダバンプ２９ａ，２９ｂに、例えば電子部品としてのインタポーザおよび半導体チップをそれぞれ接続すると、インタポーザと半導体チップとの間に導通させて信号伝達を実現することができる。また、このような構成の半導体装置２０ａであれば、従来のパッケージ組み立て技術とワイヤ形成技術によって容易に形成することができる。また、必要に応じて、半導体装置２０ａの表裏面の電極端子のピッチを自由に変更することができ、バンプピッチに依存せずにワイヤ２７をボンディングすることができる。さらに、半導体装置２０ａでは、外側に枠部２１ｃを有するために、放熱性が向上し、外部からの衝撃などから回路層２２を保護することができる。

次に、第３の実施の形態について説明する。
第３の実施の形態では、第１および第２の実施の形態で説明した半導体装置２０，２０ａを実際に利用して接続した場合を例に挙げている。

図１４は、第３の実施の形態の半導体装置の要部断面模式図である。なお、図１４では第１の実施の形態で説明した半導体装置２０を利用した場合について説明するが、第２の実施の形態の半導体装置２０ａを適用させても構わない。また、半導体装置２０を利用しているために、半導体装置２０の各構成については説明を省略する。

図１４に示すように、半導体装置５０は、電子部品としてのインタポーザ３０と半導体装置２０とがハンダバンプ２９ａを介して接続し、電子部品としての半導体チップ４０のハンダバンプ４９ｂと半導体装置２０とがハンダバンプ２９ｂを介して接続されている。この結果、インタポーザ３０と半導体チップ４０とを半導体装置２０を介して接続することが可能となる。すなわち、半導体装置２０によって、半導体チップ４０からの信号をハンダバンプ４９ｂ，２９ｂ、ワイヤ２７、再配線層２５、導電性ポスト部２６およびハンダバンプ２９ａを介して、インタポーザ３０へ信号を伝達することができる。また、インタポーザ３０から半導体チップ４０への信号伝達も可能である。

また、図１４には図示していないが、半導体チップ４０と半導体装置２０との接続信頼性を向上させるために、半導体チップ４０および半導体装置２０との間にアンダーフィルを入れるようにしてもよい。そして、ハンダバンプ２９ｂ，４９ｂの接続に代わって、ハンダバンプ４９ｂのみで半導体チップ４０と半導体装置２０とを接続するようにしてもよい。

上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

実施の形態の概要を説明する要部断面模式図である。実施の形態の概要を説明する表側の要部平面模式図である。実施の形態の概要を説明する裏側の要部平面模式図である。第１の実施の形態における半導体装置の要部断面模式図である。第１の実施の形態におけるパシベーション膜の形成工程の要部断面模式図である。第１の実施の形態における溝の形成工程の要部断面模式図である。第１の実施の形態におけるレジストの形成工程の要部断面模式図である。第１の実施の形態における再配線層、導電性ポスト部およびワイヤの形成工程の要部断面模式図である。第１の実施の形態におけるワイヤボンディングの斜視要部拡大模式図である。第１の実施の形態における封止樹脂による封止工程の要部断面模式図である。第２の実施の形態における半導体装置の要部断面模式図である。第２の実施の形態における半導体装置の裏側の要部平面模式図である。第２の実施の形態における溝の形成工程の要部断面模式図である。第３の実施の形態の半導体装置の要部断面模式図である。

符号の説明

１０半導体装置
１１半導体チップ
１２回路層
１３電極部
１４絶縁膜
１５再配線層
１６導電性ポスト部
１７ワイヤ
１８封止樹脂
１９ａ，１９ｂハンダバンプ

Claims

複数の回路層が形成された半導体チップの表面に、前記複数の回路層を隔離する溝部を形成する工程と、
前記回路層上に再配線層を形成する工程と、
前記再配線層上に突起電極を形成する工程と、
前記再配線層にワイヤの第１の端部を接続し、前記溝部の底部に前記ワイヤの第２の端部を接続する工程と、
前記半導体チップ、前記再配線層、前記突起電極、および前記ワイヤを封止樹脂で封止する工程と、
前記突起電極および前記第２の端部を前記封止樹脂から露出させる工程と、
前記半導体チップおよび前記第２の端部を取り囲む枠部を有するように前記半導体チップおよび前記封止樹脂を前記溝部で切断する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第２の端部にハンダバンプを介して電子部品を接続することを特徴とする請求項１記載の半導体装置の製造方法。
前記回路層と前記再配線層との間に、開口部を備える絶縁膜を形成する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。