JP6119352B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6119352B2 JP6119352B2 JP2013061346A JP2013061346A JP6119352B2 JP 6119352 B2 JP6119352 B2 JP 6119352B2 JP 2013061346 A JP2013061346 A JP 2013061346A JP 2013061346 A JP2013061346 A JP 2013061346A JP 6119352 B2 JP6119352 B2 JP 6119352B2
- Authority
- JP
- Japan
- Prior art keywords
- manifold
- chip
- alignment
- semiconductor chip
- microchannel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
図1は、実施形態に係る半導体装置の一例を一部断面で示した側面図である。図2(a)〜(c)は、実施形態に係る半導体装置の形成に使用されるチップを示す平面図であり、それらのチップを互いに重ね合わせてI−I線に沿って切断した断面は図1のようになる。図3は、図1に示す半導体装置の分解斜視図を示している。
まず、図7(a)に示すように、第1のシリコンウエハ32上に、フォトレジスト33をスピンコート法などにより例えば5μm程度の厚さに塗布する。フォトレジスト33は、2000rpmのスピンコートを行って塗布した後、120℃の加熱処理によりベークする。次に、フォトレジスト33のうち第1のシリコンウエハ32に縦横に複数配置されるアライメント配管領域32pをそれぞれフォトリソグラフィ技術によりパターニングする。これにより、図7(b)に示すように、流体を配分する開口部形成用の窓33aをフォトレジスト33に形成する。さらに、フォトレジスト33をマスクに使用し、窓33aを通して第1のシリコンウエハ32が貫通するまでエッチングする。これにより、図7(c)に示すように、アライメント配管領域32p内には複数の開口部11aが形成され、その後にフォトレジスト33を除去する。エッチングの手法として、例えば深掘り反応性イオンエッチング(DRIE:Deep Reactive Ion Etching)法が好適に用いられる。
(付記1)第1半導体チップの上に積層される第2半導体チップと、前記第1半導体チップと前記第2半導体チップの間に挟まれ、一端寄りに第1マニホールド、他端寄りに第2マニホールドがそれぞれ形成され、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップの厚さ方向に連続して形成され、前記第1マニホールドに繋がる第1アライメント穴と、前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップの厚さ方向に連続して形成され、前記第2マニホールドに繋がる第2アライメント穴と、前記第1アライメント穴に嵌め込まれ、前記第1マニホールドに繋がる第1開口部が形成された第1アライメント配管と、前記第2アライメント穴に嵌め込まれ、前記第2マニホールドに繋がる第2開口部を含む第2アライメント配管と、を有する半導体装置。
(付記2)前記第2半導体チップの上に積層される第3半導体チップと、前記第2半導体チップと前記第3半導体チップの間に挟まれ、前記一端寄りに第3マニホールド、前記他端寄りに第4マニホールドがそれぞれ形成され、前記第3マニホールドから前記第4マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第3マニホールドに繋がる第3アライメント穴と、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第4マニホールドに繋がる第4アライメント穴と、前記第3アライメント穴に嵌め込まれ、前記第3マニホールドに繋がる第3開口部が形成された第3アライメント配管と、 前記第4アライメント穴に嵌め込まれ、前記第4マニホールドに繋がる第4開口部が形成された第4アライメント配管と、を有することを特徴とする付記1に記載の半導体装置。
(付記3)前記第1アライメント穴と前記第2アライメント穴は前記第2マイクロチャネルチップと前記第3半導体チップにも形成され、前記第1マイクロチャネルチップと前記第2半導体チップと前記第2マイクロチャネルチップと前記第3半導体チップは、前記第1半導体チップの上に繰り返して複数形成されることを特徴とする付記2に記載の半導体装置。
(付記4)前記第1アライメント穴から前記第2アライメント穴への第1の方向は、前記第4アライメント穴から前記第4アライメント穴への第2の方向と交差することを特徴とする付記2又は付記3に記載の半導体装置。
(付記5)前記第1アライメント配管は、第1熱交換媒体を前記第1マイクロチャネルチップの前記第1マニホールドに供給する第1供給管であり、前記第2アライメント配管は、前記第1熱交換媒体を前記第1マイクロチャネルチップの前記第2マニホールドから排出させる第1排出管であり、前記第4アライメント配管は、前記第2熱交換媒体を前記第2マイクロチャネルチップの前記第4マニホールドに供給する第2供給管であり、前記第3アライメント配管は、第2熱交換媒体を前記第2マイクロチャネルチップの前記第3マニホールドから排出させる第2排出管であることを特徴とする付記2乃至付記4のいずれか1つに記載の半導体装置。
(付記6)前記第1半導体チップ、前記第2半導体チップ及び前記第3半導体チップが形成される複数の基板と前記第1マイクロチャネルチップ及び前記第2マイクロチャネルチップは、同じ熱膨張率の材料から形成されることを特徴とする付記2乃至付記5のいずれか1つに記載の半導体装置。
(付記7)前記第1マイクロチャネルチップ及び前記第2マイクロチャネルチップにおいて、前記第1溝、前記第2溝のそれぞれの下の層には、導電性の貫通ビアが形成されていることを特徴とする付記2乃至付記5のいずれか1つに記載の半導体装置。
(付記8)一方の端部寄りに形成された第1の流路口と、他方の端部寄りに形成された第2流路口を有する第1半導体チップと、前記第1流路口に重なる第3流路口と、前記第2流路口に重なる第4流路口が形成された第2半導体チップと、前記第1流路口に重なる第5流路口と、前記第2流路口に重なる第6流路口と、前記第5流路口に繋がる第1マニホールドと、前記第6流路口に繋がる第2マニホールドが形成され、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、前記第1マニホールドに繋がる大きさの第1開口部を有する第1アライメント配管と、前記第2マニホールドに繋がる大きさの第2開口部を有する第2アライメント配管と、を用意し、前記第1マニホールドに前記第1開口部を位置合わせし、前記第1アライメント配管に、前記第1流路口、前記第5流路口、前記第3流路口を順に嵌め込み、前記第2マニホールドに前記第2開口部を位置合わせし、前記第2アライメント配管に、前記第2流路口、前記第6流路口、前記第4流路口を順に嵌め込み、前記第1半導体チップの上に前記第1マイクロチャネルチップと前記第2半導体チップを順に積層して接合する工程を含む半導体装置の製造方法。
(付記9)一方の端部寄りに形成された第7流路口と、他方の端部寄りに形成された第8流路口を有する第3半導体チップと、前記第7流路口に重なる第9流路口と、前記第8流路口に重なる第10流路口と、前記第8流路口に繋がる第3マニホールドと、前記第10流路口に繋がる第4マニホールドが形成され、前記第4マニホールドから前記第3マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、前記第3マニホールドに繋がる大きさの第3開口部を有する第3アライメント配管と、前記第4マニホールドに繋がる大きさの第4開口部を有する第4アライメント配管と、を用意し、前記第3マニホールドに前記第3開口部を合わせて、前記第7流路口、前記第9流路口に前記第3アライメント配管を嵌め込み、前記第4マニホールドに前記第4開口部を合わせて、前記第8流路口、前記第10流路口に第4アライメント配管を嵌め込み、前記第2半導体チップの上に前記第2マイクロチャネルチップと前記第3半導体チップを順に積層して接合する工程を含む付記8に記載の半導体装置の製造方法。
(付記10)前記第1アライメント配管は、前記第2マイクロチャネルチップ、前記第3半導体チップにそれぞれ形成された第11流路口、第12流路口に嵌め込まれ、前記第2アライメント配管は、前記第2マイクロチャネルチップ、前記第3半導体チップにそれぞれ形成された第13流路口、第14流路口に嵌め込まれ、前記第3アライメント配管は、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップにそれぞれ形成された第15流路口、第16流路口、第17流路口に嵌め込まれ、前記第4アライメント配管は、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップにそれぞれ形成された第18流路口、第19流路口、第20流路口に嵌め込まれることを特徴とする付記9に記載の半導体装置の製造方法。
1a、2a、3a、4a、5a 半導体回路部
1e、2e、3e、4e、5e 冷媒供給用の流路口
1e、2e、3e、4e、5e 冷媒供給用の流路口
1f、2f、3f、4f、5f 冷媒排出用の流路口
1g、2g、3g、4g、5g 冷媒排出用の流路口
6〜9 マイクロチャネルチップ
6a、7a、8a、9a 溝
6b、7b、8b、9b マニホールド
6c、7c、8c、9c マニホールド
6d、6e、8d、8e 冷媒供給用の流路口
6f、6g、8f、8g 冷媒排出用の流路口
7d、7e、9d、9e 冷媒供給用の流路口
7f、7g、9f、9g 冷媒排出用の流路口
6e、6f、8e、8f 流路口
7d、7g、9d、9g 流路口
10 半導体装置
10a〜10d アライメント穴
11〜14 アライメント配管
15 プリント基板
21 コールドプレート
28 ボルスタープレート
Claims (5)
- 第1半導体チップに積層される第2半導体チップと、
前記第1半導体チップと前記第2半導体チップの間に挟まれ、一端寄りに第1マニホールド、他端寄りに第2マニホールドがそれぞれ形成され、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、
前記第2半導体チップに積層される第3半導体チップと、
前記第2半導体チップと前記第3半導体チップの間に挟まれ、前記一端寄りに第3マニホールド、前記他端寄りに第4マニホールドがそれぞれ形成され、前記第3マニホールドから前記第4マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、
前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップ内で厚さ方向に連続して形成され、前記第1マニホールドに繋がる第1アライメント穴と、
前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップ内で厚さ方向に連続して形成され、前記第2マニホールドに繋がる第2アライメント穴と、
前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第3マニホールドに繋がる第3アライメント穴と、
前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第4マニホールドに繋がる第4アライメント穴と、
前記第1アライメント穴に嵌め込まれ、前記第1マニホールドに繋がる第1開口部が形成された第1アライメント配管と、
前記第2アライメント穴に嵌め込まれ、前記第2マニホールドに繋がる第2開口部を含む第2アライメント配管と、
前記第3アライメント穴に嵌め込まれ、前記第3マニホールドに繋がる第3開口部が形成された第3アライメント配管と、
前記第4アライメント穴に嵌め込まれ、前記第4マニホールドに繋がる第4開口部が形成された第4アライメント配管と、
を有する半導体装置。 - 前記第1アライメント配管は、第1熱交換媒体を前記第1マイクロチャネルチップの前記第1マニホールドに供給する第1供給管であり、
前記第2アライメント配管は、前記第1熱交換媒体を前記第1マイクロチャネルチップの前記第2のマニホールドから排出させる第1排出管であり、
前記第4アライメント配管は、第2熱交換媒体を前記第2マイクロチャネルチップの前記第4マニホールドに供給する第2供給管であり、
前記第3アライメント配管は、前記第2熱交換媒体を前記第2マイクロチャネルチップの前記第3マニホールドから排出させる第2排出管である
ことを特徴とする請求項1に記載の半導体装置。 - 前記第1マイクロチャネルチップを貫通して形成された第1ビアと、
前記第1半導体チップと前記第1ビアを接続する第1バンプと、
前記第2マイクロチャネルチップを貫通して形成された第2ビアと、
前記第2半導体チップと前記第2ビアを接続する第2バンプと、
を有する請求項1又は請求項2に記載の半導体装置。 - 一方の端部寄りに形成された第1流路口と、他方の端部寄りに形成された第2流路口を有する第1半導体チップと、
前記第1流路口に重なる第3流路口と、前記第2流路口に重なる第4流路口が形成された第2半導体チップと、
前記第1流路口に重なる第5流路口と、前記第2流路口に重なる第6流路口と、前記第5流路口に繋がる第1マニホールドと、前記第6流路口に繋がる第2マニホールドと、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、
前記一方の端部寄りに形成された第7流路口と、前記第7流路口から間隔をおいて前記第3流路口に重なる第8流路口と、前記他方の端部寄りに形成された第9流路口と、前記第9流路口から間隔をおいて前記第4流路口に重なる第10流路口と、前記第7流路口に繋がる第3マニホールドと、前記第9流路口に繋がる第4マニホールドと、前記第4マニホールドから前記第3マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、
前記第7流路口に重なる第11流路口と、前記第9流路口に重なる第12流路口と、前記第8流路口に重なる第13流路口と、前記第10流路口に重なる第14流路口を有する第3半導体チップと、
前記第1マニホールドに繋がる大きさの第1開口部を有する第1アライメント配管と、
前記第2マニホールドに繋がる大きさの第2開口部を有する第2アライメント配管と、
前記第3マニホールドに繋がる大きさの第3開口部を有する第3アライメント配管と、
前記第4マニホールドに繋がる大きさの第4開口部を有する第4アライメント配管と、
を用意し、
前記第1アライメント配管を、順に重ねられる前記第1流路口、前記第5流路口、前記第3流路口、前記第8流路口、前記第13流路口に嵌め込み、
前記第2アライメント配管を、順に重ねられる前記第2流路口、前記第6流路口、前記第4流路口、第10流路口、前記第14流路口に嵌め込み、
前記第3アライメント配管を前記第7流路口、前記第11流路口に嵌め込み、
前記第4アライメント配管を前記第9流路口、前記第12流路口に嵌め込み、
前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップを順に積層して互いを接合する
工程を含む半導体装置の製造方法。 - 前記第1マイクロチャネルチップを貫通して形成された第1ビアと、前記第1半導体チップに設けられた第1バンプとを接続し、
前記第2マイクロチャネルチップを貫通して形成された第2ビアと、前記第2半導体チップに設けられた第2バンプとを接続する
工程を有する請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061346A JP6119352B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061346A JP6119352B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014187228A JP2014187228A (ja) | 2014-10-02 |
JP6119352B2 true JP6119352B2 (ja) | 2017-04-26 |
Family
ID=51834482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013061346A Active JP6119352B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6119352B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10157817B1 (en) | 2018-01-26 | 2018-12-18 | Toyota Motor Engineering & Manufacturing North America, Inc. | Chip-scale cooling device having through-silicon vias and flow directing features |
US10685905B2 (en) | 2018-01-24 | 2020-06-16 | Toyota Motor Engineering & Manufacturing North America, Inc. | Multi-layer cooling structure including through-silicon vias through a plurality of directly-bonded substrates and methods of making the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102298138B1 (ko) * | 2017-07-28 | 2021-09-06 | 현대모비스 주식회사 | 전력반도체용 냉각장치 |
WO2019146039A1 (ja) * | 2018-01-25 | 2019-08-01 | ソフトバンク株式会社 | 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路 |
US10165707B1 (en) * | 2018-04-27 | 2018-12-25 | Northrop Grumman Systems Corporation | Device and method for providing immersion cooling in a compact-format circuit card environment |
CN114287056A (zh) * | 2019-09-04 | 2022-04-05 | 三菱电机株式会社 | 散热器及半导体模块 |
JP6850336B1 (ja) * | 2019-12-05 | 2021-03-31 | ソフトバンク株式会社 | 半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路 |
CN111968944A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种射频模组超薄堆叠工艺 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19506093C2 (de) * | 1995-02-22 | 2000-12-07 | Dilas Diodenlaser Gmbh | Diodenlaserbauelement |
KR100772381B1 (ko) * | 2005-09-29 | 2007-11-01 | 삼성전자주식회사 | 히트싱크 |
JP2007242724A (ja) * | 2006-03-06 | 2007-09-20 | Seiko Epson Corp | マイクロチャンネル構造体、マイクロチャンネル構造体の製造方法及び電子機器 |
-
2013
- 2013-03-25 JP JP2013061346A patent/JP6119352B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10685905B2 (en) | 2018-01-24 | 2020-06-16 | Toyota Motor Engineering & Manufacturing North America, Inc. | Multi-layer cooling structure including through-silicon vias through a plurality of directly-bonded substrates and methods of making the same |
US11387165B2 (en) | 2018-01-24 | 2022-07-12 | Toyota Motor Engineering & Manufacturing North America, Inc. | Multi-layer cooling structure including through-silicon vias through a plurality of directly-bonded substrates and methods of making the same |
US10157817B1 (en) | 2018-01-26 | 2018-12-18 | Toyota Motor Engineering & Manufacturing North America, Inc. | Chip-scale cooling device having through-silicon vias and flow directing features |
Also Published As
Publication number | Publication date |
---|---|
JP2014187228A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6119352B2 (ja) | 半導体装置及びその製造方法 | |
Sekar et al. | A 3D-IC technology with integrated microchannel cooling | |
US10170392B2 (en) | Wafer level integration for embedded cooling | |
TW591984B (en) | Micro-circulating flow channel system and its manufacturing method | |
US7271034B2 (en) | Semiconductor device with a high thermal dissipation efficiency | |
Tang et al. | Integrated liquid cooling systems for 3-D stacked TSV modules | |
EP2973697B1 (en) | Method of creating a coolant channel in a semiconductor wafer assembly | |
US7632470B2 (en) | Microstructure, microreactor, micro heat exchanger and method for fabricating microstructure | |
US9252070B2 (en) | Three-dimensional mounting semiconductor device and method of manufacturing three-dimensional mounting semiconductor device | |
JP2010147478A (ja) | マイクロチャネルヒートシンクの低コスト製造 | |
TWI825478B (zh) | 用於製造基於微機電系統之冷卻系統的方法及系統 | |
JP6449601B2 (ja) | 冷却装置 | |
WO2022241848A1 (zh) | 一种硅基扇出型封装结构及其制备方法 | |
TW201709444A (zh) | 用於積體電路和裝置層級冷卻的微管 | |
JP2012253104A (ja) | インターポーザを用いた積層モジュールの実装構造 | |
Dang et al. | Integration and packaging of embedded radial micro-channels for 3D chip cooling | |
CN105977370A (zh) | 一种基于压电微泵的嵌入式制冷器件及其制备方法 | |
KR102542563B1 (ko) | 직접냉각형 반도체 패키지 유닛 | |
TW200524115A (en) | Using external radiators with electroosmotic pumps for cooling integrated circuits | |
JP6131730B2 (ja) | 半導体装置及びその冷却方法 | |
TWI604578B (zh) | Stacking module and interposer used therefor | |
CN113023663B (zh) | 一种全硅结构mems微流道散热器及其加工方法 | |
Bergendahl et al. | Integrated Stacked Silicon Microcoolers | |
Fukushima et al. | 3-D sidewall interconnect formation climbing over self-assembled KGDs for large-area heterogeneous integration | |
JP5434682B2 (ja) | 冷却装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6119352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |