JP6119352B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6119352B2
JP6119352B2 JP2013061346A JP2013061346A JP6119352B2 JP 6119352 B2 JP6119352 B2 JP 6119352B2 JP 2013061346 A JP2013061346 A JP 2013061346A JP 2013061346 A JP2013061346 A JP 2013061346A JP 6119352 B2 JP6119352 B2 JP 6119352B2
Authority
JP
Japan
Prior art keywords
manifold
chip
alignment
semiconductor chip
microchannel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013061346A
Other languages
English (en)
Other versions
JP2014187228A (ja
Inventor
聖二 日比野
聖二 日比野
水野 義博
義博 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013061346A priority Critical patent/JP6119352B2/ja
Publication of JP2014187228A publication Critical patent/JP2014187228A/ja
Application granted granted Critical
Publication of JP6119352B2 publication Critical patent/JP6119352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
半導体ICチップやそのパッケージ、車載用パワーデバイス等の電子部品や、サーバやパーソナルコンピュータ等の電子機器は、その動作時に熱を発生するため、それらの特性などに悪影響がでる。熱に対する信頼性の高い動作を確保するために、発生した熱を効率よく除去して温度を管理し、適正な動作温度を実現する必要がある。また、電子機器の小型化・高速化の進展に伴い、装置の発熱密度の増大が進んでいるため、発生した熱の除去がより難しくなってきており、冷却の重要性が増している。冷却方法としては、例えば、単層のマイクロチャネルを用いた冷却技術が知られ、さらに単層のマイクロチャネルを使用する構造では温度分布の温度差を低減するために対向流を用いることが知られている。
一方、半導体プロセスの微細化が進行しており、現在では光の波長と同等のオーダーで微細化が行われている。これ以上の微細化を進めるにはコスト面で不利になると言われている。そこで、さらなる高密度化を目指して、複数の半導体チップを積み重ねて実装した三次元積層の手法が注目されている。しかし、複数の半導体チップを積層した三次元実装半導体では、従来のようにチップ表面にヒートシンク等の冷却部品を実装して冷却しようとしても、積層されたすべてのチップを冷却することは困難であるため、どのようにして三次元積層チップの内部を効率よく冷却するかが課題となっていた。
このような技術背景の下で、三次元積層した半導体チップの冷却法としてマイクロチャネルを用いた冷却技術が注目されている。この冷却技術は、積層されたチップの間にマイクロチャネルを設置し、このマイクロチャネルに冷媒を流すことで各層の半導体チップを熱交換により冷却する技術である。
マイクロチャネルは、マイクロメーターオーダーの液体の流路であり、そのスケールでの流れは層流でありながら、体積力よりも表面力、即ち流体の粘性効果の影響が大きくなる効果が現れるため、少ない量の流体で高い熱伝達率を実現することが可能になる。このため、マイクロチャネルを三次元積層チップの層間に配置することにより、効率よくチップの内部を冷却することが可能になる。また、マイクロチャネルの幅や高さはマイクロメーターオーダーであり、使用する冷却用の流体も少量で済むため、冷却装置の小型化が可能になる。
従来の三次元積層チップの構造は、半導体チップを積層した構造を形成した後に、その側面に一括のマニホールドを形成し、そこに流体を流すという方式も知られている。
特開平5−251601号公報 特開平6−021291号公報 米国特許第6457515号明細書 特開2002−110896号公報
ところで、側面に一括のマニホールドを形成してそこに流体を流すという上記の方式では、流体の流れが一方向であるため次のような課題がある。即ち、流量が少ない場合は特にデバイス内の温度分布の温度差が大きくなり、また半導体チップの積層数が増すとデバイスごとのアライメントが難しくなり、さらに各層への流体導入量の調整はマイクロチャネルの仕様変更が必要であるという課題である。
特に問題となるのは温度分布の温度差の解消であり、上記のように対向流を用いる従来技術では単層発熱体の温度分布のみに関する温度差の解消法であり、三次元積層デバイスに対する具体的な適応法は示されていない。対向流を三次元積層デバイスに適応するには各層へリークなく冷媒を分配する必要があり、精度のよいアライメント・接合を行うためには層数が増すほどに煩雑な工程となる。
本発明の目的は、チップの積層構造のアライメントを容易にし、効果的な冷却を実現する半導体装置及びその製造方法を提供する。
本実施形態の1つの観点によれば、第1半導体チップ積層される第2半導体チップと、前記第1半導体チップと前記第2半導体チップの間に挟まれ、一端寄りに第1マニホールド、他端寄りに第2マニホールドがそれぞれ形成され、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、前記第2半導体チップに積層される第3半導体チップと、前記第2半導体チップと前記第3半導体チップの間に挟まれ、前記一端寄りに第3マニホールド、前記他端寄りに第4マニホールドがそれぞれ形成され、前記第3マニホールドから前記第4マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップ内で厚さ方向に連続して形成され、前記第1マニホールドに繋がる第1アライメント穴と、前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップ内で厚さ方向に連続して形成され、前記第2マニホールドに繋がる第2アライメント穴と、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第3マニホールドに繋がる第3アライメント穴と、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第4マニホールドに繋がる第4アライメント穴と、前記第1アライメント穴に嵌め込まれ、前記第1マニホールドに繋がる第1開口部が形成された第1アライメント配管と、前記第2アライメント穴に嵌め込まれ、前記第2マニホールドに繋がる第2開口部を含む第2アライメント配管と、前記第3アライメント穴に嵌め込まれ、前記第3マニホールドに繋がる第3開口部が形成された第3アライメント配管と、前記第4アライメント穴に嵌め込まれ、前記第4マニホールドに繋がる第4開口部が形成された第4アライメント配管と、を有する半導体装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
本実施形態によれば、チップの積層構造のアライメントを容易にし、効果的な冷却を実現することができる。
図1は、実施形態に係る半導体装置の一例を一部断面で示した側面図である。 図2(a)、(b)、(c)は、実施形態に係る半導体装置の形成に使用されるチップを示す平面図である。 図3は、実施形態に係る半導体装置の一例を示す分解斜視図である。 図4は、実施形態に係る半導体装置におけるアライメント配管の開口部と積層チップ構造のマニホールドの位置関係の一例を示す側面図である。 図5は、実施形態に係る半導体装置の取り付け状態の一例を一部断面で示した側面図である。 図6(a)、(b)、(c)は、実施形態に係る半導体装置を取り付けるために使用される固定部の上面図、断面図、底面図である。 図7(a)、(b)、(c)は、実施形態に係る半導体装置のアライメント配管の第1のパーツを形成する工程を示す平面図である。 図8(a)、(b)、(c)は、実施形態に係る半導体装置のアライメント配管の第2のパーツを形成する工程を示す平面図である。 図9は、実施形態に係る半導体装置に使用されるアライメント配管のパーツの配置の一例を示す分解斜視図である。
以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図1は、実施形態に係る半導体装置の一例を一部断面で示した側面図である。図2(a)〜(c)は、実施形態に係る半導体装置の形成に使用されるチップを示す平面図であり、それらのチップを互いに重ね合わせてI−I線に沿って切断した断面は図1のようになる。図3は、図1に示す半導体装置の分解斜視図を示している。
図1〜図3において、半導体装置10は、順に重ねられる複数の半導体チップ1〜5と、半導体チップ1〜5の間に下から順に交互に挟まれる第1のマイクロチャネルチップ6、8と第2のマイクロチャネルチップ7、9を有している。第1、第2のマイクロチャネルチップ6〜9は、半導体チップ1〜5を冷却するために配置され、半導体チップ1〜5の半導体基板に熱膨張係数が近いか或いは同じ値の材料で形成することが好ましい。これは、半導体チップ1〜5内の半導体回路(不図示)が駆動時に発熱すると、半導体チップ1〜5と第1、第2のマイクロチャネルチップ6〜9の互いの接合部分に応力がかかるので、応力による接合の信頼性低下を防止するためである。
従って、互いの熱膨張係数が近いか同一の材料であれば、第1、第2のマイクロチャネルチップ6〜9の材料と半導体チップ1〜5の基板材料が同じである必要はない。なお、本実施形態では、半導体チップ1〜5の半導体基板と第1、第2のマイクロチャネルチップ6〜9はともにシリコンから形成される構造について説明する。
複数の半導体チップ1〜5は、図2(a)に示すように、中央に半導体回路部1a、2a、3a、4a、5aを有し、その第1端寄り、第2端寄りの領域にはそれぞれ第1の周辺部1b、2b、3b、4b、5bと第2の周辺部1c、2c、3c、4c、5cを有している。複数の半導体チップ1〜5のそれぞれの四隅の近くには同じ位置で重ねられ、同じ形状及び大きさの流路口が形成されている。各々のチップにおける4つの流路口のうち、半導体チップ1〜5の1つの側部の近傍に形成される2つは第1、第2の冷媒供給用の流路口1d〜5d、1e〜5eであり、別の側部の近傍に形成される残りの2つは第1、第2の冷媒排出用の流路口1f〜5f、1g〜5gである。
第1のマイクロチャネルチップ6、8のうち半導体チップ1〜5の第1の冷媒供給用の流路口1d〜5dに重ねられる部分には、図2(b)に示すように、それらと同じ大きさの冷媒供給用の流路口6d、8dが形成されている。また、第1のマイクロチャネルチップ6、8のうち半導体チップ1〜5の第2の冷媒排出用の流路口1g〜5gに重ねられる部分には、それらと同じ大きさの冷媒排出用の流路口6g、8gが形成されている。さらに、半導体チップ1〜5の第1の冷媒排出用の流路口1f〜5fと第2の冷媒供給用の流路口1e〜5eに重ねられる部分にはそれらと同じ大きさの流路口6f、8f、6e、8eが形成されている。
さらに、第2のマイクロチャネルチップ7、9のうち半導体チップ1〜5の第2の冷媒供給用の流路口1e〜5eと第1の冷媒排出用の流路口1f〜5fに重なる部分のそれぞれには、図2(c)に示すように、冷媒供給用流の路口7e、9eと冷媒排出用の流路口7f、9fが形成されている。さらに、半導体チップ1〜5の第1の冷媒供給用の流路口1d〜5d、第2の冷媒排出用の流路口1g〜5gに重ねられる部分にはそれらと同じ大きさの流路口7d、9d、7g、9gが形成されている。
これにより、第2のマイクロチャネルチップ7、9における冷媒供給用の流路口7e、9eと冷媒排出用の流路口7f、9fは、1つの対角線の方向に配置され、その対角線と交差する別の対角線の方向の流路口7d、9dと流路口7g、9gのそれぞれには、第1のマイクロチャネルチップ6、8の冷媒供給用の流路口6d、8dと冷媒排出用の流路口6g、8gが重ねて配置されている。
第1のマイクロチャネルチップの6、8うち半導体チップ1〜5の中央の半導体回路部1a〜5aに重なる領域には、図2(b)に示すように、複数のフィン6k、8kの両側で冷媒の流路となる複数の溝6a、8aが第1端から第2端方向に形成されている。溝6a、8a及びフィン6k、8kは、第1のマイクロチャネルチップ6、7の一方の側部から他方の側部に向かって間隔をおいて複数形成されている。また、溝6a、8aの底部には、複数のシリコン貫通ビア(TSV:trough-silicon via)6v、8vが形成されている。それらのTSV6v、8vの上端には、その上の半導体チップ2、4の下面の複数のバンプ2u、4uが接続される。また、TSV6v、8vの下端は、その下の半導体チップ1、3の上面の導電性パッド(不図示)に接続される。なお、最も下に配置される半導体チップ1の下面のバンプ1uは、プリント基板15の上面の導電性パッド15aに接続される。
それらの溝6a、8aの第1端は、第1のマイクロチャネルチップ6、8の第1端寄りの領域に形成された凹状の第1のマニホールド6b、8bに繋がっている。また、複数の溝6a、8aの第2端は、第1のマイクロチャネルチップ6、8の第2端寄りの領域に形成された凹状の第2のマニホールド6c、8cに繋がっている。
第1のマニホールド6b、8bと第2のマニホールド6c、8cのそれぞれは、半導体チップ1〜5の第1の周辺領域1bと第2の周辺領域1cに重なる領域内に形成されている。また、第1のマニホールド6b、8b内には冷媒供給用の流路口6d、8dが貫通し、第2のマニホールド6c、8c内には冷媒排出用の流路口6g、8gが貫通した構造となっている。
第2のマイクロチャネルチップ7、9うち半導体チップ1〜5の中央の半導体回路部1a〜5aに重なる領域には、図2(c)に示すように、複数のフィン7k、9kの両側で冷媒の流路となる複数の溝7a、9aが第1端から第2端方向に形成されている。溝7a、9a及びフィン7k、9kは、第2のマイクロチャネルチップ7、9の一方の側部から他方の側部に向かって間隔をおいて複数形成されている。また、溝7a、9aの底部には、図1に示すように、その上の半導体チップ3、5の下面の複数のバンプ3u、5uが接続されるTSV7v、9vが形成されている。TSV7v、9vは、第2のマイクロチャネルチップ7、9の下面に達し、その下の半導体チップ2、4の上面の導電性パッド(不図示)に接続するように形成されている。
それらの溝7a、9aの第1端は、第2のマイクロチャネルチップ7、9の第1端寄り領域に形成された凹状の第3のマニホールド7b、9bに繋がっている。また、複数の溝7a、9aの第2端は、第2のマイクロチャネルチップ7、9の第2端寄り領域に形成された凹状の第4のマニホールド7c、9cに繋がっている。
第3のマニホールド7b、8bと第4のマニホールド6c、8cは、半導体チップ1〜5の第1の周辺領域1bと第2の周辺領域1cにそれぞれ重なる位置に形成されている。また、第3のマニホールド7b、9bには冷媒排出用の流路口7f、9fが貫通し、第4のマニホールド7c、9cには冷媒供給用の流路口7e、9eが貫通した構造となっている。
なお、第1、第2のマイクロチャネルチップ6〜9内のTSV6v、7v、8v、9vの形成位置は、フィン6k、7k、8k、9k内であってもよい。この場合、フィン6k、7k、8k、9kの上端は、第1、第2のマイクロチャネルチップ6〜9の上面よりもバンプの厚さ程度に低く形成される。
第1のマイクロチャネルチップ6、8と第2のマイクロチャネルチップ7、9は、複数の半導体チップ1〜5の間に下から順に交互に重ねられて接合され、積層構造チップ1〜9となる。これにより、積層構造チップ1〜9の四隅の近傍で重なり合った流路口1d〜1g、…、9d〜9gは、図1、図3に示すような四角柱状の第1〜第4のアライメント穴10a〜10dとなる。第1、第4のアライメント穴10a、10dのそれぞれの内周面には、第1のマイクロチャネルチップ6、8の第1、第2のマニホールド6b、8b、6c、8cが繋がっている。同様に、第2、第3のアライメント穴10b、10cのそれぞれの内周面には、第2のマイクロチャネルチップ7、9の第3、第4のマニホールド7b、9b、7c、9cが繋がっている。
第1、第2のアライメント穴10a、10bは、冷媒を流入する流路であり、それらの中には、図3に示すように、冷媒流入管を兼ねた第1、第2のアライメント配管11、12がフィットして嵌め込まれる。また、第3、第4のアライメント穴10c、10dは、冷媒を流出する流路であり、それらの中には、図3に示すように、冷媒流出管を兼ねた第3、第4のアライメント配管13、14がフィットして嵌め込まれる。
第1のアライメント配管11において、図2(b)、図3に示すように、第1のマイクロチャネルチップ6、8の第1のマニホールド6b、8bに繋がる部分には、冷媒供給用開口部11aが形成されている。また、第2のアライメント配管12において、第2のマイクロチャネルチップ7、9の第4のマニホールド7b、9bに繋がる部分には、図3に示すように、冷媒供給用開口部12aが形成されている。
第3のアライメント配管13において、図2(c)、図3に示すように、第2のマイクロチャネルチップ7、9の第3のマニホールド7b、9bに繋がる部分には、冷媒排出用開口部13aが形成されている。第4のアライメント配管14において、第1のマイクロチャネルチップ6、8の第2のマニホールド6c、8cに繋がる部分には、冷媒排出用開口部14aが形成されている。
ところで、図4(a)、(b)に例示するように、第1のアライメント配管11の冷媒導入用開口部11aと第1のマニホールド6bとの接続面積を調整し、それらの隙間を通る冷媒の流量配分を制御することができる。これについては、第2〜第4のアライメント配管12〜14でも同様である。
第1〜第4のアライメント配管11〜14の長さは、例えば上記の積層構造チップ1〜9の高さとほぼ同じに形成されている。また、それらの上端は開放され、下端は閉塞されて有底となっている。また、第1〜第4のアライメント配管11〜14の最上端は、最も上に配置される半導体チップ5の上面に対して段差なくほぼ平坦になるように取り付けられてもよい。また、第1〜第4のアライメント配管11〜14の下端は、最も下に配置される半導体チップ1の下面に対して段差無くほぼ平坦になるように取り付けられてもよいが、下に突出させる場合でもバンプ2u〜5uとTSV1v〜5vの接合を妨げない突出量とする。
第1〜第4のアライメント配管11〜14は、第1〜第4のマニホールド6b〜9b、6c〜9cに繋がるアライメント穴10a〜10dに挿入されて嵌め込まれるので、第1、第2のマイクロチャネルチップ6〜9と同じ又はそれに近い熱膨張係数を有する材料から形成されることが望ましい。これにより、第1〜第4のアライメント配管11〜14とアライメント穴10a〜10dのさらなる気密接合が可能となり、冷媒のリークを効果的に抑制することができる。
上記のように複数の半導体チップ1〜5と第1のマイクロチャネルチップ6、8と第2のマイクロチャネルチップ7、9を有する半導体装置は三次元積層チップ構造を有している。
下から一番目、二番目に配置される半導体チップ1、2の間に接合される第1のマイクロチャネルチップ6における冷媒の流れの方向は図2(b)の波線の矢印に示す方向に移動するように制御される。即ち、第1のマイクロチャネルチップ6の冷媒供給用流路口6dに嵌め込まれた第1のアライメント配管11の冷媒供給用開口部11aから第1のマニホールド6bに冷媒を供給する。また、冷媒排出流路口6gに嵌め込まれた第4のアライメント配管14の冷媒排出用開口部14aを通して第2のマニホールド6c内の冷媒を外部に排出する。
従って、冷媒供給開口部11aを通して供給され、第1のマニホールド6b内で拡散した冷媒は、複数の溝6a内を通して第2のマニホールド6c内に到達し、そこで収集された冷媒は冷媒排出用開口部14aを通して排出される。これにより、複数の溝6a内を通る冷媒は、その上と下の半導体チップ1、2の半導体回路部1a、2aから発生した熱とフィン6kなどを介して熱交換し、半導体チップ1、2を冷却する。そのような冷媒の流れの方向は、下から三番目と四番目の半導体チップ3、4の間に接合される第1のマイクロチャネルチップ8でも同様になる。
また、下から二番目、三番目に配置される半導体チップ2、3の間に接合される第2のマイクロチャネルチップ7における冷媒の流れの方向は、図2(c)の破線の矢印に示す方向に移動するように制御される。即ち、第2のアライメント穴10bに嵌め込まれた第2のアライメント配管12の冷媒供給用開口部12aから第4のマニホールド7cに冷媒を供給する。また、第3のアライメント穴10cに嵌め込まれた第3のアライメント配管13の冷媒排出用開口部13aを通して第3のマニホールド7b内の冷媒を排出する。
これにより、冷媒供給用開口部12aを通して供給され、第4のマニホールド7cで拡散した冷媒は、複数の溝7a内を通して第3のマニホールド7bに進み、そこで冷媒が冷媒排出用開口部13aを通して排出される。これにより、複数の溝7a内を通る冷媒は、その上と下の半導体チップ2、3の半導体回路部2a、3aから発生した熱とフィン7kを介して熱交換し、半導体チップ1、2を冷却する。そのような冷媒の流れの方向は、下から四番目と五番目の半導体チップ4、5の間に接合される第2のマイクロチャネルチップ9も同様である。なお、上記の冷媒はポンプ(不図示)により供給、排出される。
以上のように、第1マイクロチャネルチップ6、8内には第1端から第2端に向かって冷媒が流れる一方、第2マイクロチャネルチップ7、9内にはそれとは逆方向に媒体が流れる。これにより、半導体チップ1〜5は、第1、第2のマイクロチャネルチップ6〜9によって冷却される。しかも、第1、第2のマイクロチャネルチップ6〜9に挟まれる下から二番目、三番目及び四番目の半導体チップ2〜4は、対向流により温度分布の温度差が解消されるように冷却される。さらに、最下の半導体チップ1と最上の半導体チップ5の露出面は空冷で冷却される。
冷媒となる熱交換用の液体として、本実施形態では純水を用いるが、これに限定されるものではなく、アルコール、フロンガスなどの有機溶媒を使用してもよく、また熱伝導率を上げるためにカーボンナノチューブ、ダイヤモンド粒などのフィラーを液体内に分散されてもよい。
なお、図1〜図3では、半導体チップ1〜5を5枚用意しているが、その層数は5に限られるものではなく、それよりも少なくても良いし、多くてもよい。
以上のように本実施形態によれば、複数の半導体チップ1〜5の間に配置するマイクロチャネルチップ6〜9においてマイクロチャネルの複数の溝6a〜9aの両端に繋がるマニホールド6b〜9b、6c〜9cを半導体チップ1〜5の両端寄りに形成している。さらに、マニホールド6b〜9b、6c〜9cには、半導体チップ1〜5と同じ位置に流路口1d〜1g、2d〜2g、3d〜3g、4d〜4g、5d〜5gを形成している。
また、半導体チップ1〜5の両端寄りにはそれぞれ冷媒供給用の流路口1d、1e、2d、2e、3d、3e、4d、4e、5d、5eと冷媒排出用の流路口1f、1g、2f、2g、3f、3g、4f、4g、5f、5gを形成している。このため、マイクロチャネルチップ6〜9の両端寄りのマニホールド6b、6c、7b、7c、8b、8c、9b、9cに繋がる冷媒供給用の流路口6d、8d、7e、9eと冷媒排出用の流路口6g、8g、7f、9fの位置を半導体チップ1〜5の上記の流路口1d〜1g、2d〜2g、3d〜3g、4d〜4g、5d〜5gに合わせることにより、第1又は第2のマイクロチャネルチップ6〜9内に流れる冷媒の向きを選択することができる。
ところで、積層される半導体チップ1〜5とマイクロチャネルチップ6〜9の流路口1d〜1g、2d〜2g、3d〜3g、4d〜4g、5d〜5g、6d、8d、6g、8g、7e、7f、9e、9fには、冷媒を供給又は排出させる開口部11a〜14aを有するアライメント配管11〜14を貫通させて位置合わせを行っている。半導体チップ1〜5とマイクロチャネルチップ6〜9は、例えば、それらの流路口1d〜1g、…、5d〜5gをアライメント配管11〜14に嵌め込みながら下から順に重ね、接合する。
これにより、複数の半導体チップ1〜5と複数のマイクロチャネルチップ6〜9のアライメント(位置調整)が容易になり、さらに、各半導体チップ1〜5の上面と下面の少なくとも一方への冷媒の配分、冷媒の流れ方向を選択することが可能になる。以上により、冷却効率を高め、温度分布の温度差の縮小を図ることができる。
半導体チップ1〜5、マイクロチャネルチップ6〜9の互いの接合方法、およびアライメント配管11〜14と上記のアライメント穴10a〜10dの周囲の壁面との接合方法は特に限定されるものではない。但し、接合作業中に高い熱が半導体チップ1〜5に加わるとその内部の半導体回路の特性に変化を生じる恐れがあるので、できるだけ低温での接合が望ましい。そのような低温で接合する方法として、例えば、表面活性化法、常温接合法、原子拡散接合法などがあり、低い温度で強固な接合を可能にする。
表面活性化処理の方法は、接合される基板表面に例えばプラズマ処理、オゾン水処理、UVオゾン処理、イオンビーム処理を施して接合する方法である。常温接合法として、例えば、接合される基板表面にイオンビームを照射する方法がある。原子拡散接合法は、例えば、接合される基板表面に超高真空中で微細結晶膜を形成し、それらの薄膜を真空中で重ね合わせる方法である。
その他の接合方法として、例えば、半導体チップ1〜5などの表面に形成されるシリコン酸化膜を親水化加工し、その水酸基を使って接合する酸化膜接合方法、或いは、金属原子の拡散を利用する金属接合法、或いはベンゾシクロブテン(BCB)のような樹脂材を経由しての接合方法などもある。また、アライメント配管11〜14内に流す冷媒への耐性が十分であれば、接着剤やシーラントによる接合部分に施してもよい。
アライメント配管に冷媒を供給、排出する方法として、例えば図5、図6に示すようなコールドプレート21を半導体装置10の上に取り付ける構造があり、コールドプレート21について次に説明する。図5は、半導体装置10の上にコールドプレート21を装着した状態を一部断面で示す側面図であり、図6(a)〜(c)は、コールドプレート21の上面図、平面断面図、下面図である。なお、図5に示すコールドプレート21は、図6(a)〜(c)のII−II腺に沿った断面図を示している。
コールドプレート21は、半導体装置10と熱膨張係数が同一又は近い材料から形成することが好ましいのでシリコンから形成してもよいし、ステンレスのような金属から形成してもよく、半導体装置10より大きな長方形の平面形状を有している。図6(c)に示すコールドプレート21の下部には、半導体装置10の4つのアライメント穴10a〜10dのそれぞれに重ねられる第1、第2の供給口22a、22bと第1、第2の排出口25a、25bが形成されている。第1、第2の供給口22a、22bのそれぞれは半導体装置10の第1、第2のアライメント穴10a、10bに一致する位置に形成される。また、第1、第2の排出口25a、25bのそれぞれは半導体装置10のアライメント穴10c、10dに一致する位置に形成される。
コールドプレート21の内部には、図6(b)に示すように、第1の供給口22aから第2の供給口22bに至る中空の冷媒拡散室23が形成され、さらに、第1の排出口25aから第2の排出口25bに至る中空の冷媒収集室26が形成されている。冷媒拡散室23の中央の上部開口部には、図6(a)に示すように、外部の冷媒供給源(不図示)に繋がる第1結合管24が接続されている。さらに、冷媒収集室26の中央の上部開口部には、外部の冷媒回収源(不図示)に繋がる第2結合管27が接続されている。
コールドプレート21の四隅には、ねじ貫通口21a〜21dが形成されている。また、積層構造の半導体装置10が搭載されたプリント基板15は、図5に示すように、ボルスタープレート28上に取り付けられる。ボルスタープレート28のうち、コールドプレート21の4つのねじ貫通口21a〜21dの直下には、ねじ穴28a〜28dが形成されている。また、プリント基板15のうち、コールドプレート21の4つのねじ貫通口21a〜21dのそれぞれの直下には、ねじ貫通口15a〜15dが形成されている。
コールドプレート21のねじ貫通口21a〜21dには上からネジ29a〜29dの先端が挿入される。ねじ貫通口21a〜21dを通したネジ29a〜29dの先端は、プリント基板15のネジ貫通孔15a〜15dを通してボルスタープレート28のねじ穴28a〜28dにネジ締めされる。ネジ29a〜29dは、例えばバネネジであり、そのバネはコールドプレート21の下面とプリント基板15の上面の間に挟まれる。
コールドプレート21の下面のうち第1、第2の排出口22a、22bの周囲とアライメント穴10a、10bの周囲の半導体チップ5の間にはOリング30a、30bが挟まれて封止され、冷媒の漏れを防止している。同様に、第1、第2の排気口25a、25bの周囲のコールドプレート21の下面と第3、第4のアライメント穴10c、10dの周囲の半導体チップ5の間にはOリング(不図示)が挟まれて封止され、冷媒の漏れを防止している。この場合、アライメント穴10a〜10dに嵌め込まれるアライメント配管11〜14の上端は、最上の半導体チップ5の上面と実質的に同じ平面上になるように調整される。以上により、コールドプレート21とボルスタープレート28と半導体装置10は互いにリワーク可能な配管接続構造となる。
第1、第2の供給口22a、22b、第1、第2の排出口25a、25bと半導体装置10のアライメント配管11〜14の接続法にはどのような方法を用いてもよい。例えば、治具による固定の他に、上記のような表面活性化接合や常温接合法、或いは、樹脂や金属などを介する中間層接合を利用した接合法などでもよい。これらの方法によって、冷却用の流体の漏れなどを効果的に予防することが可能になる。
次に、アライメント配管11〜14の製造方法の一例を説明する。
まず、アライメント配管11〜14の作製に使用される基板は、半導体装置10のアライメント穴10a〜10bに接合することを考慮して、それらの熱膨張係数に近い又は同一の材料を採用することが好ましい。ここでは、厚さが例えば500μmのシリコンウエハを使用する。シリコンウエハの厚みは、アライメント配管11〜14の部品となるチップを作製できる厚みがあれば特に限定されるものではない。
そのようなチップを作製するにあたり、シリコンチップの面同士を接合することを考慮し、両面ともに鏡面加工を施したシリコンウエハを用いることが好ましい。
アライメント配管11〜14は、上記のように三次元積層チップ1〜9と位置合わせするアライメント機能と、流体である冷媒の各マイクロチャネルチップ6〜9への流体配分機能を持つため、製品として高い寸法精度を持つ必要がある。このため、製造に際しては、半導体装置の製造工程に用いられる微細加工技術を採用することが好ましいが、これに限定されるものではない。即ち、精度を維持できるならどのような方法で加工してもよい。なお、以下の説明では半導体装置の製造プロセスを用いる作製法を示す。
まず、アライメント配管11〜14の製造に用いられるパーツを作製する。第1のパーツは、図3に示すアライメント配管11〜14の開口部11a、12a、13a、14aが形成される前面壁部31aである。第2のパーツは、アライメント配管11〜14のうち両側壁と底面に使用される側壁部及び底壁部31bである。
次に、第1のパーツである前面壁部31aの形成方法の一例を図7(a)〜(c)の平面図を参照して説明する。
まず、図7(a)に示すように、第1のシリコンウエハ32上に、フォトレジスト33をスピンコート法などにより例えば5μm程度の厚さに塗布する。フォトレジスト33は、2000rpmのスピンコートを行って塗布した後、120℃の加熱処理によりベークする。次に、フォトレジスト33のうち第1のシリコンウエハ32に縦横に複数配置されるアライメント配管領域32pをそれぞれフォトリソグラフィ技術によりパターニングする。これにより、図7(b)に示すように、流体を配分する開口部形成用の窓33aをフォトレジスト33に形成する。さらに、フォトレジスト33をマスクに使用し、窓33aを通して第1のシリコンウエハ32が貫通するまでエッチングする。これにより、図7(c)に示すように、アライメント配管領域32p内には複数の開口部11aが形成され、その後にフォトレジスト33を除去する。エッチングの手法として、例えば深掘り反応性イオンエッチング(DRIE:Deep Reactive Ion Etching)法が好適に用いられる。
DRIE法は例えば誘導結合方式(ICP)エッチング装置を使用し、第1のステップは、例えば、コイルパワー600W、プロセスチャンバ内の圧力を14.5Torr(1.9×10Pa)とし、Cガスを130sccmの流量にして7.5秒間導入する処理を適応する。第2のステップとしては、例えば、コイルパワーを600W、プロセスチャンバ内の圧力を14.5Torr、基板へのRFパワーを380kHzで23Wとした状態でSFガスを130sccmの流量にして7.5秒間導入する処理を適応する。この第1のステップと第2のステップを交互に繰り返すことで深堀エッチングは行われる。このようなエッチングは、ボッシュ法と呼ばれる。
次に、第2のパーツである側壁部及び底壁部31bの形成方法の一例を図8(a)〜(c)の平面図を参照して説明する。
まず、図8(a)に示すように、第2のシリコンウエハ34上に、フォトレジスト35をスピンコート法などにより例えば5μm程度の厚さに塗布する。フォトレジスト35は、2000rpmのスピンコートを行って塗布した後、120℃の加熱処理によりベークする。次に、フォトレジスト35のうち第2のシリコンウエハ34に縦横に配置されるアライメント配管領域34pをそれぞれフォトリソグラフィ技術によりパターニングする。これにより、図8(b)に示すように、流体を流す流路となる空洞部形成用の窓35aをフォトレジスト35に形成する。さらに、フォトレジスト35をマスクに使用し、窓35aを通して第2のシリコンウエハ34が貫通するまでエッチングし、図8(c)に示すように開口部34aを形成した後にフォトレジスト35を除去する。エッチングの手法として、例えば上記と同様なDRIE法が好適に用いられる。
その後に、図9に示すように、第3のシリコンウエハ36の上に、第1のアライメント配管11の奥行が設定値になるように、複数枚の第2のシリコンウエハ34と第1のシリコンウエハ32を重ねて接合する。この場合、複数枚の第2のシリコンウエハ34は、流体の流路となる開口部34a同士が一致するように重ねられる。また、複数のアライメント配管領域32p、34pがずれないように位置を調整する。なお、第3のシリコンウエハ36としてベアシリコンウエハを使用する。
第1、第2及び第3のシリコンウエハ32,34、36の接合は温度による制約はないので、シリコン−シリコン直接接合で行うが、これに限定されるものでなく、十分な接合強度が取れる接合法ならどんな方法でもよい。例えば、上記のような表面活性化法、常温接合法、原子拡散接合法、シリコン酸化膜を親水化加工し、その水酸基を使っての酸化膜接合方法、金属原子の拡散を利用する金属接合、BCBのような樹脂材料を経由しての接合する方法などを採用してもよい。
第1、第2及び第3のシリコンウエハ32、34、36の接合を終えた後に、アライメント配管領域32p、34pの境界に沿ってダイシングにより切り出しを行い、図3に示すような第1のアライメント配管11を完成させる。以上の方法は、第2〜第4のアライメント配管12〜14を形成する際にも同様に採用する。
このように作製されたアライメント配管11〜14に半導体チップ1、第1のマイクロチャネルチップ6、半導体チップ3のそれぞれの流路口1d〜1g、6d〜6g、3d〜3gを順に嵌め込む。同様に、位置合わせを行いながら、第2のマイクロチャネルチップ6、半導体チップ3を重ね合わせる。これを繰り返して上記の積層構造チップ1〜9を形成する。このような三次元積層チップの積層部接合法はチップが破壊される温度がかからなければどのような方法を用いてもよい。例えば、上述したような表面活性化接合、水酸基を利用した酸化膜接合、樹脂や金属を使用した中間層接合が用いてもよい。
以上のような方法により形成されたアライメント配管11〜14は、半導体チップ1〜5、第1、第2のマイクロチャネルチップ6〜9の積層を行うときに位置決めツールとしても使用が可能になる。従って、両面アライナーのような精密で複雑な位置決め機構の使用は不要になる。以上の方法によれば、容易に三次元積層のチップ状の半導体装置10を作製することが可能である。
このように作製された三次元積層チップ1〜9を有する半導体装置10は、半導体チップ1〜5及びマイクロチャネルチップ6〜9の流路口6d、6g、7c、7f、8d、8g、9c、9fと一体化されたマニホールド6b、6c、7b、7c、8b、8c、9b、9cと、熱膨張係数の同じ材料で作製されたアライメント配管11〜14で接合されるため、熱がかかってもリークのない強い密着性を維持することができる。また、アライメント配管11〜14内の流路の大きさや開口部11a〜14aなどの設計調整により各チップに送り込む冷媒の配分の調整が可能であり、さらに各チップの流れの方向を自由に決めることが可能になる。その結果、マイクロチャネル6〜9による冷却性能が向上し、チップの温度分布の温度差を小さくすることができる。
なお、半導体チップ1〜5の半導体回路の形成方法は特に限定されるものではなく、例えば、シリコン基板の上にポリシリコン膜、絶縁膜、金属膜などを形成し、それらの膜をフォトリソグラフィ技術、エッチング技術などにより順次パターニングするなどの方法により形成される。また、マイクロチャネルチップ6〜9の溝6a、7a、8a、9aやマニホールド6b、6c、7b、7c、8b、8c、9b、9cは、例えば、シリコン基板の上にマスクとしてレジストパターンを形成し、レジストパターンに覆われない溝領域、マニホールド領域をエッチングすることにより形成される。また、半導体チップ1〜5の流路口1e〜1g、…、5e〜5gと、マイクロチャネルチップ6〜9の流路口6d〜6g、…、9d〜9gは、レジストパターンを使用し、マニホールドの一部を上記のDRIE法などによりエッチングすることにより形成される。
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
次に、実施形態について付記する。
(付記1)第1半導体チップの上に積層される第2半導体チップと、前記第1半導体チップと前記第2半導体チップの間に挟まれ、一端寄りに第1マニホールド、他端寄りに第2マニホールドがそれぞれ形成され、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップの厚さ方向に連続して形成され、前記第1マニホールドに繋がる第1アライメント穴と、前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップの厚さ方向に連続して形成され、前記第2マニホールドに繋がる第2アライメント穴と、前記第1アライメント穴に嵌め込まれ、前記第1マニホールドに繋がる第1開口部が形成された第1アライメント配管と、前記第2アライメント穴に嵌め込まれ、前記第2マニホールドに繋がる第2開口部を含む第2アライメント配管と、を有する半導体装置。
(付記2)前記第2半導体チップの上に積層される第3半導体チップと、前記第2半導体チップと前記第3半導体チップの間に挟まれ、前記一端寄りに第3マニホールド、前記他端寄りに第4マニホールドがそれぞれ形成され、前記第3マニホールドから前記第4マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第3マニホールドに繋がる第3アライメント穴と、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第4マニホールドに繋がる第4アライメント穴と、前記第3アライメント穴に嵌め込まれ、前記第3マニホールドに繋がる第3開口部が形成された第3アライメント配管と、 前記第4アライメント穴に嵌め込まれ、前記第4マニホールドに繋がる第4開口部が形成された第4アライメント配管と、を有することを特徴とする付記1に記載の半導体装置。
(付記3)前記第1アライメント穴と前記第2アライメント穴は前記第2マイクロチャネルチップと前記第3半導体チップにも形成され、前記第1マイクロチャネルチップと前記第2半導体チップと前記第2マイクロチャネルチップと前記第3半導体チップは、前記第1半導体チップの上に繰り返して複数形成されることを特徴とする付記2に記載の半導体装置。
(付記4)前記第1アライメント穴から前記第2アライメント穴への第1の方向は、前記第4アライメント穴から前記第4アライメント穴への第2の方向と交差することを特徴とする付記2又は付記3に記載の半導体装置。
(付記5)前記第1アライメント配管は、第1熱交換媒体を前記第1マイクロチャネルチップの前記第1マニホールドに供給する第1供給管であり、前記第2アライメント配管は、前記第1熱交換媒体を前記第1マイクロチャネルチップの前記第2マニホールドから排出させる第1排出管であり、前記第4アライメント配管は、前記第2熱交換媒体を前記第2マイクロチャネルチップの前記第4マニホールドに供給する第2供給管であり、前記第3アライメント配管は、第2熱交換媒体を前記第2マイクロチャネルチップの前記第3マニホールドから排出させる第2排出管であることを特徴とする付記2乃至付記4のいずれか1つに記載の半導体装置。
(付記6)前記第1半導体チップ、前記第2半導体チップ及び前記第3半導体チップが形成される複数の基板と前記第1マイクロチャネルチップ及び前記第2マイクロチャネルチップは、同じ熱膨張率の材料から形成されることを特徴とする付記2乃至付記5のいずれか1つに記載の半導体装置。
(付記7)前記第1マイクロチャネルチップ及び前記第2マイクロチャネルチップにおいて、前記第1溝、前記第2溝のそれぞれの下の層には、導電性の貫通ビアが形成されていることを特徴とする付記2乃至付記5のいずれか1つに記載の半導体装置。
(付記8)一方の端部寄りに形成された第1の流路口と、他方の端部寄りに形成された第2流路口を有する第1半導体チップと、前記第1流路口に重なる第3流路口と、前記第2流路口に重なる第4流路口が形成された第2半導体チップと、前記第1流路口に重なる第5流路口と、前記第2流路口に重なる第6流路口と、前記第5流路口に繋がる第1マニホールドと、前記第6流路口に繋がる第2マニホールドが形成され、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、前記第1マニホールドに繋がる大きさの第1開口部を有する第1アライメント配管と、前記第2マニホールドに繋がる大きさの第2開口部を有する第2アライメント配管と、を用意し、前記第1マニホールドに前記第1開口部を位置合わせし、前記第1アライメント配管に、前記第1流路口、前記第5流路口、前記第3流路口を順に嵌め込み、前記第2マニホールドに前記第2開口部を位置合わせし、前記第2アライメント配管に、前記第2流路口、前記第6流路口、前記第4流路口を順に嵌め込み、前記第1半導体チップの上に前記第1マイクロチャネルチップと前記第2半導体チップを順に積層して接合する工程を含む半導体装置の製造方法。
(付記9)一方の端部寄りに形成された第7流路口と、他方の端部寄りに形成された第8流路口を有する第3半導体チップと、前記第7流路口に重なる第9流路口と、前記第8流路口に重なる第10流路口と、前記第8流路口に繋がる第3マニホールドと、前記第10流路口に繋がる第4マニホールドが形成され、前記第4マニホールドから前記第3マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、前記第3マニホールドに繋がる大きさの第3開口部を有する第3アライメント配管と、前記第4マニホールドに繋がる大きさの第4開口部を有する第4アライメント配管と、を用意し、前記第3マニホールドに前記第3開口部を合わせて、前記第7流路口、前記第9流路口に前記第3アライメント配管を嵌め込み、前記第4マニホールドに前記第4開口部を合わせて、前記第8流路口、前記第10流路口に第4アライメント配管を嵌め込み、前記第2半導体チップの上に前記第2マイクロチャネルチップと前記第3半導体チップを順に積層して接合する工程を含む付記8に記載の半導体装置の製造方法。
(付記10)前記第1アライメント配管は、前記第2マイクロチャネルチップ、前記第3半導体チップにそれぞれ形成された第11流路口、第12流路口に嵌め込まれ、前記第2アライメント配管は、前記第2マイクロチャネルチップ、前記第3半導体チップにそれぞれ形成された第13流路口、第14流路口に嵌め込まれ、前記第3アライメント配管は、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップにそれぞれ形成された第15流路口、第16流路口、第17流路口に嵌め込まれ、前記第4アライメント配管は、前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップにそれぞれ形成された第18流路口、第19流路口、第20流路口に嵌め込まれることを特徴とする付記9に記載の半導体装置の製造方法。
1〜5 半導体チップ
1a、2a、3a、4a、5a 半導体回路部
1e、2e、3e、4e、5e 冷媒供給用の流路口
1e、2e、3e、4e、5e 冷媒供給用の流路口
1f、2f、3f、4f、5f 冷媒排出用の流路口
1g、2g、3g、4g、5g 冷媒排出用の流路口
6〜9 マイクロチャネルチップ
6a、7a、8a、9a 溝
6b、7b、8b、9b マニホールド
6c、7c、8c、9c マニホールド
6d、6e、8d、8e 冷媒供給用の流路口
6f、6g、8f、8g 冷媒排出用の流路口
7d、7e、9d、9e 冷媒供給用の流路口
7f、7g、9f、9g 冷媒排出用の流路口
6e、6f、8e、8f 流路口
7d、7g、9d、9g 流路口
10 半導体装置
10a〜10d アライメント穴
11〜14 アライメント配管
15 プリント基板
21 コールドプレート
28 ボルスタープレート

Claims (5)

  1. 第1半導体チップ積層される第2半導体チップと、
    前記第1半導体チップと前記第2半導体チップの間に挟まれ、一端寄りに第1マニホールド、他端寄りに第2マニホールドがそれぞれ形成され、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、
    前記第2半導体チップに積層される第3半導体チップと、
    前記第2半導体チップと前記第3半導体チップの間に挟まれ、前記一端寄りに第3マニホールド、前記他端寄りに第4マニホールドがそれぞれ形成され、前記第3マニホールドから前記第4マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、
    前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップ内で厚さ方向に連続して形成され、前記第1マニホールドに繋がる第1アライメント穴と、
    前記第1半導体チップ、前記第1マイクロチャネルチップ及び前記第2半導体チップ内で厚さ方向に連続して形成され、前記第2マニホールドに繋がる第2アライメント穴と、
    前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第3マニホールドに繋がる第3アライメント穴と、
    前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップ内で厚さ方向に連続して形成され、前記第4マニホールドに繋がる第4アライメント穴と、
    前記第1アライメント穴に嵌め込まれ、前記第1マニホールドに繋がる第1開口部が形成された第1アライメント配管と、
    前記第2アライメント穴に嵌め込まれ、前記第2マニホールドに繋がる第2開口部を含む第2アライメント配管と、
    前記第3アライメント穴に嵌め込まれ、前記第3マニホールドに繋がる第3開口部が形成された第3アライメント配管と、
    前記第4アライメント穴に嵌め込まれ、前記第4マニホールドに繋がる第4開口部が形成された第4アライメント配管と、
    を有する半導体装置。
  2. 前記第1アライメント配管は、第1熱交換媒体を前記第1マイクロチャネルチップの前記第1マニホールドに供給する第1供給管であり、
    前記第2アライメント配管は、前記第1熱交換媒体を前記第1マイクロチャネルチップの前記第2のマニホールドから排出させる第1排出管であり、
    前記第4アライメント配管は、第2熱交換媒体を前記第2マイクロチャネルチップの前記第4マニホールドに供給する第2供給管であり、
    前記第3アライメント配管は、前記第2熱交換媒体を前記第2マイクロチャネルチップの前記第3マニホールドから排出させる第2排出管である
    ことを特徴とする請求項に記載の半導体装置。
  3. 前記第1マイクロチャネルチップを貫通して形成された第1ビアと、
    前記第1半導体チップと前記第1ビアを接続する第1バンプと、
    前記第2マイクロチャネルチップを貫通して形成された第2ビアと、
    前記第2半導体チップと前記第2ビアを接続する第2バンプと、
    を有する請求項1又は請求項2に記載の半導体装置。
  4. 一方の端部寄りに形成された第1流路口と、他方の端部寄りに形成された第2流路口を有する第1半導体チップと、
    前記第1流路口に重なる第3流路口と、前記第2流路口に重なる第4流路口が形成された第2半導体チップと、
    前記第1流路口に重なる第5流路口と、前記第2流路口に重なる第6流路口と、前記第5流路口に繋がる第1マニホールドと、前記第6流路口に繋がる第2マニホールド、前記第1マニホールドから前記第2マニホールドに至る領域に延在する複数の第1溝が形成された第1マイクロチャネルチップと、
    前記一方の端部寄りに形成された第7流路口と、前記第7流路口から間隔をおいて前記第3流路口に重なる第8流路口と、前記他方の端部寄りに形成された第9流路口と、前記第9流路口から間隔をおいて前記第4流路口に重なる第10流路口と、前記第7流路口に繋がる第3マニホールドと、前記第9流路口に繋がる第4マニホールドと、前記第4マニホールドから前記第3マニホールドに至る領域に延在する複数の第2溝が形成された第2マイクロチャネルチップと、
    前記第7流路口に重なる第11流路口と、前記第9流路口に重なる第12流路口と、前記第8流路口に重なる第13流路口と、前記第10流路口に重なる第14流路口を有する第3半導体チップと、
    前記第1マニホールドに繋がる大きさの第1開口部を有する第1アライメント配管と、
    前記第2マニホールドに繋がる大きさの第2開口部を有する第2アライメント配管と、
    前記第3マニホールドに繋がる大きさの第3開口部を有する第3アライメント配管と、
    前記第4マニホールドに繋がる大きさの第4開口部を有する第4アライメント配管と、
    を用意し、
    記第1アライメント配管順に重ねられる前記第1流路口、前記第5流路口、前記第3流路口、前記第8流路口、前記第13流路口に嵌め込み、
    記第2アライメント配管順に重ねられる前記第2流路口、前記第6流路口、前記第4流路口、第10流路口、前記第14流路口に嵌め込み、
    前記第3アライメント配管を前記第7流路口、前記第11流路口に嵌め込み、
    前記第4アライメント配管を前記第9流路口、前記第12流路口に嵌め込み、
    前記第1半導体チップ、前記第1マイクロチャネルチップ、前記第2半導体チップ、前記第2マイクロチャネルチップ及び前記第3半導体チップを順に積層して互いを接合する
    工程を含む半導体装置の製造方法。
  5. 前記第1マイクロチャネルチップを貫通して形成された第1ビアと、前記第1半導体チップに設けられた第1バンプとを接続し、
    前記第2マイクロチャネルチップを貫通して形成された第2ビアと、前記第2半導体チップに設けられた第2バンプとを接続する
    工程を有する請求項4に記載の半導体装置の製造方法。
JP2013061346A 2013-03-25 2013-03-25 半導体装置及びその製造方法 Active JP6119352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013061346A JP6119352B2 (ja) 2013-03-25 2013-03-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061346A JP6119352B2 (ja) 2013-03-25 2013-03-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014187228A JP2014187228A (ja) 2014-10-02
JP6119352B2 true JP6119352B2 (ja) 2017-04-26

Family

ID=51834482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061346A Active JP6119352B2 (ja) 2013-03-25 2013-03-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6119352B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157817B1 (en) 2018-01-26 2018-12-18 Toyota Motor Engineering & Manufacturing North America, Inc. Chip-scale cooling device having through-silicon vias and flow directing features
US10685905B2 (en) 2018-01-24 2020-06-16 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-layer cooling structure including through-silicon vias through a plurality of directly-bonded substrates and methods of making the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298138B1 (ko) * 2017-07-28 2021-09-06 현대모비스 주식회사 전력반도체용 냉각장치
WO2019146039A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
US10165707B1 (en) * 2018-04-27 2018-12-25 Northrop Grumman Systems Corporation Device and method for providing immersion cooling in a compact-format circuit card environment
CN114287056A (zh) * 2019-09-04 2022-04-05 三菱电机株式会社 散热器及半导体模块
JP6850336B1 (ja) * 2019-12-05 2021-03-31 ソフトバンク株式会社 半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路
CN111968944A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19506093C2 (de) * 1995-02-22 2000-12-07 Dilas Diodenlaser Gmbh Diodenlaserbauelement
KR100772381B1 (ko) * 2005-09-29 2007-11-01 삼성전자주식회사 히트싱크
JP2007242724A (ja) * 2006-03-06 2007-09-20 Seiko Epson Corp マイクロチャンネル構造体、マイクロチャンネル構造体の製造方法及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685905B2 (en) 2018-01-24 2020-06-16 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-layer cooling structure including through-silicon vias through a plurality of directly-bonded substrates and methods of making the same
US11387165B2 (en) 2018-01-24 2022-07-12 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-layer cooling structure including through-silicon vias through a plurality of directly-bonded substrates and methods of making the same
US10157817B1 (en) 2018-01-26 2018-12-18 Toyota Motor Engineering & Manufacturing North America, Inc. Chip-scale cooling device having through-silicon vias and flow directing features

Also Published As

Publication number Publication date
JP2014187228A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6119352B2 (ja) 半導体装置及びその製造方法
Sekar et al. A 3D-IC technology with integrated microchannel cooling
US10170392B2 (en) Wafer level integration for embedded cooling
TW591984B (en) Micro-circulating flow channel system and its manufacturing method
US7271034B2 (en) Semiconductor device with a high thermal dissipation efficiency
Tang et al. Integrated liquid cooling systems for 3-D stacked TSV modules
EP2973697B1 (en) Method of creating a coolant channel in a semiconductor wafer assembly
US7632470B2 (en) Microstructure, microreactor, micro heat exchanger and method for fabricating microstructure
US9252070B2 (en) Three-dimensional mounting semiconductor device and method of manufacturing three-dimensional mounting semiconductor device
JP2010147478A (ja) マイクロチャネルヒートシンクの低コスト製造
TWI825478B (zh) 用於製造基於微機電系統之冷卻系統的方法及系統
JP6449601B2 (ja) 冷却装置
WO2022241848A1 (zh) 一种硅基扇出型封装结构及其制备方法
TW201709444A (zh) 用於積體電路和裝置層級冷卻的微管
JP2012253104A (ja) インターポーザを用いた積層モジュールの実装構造
Dang et al. Integration and packaging of embedded radial micro-channels for 3D chip cooling
CN105977370A (zh) 一种基于压电微泵的嵌入式制冷器件及其制备方法
KR102542563B1 (ko) 직접냉각형 반도체 패키지 유닛
TW200524115A (en) Using external radiators with electroosmotic pumps for cooling integrated circuits
JP6131730B2 (ja) 半導体装置及びその冷却方法
TWI604578B (zh) Stacking module and interposer used therefor
CN113023663B (zh) 一种全硅结构mems微流道散热器及其加工方法
Bergendahl et al. Integrated Stacked Silicon Microcoolers
Fukushima et al. 3-D sidewall interconnect formation climbing over self-assembled KGDs for large-area heterogeneous integration
JP5434682B2 (ja) 冷却装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150