CN111968944A - 一种射频模组超薄堆叠工艺 - Google Patents
一种射频模组超薄堆叠工艺 Download PDFInfo
- Publication number
- CN111968944A CN111968944A CN202010855311.1A CN202010855311A CN111968944A CN 111968944 A CN111968944 A CN 111968944A CN 202010855311 A CN202010855311 A CN 202010855311A CN 111968944 A CN111968944 A CN 111968944A
- Authority
- CN
- China
- Prior art keywords
- chip
- micro
- silicon
- silicon chip
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000008569 process Effects 0.000 title claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 101
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 101
- 239000010703 silicon Substances 0.000 claims abstract description 101
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000003466 welding Methods 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims description 27
- 239000007788 liquid Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 229910052716 thallium Inorganic materials 0.000 claims description 5
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 239000000084 colloidal system Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 46
- 238000010586 diagram Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000004814 polyurethane Substances 0.000 description 3
- 229920002635 polyurethane Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种射频模组超薄堆叠工艺，包括：(a)、提供第一硅片，在第一硅片上刻蚀TSV孔，金属充满TSV孔；(b)、在第一硅片上临时键合载片，将第一硅片做减薄处理；(c)、第一硅片刻蚀第一凹槽，嵌入芯片，拆临时键合得到芯片嵌入结构；(d)、第二硅片上形成第二凹槽，第三硅片上形成第三凹槽和第四凹槽；(e)、第二硅片和第三硅片键合得到微流道芯片，微流道芯片贴装在芯片的下方，得到模组结构；(f)、将多层模组结构堆叠得到多层微流道模组；(g)、提供微流道支架；(h)、将多层微流道模组焊接在微流道支架上并固定，得到多层堆叠的射频模组结构。本发明的技术方案能够满足不同层的功率模组的散热需求。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种射频模组超薄堆叠工艺。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业，新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上，占用面积大，可靠性差，不能满足封装系统越来越小型化的趋势，而基于标准硅工艺的三维异构封装技术（系统级封装SIP）运用TSV技术和空腔结构将不同衬底不同功能的芯片集成在一起，能在较小的区域内实现芯片的堆叠和互联，大大减小了功能件的面积并增加了其可靠性，越来越成为该产业未来发展的方向。
但是对于高功率的射频芯片来说，工作时需要散发大量的热量，如果这些热量不能及时排出，就会出现整个模组可靠性大大降低，甚至直接烧毁的危险。普通的散热方式，不管是风冷还是液冷，或者是更高级别的相变散热方式，一般都只能对接触热沉的最外面一层芯片进行直接降温，而三维堆叠异构模组中间仍然有大量的功率芯片需要及时把热排出，这就需要有散热装置能直接接触堆叠模组中间的功率芯片来完成热量的传递。
同时不同层的功率芯片因为所处的位置不同，其自然散热能力也不同，这样工作时温度就会有差异，时间长了就会出现某个长期处于温度高的芯片提前报废的问题，造成整个模组都不能继续使用。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种射频模组超薄堆叠工艺，其具有占用面积小，可靠性高，可精确控制金属柱的高度。本发明采用的技术方案是：
一种射频模组超薄堆叠工艺，其中，包括以下步骤：
(a)、提供第一硅片，并在第一硅片上表面刻蚀多个TSV孔，形成TSV区，然后在第一硅片上表面形成第一钝化层，在第一钝化层上形成至少一层种子层；在种子层上电镀金属，使金属充满TSV孔形成金属柱；
(b)、抛光去除第一硅片表面的金属和种子层，在设置TSV孔的第一硅片上表面临时键合载片，将第一硅片下表面做减薄处理，使得金属柱在第一硅片下表面露出；
(c)、在第一硅片下表面形成第二钝化层，抛光使得第一硅片下表面的金属柱露出，在第一硅片下表面刻蚀第一凹槽，在第一凹槽底部填焊锡，嵌入芯片，回流完成芯片焊接，在第一凹槽和芯片之间的缝隙填充材料，然后在第一硅片下表面形成第三钝化层和RDL,使芯片信号PAD引出，拆临时键合得到芯片嵌入结构；
(d)、提供第二硅片，然后在第二硅片上表面形成第二凹槽，在第二硅片上表面沉积第四钝化层并制作焊盘；提供第三硅片，然后在第三硅片上表面形成第三凹槽，在第三硅片上表面沉积第五钝化层并制作焊盘，在第三硅片下表面形成第四凹槽；
(e)、把第二硅片和第三硅片通过晶圆级键合，切割，得到微流道芯片，在芯片嵌入结构下表面植球，并把微流道芯片贴装在芯片的下方，回流得到带有微流道和焊球的模组结构；
(f)、将多层模组结构堆叠得到多层微流道模组；
(g)、提供带有微通道结构的支架，支架上设置多个出液口，并将支架焊接在PCB板上，得到微流道支架，
(h)、将多层微流道模组焊接在微流道支架的PCB板上，并将微流道支架和多层微流道模组固定，得到多层堆叠的射频模组结构。
优选的是，所述的射频模组超薄堆叠工艺，其中，所述步骤（a）TSV孔的直径范围为1um～1000um，深度为10um～1000um；所述第一钝化层的材质均为氧化硅或氮化硅，厚度为0.01um～100um；所述种子层厚度为0.001um～100um，所述种子层材质选自钛、铜、铝、银、钯、金、铊、锡、镍的一种。
优选的是，所述的射频模组超薄堆叠工艺，其中，所述步骤（a）金属充满TSV孔形成金属后还包括将硅片在200～500°密化的步骤。
优选的是，所述的射频模组超薄堆叠工艺，其中，所述步骤（b）减薄厚度为0.1um～700um，所述凹槽宽度为1um～1000um，深度为10um～1000um。
优选的是，所述的射频模组超薄堆叠工艺，其中，所述步骤（c）第一凹槽底部填焊锡的厚度为1um～50um；所述材料为光刻胶或环氧树脂，在凹槽和芯片之间的缝隙填充材料，然后通过抛光或者光刻显影的方式去除芯片和晶圆表面胶体，固化使缝隙内材料硬化。
优选的是，所述的射频模组超薄堆叠工艺，其中，所述步骤（d）第二凹槽、第三凹槽和第四凹槽宽度均为1um～1000um，深度均为10um～2000um。
优选的是，所述的射频模组超薄堆叠工艺，其中，所述步骤（g）支架高度为200um～20000um，所述支架中间设有微通道，支架的侧壁设置多个出液口。
优选的是，所述的射频模组超薄堆叠工艺，其中，所述步骤(f)将多层模组结构堆叠得到带有多层微流道模组，多层微流道模组中包括多个第四凹槽，多个第四凹槽形成多层微流道模组的进出液口，所述微流道支架的出液口和多层微流道模组的进出液口在同一水平线上。
本发明的优点在于：本发明的技术方案对每层功率模组底部都增加一层液态微流道散热器，且散热器能实现单独的液态流量控制，能够满足不同层的功率模组的散热需求，实现不同层芯片的温度趋于一致。
附图说明
图1为本发明的第一硅片刻蚀TSV孔示意图。
图2为本发明的铜充满TSV孔形成铜柱的示意图。
图3为本发明的第一硅片下表面刻蚀第一凹槽示意图。
图4为本发明的芯片嵌入结构示意图。
图5为本发明的第二硅片表面刻蚀第二凹槽示意图。
图6为本发明的第三硅片下表面制作第四凹槽示意图。
图7为本发明的微流道芯片示意图。
图8为本发明的带有微流道和焊球的模组结构示意图。
图9为本发明的带有多层微流道的模组示意图。
图10为本发明的微流道支架示意图。
图11为本发明的多层微流道模组焊接在PCB板示意图。
图12为本发明的多层堆叠的射频模组结构示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
实施例一；
本实施例提供的射频模组超薄堆叠工艺，包括以下步骤：
如图1～2所示，
(a)、提供第一硅片，并在第一硅片上表面刻蚀多个TSV孔，形成TSV区，然后在第一硅片上表面形成第一钝化层，在第一钝化层上形成至少一层种子层；在种子层上电镀金属，使金属充满TSV孔形成金属柱；
如图1所示，通过光刻，刻蚀工艺在第一硅片101表面制作TSV孔102，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
如图2所示，电镀铜103，使铜金属充满TSV，200度到500度温度下密化使铜更致密；
此步骤的第一硅片和载片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
如图2～3所示，
(b)、抛光去除第一硅片表面的金属和种子层，在设置TSV孔的第一硅片上表面临时键合载片，将第一硅片下表面做减薄处理，使得金属柱在第一硅片下表面露出；
如图2所示，铜CMP工艺使第一硅片表面铜去除，使第一硅片表面只剩下填铜，第一硅片表面第一钝化层可以用干法刻蚀或者湿法腐蚀工艺去除；或者硅片表面第一钝化层也可以保留；
用临时键合的工艺把载片跟第一硅片正面粘结在一起，用载片保护住第一硅片的TSV面；
如图3所示，以载片做支撑减薄第一硅片下表面，减薄厚度在100nm到700um，减薄可以是直接在硅片背部做减薄处理，使TSV背面露头;
如图3～4所示，
(c)、在第一硅片下表面形成第二钝化层，抛光使得第一硅片下表面的金属柱露出，在第一硅片下表面刻蚀第一凹槽，在第一凹槽底部填焊锡，嵌入芯片，回流完成芯片焊接，在第一凹槽和芯片之间的缝隙填充材料，然后在第一硅片下表面形成第三钝化层和RDL，使芯片信号PAD引出，拆临时键合得到芯片嵌入结构；
如图3所示，对露出TSV的第一硅片下表面进行钝化层覆盖，然后化学机械抛光使TSV金属露出；用光刻和干法刻蚀工艺在第一硅片下表面刻蚀第一凹槽104，第一凹槽宽度在1um到1000um，深度在10um到1000um；槽底可以一直延伸到芯片底部的金属层，也可以跟芯片底部金属层之间保留一部分硅材质；
如图4所示，在第一凹槽底部用点胶或者喷涂的工艺填焊锡或者导热导电胶体，厚度在1um到50um之间；
嵌入芯片105，回流完成芯片焊接；
在凹腔剩余缝隙填充其他材料，可以用旋涂工艺或者喷涂工艺，材料可以是光刻胶，也可以使环氧树脂类材料，然后通过抛光或者光刻显影的方式去除芯片和晶圆表面胶体，固化使缝隙内胶体硬化；
在第一硅片下表面制作钝化层和RDL，使芯片信号PAD引出，拆临时键合得到芯片嵌入结构，此处钝化层可以是氧化硅也可以是PI胶等；
如图5～6所示，
(d)、提供第二硅片，然后在第二硅片上表面形成第二凹槽，在第二硅片上表面沉积第四钝化层并制作焊盘；提供第三硅片，然后在第三硅片上表面形成第三凹槽，在第三硅片上表面沉积第五钝化层并制作焊盘，在第三硅片下表面形成第四凹槽；
如图5所示，通过干法刻蚀的工艺在第二硅片表面制作第二凹槽，第二凹槽宽度在1um到1000um，深度在10um到2000um；
在第二硅片表面沉积第四钝化层并制作焊盘；
通过干法刻蚀的工艺在第三硅片表面107制作第三凹槽，第三凹槽宽度在1um到1000um，深度在10um到1000um；
在第三硅片表面沉积第五钝化层并制作焊盘；
如图6所示，在第三硅片下表面制作第四凹槽，凹槽宽度在1um到1000um，深度在10um到1000um；
此步骤的硅片和载片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，也可以是钛、铜、铝、银、钯、金、铊、锡、镍等金属材料，其主要功能是提供支撑作用。
如图7～8所示，
(e)、把第二硅片和第三硅片通过晶圆级键合，切割，得到微流道芯片，在芯片嵌入结构下表面植球，并把微流道芯片贴装在芯片嵌入结构的下方，回流得到带有微流道和焊球的模组结构；
如图7所示，把第二硅片和第三硅片通过晶圆级键合，切割，得到微流道芯片；
如图8所示，在微流道芯片下表面植球，同时把微流道芯片贴装在芯片嵌入结构的下方，回流得到带有微流道和焊球的模组结构；
如图9所示，
(f)、将多层模组结构堆叠得到多层微流道模组；
如图9所示，通过多层温度梯度的焊接工艺，把多层模组结构堆叠完成带有多层微流道的模组；
如图10所示，
(g)、提供带有微通道结构的支架，支架上设置多个出液口，并将支架焊接在PCB板上，得到微流道支架；
如图10所示，设计一个带有微流通道的支架，此步骤的支架高度范围为200um到20000um，中间有微通道，在支架的侧壁有开口，负责液体的进出；此支架可以是硅材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，也可以是钛、铜、铝、银、钯、金、铊、锡、镍等金属材料，其主要功能是提供支撑作用并为液体提供循环通道。
用粘贴或者焊接的方式把支架固定在PCB板上；
如图11～12所示，
(h)、将多层微流道模组焊接在微流道支架的PCB板上，并将微流道支架和多层微流道模组固定，得到多层堆叠的射频模组结构。
如图11所示，将多层微流道模组焊接在PCB板上，模组正好放置在微流道支架的中间位置；
如图12所示，微流道支架的出液口跟多层微流道模组的进出液口位置匹配，在两者之间灌胶固定，得到多层堆叠的射频模组结构。
本发明提供的技术方案，其特点在于，对每层功率模组底部都增加一层液态微流道散热器，且散热器能实现单独的液态流量控制，能够满足不同层的功率模组的散热需求，实现不同层芯片的温度趋于一致。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种射频模组超薄堆叠工艺，其特征在于，包括以下步骤：
(a)、提供第一硅片，并在第一硅片上表面刻蚀多个TSV孔，形成TSV区，然后在第一硅片上表面形成第一钝化层，在第一钝化层上形成至少一层种子层；在种子层上电镀金属，使金属充满TSV孔形成金属柱；
(b)、抛光去除第一硅片表面的金属和种子层，在设置TSV孔的第一硅片上表面临时键合载片，将第一硅片下表面做减薄处理，使得金属柱在第一硅片下表面露出；
(c)、在第一硅片下表面形成第二钝化层，抛光使得第一硅片下表面的金属柱露出，在第一硅片下表面刻蚀第一凹槽，在第一凹槽底部填焊锡，嵌入芯片，回流完成芯片焊接，在第一凹槽和芯片之间的缝隙填充材料，然后在第一硅片下表面形成第三钝化层和RDL，使芯片信号PAD引出，拆临时键合得到芯片嵌入结构；
(d)、提供第二硅片，然后在第二硅片上表面形成第二凹槽，在第二硅片上表面沉积第四钝化层并制作焊盘；提供第三硅片，然后在第三硅片上表面形成第三凹槽，在第三硅片上表面沉积第五钝化层并制作焊盘，在第三硅片下表面形成第四凹槽；
(e)、把第二硅片和第三硅片通过晶圆级键合，切割，得到微流道芯片，在芯片嵌入结构下表面植球，并把微流道芯片贴装在芯片的下方，回流得到带有微流道和焊球的模组结构；
(f)、将多层模组结构堆叠得到多层微流道模组；
(g)、提供带有微通道结构的支架，支架上设置多个出液口，并将支架焊接在PCB板上，得到微流道支架，
(h)、将多层微流道模组焊接在微流道支架的PCB板上，并将微流道支架和多层微流道模组固定，得到多层堆叠的射频模组结构。
2.如权利要求1所述的射频模组超薄堆叠工艺，其特征在于，所述步骤（a）TSV孔的直径范围为1um～1000um，深度为10um～1000um；所述第一钝化层的材质均为氧化硅或氮化硅，厚度为0.01um～100um；所述种子层厚度为0.001um～100um，所述种子层材质选自钛、铜、铝、银、钯、金、铊、锡、镍的一种。
3.如权利要求1所述的射频模组超薄堆叠工艺，其特征在于，所述步骤（a）金属充满TSV孔形成金属后还包括将硅片在200～500°密化的步骤。
4.如权利要求1所述的射频模组超薄堆叠工艺，其特征在于，所述步骤（b）减薄厚度为0.1um～700um，所述凹槽宽度为1um～1000um，深度为10um～1000um。
5.如权利要求1所述的射频模组超薄堆叠工艺，其特征在于，所述步骤（c）第一凹槽底部填焊锡的厚度为1um～50um；所述材料为光刻胶或环氧树脂，在凹槽和芯片之间的缝隙填充材料，然后通过抛光或者光刻显影的方式去除芯片和晶圆表面胶体，固化使缝隙内材料硬化。
6.如权利要求1所述的射频模组超薄堆叠工艺，其特征在于，所述步骤（d）第二凹槽、第三凹槽和第四凹槽宽度均为1um～1000um，深度均为10um～2000um。
7.如权利要求1所述的射频模组超薄堆叠工艺，其特征在于，所述步骤（g）支架高度为200um～20000um，所述支架中间设有微通道，支架的侧壁设置多个出液口。
8.如权利要求1所述的射频模组超薄堆叠工艺，其特征在于，所述步骤(f)将多层模组结构堆叠得到带有多层微流道模组，多层微流道模组中包括多个第四凹槽，多个第四凹槽形成多层微流道模组的进出液口，所述微流道支架的出液口和多层微流道模组的进出液口在同一水平线上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010855311.1A CN111968944A (zh) | 2020-08-24 | 2020-08-24 | 一种射频模组超薄堆叠工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010855311.1A CN111968944A (zh) | 2020-08-24 | 2020-08-24 | 一种射频模组超薄堆叠工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111968944A true CN111968944A (zh) | 2020-11-20 |
Family
ID=73390069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010855311.1A Pending CN111968944A (zh) | 2020-08-24 | 2020-08-24 | 一种射频模组超薄堆叠工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111968944A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768432A (zh) * | 2020-12-31 | 2021-05-07 | 中国电子科技集团公司第五十五研究所 | 一种集成大功率射频芯片的微流体转接板及其制备方法 |
| CN113161306A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN113286451A (zh) * | 2021-05-24 | 2021-08-20 | 四川海英电子科技有限公司 | 一种hdi多层电路板叠层导盲孔制作方法 |
| CN113644020A (zh) * | 2021-10-15 | 2021-11-12 | 浙江集迈科微电子有限公司 | 半导体键合结构及其制备方法 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219237B1 (en) * | 1998-08-31 | 2001-04-17 | Micron Technology, Inc. | Structure and method for an electronic assembly |
| CN1558448A (zh) * | 2004-02-06 | 2004-12-29 | 中国科学院广州能源研究所 | 硅基微通道热交换器 |
| JP2007324212A (ja) * | 2006-05-30 | 2007-12-13 | Mitsubishi Electric Corp | マイクロチャネル内蔵モジュールおよびモジュール集合体 |
| US20090251862A1 (en) * | 2008-04-03 | 2009-10-08 | International Business Machines Corporation | Silicon based microchannel cooling and electrical package |
| US20090294954A1 (en) * | 2008-05-28 | 2009-12-03 | Georgia Tech Research Corporation | 3-D ICs WITH MICROFLUIDIC INTERCONNECTS AND METHODS OF CONSTRUCTING SAME |
| US20100290188A1 (en) * | 2007-09-17 | 2010-11-18 | International Business Machines Corporation | Integrated circuit stack |
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
| CN103426854A (zh) * | 2012-05-23 | 2013-12-04 | 中国科学院微电子研究所 | 一种基于柔性基板封装的散热结构及其制作工艺 |
| JP2014187228A (ja) * | 2013-03-25 | 2014-10-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN104167372A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 一种混合键合方法 |
| CN106449569A (zh) * | 2016-10-24 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 叠层芯片微流道散热结构和制备方法 |
| CN109126914A (zh) * | 2018-09-29 | 2019-01-04 | 江苏芯力特电子科技有限公司 | 一种微流控芯片的键合方法 |
| CN110010491A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层堆叠射频微系统立方体结构的制作工艺 |
| CN110010561A (zh) * | 2018-12-31 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层芯片堆叠的射频结构及其制作方法 |
| CN110574151A (zh) * | 2017-05-11 | 2019-12-13 | 伊文萨思粘合技术公司 | 经加工的堆叠管芯 |
| CN111149201A (zh) * | 2017-12-29 | 2020-05-12 | 英特尔公司 | 微电子组件 |
-
2020
- 2020-08-24 CN CN202010855311.1A patent/CN111968944A/zh active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219237B1 (en) * | 1998-08-31 | 2001-04-17 | Micron Technology, Inc. | Structure and method for an electronic assembly |
| CN1558448A (zh) * | 2004-02-06 | 2004-12-29 | 中国科学院广州能源研究所 | 硅基微通道热交换器 |
| JP2007324212A (ja) * | 2006-05-30 | 2007-12-13 | Mitsubishi Electric Corp | マイクロチャネル内蔵モジュールおよびモジュール集合体 |
| US20100290188A1 (en) * | 2007-09-17 | 2010-11-18 | International Business Machines Corporation | Integrated circuit stack |
| US20090251862A1 (en) * | 2008-04-03 | 2009-10-08 | International Business Machines Corporation | Silicon based microchannel cooling and electrical package |
| US20090294954A1 (en) * | 2008-05-28 | 2009-12-03 | Georgia Tech Research Corporation | 3-D ICs WITH MICROFLUIDIC INTERCONNECTS AND METHODS OF CONSTRUCTING SAME |
| WO2012113297A1 (zh) * | 2011-02-22 | 2012-08-30 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
| CN103426854A (zh) * | 2012-05-23 | 2013-12-04 | 中国科学院微电子研究所 | 一种基于柔性基板封装的散热结构及其制作工艺 |
| JP2014187228A (ja) * | 2013-03-25 | 2014-10-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN104167372A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 一种混合键合方法 |
| CN106449569A (zh) * | 2016-10-24 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 叠层芯片微流道散热结构和制备方法 |
| CN110574151A (zh) * | 2017-05-11 | 2019-12-13 | 伊文萨思粘合技术公司 | 经加工的堆叠管芯 |
| CN111149201A (zh) * | 2017-12-29 | 2020-05-12 | 英特尔公司 | 微电子组件 |
| CN109126914A (zh) * | 2018-09-29 | 2019-01-04 | 江苏芯力特电子科技有限公司 | 一种微流控芯片的键合方法 |
| CN110010491A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层堆叠射频微系统立方体结构的制作工艺 |
| CN110010561A (zh) * | 2018-12-31 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层芯片堆叠的射频结构及其制作方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768432A (zh) * | 2020-12-31 | 2021-05-07 | 中国电子科技集团公司第五十五研究所 | 一种集成大功率射频芯片的微流体转接板及其制备方法 |
| CN113161306A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN113161306B (zh) * | 2021-04-15 | 2024-02-13 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN113286451A (zh) * | 2021-05-24 | 2021-08-20 | 四川海英电子科技有限公司 | 一种hdi多层电路板叠层导盲孔制作方法 |
| CN113286451B (zh) * | 2021-05-24 | 2022-07-19 | 四川海英电子科技有限公司 | 一种hdi多层电路板叠层导盲孔制作方法 |
| CN113644020A (zh) * | 2021-10-15 | 2021-11-12 | 浙江集迈科微电子有限公司 | 半导体键合结构及其制备方法 |
| CN113644020B (zh) * | 2021-10-15 | 2021-12-21 | 浙江集迈科微电子有限公司 | 半导体键合结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010561B (zh) | 一种多层芯片堆叠的射频结构及其制作方法 | |
| CN110010570B (zh) | 一种液体浸没散热的射频微系统组件制作工艺 | |
| CN111968944A (zh) | 一种射频模组超薄堆叠工艺 | |
| CN110010546B (zh) | 一种竖立放置射频模块的相变散热结构的制作工艺 | |
| CN110010574B (zh) | 一种多层堆叠型纵向互联的射频结构及其制作方法 | |
| US20070085198A1 (en) | Integrated micro-channels for 3D through silicon architectures | |
| CN111952243B (zh) | 一种凹槽芯片嵌入工艺 | |
| CN110010572B (zh) | 用于系统级大功率模组的大流量液冷散热器及其制作方法 | |
| CN110010491B (zh) | 一种多层堆叠射频微系统立方体结构的制作工艺 | |
| US8059057B2 (en) | Reduced inductance interconnect for enhanced microwave and millimeter-wave systems | |
| CN111653489A (zh) | 一种基于多层散热结构的三维射频模组制作方法 | |
| CN111952194B (zh) | 一种射频芯片液冷散热工艺 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| CN112838011B (zh) | 散热芯片及其制作方法 | |
| CN110010567B (zh) | 一种大功率系统级射频模块的液冷散热互联结构及其制作方法 | |
| CN110010566B (zh) | 一种竖立放置的液冷散热射频结构及其制作方法 | |
| CN110010573B (zh) | 一种大功率射频芯片的竖立放置液冷散热结构及其制作方法 | |
| CN111968921B (zh) | 一种具有液态散热功能的pcb组装方式 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN112203398B (zh) | 一种pcb板液冷散热工艺 | |
| CN111653490B (zh) | 一种控制散热器流量的三维异构模组制作方法 | |
| CN110190376B (zh) | 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN111341668A (zh) | 一种射频芯片在硅空腔中的嵌入方法 | |
| CN110010480B (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201120 |
|
| RJ01 | Rejection of invention patent application after publication |