CN110010491B - 一种多层堆叠射频微系统立方体结构的制作工艺 - Google Patents

一种多层堆叠射频微系统立方体结构的制作工艺 Download PDF

Info

Publication number
CN110010491B
CN110010491B CN201811593357.XA CN201811593357A CN110010491B CN 110010491 B CN110010491 B CN 110010491B CN 201811593357 A CN201811593357 A CN 201811593357A CN 110010491 B CN110010491 B CN 110010491B
Authority
CN
China
Prior art keywords
adapter plate
radio frequency
chip
manufacturing
rdl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811593357.XA
Other languages
English (en)
Other versions
CN110010491A (zh
Inventor
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN201811593357.XA priority Critical patent/CN110010491B/zh
Publication of CN110010491A publication Critical patent/CN110010491A/zh
Application granted granted Critical
Publication of CN110010491B publication Critical patent/CN110010491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process

Abstract

本发明公开了一种多层堆叠射频微系统立方体结构的制作工艺，包括以下步骤：在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘；在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄；制作液冷散热器，在散热器硅片表面制作TSV，焊盘和微流道凹槽，把射频芯片转接板和液冷散热器转接板键合在一起；把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把功能模组进行多层键合，得到多层功能模组；切割多层功能模组得到单一模组，把单一模组竖立放置在基座上，通过贴片工艺在模组顶端放置天线完成功能组装。

Description

一种多层堆叠射频微系统立方体结构的制作工艺
技术领域
本发明属于半导体技术领域，具体涉及一种多层堆叠射频微系统立方体结构的制作工艺。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
但是对于高频率的微系统，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA，且越来越大的功率也使传统的风冷散热方式逐渐不能满足需求。
为此未来的射频模组将会倾向于向Z轴借空间的方式，即把射频模块竖立放置，以节省XY方向的面积，但是鉴于射频模块的厚度较薄，竖立放置容易歪倒，且较薄的厚度上不容易实现液冷的接入和到处。
发明内容
本发明要解决的技术问题是提供一种多层堆叠射频微系统立方体结构的制作工艺。
为解决上述技术问题，本发明采用如下的技术方案：
一种多层堆叠射频微系统立方体结构的制作工艺，包括以下步骤：
在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘；
在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄；
制作液冷散热器，在散热器硅片表面制作TSV，焊盘和微流道凹槽，把射频芯片转接板和液冷散热器转接板键合在一起；
把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把功能模组进行多层键合，得到多层功能模组；
切割多层功能模组得到单一模组，把单一模组竖立放置在基座上，通过贴片工艺在模组顶端放置天线完成功能组装。
优选地，所述在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘具体为：
通过光刻，刻蚀工艺在驱动芯片转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，为一层或多层，金属材质为钛、铜、铝、银、钯、金、铊、锡、或镍；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；
在硅片的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，材质为氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
或在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属为铜，铝，镍，银，金或锡等材料，为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属为铜，铝，镍，银，金或锡，为一层或多层，其厚度范围为10nm到1000um；
此处焊盘和RDL是一面的，位于TSV铜柱露出的一端；
在没有制作金属工艺的一面进行减薄，减薄厚度在10um到700um；
通过光刻、干法或者湿法刻蚀工艺在减薄的一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把电源驱动芯片焊接在空腔内；
在电源驱动芯片表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属为铜，铝，镍，银，金或锡，为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属为铜，铝，镍，银，金或锡，为一层或多层，厚度范围为10nm到1000um。
优选地，所述在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄具体为：
通过光刻，刻蚀工艺在射频芯片转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，为一层或多层，金属材质为钛、铜、铝、银、钯、金、铊、锡、或镍；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，为一层或多层，其厚度范围为10nm到1000um；
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把射频芯片焊接在空腔内；
在射频芯片表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属可以是铜，铝，镍，银，金，锡等材料，为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属为是铜，铝，镍，银，金或锡等材料，为一层或多层，其厚度范围为10nm到1000um；
通过研磨和刻蚀工艺把转接板背面减薄，减薄厚度控制在10um到700um之间，减薄后转接板减薄面跟射频芯片底面重叠或跟芯片底面隔着一层硅材质；
在减薄的一面通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um。
一种多层堆叠射频微系统立方体结构的制作工艺，包括以下步骤：
在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘；
在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄；
制作液冷散热器，在散热器硅片表面制作TSV，焊盘和微流道凹槽，把射频芯片转接板和液冷散热器转接板键合在一起；
把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把功能模组进行多层键合，得到多层功能模组；所述多层功能模组包含射频芯片和电源驱动芯片，堆叠层数在2到20层；
切割得到单一模组；
通过把模组竖立的方式固定在底座上完成电性和散热微通道的互联；
最后把天线结构，通过表面贴装工艺放置在模组侧壁完成模组的功能组装。
一种多层堆叠射频微系统立方体结构的制作工艺，包括以下步骤：
在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘；
在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄；
制作液冷散热器，在散热器硅片表面制作TSV，焊盘和微流道凹槽，把射频芯片转接板和液冷散热器转接板键合在一起；
把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把功能模组进行多层键合，得到多层功能模组；所述多层功能模组包含射频芯片，堆叠层数在2到20层；然后把集成有电源驱动芯片的模组跟射频芯片模组做堆叠；
通过把模组竖立的方式固定在底座上完成电性和散热微通道的互联；
最后把天线结构，通过表面贴装工艺放置在模组侧壁完成模组的功能组装。
采用本发明具有如下的有益效果：本发明实施例通过键合工艺使射频模块多层堆叠，形成一个带有焊盘结构的立方体结构，该立方体可以方便射频模块的竖立安装，并能较简单的接水冷管道出入口，适应现场需求。
附图说明
图1a所示为本发明实施例通过光刻，刻蚀工艺在驱动芯片转接板表面制作TSV孔的结构示意图；
图1b所示为本发明实施例通过光刻，刻蚀工艺在射频芯片转接板表面制作TSV孔的结构示意图；
图1c所示本发明实施例把键合好的射频芯片模组和驱动芯片转接板键合得到组合功能模组的结构示意图；
图1d所示为本发明实施例的把功能模组进行多层键合得到多层功能模组是结构示意图；
图1e所示为本发明实施例的切割多层功能模组的结构示意图；
图1f所示为本发明实施例的天线结构通过表面贴装工艺放置在模组侧壁完成模组的功能组装的结构示意图；
图2a所示为本发明实施例的模组包含射频芯片和电源驱动芯片的结构示意图；
图2b所示为图2a切割成单一模组后转换90度焊接在底座上的结构示意图；
图3所示为本发明实施例立方体结构为射频芯片模组堆叠而成的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
本发明实施例提供一种多层堆叠射频微系统立方体结构的制作工艺。
具体实施方式1包括以下步骤：
A：在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘；
如图1a所示，通过光刻，刻蚀工艺在驱动芯片转接板103表面制作TSV孔101，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
在硅片的表面制作RDL102，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此处焊盘和RDL是一面的，位于TSV铜柱露出的一端；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在没有制作金属工艺的一面进行减薄，减薄厚度在10um到700um；
通过光刻、干法或者湿法刻蚀工艺在减薄的一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把电源驱动芯片104焊接在空腔内；
在电源驱动芯片表面制作RDL105，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
B：在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄；
如图1b所示，通过光刻，刻蚀工艺在射频芯片转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把射频芯片106焊接在空腔内；
在射频芯片表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
通过研磨和刻蚀工艺把转接板背面减薄，减薄厚度控制在10um到700um之间，减薄后转接板减薄面可以跟射频芯片底面重叠，也可以跟芯片底面隔着一层硅材质；
在减薄的一面通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
C：制作液冷散热器，在散热器硅片表面制作TSV，焊盘和微流道凹槽，把射频芯片转接板和液冷散热器转接板键合在一起；
如图1b所示，通过光刻，刻蚀工艺在散热器转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作微流道凹槽107，凹槽深度范围在10um到700um，凹槽长度范围在100um到10mm之间；
通过研磨和刻蚀工艺把转接板背面减薄，减薄厚度控制在10um到700um之间；
最后通过晶圆级键合工艺把射频芯片转接板和液冷散热器转接板键合在一起得到射频芯片模组，键合温度控制在100到350度之间；
D：把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把功能模组进行多层键合，得到多层功能模组；
如图1c所示，把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；
如图1d所示，把功能模组进行多层键合，得到多层功能模组；此处多层结构可以为2层到20层；
E：切割多层功能模组，把单一模组竖立放置在基座上，通过贴片工艺在模组顶端放置天线完成功能组装。
如图1d所示，通过干法刻蚀工艺使模组侧壁焊盘露出，然后切割多层功能模组，使模组侧壁如图1e所示；把单一模组竖立放置在基座上，完成电性和散热器微流通道的互联；
最后把如图1f所示的天线结构，通过表面贴装工艺放置在模组侧壁完成模组的功能组装。
具体实施方式2，包括以下步骤：
A.在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘；
如图1a所示，通过光刻，刻蚀工艺在驱动芯片转接板103表面制作TSV孔101，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
在硅片的表面制作RDL102，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此处焊盘和RDL是一面的，位于TSV铜柱露出的一端；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在没有制作金属工艺的一面进行减薄，减薄厚度在10um到700um；
通过光刻、干法或者湿法刻蚀工艺在减薄的一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把电源驱动芯片104焊接在空腔内；
在电源驱动芯片表面制作RDL105，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
B.在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄；
如图1b所示，通过光刻，刻蚀工艺在射频芯片转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把射频芯片106焊接在空腔内；
在射频芯片表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
通过研磨和刻蚀工艺把转接板背面减薄，减薄厚度控制在10um到700um之间，减薄后转接板减薄面可以跟射频芯片底面重叠，也可以跟芯片底面隔着一层硅材质；
在减薄的一面通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
C.制作液冷散热器，在散热器硅片表面制作TSV，焊盘和微流道凹槽，把射频芯片转接板和液冷散热器转接板键合在一起；
如图1b所示，通过光刻，刻蚀工艺在散热器转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作微流道凹槽107，凹槽深度范围在10um到700um，凹槽长度范围在100um到10mm之间；
通过研磨和刻蚀工艺把转接板背面减薄，减薄厚度控制在10um到700um之间；
最后通过晶圆级键合工艺把射频芯片转接板和液冷散热器转接板键合在一起得到射频芯片模组，键合温度控制在100到350度之间；
D.把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把功能模组进行多层键合，得到多层功能模组；
如图1c所示，把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；
如图1d所示，把功能模组进行多层键合，得到多层功能模组；此处多层结构可以为2层到20层。
如图2a所示，此处立方体结构为射频芯片模组堆叠而成，模组包含射频芯片和电源驱动芯片，堆叠层数在2到20层；
切割得到单一模组；
通过把模组竖立的方式固定在底座上完成电性和散热微通道的互联；
最后把如图1f所示的天线结构，通过表面贴装工艺放置在模组侧壁完成模组的功能组装。
具体实施方式3，包括以下步骤：
A.在驱动芯片转接板表面做TSV，RDL，焊盘；减薄转接板，然后在减薄面开槽，把驱动芯片埋入槽内，在转接板表面制作RDL和焊盘；
如图1a所示，通过光刻，刻蚀工艺在驱动芯片转接板103表面制作TSV孔101，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
在硅片的表面制作RDL102，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此处焊盘和RDL是一面的，位于TSV铜柱露出的一端；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在没有制作金属工艺的一面进行减薄，减薄厚度在10um到700um；
通过光刻、干法或者湿法刻蚀工艺在减薄的一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把电源驱动芯片104焊接在空腔内；
在电源驱动芯片表面制作RDL105，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
B.在射频芯片转接板表面做TSV，开槽，把射频芯片埋入槽内，把转接板背面减薄；
如图1b所示，通过光刻，刻蚀工艺在射频芯片转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把射频芯片106焊接在空腔内；
在射频芯片表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
通过研磨和刻蚀工艺把转接板背面减薄，减薄厚度控制在10um到700um之间，减薄后转接板减薄面可以跟射频芯片底面重叠，也可以跟芯片底面隔着一层硅材质；
在减薄的一面通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
C.制作液冷散热器，在散热器硅片表面制作TSV，焊盘和微流道凹槽，把射频芯片转接板和液冷散热器转接板键合在一起；
如图1b所示，通过光刻，刻蚀工艺在散热器转接板表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作微流道凹槽107，凹槽深度范围在10um到700um，凹槽长度范围在100um到10mm之间；
通过研磨和刻蚀工艺把转接板背面减薄，减薄厚度控制在10um到700um之间；
最后通过晶圆级键合工艺把射频芯片转接板和液冷散热器转接板键合在一起得到射频芯片模组，键合温度控制在100到350度之间；
D.把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把功能模组进行多层键合，得到多层功能模组；
如图1c所示，把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；
如图1d所示，把功能模组进行多层键合，得到多层功能模组；此处多层结构可以为2层到20层。
如图3所示，此处立方体结构为射频芯片模组堆叠而成，模组包含射频芯片，堆叠层数在2到20层；然后把集成有电源驱动芯片的模组跟射频芯片模组做堆叠；
通过把模组竖立的方式固定在底座上完成电性和散热微通道的互联；
最后把如图1f所示的天线结构，通过表面贴装工艺放置在模组侧壁完成模组的功能组装。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
应当理解，本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例，本领域普通技术人员应当理解，在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种形式和细节的改变。

Claims (5)

1.一种多层堆叠射频微系统立方体结构的制作工艺，其特征在于，包括以下步骤：
在驱动芯片转接板正面做TSV，RDL，焊盘；减薄驱动芯片转接板背面，然后在驱动芯片转接板背面开槽，把驱动芯片埋入槽内，在驱动芯片转接板背面制作RDL和焊盘；
在射频芯片转接板正面做TSV，开槽，把射频芯片埋入槽内，把射频芯片转接板背面减薄；
制作液冷散热器，在散热器硅片正面制作TSV，焊盘和微流道凹槽，把射频芯片转接板背面和液冷散热器转接板正面键合在一起，得到键合好的射频芯片模组；
把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把组合功能模组进行多层键合，得到多层组合功能模组；
切割多层组合功能模组得到单一模组，把单一模组竖立放置在基座上，通过贴片工艺在单一模组顶端放置天线完成功能组装。
2.如权利要求1所述的多层堆叠射频微系统立方体结构的制作工艺，其特征在于，在驱动芯片转接板正面做TSV，RDL，焊盘；减薄驱动芯片转接板背面，然后在驱动芯片转接板背面开槽，把驱动芯片埋入槽内，在驱动芯片转接板背面制作RDL和焊盘具体为：
通过光刻，刻蚀工艺在驱动芯片转接板正面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在驱动芯片转接板硅片上方沉积氧化硅或者氮化硅绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，为一层或多层，金属材质为钛、铜、铝、银、钯、金、铊、锡、或镍；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使驱动芯片转接板硅片表面铜去除，使驱动芯片转接板的硅片正面只剩下填铜；
在驱动芯片转接板硅片正面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，材质为氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接；通过光刻，电镀工艺在驱动芯片转接板硅片正面制作RDL；RDL包括走线和键合功能；
或在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属为铜，铝，镍，银，金或锡材料，为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在驱动芯片转接板硅片正面制作键合金属，焊盘高度范围在10nm到1000um，金属为铜，铝，镍，银，金或锡，为一层或多层，其厚度范围为10nm到1000um；
此处焊盘和RDL是一面的，位于TSV铜柱露出的一端；
在驱动芯片转接板的背面进行减薄，减薄厚度在10um到700um；
通过光刻、干法或者湿法刻蚀工艺在驱动芯片转接板的背面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把电源驱动芯片焊接在空腔内；
在电源驱动芯片背面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在驱动芯片转接板硅片背面制作RDL；RDL包括走线和键合功能；
此处RDL金属为铜，铝，镍，银，金或锡，为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在驱动芯片转接板硅片背面制作键合金属，焊盘高度范围在10nm到1000um，金属为铜，铝，镍，银，金或锡，为一层或多层，厚度范围为10nm到1000um。
3.如权利要求1所述的多层堆叠射频微系统立方体结构的制作工艺，其特征在于，所述在射频芯片转接板正面做TSV，开槽，把射频芯片埋入槽内，把射频芯片转接板背面减薄具体为：
通过光刻，刻蚀工艺在射频芯片转接板正面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在射频芯片转接板的硅片上方沉积氧化硅或者氮化硅绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，为一层或多层，金属材质为钛、铜、铝、银、钯、金、铊、锡、或镍；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使射频芯片转接板的硅片表面铜去除，使射频芯片转接板的硅片表面只剩下填铜；
通过光刻，电镀工艺在射频芯片转接板硅片正面制作键合金属，焊盘高度范围在10nm到1000um，金属包括铜，铝，镍，银，金，锡，为一层或多层，其厚度范围为10nm到1000um；
通过光刻、干法或者湿法刻蚀工艺在TSV露头一面制作空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；通过焊接工艺或者胶粘工艺把射频芯片焊接在空腔内；
在射频芯片正面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、干法刻蚀使芯片PAD露出；
通过光刻，电镀工艺在射频芯片转接板硅片正面制作RDL；RDL包括走线和键合功能；
此处RDL金属包括铜，铝，镍，银，金或锡，为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在射频芯片转接板硅片正面制作键合金属，焊盘高度范围在10nm到1000um，金属包括铜，铝，镍，银，金或锡，为一层或多层，其厚度范围为10nm到1000um；
通过研磨和刻蚀工艺把射频芯片转接板背面减薄，减薄厚度控制在10um到700um之间，减薄后射频芯片转接板背面跟射频芯片底面重叠或跟芯片底面隔着一层硅材质；
在射频芯片转接板背面通过光刻，电镀工艺在射频芯片转接板的硅片表面制作键合金属，焊盘高度范围在10nm到1000um。
4.一种多层堆叠射频微系统立方体结构的制作工艺，其特征在于，包括以下步骤：
在驱动芯片转接板正面做TSV，RDL，焊盘；减薄驱动芯片转接板背面，然后在驱动芯片转接板背面开槽，把驱动芯片埋入槽内，在驱动芯片转接板背面制作RDL和焊盘；
在射频芯片转接板正面做TSV，开槽，把射频芯片埋入槽内，把射频芯片转接板背面减薄；
制作液冷散热器，在散热器硅片正面制作TSV，焊盘和微流道凹槽，把射频芯片转接板背面和液冷散热器转接板正面键合在一起，形成键合好的射频芯片模组；
把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把组合功能模组进行多层键合，得到多层组合功能模组；所述多层组合功能模组包含射频芯片和电源驱动芯片，堆叠层数在2到20层；
切割得到单一模组；
通过把单一模组竖立的方式固定在底座上完成电性和散热微通道的互联；
最后把天线结构，通过表面贴装工艺放置在单一模组侧壁完成模组的功能组装。
5.一种多层堆叠射频微系统立方体结构的制作工艺，其特征在于，包括以下步骤：
在驱动芯片转接板正面做TSV，RDL，焊盘；减薄驱动芯片转接板背面，然后在驱动芯片转接板背面开槽，把驱动芯片埋入槽内，在转接板减薄面的表面制作RDL和焊盘；
在射频芯片转接板正面做TSV，开槽，把射频芯片埋入槽内，把射频芯片转接板背面减薄；
制作液冷散热器，在散热器硅片正面制作TSV，焊盘和微流道凹槽，把射频芯片转接板背面和液冷散热器转接板正面键合在一起，得到键合好的射频芯片模组；
把键合好的射频芯片模组和驱动芯片转接板键合，得到组合功能模组；把射频芯片模组进行多层键合，得到多层射频芯片模组；所述多层射频芯片模组组包含射频芯片，堆叠层数在2到20层；然后把集成有电源驱动芯片的模组跟多层射频芯片模组做堆叠得到最终的模组；
通过把最终的模组竖立的方式固定在底座上完成电性和散热微通道的互联；
最后把天线结构，通过表面贴装工艺放置在最终的模组侧壁完成模组的功能组装。
CN201811593357.XA 2018-12-25 2018-12-25 一种多层堆叠射频微系统立方体结构的制作工艺 Active CN110010491B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811593357.XA CN110010491B (zh) 2018-12-25 2018-12-25 一种多层堆叠射频微系统立方体结构的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811593357.XA CN110010491B (zh) 2018-12-25 2018-12-25 一种多层堆叠射频微系统立方体结构的制作工艺

Publications (2)

Publication Number Publication Date
CN110010491A CN110010491A (zh) 2019-07-12
CN110010491B true CN110010491B (zh) 2021-05-28

Family

ID=67165240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811593357.XA Active CN110010491B (zh) 2018-12-25 2018-12-25 一种多层堆叠射频微系统立方体结构的制作工艺

Country Status (1)

Country Link
CN (1) CN110010491B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739231A (zh) * 2019-09-24 2020-01-31 杭州臻镭微波技术有限公司 一种三维堆叠射频光模块制作方法
CN110739230A (zh) * 2019-09-24 2020-01-31 杭州臻镭微波技术有限公司 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN111403332B (zh) * 2020-02-28 2023-04-28 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN112053959A (zh) * 2020-03-02 2020-12-08 浙江集迈科微电子有限公司 一种多层堆叠射频光模块立方体结构的制作方法
CN111968961B (zh) * 2020-08-24 2022-08-12 浙江集迈科微电子有限公司 侧壁互联板及其制作工艺
CN111968944A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠工艺
CN112768432B (zh) * 2020-12-31 2022-04-01 中国电子科技集团公司第五十五研究所 一种集成大功率射频芯片的微流体转接板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179084A (ja) * 1995-12-22 1997-07-11 Hitachi Kasei Techno Plant Kk 液晶用ガラス基板の熱処理装置
CN103715152A (zh) * 2012-10-09 2014-04-09 宏启胜精密电子(秦皇岛)有限公司 连接基板及层叠封装结构
CN106449569A (zh) * 2016-10-24 2017-02-22 华进半导体封装先导技术研发中心有限公司 叠层芯片微流道散热结构和制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865525B2 (en) * 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179084A (ja) * 1995-12-22 1997-07-11 Hitachi Kasei Techno Plant Kk 液晶用ガラス基板の熱処理装置
CN103715152A (zh) * 2012-10-09 2014-04-09 宏启胜精密电子(秦皇岛)有限公司 连接基板及层叠封装结构
CN106449569A (zh) * 2016-10-24 2017-02-22 华进半导体封装先导技术研发中心有限公司 叠层芯片微流道散热结构和制备方法

Also Published As

Publication number Publication date
CN110010491A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN110010491B (zh) 一种多层堆叠射频微系统立方体结构的制作工艺
CN110010546B (zh) 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010570B (zh) 一种液体浸没散热的射频微系统组件制作工艺
CN110010561B (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010574B (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
CN110010572B (zh) 用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN110010547B (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN111952196B (zh) 凹槽芯片嵌入工艺
CN112838011B (zh) 散热芯片及其制作方法
CN111952194B (zh) 一种射频芯片液冷散热工艺
CN111968944A (zh) 一种射频模组超薄堆叠工艺
CN110010567B (zh) 一种大功率系统级射频模块的液冷散热互联结构及其制作方法
CN110010573B (zh) 一种大功率射频芯片的竖立放置液冷散热结构及其制作方法
CN112203398B (zh) 一种pcb板液冷散热工艺
CN111341665A (zh) 一种芯片嵌入转接板凹槽制作方法
CN111968921B (zh) 一种具有液态散热功能的pcb组装方式
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010475B (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN110010494B (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN111370316A (zh) 一种六面包围嵌入式封装方法
CN113161306B (zh) 芯片的高效散热结构及其制备工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Feng Guangjian

Inventor before: Feng Guangjian

Inventor before: Yu Faxin

Inventor before: Zhang Bing

Inventor before: Zhou Qi

Inventor before: Zhang Xun

Inventor before: Wang Zhiyu

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200804

Address after: 313100 Workshop No. 8, North Park, Second Division of Changxing National University Science and Technology Park, Chenwang Road and Taihu Road Intersection, Changxing County Economic and Technological Development Zone, Huzhou City, Zhejiang Province

Applicant after: ZHEJIANG JIMAIKE MICROELECTRONIC Co.,Ltd.

Address before: 310030 6, B block 3, three Garden Road, three pier Town, Xihu District, Hangzhou, Zhejiang.

Applicant before: HANGZHOU ZHENLEI MICROWAVE TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant