CN112053959A - 一种多层堆叠射频光模块立方体结构的制作方法 - Google Patents

一种多层堆叠射频光模块立方体结构的制作方法 Download PDF

Info

Publication number
CN112053959A
CN112053959A CN202010458693.4A CN202010458693A CN112053959A CN 112053959 A CN112053959 A CN 112053959A CN 202010458693 A CN202010458693 A CN 202010458693A CN 112053959 A CN112053959 A CN 112053959A
Authority
CN
China
Prior art keywords
adapter plate
chip
bonding pad
manufacturing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010458693.4A
Other languages
English (en)
Inventor
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Publication of CN112053959A publication Critical patent/CN112053959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4237—Welding
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明公开了一种多层堆叠射频光模块立方体结构的制作方法，具体包括如下步骤：101)驱动芯片制作步骤、102)光芯片转接板制作步骤、103)射频芯片模组制作步骤、104)键合步骤；本发明提供制作方便、工艺简化，散热性好、整体面积小的一种多层堆叠射频光模块立方体结构的制作方法。

Description

一种多层堆叠射频光模块立方体结构的制作方法
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种多层堆叠射频光模 块立方体结构的制作方法。
背景技术
通常卫星搭载的载荷有相控阵雷达、高清相机、惯性导航及各类传感器， 随着载荷性能的逐渐提高，对于数据传输的速率要求逐渐增加，光纤数传由于 具有重量轻、电磁屏蔽特性好、通信容量大、易于复用集成等优点，成为了数 据传输中高频电缆线的良好替代品。
但是由于射频芯片是模拟芯片，面积不能成倍缩小，这样在做射频光模块 的时候，因为射频芯片占用面积较多，导致模块的整体面积也增大，不利于多 通道的集成。
如果把芯片堆叠起来，则可能会出现对功率芯片散热性不好的问题，需要 在功率芯片底部加微流道液相散热器。但是平面堆叠，散热液体从底部进入模 组顶部后，因为流通距离和压力问题，导致模组上下芯片的散热性能有差异， 从而导致模组多通道的芯片性能不一致，影响整体传输效果。
发明内容
本发明克服了现有技术的不足，提供制作方便、工艺简化，散热性好、整 体面积小的一种多层堆叠射频光模块立方体结构的制作方法。
本发明的技术方案如下：
一种多层堆叠射频光模块立方体结构的制作方法，具体包括如下步骤：
101)驱动芯片制作步骤：通过光刻、刻蚀工艺在驱动芯片转接板上表 面制作TSV孔，在驱动芯片转接板上表面沉积氧化硅或者氮化硅，或者直接 热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制 作种子层，电镀金属，使金属充满TSV孔，形成金属柱，并在200到500度 温度下密化金属柱，使金属柱更致密；通过CMP工艺使驱动芯片转接板上表 面金属去除，使驱动芯片转接板上表面只剩下填充的金属；
在驱动芯片转接板的上表面制作RDL和焊盘，RDL和金属柱的一端连接；
对驱动芯片转接板的下表面进行减薄，减薄后的厚度在100nm到700um 之间；其中减薄采用直接在驱动芯片转接板背部进行减薄处理，或者用临时 键合的工艺保护住驱动芯片转接板设置TSV孔的一面，再用载片做支撑减薄 驱动芯片转接板背面；用干法刻蚀工艺在驱动芯片转接板上表面设置TSV孔 区域的表面进行干法刻蚀或湿法腐蚀出空腔；通过焊接工艺或者胶粘工艺把 电源驱动芯片焊接在空腔内；电源驱动芯片上表面制作RDL和焊盘，且驱动 芯片转接板的上表面再次制作RDL和焊盘，以连接原RDL、焊盘与电源驱动 芯片上表面的RDL和焊盘；
102)光芯片转接板制作步骤：通过光刻、刻蚀工艺在光芯片转接板上 表面制作TSV孔，在光芯片转接板上表面沉积氧化硅或者氮化硅，或者直接 热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制 作种子层，电镀金属，使金属充满TSV孔，形成金属柱，并在200到500度 温度下密化金属柱，使金属柱更致密；通过CMP工艺使光芯片转接板上表面 金属去除，使光芯片转接板上表面只剩下填充的金属；
在光芯片转接板的上表面制作焊盘；
用干法刻蚀工艺在光芯片转接板上表面设置TSV孔区域的表面进行干法 刻蚀或湿法腐蚀出空腔；通过焊接工艺或者胶粘工艺把光芯片或射频芯片焊 接在空腔内；光芯片或射频芯片上表面制作RDL和焊盘，且驱动芯片转接板 的上表面再次制作RDL和焊盘，以连接原RDL、焊盘与光芯片或射频芯片上 表面的RDL和焊盘；对光芯片转接板的下表面进行减薄，减薄后的厚度在 100nm到700um之间，减薄后光芯片转接板减薄面与光芯片底面重叠，或与 光芯片底面隔着一层硅材质；其中，减薄采用直接在光芯片转接板背部进行 减薄处理，或者用临时键合的工艺保护住光芯片转接板设置TSV孔的一面， 再用载片做支撑减薄光芯片转接板背面；
在光芯片转接板减薄的一面通过光刻、电镀工艺在光芯片转接板表面制 作键合用的焊盘；
103)射频芯片模组制作步骤：通过光刻、刻蚀工艺在散热转接板上表 面制作TSV孔，在光芯片转接板上表面沉积氧化硅或者氮化硅，或者直接热 氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作 种子层，电镀金属，使金属充满TSV孔，形成金属柱，并在200到500度温 度下密化金属柱，使金属柱更致密；通过CMP工艺使散热转接板上表面金属 去除，使散热转接板上表面只剩下填充的金属；
在散热转接板的上表面制作焊盘；
用干法刻蚀工艺在散热转接板上表面设置金属柱的区域表面进行干法 刻蚀或湿法腐蚀出微流道凹槽；对散热转接板的下表面进行减薄，减薄后的 厚度在100nm到700um之间；其中，减薄采用直接在光芯片转接板背部进行 减薄处理，或者用临时键合的工艺保护住光芯片转接板设置TSV孔的一面， 再用载片做支撑减薄光芯片转接板背面；
通过电镀工艺在散热转接板上表面制作焊盘，把装有射频芯片的光芯片 转接板和液冷散热器转接板键合在一起，得到射频芯片模组；
104)键合步骤：把射频芯片模组和驱动芯片转接板键合，得到功能模 组；把多个功能模组进行键合，得到多层功能模组；此处功能模组数量为2 到20个；
切割多层功能模组，通过贴片工艺在多功能模组顶端放置光电转换芯片； 把切割后的多层功能模组竖立焊接在PCB板上，把其他功能芯片通过焊接工 艺固定在切割后的多层功能模组的侧壁上；在切割后的多层功能模组的侧面 通过FC工艺放置射频天线；射频天线上布置光纤，得到射频光模块立方体 结构。
进一步的，TSV孔直径范围在1um到1000um之间，深度在10um到1000um 之间；
绝缘层厚度范围在10nm到100um之间；
种子层厚度范围在1nm到100um之间，其本身结构为一层或多层结构， 每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种 混合；
空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；
微流道凹槽深度范围在10um到700um，长度范围在100um到10mm之间。
进一步的，载板尺寸为4、6、8、12寸中的一种，载板厚度为200um到 2000um，其采用的材质为硅、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚 氨酯中的一种。
进一步的，制作RDL和焊盘包括制作绝缘层，载通过光刻、干法刻蚀工 艺开窗，通过光刻、电镀工艺在驱动芯片转接板上表面制作RDL和焊盘，RDL 和金属柱露出的一端连接。
进一步的，RDL和焊盘上表面再次覆盖绝缘层，在绝缘层上开窗露出焊 盘；RDL和焊盘本身的结构为一层或多层，每层的金属采用铜、铝、镍、银、 金、锡中的一种或多种混合；RDL和焊盘的厚度范围为10nm到1000um；焊 盘开窗直径为10um到10000um之间。
进一步的，键合温度控制在100到350度之间。
本发明相比现有技术优点在于：本发明通过对射频光模块进行竖立放置的 方式，使微流道散热液体从模组的侧壁进入，保证了芯片的散热一致性，同时 在模组的顶部设置光电芯片，在模组的上侧壁设置光电辅助芯片，保证了模组 顶部面积的有效利用，提高了射频光模块的集成度。
附图说明
图1为本发明的驱动芯片转接板上设置金属柱的示意图；
图2为本发明的图1上制作空腔示意图；
图3为本发明的光芯片转接板上设置金属柱的示意图；
图4为本发明的图3上两个金属柱之间制作空腔部分放大示意图；
图5为本发明的图4上设置光芯片或射频芯片的示意图；
图6为本发明的图5减薄后的示意图；
图7为本发明的散热转接板上设置金属柱和微流道凹槽的示意图；
图8为本发明的射频芯片模组示意图；
图9为本发明的功能模组示意图；
图10为本发明的图9上制作其他功能芯片示意图；
图11为本发明的射频接收光模块立方体结构示意图；
图12为本发明的射频发射光模块立方体结构示意图。
图中标识：驱动芯片转接板101、金属柱102、空腔103、光芯片104、射 频芯片105、微流道凹槽106、光电转换芯片107、射频天线108、光纤109、PCB 板110。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图12所示，一种多层堆叠射频光模块立方体结构的制作方法， 具体包括如下步骤：
101)驱动芯片制作步骤：如图1、图2所示，通过光刻、刻蚀工艺在驱 动芯片转接板101上表面制作TSV孔，TSV孔直径范围在1um到1000um，深 度在10um到1000um。在驱动芯片转接板101上表面沉积氧化硅或者氮化硅， 或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过 物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范 围在1nm到100um，其本身结构可以是一层也可以是多层，每层采用的材质 可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。电镀 金属，一般采用铜金属，使金属充满TSV孔，形成金属柱102，并在200到 500度温度下密化金属柱102，使金属柱102更致密；通过CMP工艺使驱动 芯片转接板101上表面金属去除，使驱动芯片转接板101上表面只剩下填充 的金属；驱动芯片转接板101上表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，也可以保留。
在驱动芯片转接板101的上表面制作RDL和焊盘，RDL和金属柱102的 一端连接；制作过程包括先制作绝缘层，绝缘层厚度范围在10nm到1000um， 其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，通过光刻， 电镀工艺在硅片表面制作RDL，使RDL和金属柱102一端连接。也可以在RDL 和焊盘表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜， 铝，镍，银，金，锡等材料中的一种或多种混合，本身结构可以是一层也可 以是多层，RDL和焊盘的厚度范围为10nm到1000um之间；焊盘开窗的直径 为10um到10000um之间。焊盘高度范围在10nm到1000um之间，焊盘采用 的金属材料可以是铜、铝、镍、银、金、锡等一种或多种混合，焊盘结构本 身可以是一层也可以是多层。
对驱动芯片转接板101的下表面进行减薄，减薄后的厚度在100nm到 700um之间。其中，减薄采用直接在驱动芯片转接板101背部进行减薄处理， 或者用临时键合的工艺保护住驱动芯片转接板101设置TSV孔的一面，再用 载片做支撑减薄驱动芯片转接板101背面。
用干法刻蚀工艺在驱动芯片转接板101上表面设置TSV孔区域的表面进 行干法刻蚀或湿法腐蚀出空腔103，空腔103深度范围在10um到700um，空 腔103长度范围在100um到10mm之间。通过焊接工艺或者胶粘工艺把电源 驱动芯片焊接在空腔103内。电源驱动芯片上表面制作RDL和焊盘，且驱动 芯片转接板101的上表面再次制作RDL和焊盘，以连接原RDL、焊盘与电源 驱动芯片上表面的RDL和焊盘。RDL和焊盘制作过程包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；光刻、 干法刻蚀使芯片PAD露出；通过光刻、电镀工艺在驱动芯片转接板101上表 面制作RDL和焊盘。RDL和焊盘采用的材料是铜、铝、镍、银、金、锡等中 的一种或多种混合，RDL和焊盘本身结构可以是一层也可以是多层，其厚度 范围为10nm到1000um；焊盘开窗直径为10um到10000um之间。
102)光芯片104转接板制作步骤：通过光刻、刻蚀工艺在光芯片104 转接板上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um 到1000um。在光芯片104转接板上表面沉积氧化硅或者氮化硅，或者直接热 氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、 磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到 100um之间，其本身结构可以是一层也可以是多层，每层材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。电镀金属，使金属充 满TSV孔，形成金属柱102，并在200到500度温度下密化金属柱102，使 金属柱102更致密；通过CMP工艺使光芯片104转接板上表面金属去除，使 光芯片104转接板上表面只剩下填充的金属；光芯片104转接板上表面绝缘 层可以用干法刻蚀或者湿法腐蚀工艺去除，也可以保留。
在光芯片104转接板的上表面制作焊盘；焊盘高度范围在10nm到1000um， 本身结构可以是一层也可以是多层，焊盘采用的金属可以是铜、铝、镍、银、 金、锡等材料中的一种或多种混合。
用干法刻蚀工艺在光芯片104转接板上表面设置TSV孔区域的表面进行 干法刻蚀或湿法腐蚀出空腔103，空腔103深度范围在10um到700um，空腔 103长度范围在100um到10mm之间。通过焊接工艺或者胶粘工艺把光芯片 104或射频芯片105焊接在空腔103内。光芯片104或射频芯片105上表面 制作RDL和焊盘，且驱动芯片转接板101的上表面再次制作RDL和焊盘，以 连接原RDL、焊盘与光芯片104或射频芯片105上表面的RDL和焊盘。RDL 和焊盘的制作过程与步骤101)中相同。
对光芯片104转接板的下表面进行减薄，减薄后的厚度在100nm到700um 之间，减薄后光芯片104转接板减薄面与光芯片104或射频芯片105底面重 叠，或与光芯片104或射频芯片105底面隔着一层硅材质。其中，减薄采用 直接在光芯片104转接板背部进行减薄处理，或者用临时键合的工艺保护住 光芯片104转接板设置TSV孔的一面，再用载片做支撑减薄光芯片104转接 板背面。
在减薄的一面通过光刻、电镀工艺在光芯片104转接板表面制作键合用 的焊盘，焊盘高度范围在10nm到1000um之间，焊盘本身结构可以是一层也 可以是多层，每层材料采用的金属可以是铜、铝、镍、银、金、锡等材料中 的一种或多种混合。
103)射频芯片105模组制作步骤：通过光刻、刻蚀工艺在散热转接板 上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um。 在光芯片104转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝 缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或 者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um之间， 其本身结构可以是一层也可以是多层，每层材质可以是钛、铜、铝、银、钯、 金、铊、锡、镍等中的一种或多种混合。电镀金属，使金属充满TSV孔，形 成金属柱102，并在200到500度温度下密化金属柱102，使金属柱102更 致密；通过CMP工艺使散热转接板上表面金属去除，使散热转接板上表面只 剩下填充的金属；散热转接板上表面绝缘层可以用干法刻蚀或者湿法腐蚀工 艺去除，也可以保留。
在散热转接板的上表面制作焊盘；焊盘高度范围在10nm到1000um，本 身结构可以是一层也可以是多层，焊盘采用的金属可以是铜、铝、镍、银、 金、锡等材料中的一种或多种混合。
用干法刻蚀工艺在散热转接板上表面设置金属柱102的区域表面进行干 法刻蚀或湿法腐蚀出微流道凹槽106，微流道凹槽106深度范围在10um到 700um，微流道凹槽106长度范围在100um到10mm之间。对散热转接板的下 表面进行减薄，减薄后的厚度在100nm到700um之间；其中，减薄采用直接 在光芯片104转接板背部进行减薄处理，或者用临时键合的工艺保护住光芯 片104转接板设置TSV孔的一面，再用载片做支撑减薄光芯片104转接板背 面。
通过电镀工艺在散热转接板上表面制作焊盘，焊盘高度范围在10nm到 1000um，本身结构可以是一层也可以是多层，焊盘采用的金属可以是铜、铝、 镍、银、金、锡等材料中的一种或多种混合。
把装有射频芯片105的光芯片104转接板和液冷散热器转接板键合在一 起，得到射频芯片105模组；键合温度控制在100到350度之间。以此充分 发挥微流道凹槽106结构，进行散热。
104)键合步骤：把射频芯片105模组和驱动芯片转接板101键合，得 到功能模组；把多个功能模组进行键合，得到多层功能模组；此处功能模组 数量为2到20个。一般驱动芯片转接板101采用一个即可，设置在多层功 能模组远离射频天线108的一侧。
切割多层功能模组，通过贴片工艺在多功能模组顶端放置光电转换芯片 107；把切割后的多层功能模组竖立焊接在PCB板110上，把其他功能芯片 通过焊接工艺固定在切割后的多层功能模组的侧壁上；在切割后的多层功能 模组的侧面通过FC工艺放置射频天线108；射频天线108上布置光纤109， 得到射频光模块立方体结构。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普 通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰， 这些改进和润饰也应视为本发明保护范围内。

Claims (6)

1.一种多层堆叠射频光模块立方体结构的制作方法，其特征在于，具体包括如下步骤：
101)驱动芯片制作步骤：通过光刻、刻蚀工艺在驱动芯片转接板上表面制作TSV孔，在驱动芯片转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，电镀金属，使金属充满TSV孔，形成金属柱，并在200到500度温度下密化金属柱，使金属柱更致密；通过CMP工艺使驱动芯片转接板上表面金属去除，使驱动芯片转接板上表面只剩下填充的金属；
在驱动芯片转接板的上表面制作RDL和焊盘，RDL和金属柱的一端连接；
对驱动芯片转接板的下表面进行减薄，减薄后的厚度在100nm到700um之间；其中减薄采用直接在驱动芯片转接板背部进行减薄处理，或者用临时键合的工艺保护住驱动芯片转接板设置TSV孔的一面，再用载片做支撑减薄驱动芯片转接板背面；用干法刻蚀工艺在驱动芯片转接板上表面设置TSV孔区域的表面进行干法刻蚀或湿法腐蚀出空腔；通过焊接工艺或者胶粘工艺把电源驱动芯片焊接在空腔内；电源驱动芯片上表面制作RDL和焊盘，且驱动芯片转接板的上表面再次制作RDL和焊盘，以连接原RDL、焊盘与电源驱动芯片上表面的RDL和焊盘；
102)光芯片转接板制作步骤：通过光刻、刻蚀工艺在光芯片转接板上表面制作TSV孔，在光芯片转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，电镀金属，使金属充满TSV孔，形成金属柱，并在200到500度温度下密化金属柱，使金属柱更致密；通过CMP工艺使光芯片转接板上表面金属去除，使光芯片转接板上表面只剩下填充的金属；
在光芯片转接板的上表面制作焊盘；
用干法刻蚀工艺在光芯片转接板上表面设置TSV孔区域的表面进行干法刻蚀或湿法腐蚀出空腔；通过焊接工艺或者胶粘工艺把光芯片或射频芯片焊接在空腔内；光芯片或射频芯片上表面制作RDL和焊盘，且驱动芯片转接板的上表面再次制作RDL和焊盘，以连接原RDL、焊盘与光芯片或射频芯片上表面的RDL和焊盘；对光芯片转接板的下表面进行减薄，减薄后的厚度在100nm到700um之间，减薄后光芯片转接板减薄面与光芯片底面重叠，或与光芯片底面隔着一层硅材质；其中，减薄采用直接在光芯片转接板背部进行减薄处理，或者用临时键合的工艺保护住光芯片转接板设置TSV孔的一面，再用载片做支撑减薄光芯片转接板背面；
在光芯片转接板减薄的一面通过光刻、电镀工艺在光芯片转接板表面制作键合用的焊盘；
103)射频芯片模组制作步骤：通过光刻、刻蚀工艺在散热转接板上表面制作TSV孔，在光芯片转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，电镀金属，使金属充满TSV孔，形成金属柱，并在200到500度温度下密化金属柱，使金属柱更致密；通过CMP工艺使散热转接板上表面金属去除，使散热转接板上表面只剩下填充的金属；
在散热转接板的上表面制作焊盘；
用干法刻蚀工艺在散热转接板上表面设置金属柱的区域表面进行干法刻蚀或湿法腐蚀出微流道凹槽；对散热转接板的下表面进行减薄，减薄后的厚度在100nm到700um之间；其中，减薄采用直接在光芯片转接板背部进行减薄处理，或者用临时键合的工艺保护住光芯片转接板设置TSV孔的一面，再用载片做支撑减薄光芯片转接板背面；
通过电镀工艺在散热转接板上表面制作焊盘，把装有射频芯片的光芯片转接板和液冷散热器转接板键合在一起，得到射频芯片模组；
104)键合步骤：把射频芯片模组和驱动芯片转接板键合，得到功能模组；把多个功能模组进行键合，得到多层功能模组；此处功能模组数量为2到20个；
切割多层功能模组，通过贴片工艺在多功能模组顶端放置光电转换芯片；把切割后的多层功能模组竖立焊接在PCB板上，把其他功能芯片通过焊接工艺固定在切割后的多层功能模组的侧壁上；在切割后的多层功能模组的侧面通过FC工艺放置射频天线；射频天线上布置光纤，得到射频光模块立方体结构。
2.根据权利要求1所述的一种多层堆叠射频光模块立方体结构的制作方法，其特征在于，TSV孔直径范围在1um到1000um之间，深度在10um到1000um之间；
绝缘层厚度范围在10nm到100um之间；
种子层厚度范围在1nm到100um之间，其本身结构为一层或多层结构，每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；
空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间；
微流道凹槽深度范围在10um到700um，长度范围在100um到10mm之间。
3.根据权利要求1所述的一种多层堆叠射频光模块立方体结构的制作方法，其特征在于，各个转接板尺寸为4、6、8、12寸中的一种，转接板厚度为200um到2000um，其采用的材质为硅、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯中的一种。
4.根据权利要求1所述的一种多层堆叠射频光模块立方体结构的制作方法，其特征在于，制作RDL和焊盘包括制作绝缘层，载通过光刻、干法刻蚀工艺开窗，通过光刻、电镀工艺在驱动芯片转接板上表面制作RDL和焊盘，RDL和金属柱露出的一端连接。
5.根据权利要求4所述的一种多层堆叠射频光模块立方体结构的制作方法，其特征在于，RDL和焊盘上表面再次覆盖绝缘层，在绝缘层上开窗露出焊盘；RDL和焊盘本身的结构为一层或多层，每层的金属采用铜、铝、镍、银、金、锡中的一种或多种混合；RDL和焊盘的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um之间。
6.根据权利要求1所述的一种多层堆叠射频光模块立方体结构的制作方法，其特征在于，键合温度控制在100到350度之间。
CN202010458693.4A 2020-03-02 2020-05-27 一种多层堆叠射频光模块立方体结构的制作方法 Pending CN112053959A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020101346996 2020-03-02
CN202010134699 2020-03-02

Publications (1)

Publication Number Publication Date
CN112053959A true CN112053959A (zh) 2020-12-08

Family

ID=73609190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010458693.4A Pending CN112053959A (zh) 2020-03-02 2020-05-27 一种多层堆叠射频光模块立方体结构的制作方法

Country Status (1)

Country Link
CN (1) CN112053959A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117878028A (zh) * 2024-03-12 2024-04-12 浙江集迈科微电子有限公司 一种吸波材料的贴装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180090427A1 (en) * 2007-10-31 2018-03-29 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
CN109560054A (zh) * 2018-12-17 2019-04-02 厦门大学 一种应用于芯片散热的金属微通道热沉结构及其制造方法
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010490A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种纵向互联的射频立方体结构的制作工艺
CN110010491A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种多层堆叠射频微系统立方体结构的制作工艺
CN110600415A (zh) * 2019-09-27 2019-12-20 浙江大学 一种三维堆叠对准方法
CN110739231A (zh) * 2019-09-24 2020-01-31 杭州臻镭微波技术有限公司 一种三维堆叠射频光模块制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180090427A1 (en) * 2007-10-31 2018-03-29 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
CN109560054A (zh) * 2018-12-17 2019-04-02 厦门大学 一种应用于芯片散热的金属微通道热沉结构及其制造方法
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010490A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种纵向互联的射频立方体结构的制作工艺
CN110010491A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种多层堆叠射频微系统立方体结构的制作工艺
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110739231A (zh) * 2019-09-24 2020-01-31 杭州臻镭微波技术有限公司 一种三维堆叠射频光模块制作方法
CN110600415A (zh) * 2019-09-27 2019-12-20 浙江大学 一种三维堆叠对准方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117878028A (zh) * 2024-03-12 2024-04-12 浙江集迈科微电子有限公司 一种吸波材料的贴装方法
CN117878028B (zh) * 2024-03-12 2024-05-28 浙江集迈科微电子有限公司 一种吸波材料的贴装方法

Similar Documents

Publication Publication Date Title
CN110010546B (zh) 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010561B (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010491B (zh) 一种多层堆叠射频微系统立方体结构的制作工艺
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN110010574B (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
CN111653492B (zh) 一种三维堆叠射频光模块制作方法
CN110010572B (zh) 用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN111653489A (zh) 一种基于多层散热结构的三维射频模组制作方法
CN111968944A (zh) 一种射频模组超薄堆叠工艺
CN110010567B (zh) 一种大功率系统级射频模块的液冷散热互联结构及其制作方法
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN112053959A (zh) 一种多层堆叠射频光模块立方体结构的制作方法
CN111653491B (zh) 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010495B (zh) 一种高密度侧壁互联方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010481B (zh) 一种密闭型系统级光电模块封装方式和工艺
CN110010593B (zh) 一种三维堆叠系统级封装工艺
CN110010494B (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN110010475B (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN110010487B (zh) 一种立式焊接的射频芯片系统级封装工艺
CN110783426B (zh) 一种嵌入式光通信模组制作方法
CN110739227B (zh) 一种基于三维散热结构的三维异构射频模组的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201208