CN113644020B - 半导体键合结构及其制备方法 - Google Patents

半导体键合结构及其制备方法 Download PDF

Info

Publication number
CN113644020B
CN113644020B CN202111200988.2A CN202111200988A CN113644020B CN 113644020 B CN113644020 B CN 113644020B CN 202111200988 A CN202111200988 A CN 202111200988A CN 113644020 B CN113644020 B CN 113644020B
Authority
CN
China
Prior art keywords
bonding
bonding layer
groove
slide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111200988.2A
Other languages
English (en)
Other versions
CN113644020A (zh
Inventor
黄雷
冯光建
马飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202111200988.2A priority Critical patent/CN113644020B/zh
Publication of CN113644020A publication Critical patent/CN113644020A/zh
Application granted granted Critical
Publication of CN113644020B publication Critical patent/CN113644020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种半导体键合结构及其制备方法，在第一载片中形成相连通的第一凹槽、第一孔、第二凹槽，以及图形化的第一键合层；在第二载片中形成贯穿第二载片的第二孔，以及图形化的第二键合层；并通过将第一键合层与第二键合层键合构成具有空腔结构的临时键合载片；而后将半导体结构片通过临时键合胶键合于临时键合载片上，从而在后续的工艺过程中，临时键合胶内产生的内压力可以通过临时键合载片中的空腔结构得以释放，以此解决在高温高真空工艺过程中，因为临时键合胶产生的压力无法释放所造成的半导体结构片鼓泡、裂片等问题，以提高最终制备的转接板质量。

Description

半导体键合结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体键合结构及其制备方法。
背景技术
3D封装技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用。硅转接板作为3D封装中的基石，新的应用对其结构厚度、布线层数、紧凑结构和系统可靠性均提出了新的要求。
在制备较薄的转接板时，将具有一定厚度的基底通过临时键合，以达到补强结构的方式不可避免，但对于较薄的转接板结构，在进行临时键合后，由于临时键合胶具有易融化、易挥发出气体的特点，在工艺加工过程中，如作业PECVD、PVD等环节时，由于作业过程中设备腔体施加的高温高真空等特点，使得结构片无法承受临时键合胶因高温状态下挥发出的气体带来的键合层强大的压力，进而会出现结构片鼓泡、裂片等问题，最终极大的降低转接板制备的成功率。
针对以上问题，现在行业中，普遍采用的方式包括通过改变临时键合胶配方的方式来减少工艺过程中临时键合胶的熔化及挥发；或者通过调整PECVD、PVD等设备的工艺参数，降低工艺过程中的最高温度等方式来应对，但是这些方法在带来更高成本，更复杂工艺的同时，并不能真正有效的解决键合后的结构片的鼓包、裂片等质量问题。
因此，提供一种半导体键合结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体键合结构及其制备方法，用于解决现有技术中，在制备较薄的硅转接板时，由于临时键合胶所引起的上述一系列的质量问题。
为实现上述目的及其他相关目的，本发明提供一种半导体键合结构的制备方法，包括以下步骤：
提供第一载片，所述第一载片包括第一面及相对的第二面；
自所述第一载片的第一面，图形化所述第一载片，形成第一凹槽及第一孔，且所述第一凹槽显露所述第一孔的第一端；
在所述第一载片的第二面上，形成图形化的第一键合层；
自所述第一载片的第二面，图形化所述第一载片，形成第二凹槽，且所述第二凹槽显露所述第一孔的第二端；
提供第二载片，所述第二载片包括第一面及相对的第二面；
在所述第二载片的第一面上形成图形化的第二键合层，所述第二键合层与所述第一键合层对应设置，以及于所述第二载片中形成第二孔，且所述第二孔贯穿所述第二载片；
将所述第一键合层及第二键合层进行键合，形成具有空腔结构的临时键合载片；
于所述临时键合载片上涂覆临时键合胶，所述临时键合胶填充所述第一凹槽；
提供半导体结构片，通过所述临时键合胶将所述半导体结构片与所述临时键合载片进行键合。
可选地，所述第二凹槽的数量大于所述第一凹槽的数量，且所述第二凹槽的宽度小于所述第一凹槽的宽度。
可选地，所述第一键合层及第二键合层采用相同材料，包括金属材料或热固性非金属材料。
可选地，形成所述第一凹槽的步骤在形成所述第一孔的步骤之前，或形成所述第一凹槽的步骤在形成所述第一孔的步骤之后。
可选地，还包括在所述第二载片的第一面上形成第三凹槽的步骤，且所述第三凹槽与所述第二凹槽对应设置；形成所述第三凹槽的步骤在形成所述第二键合层之前，或形成所述第三凹槽的步骤在形成所述第二键合层之后。
可选地，形成所述第二孔的步骤在形成所述第二键合层之后，或形成所述第二孔的步骤在形成所述第二键合层之前。
可选地，还包括采用CVD法或PVD法于所述半导体结构片中制备金属件的步骤。
本发明还提供一种半导体键合结构，所述半导体键合结构包括：
第一载片，所述第一载片包括第一面及相对的第二面，所述第一载片包括自所述第一载片的第一面向内侧延伸的第一凹槽、自所述第一载片的第二面向内侧延伸的第二凹槽，第一端显露于所述第一凹槽且第二端显露于所述第二凹槽的第一孔，以及位于所述第一载片的第二面上的图形化的第一键合层；
第二载片，所述第二载片包括第一面及相对的第二面，所述第二载片包括第二孔，所述第二孔贯穿所述第二载片，以及位于所述第二载片的第一面上的图形化的第二键合层，所述第二键合层与所述第一键合层对应设置，且所述第一键合层与所述第二键合层相键合，构成具有空腔结构的临时键合载片；
半导体结构片，所述半导体结构片通过临时键合胶键合于所述临时键合载片上，且所述临时键合胶填充所述第一凹槽。
可选地，所述第二凹槽的数量大于所述第一凹槽的数量，且所述第二凹槽的宽度小于所述第一凹槽的宽度。
可选地，所述第一键合层及第二键合层采用相同材料，包括金属材料或热固性非金属材料。
如上所述，本发明的半导体键合结构及其制备方法，在第一载片中形成相连通的第一凹槽、第一孔、第二凹槽，以及图形化的第一键合层；在第二载片中形成贯穿第二载片的第二孔，以及图形化的第二键合层；并通过将第一键合层与第二键合层键合构成具有空腔结构的临时键合载片；而后将半导体结构片通过临时键合胶键合于临时键合载片上，从而在后续的工艺过程中，临时键合胶内产生的内压力可以通过临时键合载片中的空腔结构得以释放，以此解决在高温高真空工艺过程中，因为临时键合胶产生的压力无法释放所造成的半导体结构片鼓泡、裂片等问题，以提高最终制备的转接板质量。
附图说明
图1显示为实施例中在第一载片中形成第一凹槽后的结构示意图。
图2显示为实施例中在第一载片中形成第一TSV孔后的结构示意图。
图3显示为实施例中在第一载片中形成图形化的第一键合层后的结构示意图。
图4显示为实施例中在第一载片中形成第二凹槽后的结构示意图。
图5显示为实施例中在第二载片中形成第三凹槽后的结构示意图。
图6显示为实施例中在第二载片中形成第二键合层的结构示意图。
图7显示为实施例中在第二载片中形成第二TSV孔后的结构示意图。
图8显示为实施例中将第一键合层及第二键合层进行键合形成临时键合载片后的结构示意图。
图9显示为实施例中通过临时键合胶将半导体结构片与临时键合载片进行键合后的结构示意图。
元件标号说明
100-第一硅载片；101-第一凹槽；102-第一TSV孔；103-第一金属键合层；104-第二凹槽层；200-第二硅载片；201-第三凹槽；202-第二金属键合层；203-第二TSV孔；300-临时键合胶；400-半导体结构片；A-临时键合载片。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
本实施例提供一种半导体键合结构的制备方法，可包括以下步骤：
S1：提供第一载片，所述第一载片包括第一面及相对的第二面；
S2：自所述第一载片的第一面，图形化所述第一载片，形成第一凹槽及第一孔，且所述第一凹槽显露所述第一孔的第一端；
S3：在所述第一载片的第二面上，形成图形化的第一键合层；
S4：自所述第一载片的第二面，图形化所述第一载片，形成第二凹槽，且所述第二凹槽显露所述第一孔的第二端；
S5：提供第二载片，所述第二载片包括第一面及相对的第二面；
S6：在所述第二载片的第一面上形成图形化的第二键合层，所述第二键合层与所述第一键合层对应设置，以及于所述第二载片中形成第二孔，且所述第二孔贯穿所述第二载片；
S7：将所述第一键合层及第二键合层进行键合，形成具有空腔结构的临时键合载片；
S8：于所述临时键合载片上涂覆临时键合胶，所述临时键合胶填充所述第一凹槽；
S9：提供半导体结构片，通过所述临时键合胶将所述半导体结构片与所述临时键合载片进行键合。
本实施例形成的所述半导体键合结构可解决在高温高真空工艺过程中，因所述临时键合胶产生的压力无法释放造成的所述半导体结构片鼓泡、裂片等问题，以提高最终制备的转接板的质量。
具体的，参阅图2~图9，显示为本实施例中在制备所述半导体键合结构的过程中各步骤所呈现的结构示意图。
首先，执行步骤S1，提供第一载片，所述第一载片包括第一面及相对的第二面。
具体的，本实施例中，采用较为常用的硅片作为所述第一载片，但所述第一载片的材质并非局限于此。其中，第一硅载片100的厚度范围可为10μm~1000μm，如10μm、50μm、100μm、500μm、1000μm等任何范围内的值，具体可根据需要进行选择。
接着，执行步骤S2，自所述第一载片的第一面，图形化所述第一载片，形成第一凹槽及第一孔，且所述第一凹槽显露所述第一孔的第一端。
作为示例，形成所述第一凹槽的步骤在形成所述第一孔的步骤之前，或形成所述第一凹槽的步骤在形成所述第一孔的步骤之后。
具体的，本实施例中，采用先形成所述第一凹槽而后形成所述第一孔的步骤，但并非局限于此，在另一实施例中，也可先形成所述第一孔而后形成所述第一凹槽，此处不作过分限制。其中，参阅图1，在所述第一硅载片100的表面可用光刻和干法刻蚀工艺制作第一凹槽101，所述第一凹槽101的形貌可以是圆形或者多边形，本实施例中，所述第一凹槽101采用开口范围半径可在1μm-90000μm，如1μm、10μm、50μm、100μm、500μm、1000μm、10000μm、90000μm等任何范围内的值，深度在1μm-500um，如1μm、10μm、50μm、100μm、500μm等任何范围内的值。而后采用光刻和干法刻蚀工艺在所述第一硅载片100上制作第一TSV孔102，所述第一TSV孔102的孔直径范围可在1μm-1000μm，如1μm、10μm、50μm、100μm、500μm、1000μm等任何范围内的值，深度可在1μm-999μm，如1μm、10μm、50μm、100μm、500μm、999μm等任何范围内的值。
接着，执行步骤S3，在所述第一载片的第二面上，形成图形化的第一键合层。
作为示例，所述第一键合层可包括金属材料或热固性非金属材料。
具体的，本实施例中，所述第一键合层采用金属材料，如Ti、W、Cu、Ni、Au、Sn中的一种或者多种，但并非局限于此，在另一实施例中，所述第一键合层也可采用热固性非金属材料，如环氧树脂、聚酰亚胺纳米银胶等，此处不作过分限制。如图3，在所述第一硅载片100的第二面上，形成图形化的第一金属键合层103，包括在所述第一硅载片100的第二面上用种子层沉积，光刻，电镀和刻蚀的方式制作所述第一金属键合层103，其中，所述第一金属键合层103的厚度可为0.1μm-100μm，如0.1μm、1μm、10μm、50μm、100μm等任何范围内的值。
接着，执行步骤S4，自所述第一载片的第二面，图形化所述第一载片，形成第二凹槽，且所述第二凹槽显露所述第一孔的第二端。
具体的，如图4，在所述第一硅载片100的第二面上用光刻和干法刻蚀工艺制作第二凹槽104，所述第二凹槽104的形貌可以是圆形或者多边形，所述第二凹槽104的位置与图3中所示结构中的所述第一TSV孔102相对应，本实施例中，所述第二凹槽104采用开口范围半径可在1μm-90000μm，如1μm、10μm、50μm、100μm、500μm、1000μm、10000μm、90000μm等任何范围内的值，深度在1μm-999μm，如1μm、10μm、50μm、100μm、500μm、999μm等任何范围内的值。
作为示例，所述第二凹槽104的数量大于所述第一凹槽101的数量，且所述第二凹槽104的宽度小于所述第一凹槽101的宽度，以形成多层级的漏斗状的结构，便于在高温高真空工艺过程中，释放由后续的临时键合胶产生的压力。
接着，进行步骤S5，提供第二载片，所述第二载片包括第一面及相对的第二面。
具体的，本实施例中，采用较为常用的硅片作为所述第二载片，但所述第二载片的材质并非局限于此。其中，第二硅载片200的厚度范围可为10μm~1000μm，如10μm、50μm、100μm、500μm、1000μm等任何范围内的值，具体可根据需要进行选择。
接着，执行步骤S6，在所述第二载片的第一面上形成图形化的第二键合层，所述第二键合层与所述第一键合层对应设置，以及于所述第二载片中形成第二孔，且所述第二孔贯穿所述第二载片。
作为示例，所述第一键合层及第二键合层采用相同材料，包括金属材料或热固性非金属材料。
具体的，本实施例中，由于所述第一键合层采用金属材质的所述第一金属键合层103，从而为提高键合稳定性，所述第二键合层优选为与所述第一键合层相同的材料，即采用第二金属键合层202，材料可为如Ti、W、Cu、Ni、Au、Sn中的一种或者多种的金属材料，但并非局限于此，在另一实施例中，所述第二键合层也可采用热固性非金属材料，如环氧树脂、聚酰亚胺纳米银胶等，此处不作过分限制。可通过在所述第二硅载片200的第一面上进行种子层沉积，光刻，电镀和刻蚀的方式制作所述第二金属键合层202，所述第二金属键合层202厚度可为0.1μm-100μm，如0.1μm、1μm、10μm、50μm、100μm等任何范围内的值。
作为示例，形成所述第二孔的步骤在形成所述第二键合层之后，或形成所述第二孔的步骤在形成所述第二键合层之前。
具体的，本实施例中，采用先形成所述第二金属键合层202，而后形成第二TSV孔203，但并非局限于此，在另一实施例中，也可先形成所述第二TSV孔203而后形成所述第二金属键合层202，此处不作过分限制。其中，可采用光刻和干法刻蚀工艺在所述第二硅载片200上制作所述第二TSV孔203，所述第二TSV孔203的孔直径范围可在1μm-1000μm，如1μm、10μm、50μm、100μm、500μm、1000μm等任何范围内的值，深度可在1μm-999μm，如1μm、10μm、50μm、100μm、500μm、999μm等任何范围内的值。
作为示例，还可包括在所述第二载片的第一面上形成第三凹槽的步骤，且所述第三凹槽与所述第二凹槽对应设置；形成所述第三凹槽的步骤在形成所述第二键合层之前，或形成所述第三凹槽的步骤在形成所述第二键合层之后。
具体的，如图5及图6，本实施例中，在所述第二硅载片200的第一面上形成有第三凹槽201，且形成所述第三凹槽201的步骤在形成所述第二金属键合层202之前，所述第三凹槽201与所述第二凹槽104对应设置，以通过所述第三凹槽201与所述第二凹槽104形成空腔。在另一实施例中，形成所述第三凹槽201的步骤也可在形成所述第二金属键合层202之后，此处不作过分限制。其中，可采用光刻和干法刻蚀工艺在所述第二硅载片200的第一面上形成所述第三凹槽201，所述第三凹槽201的宽度范围可在1μm-1000μm，如1μm、10μm、50μm、100μm、500μm、1000μm等任何范围内的值，深度可在10μm-1000μm，如10μm、50μm、100μm、500μm、1000μm等任何范围内的值。
接着，执行步骤S7，将所述第一键合层及第二键合层进行键合，形成具有空腔结构的临时键合载片。
具体的，本实施例中，由于所述键合层分别采用金属材质的所述第一金属键合层103及第二金属键合层202，从而可通过焊接的方式将所述第一金属键合层103及第二金属键合层202进行键合，形成临时键合载片A，如图8。但所述第一键合层及第二键合层的键合方法并非局限于此，具体可根据所述第一键合层及第二键合层所选用的材质进行选择，此处不作过分限制。其中，在进行键合后，形成的所述临时键合载片A中具有由所述第一凹槽101、第一TSV孔102、第二凹槽104、第三凹槽201及第二TSV孔203构成的空腔结构，以通过所述空腔结构为后续的键合胶提供容纳空间。
接着，执行步骤S8，于所述临时键合载片上涂覆临时键合胶，所述临时键合胶填充所述第一凹槽。
接着，执行步骤S9，提供半导体结构片，通过所述临时键合胶将所述半导体结构片与所述临时键合载片进行键合。
具体的，如图9所示，在所述临时键合载片A上涂覆临时键合胶300后，可通过键合机将半导体结构片400与所述临时键合载片A进行键合，且由于所述临时键合载片A中具有所述空腔结构，从而在后续的工艺过程中，当涉及到高真空高温工序时，如采用CVD法或PVD法于所述半导体结构片A中制备金属件等时，所述临时键合胶300内产生的内压力可以通过所述临时键合载片A中的所述空腔结构得以释放，以此解决在高温高真空工艺过程中，因为所述临时键合胶产生的压力无法释放所造成的所述半导体结构片A鼓泡、裂片等问题，以提高最终制备的转接板质量。
本实施例还提供一种半导体键合结构，该半导体键合结构可采用上述制备方法制备，但并非局限于上述准备方法，本实施例中的所述半导体键合结构采用上述制备方法制备，因此有关所述半导体键合结构的制备、材质等的选择均可参阅上述准备方法。
其中，所述半导体键合结构包括：第一载片，所述第一载片包括第一面及相对的第二面，所述第一载片包括自所述第一载片的第一面向内侧延伸的第一凹槽、自所述第一载片的第二面向内侧延伸的第二凹槽，以及第一端显露于所述第一凹槽且第二端显露于所述第二凹槽的第一孔，以及位于所述第一载片的第二面上的图形化的第一键合层；第二载片，所述第二载片包括第一面及相对的第二面，所述第二载片包括第二孔，所述第二孔贯穿所述第二载片，以及位于所述第二载片的第一面上的图形化的第二键合层，所述第二键合层与所述第一键合层对应设置；其中，所述第一键合层与所述第二键合层相键合，构成具有空腔结构的临时键合载片；半导体结构片，所述半导体结构片通过临时键合胶键合于所述临时键合载片上，且所述临时键合胶填充所述第一凹槽。
具体的，参阅图1-图9，所述半导体键合结构包括：第一硅载片100，所述第一硅载片100包括第一面及相对的第二面，所述第一硅载片100包括自所述第一硅载片100的第一面向内侧延伸的第一凹槽101、自所述第一硅载片100的第二面向内侧延伸的第二凹槽104，第一端显露于所述第一凹槽101且第二端显露于所述第二凹槽104的第一TSV孔102，以及位于所述第一硅载片100的第二面上的图形化的第一金属键合层103；第二硅载片200，所述第二硅载片200包括第一面及相对的第二面，所述第二硅载片200包括第二TSV孔203，所述第二TSV孔203贯穿所述第二硅载片200，以及位于所述第二硅载片200的第一面上的图形化的第二金属键合层202，所述第二金属键合层202与所述第一金属键合层103对应设置；其中，所述第一金属键合层103与所述第二金属键合层202相键合，构成具有空腔结构的临时键合载片A；半导体结构片400，所述半导体结构片400通过临时键合胶300键合于所述临时键合载片A上，且所述临时键合胶300填充所述第一凹槽101。其中，所述临时键合胶300内产生的内压力可以通过所述临时键合载片A中的所述空腔结构得以释放，以此解决在高温高真空工艺过程中，因为所述临时键合胶300产生的压力无法释放所造成的所述半导体结构片A鼓泡、裂片等问题，以提高最终制备的转接板质量。
作为示例，所述第二凹槽的数量大于所述第一凹槽的数量，且所述第二凹槽的宽度小于所述第一凹槽的宽度，以形成多层级的漏斗状的结构，便于在高温高真空工艺过程中，所述临时键合胶产生的压力的释放。
作为示例，所述第一键合层及第二键合层采用相同材料，包括金属材料或热固性非金属材料。
综上所述，本发明的半导体互联结构及其制备方法，在第一载片中形成相连通的第一凹槽、第一孔、第二凹槽，以及图形化的第一键合层；在第二载片中形成贯穿第二载片的第二孔，以及图形化的第二键合层；并通过将第一键合层与第二键合层键合构成具有空腔结构的临时键合载片；而后将半导体结构片通过临时键合胶键合于临时键合载片上，从而在后续的工艺过程中，临时键合胶内产生的内压力可以通过临时键合载片中的空腔结构得以释放，以此解决在高温高真空工艺过程中，因为临时键合胶产生的压力无法释放所造成的半导体结构片鼓泡、裂片等问题，以提高最终制备的转接板质量。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体键合结构的制备方法，其特征在于，包括以下步骤：
提供第一载片，所述第一载片包括第一面及相对的第二面；
自所述第一载片的第一面，图形化所述第一载片，形成第一凹槽及第一孔，且所述第一凹槽显露所述第一孔的第一端；
在所述第一载片的第二面上，形成图形化的第一键合层；
自所述第一载片的第二面，图形化所述第一载片，形成第二凹槽，且所述第二凹槽显露所述第一孔的第二端；
提供第二载片，所述第二载片包括第一面及相对的第二面；
在所述第二载片的第一面上形成图形化的第二键合层，所述第二键合层与所述第一键合层对应设置，以及于所述第二载片中形成第二孔，且所述第二孔贯穿所述第二载片；
将所述第一键合层及第二键合层进行键合，形成具有空腔结构的临时键合载片；
于所述临时键合载片上涂覆临时键合胶，所述临时键合胶填充所述第一凹槽；
提供半导体结构片，通过所述临时键合胶将所述半导体结构片与所述临时键合载片进行键合。
2.根据权利要求1所述的半导体键合结构的制备方法，其特征在于：所述第二凹槽的数量大于所述第一凹槽的数量，且所述第二凹槽的宽度小于所述第一凹槽的宽度。
3.根据权利要求1所述的半导体键合结构的制备方法，其特征在于：所述第一键合层及第二键合层采用相同材料，包括金属材料或热固性非金属材料。
4.根据权利要求1所述的半导体键合结构的制备方法，其特征在于：形成所述第一凹槽的步骤在形成所述第一孔的步骤之前，或形成所述第一凹槽的步骤在形成所述第一孔的步骤之后。
5.根据权利要求1所述的半导体键合结构的制备方法，其特征在于：还包括在所述第二载片的第一面上形成第三凹槽的步骤，且所述第三凹槽与所述第二凹槽对应设置；形成所述第三凹槽的步骤在形成所述第二键合层之前，或形成所述第三凹槽的步骤在形成所述第二键合层之后。
6.根据权利要求1所述的半导体键合结构的制备方法，其特征在于：形成所述第二孔的步骤在形成所述第二键合层之后，或形成所述第二孔的步骤在形成所述第二键合层之前。
7.根据权利要求1所述的半导体键合结构的制备方法，其特征在于：还包括采用CVD法或PVD法于所述半导体结构片中制备金属件的步骤。
8.一种半导体键合结构，其特征在于，所述半导体键合结构包括：
第一载片，所述第一载片包括第一面及相对的第二面，所述第一载片包括自所述第一载片的第一面向内侧延伸的第一凹槽、自所述第一载片的第二面向内侧延伸的第二凹槽，第一端显露于所述第一凹槽且第二端显露于所述第二凹槽的第一孔，以及位于所述第一载片的第二面上的图形化的第一键合层；
第二载片，所述第二载片包括第一面及相对的第二面，所述第二载片包括第二孔，所述第二孔贯穿所述第二载片，以及位于所述第二载片的第一面上的图形化的第二键合层，所述第二键合层与所述第一键合层对应设置，且所述第一键合层与所述第二键合层相键合，构成具有空腔结构的临时键合载片；
半导体结构片，所述半导体结构片通过临时键合胶键合于所述临时键合载片上，且所述临时键合胶填充所述第一凹槽。
9.根据权利要求8所述的半导体键合结构，其特征在于：所述第二凹槽的数量大于所述第一凹槽的数量，且所述第二凹槽的宽度小于所述第一凹槽的宽度。
10.根据权利要求8所述的半导体键合结构，其特征在于：所述第一键合层及第二键合层采用相同材料，包括金属材料或热固性非金属材料。
CN202111200988.2A 2021-10-15 2021-10-15 半导体键合结构及其制备方法 Active CN113644020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111200988.2A CN113644020B (zh) 2021-10-15 2021-10-15 半导体键合结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111200988.2A CN113644020B (zh) 2021-10-15 2021-10-15 半导体键合结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113644020A CN113644020A (zh) 2021-11-12
CN113644020B true CN113644020B (zh) 2021-12-21

Family

ID=78427064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111200988.2A Active CN113644020B (zh) 2021-10-15 2021-10-15 半导体键合结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113644020B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203568841U (zh) * 2013-11-15 2014-04-30 安徽北方芯动联科微系统技术有限公司 单片超小型mems芯片
US20140130969A1 (en) * 2011-07-07 2014-05-15 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
CN105174209A (zh) * 2015-06-15 2015-12-23 中国科学院半导体研究所 晶圆级光刻机键合方法
DE102016106351A1 (de) * 2016-04-07 2017-10-12 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum Bonden zweier Substrate
CN110010565A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统中大功率组件的双层相变散热器及其制作方法
CN111968944A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140130969A1 (en) * 2011-07-07 2014-05-15 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
CN203568841U (zh) * 2013-11-15 2014-04-30 安徽北方芯动联科微系统技术有限公司 单片超小型mems芯片
CN105174209A (zh) * 2015-06-15 2015-12-23 中国科学院半导体研究所 晶圆级光刻机键合方法
DE102016106351A1 (de) * 2016-04-07 2017-10-12 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum Bonden zweier Substrate
CN110010565A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统中大功率组件的双层相变散热器及其制作方法
CN111968944A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠工艺

Also Published As

Publication number Publication date
CN113644020A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
TWI576927B (zh) 半導體裝置及其製造方法
TWI710085B (zh) 半導體結構及其製造方法
TWI538130B (zh) 具有預先堆疊的微電子裝置之無凸塊增層式封裝體
JP5619236B2 (ja) 中空インサートを備えた接続構成部品およびその製造方法
EP3314650B1 (en) Vertical inductor for wlcsp
US20150115440A1 (en) Semiconductor device
US20100330798A1 (en) Formation of TSV Backside Interconnects by Modifying Carrier Wafers
CN107437545B (zh) 半导体器件与其的制造方法
TW201715676A (zh) 堆疊式積體電路結構
US11282793B2 (en) Integrated fan-out structure with rugged interconnect
CN106206509B (zh) 电子封装件及其制法与基板结构
US20100102426A1 (en) Dual face package and method of manufacturing the same
US8592259B2 (en) Method of fabricating a wafer level semiconductor package having a pre-formed dielectric layer
CN111081655B (zh) 电子封装结构及其制作方法
US10319692B2 (en) Semiconductor structure and manufacturing method thereof
CN102956540A (zh) 含聚合物材料和金属通孔的互连结构的制造方法
TW201633476A (zh) 在緩衝層中具有開口的積體扇出結構
CN113644020B (zh) 半导体键合结构及其制备方法
CN113078133A (zh) 多层布线转接板及其制备方法
US9831185B2 (en) Chip package and fabrication method thereof
US11114359B2 (en) Wafer level chip scale package structure
CN108336066A (zh) 半导体结构及其制造方法
CN112992851B (zh) 转接板及其制备方法
US8785249B2 (en) Three dimensional microelectronic components and fabrication methods for same
CN112490187B (zh) 半导体互联结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant