JP2009043978A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009043978A
JP2009043978A JP2007207962A JP2007207962A JP2009043978A JP 2009043978 A JP2009043978 A JP 2009043978A JP 2007207962 A JP2007207962 A JP 2007207962A JP 2007207962 A JP2007207962 A JP 2007207962A JP 2009043978 A JP2009043978 A JP 2009043978A
Authority
JP
Japan
Prior art keywords
flow path
semiconductor
heat
semiconductor device
cooling flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007207962A
Other languages
English (en)
Other versions
JP5009085B2 (ja
JP2009043978A5 (ja
Inventor
Masahiro Haruhara
昌宏 春原
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007207962A priority Critical patent/JP5009085B2/ja
Priority to EP08161413.3A priority patent/EP2023390B1/en
Priority to US12/187,636 priority patent/US7952191B2/en
Publication of JP2009043978A publication Critical patent/JP2009043978A/ja
Publication of JP2009043978A5 publication Critical patent/JP2009043978A5/ja
Application granted granted Critical
Publication of JP5009085B2 publication Critical patent/JP5009085B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】発熱特性の異なる複数の半導体素子が実装される場合であっても、複数の半導体素子を効率よく冷却できる半導体装置を提供する。
【解決手段】半導体装置は、配線基板１１と、配線基板１１の上に実装された複数の半導体素子１７と、複数の半導体素子１７の上に配置され、配線基板１７に対して水平方向に水を流すための冷却流路２２を備えた放熱板２１とを有する。複数の半導体素子１７は冷却流路２２に沿って配置されており、複数の半導体素子１７のうち、冷却流路２２の流入側には冷却流路２２の流出側に配置される半導体素子１７ａよりも発熱量が小さい半導体素子１７ｃが配置される。冷却流路２２の流入側に配置される半導体素子はメモリ素子であり、冷却流路２２の流出側に配置される半導体素子はロジック素子であるようにしてもよい。
【選択図】図２

Description

本発明は、半導体装置に関し、特に、半導体素子の温度上昇を抑制する冷却機構を備えた複数の半導体素子が実装される半導体装置に関する。
従来、電子機器の高性能化・小型化を図るため、配線基板の上に複数の半導体素子を実装して構成されるマルチチップモジュール（ＭＣＭ）やスタックパッケージなどの半導体装置が開発されている。
そのような半導体装置では、放熱性を向上させるために、ヒートシンクに代表される放熱板やファンを取り付けて半導体素子を冷却するようにしている。
このような冷却機構に関連する技術として、特許文献１には、半導体素子の上方に設けた流路に冷却水を流して冷却するマルチチップモジュールが開示されており、発熱特性の異なる複数の半導体素子の温度を一様に効率良く冷却するために半導体素子の発熱量に基づいて放熱板の厚さを変えた冷却機構が記載されている。
特開２００１−１５６７５号公報
上記したような半導体装置では、ロジック素子やＡＳＩＣなどの消費電力の大きな半導体素子とＤＲＡＭなどの熱に弱い半導体素子が混載されることがある。一般的に、複数の半導体素子は一つの放熱板にその熱が拡散されるように実装される。このため、発熱量の大きな半導体素子は効率よく冷却されるが、その熱が放熱板を介して熱に弱い半導体素子に逆に伝導し、その半導体素子の温度が上昇して誤動作や熱破壊が起こることがある。
本発明は以上の問題点を鑑みて創作されたものであり、発熱特性の異なる複数の半導体素子が実装される場合であっても、複数の半導体素子を効率よく冷却できる半導体装置を提供することを目的とする。
上記課題を解決するために、配線基板と、前記配線基板の上に実装された複数の半導体素子と、前記複数の半導体素子の上に配置され、前記配線基板に対して水平方向に水を流すための冷却流路を備えた放熱板とを有し、前記複数の半導体素子は前記冷却流路に沿って配置されており、前記複数の半導体素子のうち、前記冷却流路の流入側に配置される半導体素子は前記冷却流路の流出側に配置される半導体素子よりも発熱量が小さいことを特徴とする半導体装置が提供される。
本発明の半導体装置では、複数の半導体素子が形成された配線基板の上に放熱板を有し、放熱板内を水平方向に水を流すための冷却流路が設けられている。そして、半導体素子のうち、発熱量が小さく熱に弱い半導体素子が冷却流路の流入口側になり、発熱量が大きく熱に強い半導体素子が冷却流路の流出口側になるように、複数の半導体素子を冷却流路に沿って配置している。
本発明では、冷却流路を備えた半導体装置において、発熱量が小さく熱に弱い半導体素子と発熱量が大きく熱に強い半導体素子が効率良く冷却されるように工夫されている。冷却流路に流れる水の温度は、冷却流路の流入口側の温度が低く、流出口側の温度が高くなるように分布する。この現象を利用して、熱に弱い半導体素子を流入口側に配置することにより、その半導体素子の温度を集中的に下げることが可能となる。これにより、熱に弱い半導体素子の熱による誤動作を防止して長期間安定して動作させることが可能となる。
また、本発明の半導体装置では、放熱板に冷却流路を設け、そこに冷却水を流して半導体素子を冷却しており、空冷式で使用されるサイズの大きなヒートシンクやファンは使用していない。このため、半導体装置を薄型化、小型化することが可能となる。
また、上記課題を解決するための他の形態として、配線基板に対して水平方向に水を流すための冷却流路を備えた前記配線基板と、前記配線基板の上に実装された複数の半導体素子とを有し、前記複数の半導体素子は前記冷却流路に沿って配置されており、前記複数の半導体素子のうち、前記冷却流路の流入側に配置される半導体素子は前記冷却流路の流出側に配置される半導体素子よりも発熱量が小さいことを特徴とする半導体装置が提供される。
また、上記形態の半導体装置において、前記配線基板は、貫通電極が設けられた基板の上にビルドアップ配線が設けられて構成されるようにしてもよく、前記複数の半導体素子は、前記配線基板の上側又は下側の少なくとも一方に実装されるようにしてもよい。
本発明の半導体装置では、貫通電極が設けられた基板の上にビルドアップ配線が設けられて構成されるインターポーザに冷却流路を設けている。そして、半導体素子のうち、発熱量が小さく熱に弱い半導体素子を冷却流路の流入口側に配置し、発熱量が大きく熱に強い半導体素子を冷却流路の流出口側に配置している。
この場合も、冷却流路を流れる水の温度は、冷却流路の流入口側の温度が低く、流出口側の温度が高くなるように分布する。この現象を利用して、熱に弱い半導体素子を流入口側に配置することにより、その半導体素子の温度を集中的に下げることができ、熱に弱い半導体素子の熱による誤動作を防止して、長期間安定して動作させることが可能となる。
また、インターポーザの上側だけでなく、下側にも半導体素子が実装される場合には、インターポーザの上下両側に実装される半導体素子を同時に冷却することができる。
以上説明したように、本発明の半導体装置では、発熱特性の異なる複数の半導体素子を実装して構成される半導体装置において、熱に弱い半導体素子を集中的に冷却することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（１）第１の実施形態
第１の実施形態の半導体装置を説明する前に、ＭＣＭ(Multi Chip Module)構造を有する関連技術の半導体装置の問題点について説明する。
図１は、関連技術の半導体装置の構造の一例を示した図である。図１（ａ）に半導体装置の上面図を示し、図１（ｂ）に図１（ａ）のＩ−Ｉ線に沿った断面図を示す。
図１（ｂ）に示すように、関連技術の半導体装置１００は、所要のビルドアップ配線（不図示）が設けられた多層配線基板１の上に複数の半導体素子２ａ，２ｂ，２ｃが実装され、その上に放熱板６が配置されて基本構成される。
各半導体素子２ａ、２ｂ、２ｃのバンプ３が多層配線基板１の接続部にフリップチップ接続されている。例えば、半導体素子２ａ及び２ｃはＤＲＡＭ等のメモリ素子であり、半導体素子２ｂはＣＰＵ等のロジック素子である。
また、各半導体素子２ａ、２ｂ、２ｃと多層配線基板１との間にはアンダーフィル樹脂４が充填されている。また、多層配線基板１の下面には、はんだボールなどからなる外部接続端子５が設けられている。
各半導体素子２ａ，２ｂ，２ｃの上部及び多層配線基板１の上部には放熱板６が配置されている。放熱板６はヒートスプレッダ６ａとヒートシンク６ｂで構成される。ヒートスプレッダ６ａの中央部にはキャビティＣ１が設けられており、その周縁の突起状接合部６ｘが多層配線基板１の周縁部に導電性接着剤７によって接合されている。
半導体素子２ａ，２ｂ，２ｃはヒートスプレッダ６ａのキャビティＣ１内に収容され、それらの上面がヒートスプレッダ６ａのキャビティＣ１の内面に導電性接着剤７によって接合されている。また、ヒートスプレッダ６ａの上部に導電性接着剤７によってヒートシンク６ｂの下面が接合されている。
ヒートシンク６ｂの底面の面積は、ヒートスプレッダ６ａの上面の面積よりも広く、ヒートシンク６ｂの上面側は溝部を構成してヒートシンク６ｂ全体の表面積を広くすることにより熱の放出量を大きくしている。さらにヒートシンク６ｂの上部にファン８を設けて空冷を施すことで、半導体装置１００全体を冷却するようにしている。
上記したように、半導体素子に対する冷却手段としては放熱板やファンが使用されている。半導体装置１００に搭載される複数の半導体素子は、一般に、種類の異なる素子が使用され、各半導体素子から発生する発熱量は半導体素子の種類によって異なる。例えば、計算や判断処理を行うＣＰＵ等の機能素子は動作時の発熱量が大きく、メモリ素子の発熱量はＣＰＵの発熱量に比較してかなり小さい。
半導体素子２ｂ（ＣＰＵ）から発生した熱は放熱板６（ヒートスプレッダ６ａ及びヒートシンク６ｂ）を介して外部に放熱されるが、ヒートスプレッダ６ａ内にも熱拡散して、隣接する半導体素子２ａ，２ｃ（ＤＲＡＭ）の上部にも熱が伝わる。その熱はメモリ素子が発する熱よりも高温であり、結果的に半導体素子２ａ，２ｃ（ＤＲＡＭ）の温度が上昇してしまい、誤動作や熱破壊が起こることがある。ＣＰＵは耐熱温度が比較的高いが、メモリ素子の耐熱温度は低いため、メモリ素子の温度上昇は極力避けることが要求される。
本願発明者は、半導体装置に実装される半導体素子の耐熱温度が相違することに着目し、熱に弱い半導体素子を熱に強い半導体素子よりも冷却効果を高くすることについて鋭意研究し、半導体素子の配列順序を考慮した水冷方式を使用することで本問題を解決できることを見出した。
以下に、第１の実施形態における半導体装置について説明する。図２は、第１の実施形態における半導体装置１０の構造の一例を示す図である。図２（ａ）は半導体装置１０の上面図を示し、図２（ｂ）は、図２（ａ）のＩＩ−ＩＩ線に沿った断面図を示す。
図２（ｂ）に示すように、第１の実施形態の半導体装置１０では、３層のビルドアップ配線層が形成された多層配線基板１１の上に３つの半導体素子１７ａ，１７ｂ，１７ｃが実装され、その上部に放熱板２１が配置されて基本構成されている。
多層配線基板１１の配線層１２ａ，１２ｂ，１２ｃと層間絶縁膜１３ａ，１３ｂは相互に積層されるように形成され、各配線層１２ａ，１２ｂ，１２ｃは、層間絶縁膜１３ａ，１３ｂに設けられたビアホール１４を介して相互接続されている。多層配線基板１１の上部には、配線層１２ｃの接続部上に開口部が設けられたソルダレジスト１５が形成されている。そして、半導体素子１７ａ，１７ｂ，１７ｃのバンプ１８が配線層１２ｃの接続部にフリップチップ接続されている。各半導体素子１７ａ，１７ｂ，１７ｃと多層配線基板１１との間にはアンダーフィル樹脂１９が充填されている。
また、多層配線基板１１の下面にも配線層１２ａの接続部に開口部が設けられたソルダレジスト１６が形成されている。配線層１２ａの接続部には、はんだボールを搭載するなどして形成された外部接続端子２０が設けられている。
さらに、各半導体素子１７ａ，１７ｂ，１７ｃの上部及び多層配線基板１１の上部には放熱板２１が配置されている。放熱板２１は例えば銅（Ｃｕ）部材の表面にニッケル（Ｎｉ）層がコートされて構成される。放熱板２１は、中央部にキャビティＣ２が設けられることで周縁部に突起状接合部２１ａが形成されており、その突起状接合部２１ａが多層配線基板１１の周縁部に導電性接着剤２３によって接合されている。導電性接着剤２３としては、例えば銀ペーストが使用される。さらに、半導体素子１７ａ，１７ｂ，１７ｃの上面が導電性接着剤２３によって放熱板２１のキャビティＣ２の内面に接合されている。導電性接着剤２３を使用することで半導体素子１７ａ，１７ｂ，１７ｃに放熱板２１を固定するとともに、半導体素子１７ａ，１７ｂ，１７ｃから発生する熱を逃がすようにしている。
このようにして、放熱板２１のキャビティＣ２の内部に半導体素子１７ａ，１７ｂ，１７ｃが収容されて実装されている。
多層配線基板１１の上部には複数の半導体素子（図２（ｂ）の例では３つ）が一列に実装されている。このうち半導体素子１７ａはＣＰＵ等のロジック素子であって熱に強く、発熱量が大きい。発熱量の大きな半導体素子１７ａとしては、ＣＰＵの他に、ＡＳＩＣ（ローパワーＣＰＵ）などのロジック素子がある。
また、半導体素子１７ｂはフラッシュメモリであって、半導体素子１７ａのロジック素子よりも発熱量が小さい。また、半導体素子１７ｃはＤＲＡＭであって、３つの半導体素子１７ａ，１７ｂ，１７ｃのうち最も熱に弱く、発熱量が小さい。発熱量の小さな半導体素子１７ｂ，１７ｃとしては、フラッシュメモリやＤＲＡＭの他に、ＳＲＡＭやＦｅＲＡＭなどの各種のメモリ素子が含まれる。
これら３つの半導体素子１７ａ，１７ｂ，１７ｃは所要の間隔を保って多層配線基板１１の上部に配置されている。
さらに、放熱板２１には、一列に実装された半導体素子１７ａ，１７ｂ，１７ｃの上方に、この列に沿って水平方向に貫通して形成された冷却流路２２が設けられている。冷却流路２２に冷却水を流すことにより、半導体素子１７ａ，１７ｂ，１７ｃを冷却することができる。図２（ｂ）に示した冷却流路２２は右側が流入口Ａになり左側が流出口Ｂになる。すなわち、発熱量が小さく熱に弱い半導体素子１７ｃは冷却流路２２の流入口Ａ側に配置され、発熱量が大きく熱に強い半導体素子１７ａは冷却流路２２の流出口Ｂ側に配置される。このようにして、複数の半導体素子１７ａ，１７ｂ，１７ｃが冷却流路２２に沿って配置される。
図２（ａ）及び（ｂ）に示すように半導体素子１７ａ，１７ｂ，１７ｃを配置して冷却流路２２に冷却水を流すことによって、半導体素子を効果的に冷却できることについて以下に説明する。
まず、発熱量の大きな１個の半導体素子（以下、チップともいう）がパッケージの中央に実装されたときに、冷却流路２２に冷却水を流して半導体素子を冷却したときの水の温度分布について検討した。図３は温度分布のシミュレーション結果を示している。このシミュレーションでは、チップの発熱量を６０Ｗとし、冷却流路２２に流入する水の温度を４０℃とした。
図３の一点鎖線で囲まれた領域はパッケージ３１であり、破線で囲まれた領域はパッケージの中央部に実装されたチップ３２である。パッケージ３１の大きさは４０ｍｍ□であり、チップ３２の大きさは１０ｍｍ□である。また、破線３３ａ、３３ｂで挟まれた領域は冷却流路２２が配置された位置を示している。この冷却流路２２は図３の下側が流入口Ａとなり上側が流出口Ｂとなっている。
図３に示すように、冷却流路２２上の流入口Ａからチップ３２のほぼ中央部までの領域は水温が４０〜４５℃（右上がり斜線部）であった。また、チップ３２の中央部からその近傍の流出口Ｂ側では水温が４５〜５０℃（右下がり斜線部）から５０〜５５℃（点ハッチング部）に上昇した。さらに、そこから流出口Ｂまでの領域では、水温が中央部で５５〜６０℃（水平斜線部）で、その両端側で５０〜５５℃（点ハッチング部）であった。このように、流入口Ａから流出口Ｂ側に近づくにつれて水温が上昇することが確認された。
図３の結果から明らかなように、高熱を発するチップ３２の冷却流路２２の流出口Ｂ側になるほど水温が上昇する。そのため、冷却流路２２の流出口Ｂ側に熱に弱いチップを配置すると、高熱によってチップが誤動作したり熱破壊するおそれがある。
次に、発熱量の異なる複数のチップをパッケージに実装した場合の温度シミュレーション結果について説明する。
図４（ａ）は、発熱量の大きな１つのチップと発熱量の小さな２つのチップを実装した半導体装置において、空冷または水冷を施したときのチップの温度をシミュレーションにより算出した結果を示している。
使用する３つのチップのうち、チップ１及びチップ２の発熱量を０．５Ｗとし、チップ３の発熱量を６０Ｗとしている。これらのチップは水流方向に向けてチップ１、チップ２、チップ３の順に一列に配置されるものとする。
図４（ａ）における空冷は、前述した図１に示した関連技術の半導体装置１００を使用する場合であり、チップ１からチップ３の上部を放熱板及びファンにより全体的に冷却する場合である。また、水冷は、第１の実施形態の半導体装置１０を使用する場合であり、冷却流路２２の流入口Ａ側から流出口Ｂ側に、チップ１、チップ２、チップ３の順に配置している。すなわち、発熱量が小さく熱に弱いチップ（チップ１）が冷却流路２２の流入口Ａ側に配置され、発熱量が大きく熱に強いチップ（チップ３）が冷却流路２２の流出口Ｂ側に配置される。
図４（ｂ）は、上記のようにチップを配置したときのチップの温度（図４（ａ）のデータ）をグラフ化した図である。破線は比較のため、チップの配置を同様にして図１に示した空冷を施したときのチップの温度を示した図である。
図４（ａ）及び（ｂ）に示すように、チップ１の温度は空冷のときには７６．３８℃になったのに対し、水冷のときは４５．０９℃となった。また、チップ２の温度は空冷のときには８１．５１℃になったのに対し、水冷のときは６３．１２℃となった。また、チップ３の温度は空冷のときには１００．３３℃になったのに対し、水冷のときは１０８．９８℃となった。このように、チップ１、チップ２の温度は空冷を施したときよりも温度がかなり低くなり、チップ３の温度は空冷を施したときよりも若干温度が高くなる程度である。
熱に弱いチップ１、チップ２については、第１の実施形態の水冷を施した方が空冷を施したときよりも熱の上昇を抑えることができる。従って、熱に弱いチップは空冷のときよりも、誤動作することなく長時間安定して動作させることが可能となる。
一方、熱に強いチップ３については、第１の実施形態の水冷を施すと、空冷を施したときよりもチップの温度が若干高くなってしまうものの、熱に強いチップ３は、ある程度の高熱に耐えられるように設計されており、許容範囲内の温度であれば実用上問題が発生しない。
図５は、上記した水冷による冷却機構を備えた半導体装置１０を含む全体構成の一例を示す模式図である。
図５の半導体装置１０の冷却流路２２を流れる冷却水は、図５の矢印の方向に循環させて使用される。半導体装置１０の右側の流入口Ａから流入した冷却水は冷却流路２２を左側へ移動するにつれて、半導体素子の発熱により水温が上昇する。この冷却水は冷却流路２２の左側の流出口Ｂから流出し、ラジエータ５３（熱交換器）によって所要の温度（例えば４０℃）以下に水温が下げられ、タンク５４に貯められる。タンク５４内の冷却された水はポンプによって半導体装置１０に再度送られ、半導体装置１０の冷却流路２２を通り、半導体素子を冷却する。このようにして冷却水を循環させることにより、冷却水の温度上昇が抑えられて半導体素子が安定して冷却される。
以上説明したように第１の実施形態の半導体装置１０では、冷却流路２２を流れる水の温度の違いを積極的に利用し、水温の低い冷却流路２２の流入口Ａ側に熱に弱い半導体素子を配置して、その半導体素子の温度を集中的に下げるようにしている。これにより、熱に弱い半導体素子の温度を集中的に下げることができ、熱に弱い半導体素子が誤動作することなく長期間安定して動作させることが可能になる。また、熱の発生量が大きな半導体素子は耐熱性があるので、比較的温度が高くなる冷却流路２２の流出口Ｂ側に配置しても十分な性能が得られる程度に冷却される。
また、第１の実施形態の半導体装置１０では、放熱板２１に冷却流路２２を設け、そこに冷却水を流して半導体素子を冷却しており、空冷式で使用されるサイズの大きなヒートシンクやファンは使用していない。このため、半導体装置１０を薄型化、小型化することが可能となる。
なお、上記説明では発熱量の小さな２つのチップと発熱量の大きな１つのチップの３つのチップについて検討した。この検討を基に、３つのチップがそれぞれ異なる発熱量の場合については、冷却流路２２の流入口Ａ側から流出口Ｂ側に発熱量の小さなチップの順に配置することにより、冷却流路２２を流れる水の温度が流入口Ａ側に近いほど低くなり、熱に弱いチップほど集中的に冷却できることがわかる。
また、半導体素子の数が４つ以上の場合にも、冷却流路２２の流入口Ａ側から流出口Ｂ側の方向に、発熱量が小から大になるようにチップを配置すれば、熱に弱いチップほど集中的に冷却することが可能となる。
また、上記説明では、冷却流路２２が１本の場合について説明したが、これに限らず、放熱板２１に複数の冷却流路２２を形成するようにしてもよい。例えば、冷却流路２２が水平方向又は上下方向に平行になるように複数形成してもよい。
上記した第１の実施形態の冷却流路２２を備えた放熱板２１は以下のようにして形成される。
まず、放熱板２１を構成する第１の金属板を用意し、第１の金属板に所要のサイズのキャビティを設ける。このキャビティは、金型を使用してプレス加工によって形成してもよいし、ドリル加工やレーザ加工によってキャビティを形成してもよい。次に、第１の金属板のキャビティが形成された面と反対側の面に、所要のサイズの溝を形成する。次に、第２の金属板と溝が形成された第１の金属板とを接合して、冷却流路２２を備えた放熱板２１を形成する。
このようにして形成された放熱板と半導体素子が搭載された多層配線基板とを接合することにより、半導体装置が製造される。
（２）第２の実施形態
第２の実施形態では、半導体素子を冷却するための冷却水を流す冷却流路をインターポーザに形成する半導体装置について説明する。
図６（ａ）〜（ｃ）に冷却流路がインターポーザに形成された半導体装置６０の一例を示す。図６（ａ）は半導体装置の上面図であり、図６（ｂ）はその下面図である。また、図６（ｃ）は、図６（ａ）の冷却流路６４の中心線に沿って貫通電極６２の手前側から見た断面図である。
図６（ｃ）に示すように、第２の実施形態の半導体装置６０は、冷却流路６４が設けられた流路付き配線基板６１ａ及びその上に形成された多層配線部６１ｂからなるインターポーザ６１と、インターポーザ６１の上下両側に実装された半導体素子６８ａ，６８ｂ，６９ａ，６９ｂとによって基本構成される。
インターポーザ６１の流路付き配線基板６１ａには、基板５の縦方向に貫通するスルーホールＴＨが設けられ、その内面にシリコン酸化膜からなる絶縁層５７が形成されている。さらに、スルーホールＴＨ内に銅が充填されて貫通電極６２が設けられている。貫通電極６２は絶縁層５７によって他の貫通電極６２と電気的に絶縁されている。
貫通電極６２は、図６（ａ）及び図６（ｂ）を加えて参照すると、冷却流路６４を避けて、その近傍の基板５の両端側に配置されている。冷却流路６４の詳細については後述する。
また、インターポーザ６１の下面側には配線層７４が設けられ、配線層７４の接続部に開口部が設けられたソルダレジスト５６が形成されており、半導体素子６９ａ，６９ｂのバンプ７２が配線層７４にフリップチップ接続されている。インターポーザ６１の下面側の半導体素子６９ａ，６９ｂの外側の配線層７４にはんだボールなどが搭載されて外部接続端子７３が設けられている。
なお、インターポーザ６１の基板５は、好適には、シリコン基板（厚さ２００〜３００μｍ）が使用される。シリコン基板を使用することにより、微細加工が可能になるので、半導体装置の小型化、薄型化、高性能化などを実現するための高密度実装が可能となる。
多層配線部６１ｂはビルドアップ配線から形成され、多層配線部６１ｂの上に半導体素子６８ａ，６８ｂが接続されている。図６（ｃ）の例では基板５の上に３層のビルドアップ配線が形成されている。多層配線部６１ｂの配線層６５ａ，６５ｂ，６５ｃと層間絶縁膜６６ａ，６６ｂは相互に積層されるように形成され、各配線層６５ａ，６５ｂ，６５ｃは、層間絶縁膜６６ａ，６６ｂに設けられたビアホール５９を介して相互接続されている。多層配線部６１ｂの上には、配線層６５ｃの接続部に開口部が設けられたソルダレジスト６７が形成されている。そして、半導体素子６８ａ，６８ｂのバンプ７１が配線層６５ｃにフリップチップ接続されている。また、半導体素子６８ａ，６８ｂと多層配線部６１ｂとの間にアンダーフィル樹脂７０が充填されている。
多層配線部６１ｂの配線層６５ａが貫通電極６２の上部と接続され、貫通電極６２の下部がインターポーザ６１の下面側の配線層７４と接続されている。このようにして、貫通電極６２によって基板５の上面側の配線層６５ａ〜６５ｃと下面側の配線層７４とが相互接続されている。
次に、インターポーザ６１の流路付き配線基板６１ａに形成される冷却流路６４について説明する。
インターポーザ６１の流路付き配線基板６１ａにはインターポーザ６１の上部に形成される複数の半導体素子６８ａ，６８ｂ又はインターポーザ６１の下部に形成される複数の半導体素子６９ａ、６９ｂが一列に配置される方向に貫通孔が形成され、これらの半導体素子６８ａ，６８ｂ，６９ａ，６９ｂを冷却するための水の冷却流路６４となっている。冷却流路６４は図６（ａ）〜（ｃ）に示すようにインターポーザ６１を一端側の側面から対向する他端側の側面まで、水平方向に貫通して設けられる。
図６（ａ）〜（ｃ）に示した冷却流路６４はその右側が流入口Ａになり左側が流出口Ｂになる。このようなインターポーザ６１の上部に接続される半導体素子６８ａ、６８ｂのうち熱に弱い半導体素子６８ｂ（ＤＲＡＭなど）は図６（ａ）〜（ｃ）の右側に配置される。また、インターポーザ６１の下部においても、半導体素子６９ａ、６９ｂのうち熱に弱い半導体素子６９ｂは図６の右側に配置される。すなわち、熱に弱い半導体素子６８ｂ，６９ｂは冷却流路６４の流入口Ａ側に配置され、熱に強い半導体素子６８ａ、６９ａは冷却流路６４の流出口Ｂ側に配置される。
なお、冷却流路６４を通過した冷却水は、前述した図５での説明と同様に、流出口Ｂから流出した冷却水の水温を所要の温度に下げて、循環して使用される。
以上説明したように、第２の実施形態の半導体装置６０では、熱に弱い半導体素子６８ｂ，６９ｂを冷却流路６４の流入口Ａ側に配置することにより、第１の実施形態で説明した半導体装置１０の場合と同様に、熱に弱い半導体素子に対する冷却効果を高めることができる。熱に弱い半導体素子の温度を集中的に下げることにより、熱に弱い半導体素子が誤動作することなく長期間安定して動作させることが可能になる。
また、インターポーザ６１の上下両面に半導体素子を実装した場合には、上記した配置にすることによりインターポーザ６１の上面側に接続された熱に弱い半導体素子だけでなく、インターポーザ６１の下面側に接続された熱に弱い半導体素子に対しても冷却効果を高めることが可能となる。
なお、第２の実施形態ではインターポーザ６１の基板５としてシリコンを使用する場合について説明したが、シリコンに限らず、例えばガラスを使用してインターポーザ６１を形成するようにしてもよい。
また、図６（ｃ）の半導体装置では、インターポーザ６１の上下両面に半導体素子が実装される場合を示しているが、インターポーザ６１の片面側のみに半導体素子を実装してもよいことは勿論である。
また、図６ではインターポーザ６１に冷却流路６４が１つ形成された場合を示しているが、これに限らず、冷却流路６４が水平方向又は上下方向に平行になるように複数形成してもよい。冷却流路６４を水平方向に複数形成する場合には、冷却流路６４の間に貫通電極６２を配置することも可能となる。
また、第２の実施形態では、インターポーザ６１の基板５の内部に冷却流路６４を形成して、そこに冷却水を流すことにより半導体素子を冷却するようにしているが、半導体素子に対する冷却効果をさらに高めるために、図６（ｃ）の構成にさらに放熱板を付加するようにしてもよい。インターポーザ６１の上面側に配置した半導体素子の上部に放熱板を配置することにより、放熱板の下の熱に弱い半導体素子に対する冷却効果をさらに高めることができる。
さらに、第１の実施形態と同様に、半導体素子の上に配置された放熱板に冷却流路を設けることも可能である。
なお、インターポーザ６１の基板５の冷却流路６４は以下のようにして形成される。
まず、第１のシリコンウエハを用意し、第１のシリコンウエハにフォトリソグラフィとドライエッチングによって所要のサイズの溝を形成する。次に、第２のシリコンウエハと溝が形成された第１のシリコンウエハとを接着する。この接着はＡｒプラズマ照射後、１０００℃でアニールすることにより行う。
また、インターポーザ６１の基板５はシリコンに限らず、ガラスを用いてもよい。ガラスを用いる場合には、まず、第１のガラスを用意し、第１のガラスの上に所要の開口部を備えたマスクを形成し、その開口部に露出するガラスの部分をサンドブラスト法などによって加工して所要の溝を形成する。なお、所要の型に熔融したガラスを流し込むことによって、同様な構造にしてもよい。次に、第２のガラスと溝が形成された第１のガラスとを接着する。
また、インターポーザ６１はシリコンとガラスによって形成するようにしてもよい。上記方法によって所要の溝を形成したシリコンとガラスとを接着する。シリコンとガラスは陽極接合によって接合する。例えば、シリコン及びガラスを３００〜４００℃に加熱した状態で、両者の間に５００Ｖ〜１ｋＶの電圧を印加することにより、陽極接合することができる。
上記したように冷却流路となる水平方向に貫通する貫通孔を備えた流路付き配線基板６１ａを形成した後、貫通電極や多層ビルドアップ配線などを形成する。
図１は、関連技術のＭＣＭ構造を備えた半導体装置を示す構成図である。 図２は、本発明の第１の実施形態の半導体装置を示す構成図である。 図３は、半導体素子の放熱による温度分布のシミュレーション結果を示す図である。 図４は、複数の半導体素子の放熱による温度分布のシミュレーション結果を説明する図である。 図５は、本発明の第１の実施形態の半導体装置の冷却水の循環機構を示す模式図である。 図６は、本発明の第２の実施形態の半導体装置を示す構成図である。
符号の説明
１，１１…多層配線基板、１０，６０…半導体装置、１２，６５…配線層、１３，６６…層間絶縁膜、１４，５９…ビアホール、１６，５６，６７…ソルダレジスト、１７，６８，６９…半導体素子、１８，７１…半田バンプ、１９，７０…アンダーフィル樹脂、２０，７３…外部接続端子、２１…放熱板、２２，６４…冷却流路、２３…導電性接着剤、５５…熱交換器、６１…インターポーザ、６２…貫通電極、Ｃ１，Ｃ２…キャビティ、ＴＨ…スルーホール。

Claims (10)

  1. 配線基板と、
    前記配線基板の上に実装された複数の半導体素子と、
    前記複数の半導体素子の上に配置され、前記配線基板に対して水平方向に水を流すための冷却流路を備えた放熱板とを有し、
    前記複数の半導体素子は前記冷却流路に沿って配置されており、前記複数の半導体素子のうち、前記冷却流路の流入側に配置される半導体素子は前記冷却流路の流出側に配置される半導体素子よりも発熱量が小さいことを特徴とする半導体装置。
  2. 配線基板に対して水平方向に水を流すための冷却流路を備えた前記配線基板と、
    前記配線基板の上に実装された複数の半導体素子とを有し、
    前記複数の半導体素子は前記冷却流路に沿って配置されており、前記複数の半導体素子のうち、前記冷却流路の流入側に配置される半導体素子は前記冷却流路の流出側に配置される半導体素子よりも発熱量が小さいことを特徴とする半導体装置。
  3. 前記放熱板の下面側にキャビティが設けられ、前記複数の半導体素子は、その上面が導電性接着剤によって前記キャビティの内面側に接合された状態で前記キャビティ内に収容されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記配線基板は、貫通電極が設けられた基板の上にビルドアップ配線が設けられて構成されることを特徴とする請求項２に記載の半導体装置。
  5. 前記貫通電極が設けられた基板は、シリコン基板、ガラス基板、又はシリコン基板とガラス基板とが接合された基板であることを特徴とする請求項４に記載の半導体装置。
  6. 前記複数の半導体素子は、前記配線基板の上側又は下側の少なくとも一方に実装されていることを特徴とする請求項２、４または５に記載の半導体装置。
  7. 前記冷却流路の流入側に配置される半導体素子はメモリ素子であり、前記冷却流路の流出側に配置される半導体素子はロジック素子であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記複数の半導体素子は３つ以上実装され、前記冷却流路の流入側から流出側にかけて、発熱量の小さい順に配置されることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  9. 前記冷却流路の流入側から流出側にかけて、ＤＲＡＭチップ、フラッシュメモリチップ、ＣＰＵチップが順に配置されることを特徴とする請求項８に記載の半導体装置。
  10. 前記冷却流路を通過した冷却水は、熱交換器によって冷却されて循環することを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
JP2007207962A 2007-08-09 2007-08-09 半導体装置 Expired - Fee Related JP5009085B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007207962A JP5009085B2 (ja) 2007-08-09 2007-08-09 半導体装置
EP08161413.3A EP2023390B1 (en) 2007-08-09 2008-07-30 Semiconductor device
US12/187,636 US7952191B2 (en) 2007-08-09 2008-08-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207962A JP5009085B2 (ja) 2007-08-09 2007-08-09 半導体装置

Publications (3)

Publication Number Publication Date
JP2009043978A true JP2009043978A (ja) 2009-02-26
JP2009043978A5 JP2009043978A5 (ja) 2010-05-13
JP5009085B2 JP5009085B2 (ja) 2012-08-22

Family

ID=40032686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207962A Expired - Fee Related JP5009085B2 (ja) 2007-08-09 2007-08-09 半導体装置

Country Status (3)

Country Link
US (1) US7952191B2 (ja)
EP (1) EP2023390B1 (ja)
JP (1) JP5009085B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222818A (ja) * 2010-04-12 2011-11-04 Yokogawa Electric Corp 半導体デバイスの冷却構造
JP2012038892A (ja) * 2010-08-06 2012-02-23 Denso Corp 電子装置
JP2012251750A (ja) * 2011-06-06 2012-12-20 Fujitsu Ltd 液体搬送装置及び該搬送装置を用いた半導体冷却装置
KR20130020570A (ko) 2011-08-18 2013-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 장치
JP2013098212A (ja) * 2011-10-28 2013-05-20 Fujitsu Ltd 半導体装置とその製造方法
US8648461B2 (en) 2011-10-31 2014-02-11 Shinko Electric Industries Co., Ltd. Semiconductor device
JP2014236198A (ja) * 2013-06-05 2014-12-15 新光電気工業株式会社 冷却装置及び半導体装置
JP2015065335A (ja) * 2013-09-25 2015-04-09 Ｎｅｃプラットフォームズ株式会社 電子装置
JP2020077819A (ja) * 2018-11-09 2020-05-21 住友電装株式会社 基板構造体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3270261A1 (en) * 2008-05-21 2018-01-17 Asetek A/S Graphics card thermal interposer
KR20140070584A (ko) * 2011-09-09 2014-06-10 니혼도꾸슈도교 가부시키가이샤 반도체 모듈, 회로기판
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
WO2013073021A1 (ja) * 2011-11-16 2013-05-23 トヨタ自動車株式会社 電気機器の冷却装置
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9425125B2 (en) * 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
CN106604618B (zh) * 2017-01-05 2024-01-09 中国科学院广州能源研究所 一种用于数据中心的液冷、风冷复合冷却装置
US10128199B1 (en) * 2017-07-17 2018-11-13 International Business Machines Corporation Interchip backside connection
CN109950250B (zh) 2017-12-20 2022-03-01 晟碟信息科技（上海）有限公司 具有矩阵冷却的数据中心3d固态驱动
US10763186B2 (en) * 2018-12-31 2020-09-01 Micron Technology, Inc. Package cooling by coil cavity
US11393807B2 (en) 2020-03-11 2022-07-19 Peter C. Salmon Densely packed electronic systems
US11546991B2 (en) 2020-03-11 2023-01-03 Peter C. Salmon Densely packed electronic systems
US10966338B1 (en) 2020-03-11 2021-03-30 Peter C. Salmon Densely packed electronic systems
US11523543B1 (en) 2022-02-25 2022-12-06 Peter C. Salmon Water cooled server
US11445640B1 (en) 2022-02-25 2022-09-13 Peter C. Salmon Water cooled server

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002057921A1 (en) * 2001-01-19 2002-07-25 Hitachi,Ltd Electronic circuit device
JP2002270743A (ja) * 2001-03-13 2002-09-20 Nec Corp 半導体素子の実装構造
JP2002368428A (ja) * 2001-06-11 2002-12-20 Sony Corp 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP2007073668A (ja) * 2005-09-06 2007-03-22 Fujitsu Ltd 熱を伝える熱伝熱装置、及びこの伝熱装置を実装した電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649990A (en) * 1985-05-06 1987-03-17 Hitachi, Ltd. Heat-conducting cooling module
JPH05136305A (ja) * 1991-11-08 1993-06-01 Hitachi Ltd 発熱体の冷却装置
US6213195B1 (en) * 1998-12-23 2001-04-10 Hamilton Sundstrand Corporation Modular coolant manifold for use with power electronics devices having integrated coolers
JP2001015675A (ja) * 1999-06-29 2001-01-19 Hitachi Ltd マルチチップモジュール
JP3518434B2 (ja) * 1999-08-11 2004-04-12 株式会社日立製作所 マルチチップモジュールの冷却装置
US6366462B1 (en) * 2000-07-18 2002-04-02 International Business Machines Corporation Electronic module with integral refrigerant evaporator assembly and control system therefore
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
JP2004228521A (ja) * 2003-01-27 2004-08-12 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US7019971B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Thermal management systems for micro-components
JP2005228237A (ja) * 2004-02-16 2005-08-25 Hitachi Ltd 液冷システム及びそれを備えた電子機器
US7675163B2 (en) * 2007-03-21 2010-03-09 Sun Microsystems, Inc. Carbon nanotubes for active direct and indirect cooling of electronics device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002057921A1 (en) * 2001-01-19 2002-07-25 Hitachi,Ltd Electronic circuit device
JP2002270743A (ja) * 2001-03-13 2002-09-20 Nec Corp 半導体素子の実装構造
JP2002368428A (ja) * 2001-06-11 2002-12-20 Sony Corp 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP2007073668A (ja) * 2005-09-06 2007-03-22 Fujitsu Ltd 熱を伝える熱伝熱装置、及びこの伝熱装置を実装した電子装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222818A (ja) * 2010-04-12 2011-11-04 Yokogawa Electric Corp 半導体デバイスの冷却構造
JP2012038892A (ja) * 2010-08-06 2012-02-23 Denso Corp 電子装置
JP2012251750A (ja) * 2011-06-06 2012-12-20 Fujitsu Ltd 液体搬送装置及び該搬送装置を用いた半導体冷却装置
KR20130020570A (ko) 2011-08-18 2013-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 장치
US8558372B2 (en) 2011-08-18 2013-10-15 Shinko Electric Industry Co., Ltd. Semiconductor device
JP2013098212A (ja) * 2011-10-28 2013-05-20 Fujitsu Ltd 半導体装置とその製造方法
US8648461B2 (en) 2011-10-31 2014-02-11 Shinko Electric Industries Co., Ltd. Semiconductor device
JP2014236198A (ja) * 2013-06-05 2014-12-15 新光電気工業株式会社 冷却装置及び半導体装置
US9591742B2 (en) 2013-06-05 2017-03-07 Shinko Electric Industries Co., Ltd. Interposer and semiconductor device including the same
JP2015065335A (ja) * 2013-09-25 2015-04-09 Ｎｅｃプラットフォームズ株式会社 電子装置
JP2020077819A (ja) * 2018-11-09 2020-05-21 住友電装株式会社 基板構造体
JP7172471B2 (ja) 2018-11-09 2022-11-16 住友電装株式会社 基板構造体

Also Published As

Publication number Publication date
JP5009085B2 (ja) 2012-08-22
EP2023390A1 (en) 2009-02-11
US7952191B2 (en) 2011-05-31
EP2023390B1 (en) 2015-09-23
US20090040715A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5009085B2 (ja) 半導体装置
US6670699B2 (en) Semiconductor device packaging structure
JP5779042B2 (ja) 半導体装置
US8363402B2 (en) Integrated circuit stack
JP2010161184A (ja) 半導体装置
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
TWI557858B (zh) 用於積體電路（ｉｃ）晶片之散熱結構
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP2002151640A (ja) 半導体装置
JP2011023587A (ja) 半導体装置
JP2008060172A (ja) 半導体装置
JP6083516B2 (ja) マイクロチャネル熱交換装置及び電子機器
JP2008177241A (ja) 半導体パッケージ
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
US11234343B2 (en) Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
US20190103290A1 (en) Thermal vapor chamber arrangement
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
WO2019245684A1 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
JP4997954B2 (ja) 回路基板、その製造方法及び半導体装置
KR101477309B1 (ko) 반도체 장치
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JP4817796B2 (ja) 半導体装置及びその製造方法
JP2010251427A (ja) 半導体モジュール
JP5115200B2 (ja) 電子素子、それを有するパッケージ及び電子装置
JP7236930B2 (ja) 放熱装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120530

R150 Certificate of patent or registration of utility model

Ref document number: 5009085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees