JP2003031744A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003031744A
JP2003031744A JP2001211915A JP2001211915A JP2003031744A JP 2003031744 A JP2003031744 A JP 2003031744A JP 2001211915 A JP2001211915 A JP 2001211915A JP 2001211915 A JP2001211915 A JP 2001211915A JP 2003031744 A JP2003031744 A JP 2003031744A
Authority
JP
Japan
Prior art keywords
heat dissipation
semiconductor device
heat
semiconductor chip
dissipation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001211915A
Other languages
English (en)
Inventor
Masatoshi Yasunaga
雅敏 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001211915A priority Critical patent/JP2003031744A/ja
Priority to US10/057,923 priority patent/US20030011053A1/en
Publication of JP2003031744A publication Critical patent/JP2003031744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置において発生する熱を効率よく放
熱する。 【解決手段】 基板と、基板上に搭載された半導体チッ
プと、前記基板の背面に備えられ、半導体チップの電極
を外部に接続するための外部電極と、前記半導体チップ
を前記基板上に封止する封止部材と、前記封止部材によ
り固着された放熱板とを含む半導体装置において、半導
体チップの半導体素子が形成された主面に対向するよう
に放熱板を配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
する。さらに具体的には、放熱効率を改善した放熱構造
を有する半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置のメモリの大記憶容量
化や、ロジックの多機能化、高集積化に伴い、半導体装
置の消費電力は増加している。消費電力の増加は、半導
体装置の発熱量増加の原因となり、半導体装置の温度上
昇が生じることとなる。半導体装置の温度上昇は、半導
体装置の特性の劣化、信頼性の低下につながるため問題
である。従ってこのような半導体装置の温度上昇に伴う
問題を改善すべく、放熱機構を設けた様々な半導体装置
が提案されている。
【０００３】図７は、既知の放熱機構を有する半導体装
置の１例を説明するための断面模式図である。また図８
は、既知の放熱フィンを有する半導体装置の１例を説明
するための断面模式図である。図７において、半導体チ
ップ１２は、ボンディングワイヤ２３により、封止部材
２４の内部において、インナーリード２５Ａに接続され
ている。インナーリード２５Ａは、封止部材２４外部の
アウターリード２５Ｂと一続きになっている。このアウ
ターリード２５Ｂが、半導体装置７００と、外部の電極
とを接続する外部電極端子となる。
【０００４】また、放熱板７は、半導体チップ１２が発
する熱を外部に効率よく解放するために設けられ、封止
部材２４により半導体装置７００に固着されている。放
熱板２０は、外部に効率よく放熱するため、熱伝導率の
良い材料、例えば、アルミ、銅などにより形成されてい
る。半導体１２で発する熱の多くは、この放熱板７に熱
伝導し、放熱板７の封止部材１４から露出する面におい
て放熱される。また、図７に示すように、放熱板７の封
止部材２４から露出する面には凹凸部７Ａが設けられて
いる。この凹凸部７Ａを設けることにより、放熱板７の
外部と接触する表面積が増え、より効率よく放熱を行う
ことができる。
【０００５】あるいは、図８に示すように、放熱板８の
封止部材２４から露出する面に、羽形状の放熱フィン８
Ａを設けた半導体装置８００もある。これによっても、
同様に、外部との接触面積を増やして、効率の良い放熱
を行うことができる。
【０００６】
【発明が解決しようとする課題】しかし、半導体装置の
多機能化、高集積化に伴い半導体装置の動作時に発する
熱は大きくなっているため、より効率よく放熱できる放
熱構造が望まれている。これに対して、放熱板のサイズ
を大きくすることも考えられるが、半導体装置を組み合
わせてなる電機機器全体のサイズの制約等から、半導体
装置に備えられる放熱板の大きさには限界がある。ま
た、高集積化等に伴って、１つの半導体装置に備えられ
るリードの数は増加している。従って、リード１つ１つ
は細くなり、リードの強度が不足するため、例えば、図
８で説明したような放熱フィン８Ａを大きくして外部と
の接触面積を増加させることも考えにくい。
【０００７】一方、図７あるいは図８に示すような従来
の半導体装置７００あるいは半導体装置８００において
は、放熱板７あるいは放熱板８は、半導体チップ１２の
半導体素子が設けられた主面１２Ａとは反対側の面に対
向して配置されている。ところが、半導体チップ１２に
おいて、発熱する場所は、半導体素子が形成されている
主面１２Ａの部分に集中している。この主面１２Ａは、
半導体チップ１２の表面１０μｍ程度の最表層である。
即ち、この最表層の主面１２Ａにおいて発生した熱が、
半導体装置７００あるいは半導体装置８００に設けられ
た放熱板７あるいは放熱板８に熱伝導し、放熱されるた
めには、半導体チップの、主面１２Ａの下の層を通って
放熱板７あるいは放熱板８に伝わらなくてはならない。
従って、半導体チップ１２の厚さの分だけ、熱伝導の距
離が長くなり、放熱効率が悪くなるという問題がある。
【０００８】以上説明したように、半導体装置の温度上
昇を抑えるため、効率よく放熱することが要求されてい
る。しかし、半導体装置を組み合わせてなる電気機器全
体のサイズの制約や、半導体装置に備えられたリードの
強度不足から、単純に、放熱板を大きくすることは考え
にくい。また、半導体チップの半導体素子が形成されて
いる主面において発熱した熱が放熱板で放熱するために
は、半導体チップ自身を通って熱伝導し、放熱板に伝わ
らなければならないため、放熱の効率が悪い。
【０００９】従って、この発明は、この問題を解決し、
半導体装置において発した熱を迅速に放熱板に伝え、ま
た効率よく、より多くの熱を放熱することができる放熱
機構を備えた半導体装置を提案するものである。
【００１０】
【課題を解決するための手段】この発明の半導体装置
は、基板と、前記基板上に搭載された半導体チップと、
前記基板の背面に備えられ、前記半導体チップの電極を
外部に接続するための外部電極と、前記半導体チップを
前記基板上に封止する封止部材と、前記封止部材により
固着された放熱板と、を含み、前記放熱板は、露出面に
凹凸が形成され、前記半導体チップの半導体素子が形成
された主面に対向するように配置されたものである。
【００１１】また、この発明の半導体装置は、前記放熱
板が、前記半導体チップの前記主面上の薄い封止部材を
挟んで前記主面に隣接して配置されたものである。
【００１２】また、この発明の半導体装置は、前記放熱
板が、前記半導体素子の前記主面に接して配置されたも
のである。
【００１３】また、この発明の半導体装置は、前記放熱
板が、前記凸部が前記封止部材の表面より外側へ突出す
るように形成されているものである。
【００１４】また、この発明の半導体装置は、基板と、
前記基板上に搭載された半導体チップと、前記基板の背
面に備えられ、前記半導体チップの電極を外部に接続す
るための外部電極と、前記半導体チップを前記基板上に
封止する封止部材と、前記封止部材により固着された放
熱板と、を含み、前記放熱板と一体となった放熱フィン
を有するものである。
【００１５】また、この発明の半導体装置は、前記放熱
板と、前記放熱フィンが、互いに係合する係合部を有
し、これによって前記放熱フィンを脱着できるようにし
たものである。
【００１６】また、この発明の半導体装置は、前記係合
部が、それぞれ前記放熱板または前記放熱フィンに形成
されて互いに嵌合するねじとねじ穴とからなるものであ
る。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。なお、各図において、同一
または相当する部分には同一符号を付してその説明を簡
略化ないし省略する。
【００１８】実施の形態１．図１は、この発明の実施の
形態１における半導体装置を説明するための断面模式図
である。図１において、１００は、この実施の形態の半
導体装置である。
【００１９】１１は、基板を示し、１２は、基板１１上
に搭載された半導体チップを示す。１２Ａは、半導体チ
ップ１２の半導体素子が形成された主面を示す。１３
は、半導体チップ主面１２Ａに形成された素子電極（図
示せず）と、基板１１上に形成された電極（図示せず）
とを接続する接続ワイヤを示す。また、１５は、基板１
１の背面１１Ａに備えられた外部電極端子を示す。外部
電極端子１５は、この実施の形態における半導体装置１
００と外部の電極とを接続するために用いられる。半導
体チップ１２は、外部電極端子１５、基板上の電極、接
続ワイヤ３、半導体チップ主面１２Ａの素子電極を介し
て、外部と電気信号の受け渡しを行うことができる。
【００２０】１４は、封止部材を示す。封止部材１４
は、半導体チップの外部との接触を避け、信頼性を高め
るために用いるものである。
【００２１】また、１は、封止部材１４により、半導体
装置１００に固着された放熱板を示す。この放熱板１
は、半導体チップにおいて発する熱を、より効率よく放
熱するために設けられるものであり、従って、アルミ、
銅などの熱伝導率の良い材料により形成される。１Ａ
は、放熱板１の、封止部材１４から露出する面に設けら
れた凹凸部を示す。この凹凸部１Ａにより、放熱板１が
外部に接触する表面積は大きくなり、これによって放熱
の効率も高くなっている。
【００２２】また、放熱板１と、半導体チップ主面１２
Ａは、その間に封止部材１４の薄い層の部分を挟んで、
対向して形成されている。即ち、半導体チップ１２は、
主面１２Ａと同じ側に放熱板１が配置され、主面１２Ａ
と反対の面において基板１１に接触して搭載されてい
る。
【００２３】通常半導体チップ１２において、最も発熱
が大きいのは、半導体チップ１２の最表層１０μｍの、
半導体素子の形成された主面１２Ａである。従って、こ
の実施の形態で説明したように放熱板１と主面１２Ａを
隣接して配置すれば、放熱板１が主面１２Ａと反対の面
に対向して配置された場合よりも、主面１２Ａにおいて
発した熱が放熱板１に伝わる熱伝導が早く、効率よく放
熱させることができる。
【００２４】また、この実施の形態１によれば、基板１
１の背面１１Ａ全体に外部電極端子を設けることができ
る。従って、図７に示したような、半導体装置の側面か
ら突き出るリードフレームを有する半導体装置に比べ
て、半導体装置全体を小さくでき、かつ、多くのリード
を得ることができ、半導体装置の微細化、多機能化に対
応することができる。さらに、このように背面１１Ａ全
体に余裕を持って外部電極端子１５を設けることができ
るため、１つ１つの外部電極端子を、リードフレームの
ように、細くする必要がなく、放熱板１がある程度の大
きさを有しても、その重みに耐えうるだけの強度を失う
ことはない。
【００２５】なお、この実施の形態１では、基板１１上
部の電極と、半導体チップ主面１Ａの電極とを接続する
ために接続ワイヤ１３を用いたがこれに限るものではな
く、両者の間で、接続が取れるものであればよい。
【００２６】実施の形態２．図２は、この発明の実施の
形態２における半導体装置を説明するための断面模式図
である。図２において、２００は、実施の形態２におけ
る半導体装置を示す。
【００２７】２は、封止部材１４により、半導体装置２
００に固着された放熱板を示す。この放熱板２は、封止
部材１４から露出する面に、外部との接触面積を大きく
するための凹凸部２Ａを有する。また、放熱板２は、凹
凸部２Ａと反対側、即ち、半導体チップ主面１２Ａと対
向する側に、接続部２Ｂを有する。この接続部２Ｂの表
面において、放熱板２は、半導体チップ主面１２Ａに接
するようにして配置されている。その他の部分は実施の
形態１と同様であるから説明を省略する。
【００２８】これによれば、放熱板２と、半導体チップ
１２の最も発熱の大きい部分である主面１２Ａとは、直
接、あるいは、半導体チップ主面１２Ａ上に薄い保護膜
が形成されている場合にはこの保護膜を介して、接する
ように配置されている。従って、半導体チップ主面１２
Ａにおいて発した熱は、直接、迅速に放熱板２に伝導さ
せることができ、さらに効率よく放熱することができ
る。
【００２９】実施の形態３．図３は、この発明の実施の
形態３における半導体装置を説明するための断面模式図
である。図３において、３００は、実施の形態３におけ
る半導体装置を示す。
【００３０】３は、封止部材１４により、半導体装置３
００に固着された放熱板を示す。この放熱板３は、封止
部材１４から露出する面に、外部との接触面積を大きく
するための凹凸部３Ａを有する。この凹凸部３Ａは、封
止部材１４の表面１４Ａより、上に突き出るように長く
形成されている。その他の部分は実施の形態１または２
と同様であるから説明を省略する。
【００３１】これによれば、放熱板３の凹凸部３Ａは、
封止部材１４の１４Ａより上に突き出るように長く形成
されているため、外部との接触面積はより大きくなり、
半導体装置の発する熱をより早く、効率よく放熱するこ
とができる。
【００３２】また、ここでは、基板１１の背面１１Ａに
外部電極端子を設けているため、強度を弱めることなく
多くの電極端子を設けることができる。従って、放熱板
３の、凹凸部３Ａをある程度長くして、放熱板がある程
度大きなものとなっても、それに耐えうる強度を有す
る。
【００３３】実施の形態４．図４は、この発明の実施の
形態４における半導体装置を説明するための断面模式図
である。図４において、４００は、実施の形態４におけ
る半導体装置を示す。
【００３４】４は、封止部材１４により、半導体装置４
００に固着された放熱板を示す。この放熱板４は、封止
部材１４から露出する面に、外部との接触面積を大きく
するための凹凸部４Ａを有する。また、この凹凸部４Ａ
は、封止部材１４の表面１４Ａより、上に突き出るよう
に長く設けられ、より、外部との接触面積を大きくして
いる。
【００３５】また、放熱板４は、凹凸部４Ａと反対側、
即ち、半導体チップ主面１２Ａと対向する側に、接続部
４Ｂを有する。この接続部４Ｂの表面において、放熱板
４は、半導体チップ主面１２Ａに接するようにして配置
されている。その他の部分は実施の形態１乃至３と同様
であるから説明を省略する。
【００３６】これによれば、放熱板４と、半導体チップ
１２の最も発熱の大きい部分である主面１２Ａとは、直
接、あるいは、半導体チップ主面１２Ａ上に薄い保護膜
が形成されている場合にはこの保護膜を介して、接する
ように配置されている。従って、半導体チップ主面１２
Ａにおいて発した熱は、直接、迅速に放熱板２に伝導さ
せることができる。また、放熱板４の凹凸部４Ａは、封
止部材から外部に突き出るように長く形成され、外部と
の接触面積が大きくなっている。従って、半導体装置に
おいて発した熱をより効率よく放熱することができる。
【００３７】実施の形態５．図５は、この発明の実施の
形態５における半導体装置を説明するための断面模式図
である。図５において、５００は、実施の形態５におけ
る半導体装置を示す。
【００３８】５は、放熱板を示し、５Ａは、羽形状放熱
フィンを示す。放熱板５と、放熱フィン５Ａは、一体と
なっていて、封止部材１４により半導体装置５００に固
着されている。放熱フィン５Ａは、封止樹脂１４の表面
１４Ａより外側に突き出るように配置されている。その
他の部分は、実施の形態１乃至４と同じであるから説明
を省略する。
【００３９】このように放熱フィン５Ａを用いれば、外
気との接触面積を大きくとることができるため、さらに
放熱効率を上げることができる。また、外部電極端子を
基板の背面全体に設けることができるため、強度の問題
なく、ある程度大きな放熱フィンを設けることができ
る。
【００４０】なお、ここでは、放熱フィン５Ａを備えた
放熱板５が、半導体チップ主面１２Ａに接触してはいな
いものを説明したが、半導体チップに接触するような構
造にしても良い。これによれば、より早く熱を伝導で
き、効率よく放熱することができる。
【００４１】実施の形態６．図６は、この発明の実施の
形態６における半導体装置を説明するための断面模式図
である。図６において、６００は、実施の形態６におけ
る半導体装置を示す。
【００４２】６は、放熱板を示し、６Ａは、羽形状の放
熱フィンを示す。放熱板６は、封止部材１４により半導
体装置６００に固着されている。また、６Ｂ及び６Ｃ
は、互いに係合する係合部を示し、６Ｂは、放熱フィン
６Ａに備えられたねじ、６Ｃは、放熱板６に備えられた
ねじ穴を示す。ねじ６Ｂを、ねじ穴６Ｃに挿入して、係
合させることにより、放熱フィン６Ａを放熱板６に取り
付けることができる。また、ねじ６Ｂをねじ穴６Ｃから
外すことにより放熱フィン６Ａを、放熱板６から取り外
すことができる。その他の部分は実施の形態１乃至５と
同様であるから説明を省略する。
【００４３】このように、脱着できる機構を有する放熱
板を用いれば、従来のパッケージに着脱機構を備えるこ
とにより容易に半導体装置を形成することができる。
【００４４】なお、ここでは、脱着するための係合部と
して、ねじとねじ穴の組み合わせを用いたが、これに限
るものではなく、他の手段により放熱フィンを着脱でき
るものであっても良い。
【００４５】
【発明の効果】以上説明したように、この発明では、半
導体チップの素子が形成されている主面に対向する位置
に、隣接して放熱板が配置される。従って、この主面に
対して反対側に放熱板が設けられているものより、半導
体チップの最も発熱の大きい主面から放熱板までの距離
が短くでき、主面で発した熱を迅速に伝導することがで
きる。従って、この発明における半導体装置は、発生す
る熱を効率よく迅速に放熱することができる。
【００４６】また、この発明においては、半導体基板の
背面に外部電極端子を設けることができる。従って、半
導体装置の微細化、多機能化の要求に対応でき、半導体
装置全体の大きさを小型化し、また、外部電極端子を多
く設けることができる。さらに、外部電極端子の数を増
やすために、外部電極端子の１つ１つのサイズを小さく
する必要がないため、強度の問題なくある程度大きな放
熱板を半導体装置に設けることができる。
【００４７】また、この発明において、半導体チップ主
面と、放熱板とが接するように配置されているものにお
いては、半導体チップ主面から発する熱を、より直接的
に、迅速に放熱板に伝えることができるため、より効率
よく放熱させることができる。
【００４８】また、この発明の、放熱板の凹凸部が封止
部材の表面より外側に突き出ているものにおいては、放
熱板の外部に接する面積をより大きくできるため、さら
に効率よく放熱を行うことができる。
【００４９】また、この発明の、放熱板と一体となった
放熱フィンを有するものにおいては、外部との接触面積
を大きく取ることができ、効率よく熱を放熱することが
できる。
【００５０】さらに、この発明の、放熱板と、放熱フィ
ンとを着脱できる機構を備えるものは、封止作業や、フ
ィンの取り付け作業、フィンの修正作業が容易であり、
半導体装置を効率よく製造することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における半導体装置
を説明するための断面模式図である。
【図２】 この発明の実施の形態２における半導体装置
を説明するための断面模式図である。
【図３】 この発明の実施の形態３における半導体装置
を説明するための断面模式図である。
【図４】 この発明の実施の形態４における半導体装置
を説明するための断面模式図である。
【図５】 この発明の実施の形態５における半導体装置
を説明するための断面模式図である。
【図６】 この発明の実施の形態６における半導体装置
を説明するための断面模式図である。
【図７】 既知の放熱機構を有する半導体装置を説明す
るための断面模式図である。
【図８】 既知の放熱フィンを有する半導体装置を説明
するための断面模式図である。
【符号の説明】
１００〜８００ 半導体装置、 １ 放熱板、 １Ａ
凹凸部、 ２ 放熱板、 ２Ａ 凹凸部、 ２Ｂ 接続
部、 ３ 放熱板、 ３Ａ 凹凸部、 ４ 放熱板、
４Ａ 放熱部、 ４Ｂ 接続部、 ５ 放熱板、 ５Ａ
放熱フィン、６ 放熱板、 ６Ａ 放熱フィン、 ６
Ｂ ねじ、 ６Ｃ ねじ穴、 ７ 放熱板、 ７Ａ凹凸
部、 ８ 放熱板、 ８Ａ 放熱フィン、 １１ 基
板、 １１Ａ 基板背面、 １２ 半導体チップ、 １
２Ａ 主面、 １３ 接続ワイヤ、 １４ 封止部材、
１４Ａ 封止部材表面、 １５ 外部電極端子、 ２
３ボンディングワイヤ、 ２４ 封止部材、 ２５Ａ
インナーリード、 ２５Ｂ アウターリード。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板上に搭載された半導体チップと、 前記基板の背面に備えられ、前記半導体チップの電極を
    外部に接続するための外部電極と、 前記半導体チップを前記基板上に封止する封止部材と、 前記封止部材により固着された放熱板と、 を含み、 前記放熱板は、露出面に凹凸が形成され、前記半導体チ
    ップの半導体素子が形成された主面に対向するように配
    置されたことを特徴とする半導体装置。
  2. 【請求項２】 前記放熱板は、前記半導体チップの前記
    主面上の薄い封止部材を挟んで前記主面に隣接して配置
    されたことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記放熱板は、前記半導体素子の前記主
    面に接して配置されたことを特徴とする請求項１に記載
    の半導体装置。
  4. 【請求項４】 前記放熱板は、前記凸部が前記封止部材
    の表面より外側へ突出するように形成されていることを
    特徴とする請求項１から３のいずれかに記載の半導体装
    置。
  5. 【請求項５】 基板と、 前記基板上に搭載された半導体チップと、 前記基板の背面に備えられ、前記半導体チップの電極を
    外部に接続するための外部電極と、 前記半導体チップを前記基板上に封止する封止部材と、 前記封止部材により固着された放熱板と、 を含み、 前記放熱板と一体となった放熱フィンを有することを特
    徴とする半導体装置。
  6. 【請求項６】 前記放熱板と、前記放熱フィンは、互い
    に係合する係合部を有し、これによって前記放熱フィン
    を脱着できるようにしたことを特徴とする請求項５に記
    載の半導体装置。
  7. 【請求項７】 前記係合部は、それぞれ前記放熱板また
    は前記放熱フィンに形成されて互いに嵌合するねじとね
    じ穴とからなることを特徴とする請求項６に記載の半導
    体装置。
JP2001211915A 2001-07-12 2001-07-12 半導体装置 Pending JP2003031744A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001211915A JP2003031744A (ja) 2001-07-12 2001-07-12 半導体装置
US10/057,923 US20030011053A1 (en) 2001-07-12 2002-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001211915A JP2003031744A (ja) 2001-07-12 2001-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2003031744A true JP2003031744A (ja) 2003-01-31

Family

ID=19047158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001211915A Pending JP2003031744A (ja) 2001-07-12 2001-07-12 半導体装置

Country Status (2)

Country Link
US (1) US20030011053A1 (ja)
JP (1) JP2003031744A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
WO2018135555A1 (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 モジュール
WO2019021720A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
JP2020004823A (ja) * 2018-06-27 2020-01-09 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法
KR20210130020A (ko) * 2020-04-21 2021-10-29 삼성전기주식회사 방열부를 갖는 전자 소자 모듈 및 그 제조 방법
JP7473156B2 (ja) 2019-08-07 2024-04-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 半導体パッケージ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
EP1516355A2 (en) * 2002-05-28 2005-03-23 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
US20060118969A1 (en) * 2004-12-03 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flip chip ball grid array package assemblies and electronic devices with heat dissipation capability
DE102006007303A1 (de) * 2006-02-16 2007-08-30 Infineon Technologies Ag Leiterplatte
WO2008108334A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置及び該半導体装置の製造方法
KR102005234B1 (ko) 2012-09-25 2019-07-30 삼성전자주식회사 가이드 벽을 갖는 반도체 패키지
CN105849896B (zh) * 2013-10-18 2018-11-16 森西欧有限公司 集成电路封装
DE102014201032A1 (de) * 2014-01-21 2015-07-23 Zf Friedrichshafen Ag Elektrisches Steuergerät, Getriebe mit einem elektrischen Steuergerät und Verfahren zur Herstellung eines elektrischen Steuergeräts
US10573575B2 (en) * 2017-08-28 2020-02-25 Intel Corporation Semiconductor package with thermal fins
CN107993991A (zh) * 2017-12-20 2018-05-04 合肥矽迈微电子科技有限公司 一种芯片封装结构及其制造方法
KR102672608B1 (ko) * 2019-08-22 2024-06-10 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582672A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH06125024A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその冷却方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582672A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH06125024A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその冷却方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
WO2018135555A1 (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 モジュール
CN110178214A (zh) * 2017-01-18 2019-08-27 株式会社村田制作所 模块
US11121054B2 (en) 2017-01-18 2021-09-14 Murata Manufacturing Co., Ltd. Module
WO2019021720A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
US11380601B2 (en) * 2017-07-24 2022-07-05 Murata Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2020004823A (ja) * 2018-06-27 2020-01-09 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法
JP7143647B2 (ja) 2018-06-27 2022-09-29 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法
JP7473156B2 (ja) 2019-08-07 2024-04-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 半導体パッケージ
KR20210130020A (ko) * 2020-04-21 2021-10-29 삼성전기주식회사 방열부를 갖는 전자 소자 모듈 및 그 제조 방법
KR102328997B1 (ko) * 2020-04-21 2021-11-18 삼성전기주식회사 방열부를 갖는 전자 소자 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US20030011053A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
JP2003031744A (ja) 半導体装置
KR200448519Y1 (ko) 돌출형 ⅰｃ 패키지용 방열판
KR100752239B1 (ko) 전력 모듈 패키지 구조체
JP2003264265A (ja) 電力用半導体装置
US10090222B2 (en) Semiconductor device with heat dissipation and method of making same
WO2010090326A1 (ja) 半導体装置の冷却構造及びその冷却構造を備えた電力変換装置
JP2007305761A (ja) 半導体装置
JP3733783B2 (ja) 発熱素子の放熱構造を有するモジュール
JPH10284654A (ja) 半導体装置の冷却構造
JP2611671B2 (ja) 半導体装置
JP3922809B2 (ja) 半導体装置
JP2001358259A (ja) 半導体パッケージ
JP2008004688A (ja) 半導体パッケージ
JP4375299B2 (ja) パワー半導体装置
JP4430451B2 (ja) 半導体素子の放熱装置
TW201916279A (zh) 晶片封裝
JP4204993B2 (ja) 半導体装置
JP2005116578A (ja) 放熱構造体
JP3378174B2 (ja) 高発熱素子の放熱構造
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JPH08264688A (ja) 半導体用セラミックパッケージ
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
TW200421571A (en) Semiconductor device
CN214226906U (zh) 芯片散热结构、封装芯片和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124