KR20210130020A - 방열부를 갖는 전자 소자 모듈 및 그 제조 방법 - Google Patents

방열부를 갖는 전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20210130020A
KR20210130020A KR1020200048274A KR20200048274A KR20210130020A KR 20210130020 A KR20210130020 A KR 20210130020A KR 1020200048274 A KR1020200048274 A KR 1020200048274A KR 20200048274 A KR20200048274 A KR 20200048274A KR 20210130020 A KR20210130020 A KR 20210130020A
Authority
KR
South Korea
Prior art keywords
unit
electronic device
heat
heat dissipation
device module
Prior art date
Application number
KR1020200048274A
Other languages
English (en)
Other versions
KR102328997B1 (ko
Inventor
장정목
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200048274A priority Critical patent/KR102328997B1/ko
Priority to US16/997,554 priority patent/US20210327780A1/en
Priority to CN202011216014.9A priority patent/CN113539990A/zh
Publication of KR20210130020A publication Critical patent/KR20210130020A/ko
Application granted granted Critical
Publication of KR102328997B1 publication Critical patent/KR102328997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 제1면에 실장되는 발열 소자, 상기 발열 소자의 일면에 결합되는 방열부, 상기 기판의 제1면에 실장되며 상기 기판을 외부와 전기적으로 연결하는 신호 전달부, 및 상기 발열 소자, 상기 방열부, 상기 신호 전달부를 밀봉하는 밀봉부를 포함하며, 상기 방열부는, 상기 발열 소자보다 넓은 면적으로 형성되는 열전달부 및 상기 열전달부보다 작은 면적으로 상기 열전달부의 일면에서 돌출 형성되고, 상기 밀봉부의 외부면과 동일 평면 상에 노출되는 노출면을 구비하는 열방출부를 포함할 수 있다.

Description

방열부를 갖는 전자 소자 모듈 및 그 제조 방법{ELECTRONIC DEVICE MODULE HAVING RADIATING UNIT AND MANUFACTURING METHOD THEREOF}
본 발명은 방열부를 갖는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 패키징 기술이 요구되고 있다.
이러한 기술 개선요구와 더불어 제품 가격 상승을 제어하기 위하여 복수의 전자 소자들을 적층 배치하는 적층형 전자 소자 모듈이나, 서로 다른 기능을 가지는 전자 소자들을 집적한 SIP(System in Package)형태의 전자 소자 모듈이 제조되고 있다.
이러한 전자 소자 모듈은 내부에 배치되는 전자 소자들의 성능이 높아짐에 따라 전자 소자들로부터 많은 열이 발생되고 있다. 그런데 이러한 열을 효과적으로 방출하지 못하는 경우, 주변 소자들이나 전자 소자들을 밀봉한 부분이 손상되는 문제가 발생되고 있다.
본 발명의 목적은 방열 성능이 향상된 전자 소자 모듈과 그 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 제1면에 실장되는 발열 소자, 상기 발열 소자의 일면에 결합되는 방열부, 상기 기판의 제1면에 실장되며 상기 기판을 외부와 전기적으로 연결하는 신호 전달부, 및 상기 발열 소자, 상기 방열부, 상기 신호 전달부를 밀봉하는 밀봉부를 포함하며, 상기 방열부는, 상기 발열 소자보다 넓은 면적으로 형성되는 열전달부 및 상기 열전달부보다 작은 면적으로 상기 열전달부의 일면에서 돌출 형성되고, 상기 밀봉부의 외부면과 동일 평면 상에 노출되는 노출면을 구비하는 열방출부를 포함할 수 있다.
본 발명에 따르면, 방열부를 통해 발열 소자의 열을 메인 기판 측으로 방출할 수 있으므로, 종래에 비해 전자 소자 모듈의 방열 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 평면도.
도 3은 도 1에 도시된 전자 소자 모듈이 메인 기판에 실장된 상태를 도시한 단면도.
도 4는 도 1에 도시된 전자 소자 모듈의 제조 방법을 도시한 단면도.
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 방열부를 도시한 단면도.
도 9는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 10은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 11은 도 10에 도시된 전자 소자 모듈의 평면도.
도 12는 도 10에 도시된 전자 소자 모듈이 메인 기판에 실장된 상태를 도시한 단면도.
도 13은 도 1에 도시된 전자 소자 모듈에서 발열 소자가 실장되는 예를 설명하기 위한 도면.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
또한, 본 명세서에서 상측, 하측, 측면 등의 표현은 도면에 도시를 기준으로 설명한 것이며, 해당 대상의 방향이 변경되면 다르게 표현될 수 있음을 미리 밝혀둔다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이고, 도 2는 도 1에 도시된 전자 소자 모듈의 평면도이다. 또한 도 3은 도 1에 도시된 전자 소자 모듈이 메인 기판에 실장된 상태를 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 밀리미터파(Milimeter Wave) 대역을 사용하여 무선 신호를 송수신하는 전자 소자 모듈일 수 있으며, 기판(10), 소자부(1), 신호 전달부(20), 밀봉부(50), 및 방열부(30)를 포함한다.
기판(10)은 다수의 절연층과 다수의 배선층이 반복적으로 적층되어 형성된 다층 기판(10)일 수 있다. 그러나 필요에 따라 하나의 절연층 양면에 배선층이 형성된 양면 기판을 이용하는 것도 가능하다. 예컨대, 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 인쇄 회로 기판, 연성 기판, 세라믹 기판, 유리 기판 등)이 이용될 수 있다.
배선층은 소자부(1)에 구비되는 소자들을 전기적으로 연결한다. 배선층으로는 Cu, Ni, Al, Ag, Au와 같이 도전성을 갖는 금속이 이용될 수 있다.
소자부(1)는 적어도 하나의 전자 소자를 포함한다. 전자 소자는 기판(10)의 양면 중 적어도 한 면에 실장된다. 여기서 전자 소자는 능동 소자와 수동 소자를 모두 포함할 수 있다.
또한 소자부(1)는 일반 소자(1b)와, 동작 시 열이 많이 발생하는 발열 소자(1a)를 포함할 수 있다. 발열 소자(1a)는 단자가 형성된 활성면과, 활성면의 반대면인 비활성면을 포함하며, 기판(10)의 제2면에 실장될 수 있다.
신호 전달부(20)는 기판(10)의 양면 중 소자부(1)가 배치되는 제2면에 배치되며, 소자부(1)보다 높은 실장 높이를 갖는다. 따라서 신호 전달부(20)는 소자부(1) 보다 기판(10)의 하부로 더 돌출될 수 있다.
또한 신호 전달부(20)는 일단이 기판(10)에 전기적으로 연결되는 접속 도체(21)와, 접속 도체(21)를 보호하는 절연부(22)를 포함할 수 있다.
접속 도체(21)는 밀봉부(50)를 관통하는 형태로 밀봉부(50) 내에 배치되며, 일단이 기판(10)에 접합되고 타단은 접속 단자(24)와 연결된다. 따라서 접속 도체(21)는 기판(10)과 접속 단자(24) 사이를 전기적으로 연결할 수만 있다면 다양한 형태로 구성될 수 있다.
접속 도체(21)는 도전성 재질로 형성될 수 있으며 예를 들어 구리나, 금, 은, 알루미늄 또는 이들의 합금으로 형성될 수 있다.
절연부(22)는 접속 도체(21)의 표면에 배치되어 접속 도체(21)를 보호한다. 따라서 절연부(22)는 내부에 접속 도체(21)를 매립하며 접속 도체(21)의 양 단부만 외부로 노출시킨다. 절연부(22)는 절연성 수지 재질로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
이와 같이 구성되는 신호 전달부(20)는 예를 들어 인쇄회로기판(PCB)이 이용될 수 있다. 이 경우, 접속 도체(21)로는 도전성 비아가 이용될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 필요에 따라 다양한 변형이 가능하다.
한편, 본 실시예에서 신호 전달부(20)는 밀봉부(50) 내에 매립되므로, 밀봉부(50)가 절연부(22)의 기능을 수행할 수도 있다. 따라서 필요에 따라 절연부(22)를 생략하고 신호 전달부(20)를 접속 도체(21)만으로 구성하는 것도 가능하다.
접속 도체(21)의 타단에는 접속 단자(24)가 결합된다.
접속 단자(24)는 전자 소자 모듈(100)을 메인 기판(90)에 실장할 때, 전자 소자 모듈(100)과 메인 기판(90)을 물리적, 전기적으로 연결한다.
본 실시예에서 접속 단자(24)는 제1 접속 단자(24a)와 제2 접속 단자(24b)를 포함할 수 있다.
제1 접속 단자(24a)는 신호 전달부(20)의 접속 도체(21)에 접합되고 밀봉부(50) 내에 배치된다. 그리고 제2 접속 단자(24b)는 밀봉부(50)의 외부에 배치되어 제1 접속 단자(24a)에 접합된다. 또한 제2 접속 단자(24b)는 외부 요소인 메인 기판(90)에 접합되어 제1 접속 단자(24a)와 메인 기판(90)을 전기적으로 연결한다.
접속 단자(24)는 솔더 범프나 솔더 볼과 같은 도전성 재료로 형성할 수 있다.
한편, 도 2에 도시된 바와 같이, 본 실시예의 신호 전달부(20)는 막대(Bar) 형태(도 1에서 하부면 기준)로 형성되며 2개가 이격되어 나란하게 배치된다. 그러나 이에 한정되는 것은 아니며, 기판(10)의 윤곽을 따라 사각의 링 형상으로 신호 전달부(20)를 형성하거나, 굴곡이 있는 선형, 원형, 타원형, 또는 비정형으로 형성하는 등 필요에 따라 다양한 변형이 가능하다.
방열부(30)는 발열 소자(1a) 비활성면에 결합되어 발열 소자(1a)에서 발생하는 열을 외부로 방출한다.
이를 위해 방열부(30)는 열전달부(32)와 열방출부(34)를 포함한다.
본 실시예에서 열전달부(32)와 열방출부(34)는 하나의 구조물로 형성되며 수평 면적에 있어서만 차이를 갖는다.
열전달부(32)는 편평한 판 형태나 블록 형태로 형성되며, 제1면이 발열 소자(1a)의 비활성면에 접합된다. 그리고 열전달부(32)의 제2면에는 적어도 열방출부(34)가 배치된다.
이에 따라, 발열 소자(1a)에서 열전달부(32)로 전도되는 열은 열전달부(32)의 열방출부(34)를 통해 외부로 방출될 수 있다.
열전달부(32)는 접합층(35)을 매개로 발열 소자(1a)의 일면에 접합될 수 있다.
접합층(35)은 에폭시와 같은 수지 계열의 접착 용액을 발열 소자(1a)의 비활성면이나 열전달부(32)의 제1면에 도포함으로써 형성할 수 있다.
접합층(35)은 비도전성 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 솔더링 등의 방식으로 금속 박막층을 형성하여 접합층(35)으로 이용하는 것도 가능하다.
본 실시예에서 열전달부(32)는 사각의 편평한 판 형태로 형성되며, 발열 소자(1a)의 비활성면 면적보다 넓은 면적으로 형성된다. 그러나 열전달부(32)의 형상이 이에 한정되는 것은 아니며, 필요에 따라 다양한 변형이 가능하다.
열방출부(34)는 열전달부(32)의 제2면에서 돌출되는 형태로 배치되며, 적어도 일부가 밀봉부(50)의 외부로 노출된다.
열방출부(34)는 열전달부(32)보다 작은 수평 면적을 갖는다. 보다 구체적으로, 본 실시예의 방열부(30)는 열전달부(32) 측에서 열방출부(34) 측으로 갈수록 수평 면적이 작아지는 형태로 형성된다.
본 실시예의 경우, 열전달부(32)와 열방출부(34)의 크기 차이로 인해, 방열부(30)의 측면에는 계단 형태의 단차가 형성될 수 있다. 그러나, 방열부(30)의 측면 형상이 이에 한정되는 것은 아니다.
밀봉부(50)의 외부로 노출되는 열방출부(34)의 노출면은, 상기 노출면이 배치되는 밀봉부(50)의 표면과 동일한 평면 상에 배치될 수 있다. 따라서 상기 노출면은 편평한 면으로 형성될 수 있다.
열방출부(34)는 열전달부(32)와 동일한 두께로 형성될 수 있다. 그러나 이에 한정되지 않으며, 필요에 따라 열전달부(32)와 다른 두께로 형성하는 것도 가능하다.
방열부(30)는 열전도율이 높은 재질이라면 다양하게 이용될 수 있다. 예를 들어 방열부(30)는 금속 재질로 형성될 수 있으며, Cu, Ni, Ti, Au, Sn 등의 재질로 이루어질 수 있다. 그러나 이에 한정되지 않으며, 그라파이트(Graphite)와 같은 열전도율이 높은 비금속재질이 이용될 수 있다.
밀봉부(50)는 기판(10)의 제2면에 형성된다. 따라서 밀봉부(50)는 기판(10)의 제2면에 실장되는 소자부(1)와 신호 전달부(20)를 매립하는 형태로 배치된다.
밀봉부(50)는 소자부(1)를 구성하는 각 소자들(1a, 1b) 사이에 충진됨으로써, 소자들(1a, 1b) 상호 간에 전기적인 단락이 발생되는 것을 방지하고, 소자들(1a, 1b)의 외부를 둘러싸며 소자들(1a, 1b)을 기판(10) 상에 고정시켜 외부의 충격으로부터 소자들(1a, 1b)을 안전하게 보호한다.
또한 밀봉부(50)는 신호 전달부(20)를 매립하여 신호 전달부(20)를 기판(10)에 견고하게 고정시키고 외부의 충격으로부터 보호한다.
밀봉부(50)가 구비됨에 따라, 도 2에 도시된 바와 같이 전자 소자 모듈(100)의 하부면은 접속 단자들(24)과 열방출부(34)만이 밀봉부(50)의 외부로 노출된다.
밀봉부(50)는 절연성 재료로 형성된다. 본 실시예에서는 EMC(Epoxy Molding Compound)가 이용되나 이에 한정되는 것은 아니다.
한편, 도 3에 도시된 메인 기판(90)은 전자 소자 모듈(100)이 실장되는 기판으로, 전자 소자 모듈이 탑재되는 전자 기기(예컨대, 휴대 단말기, 컴퓨터, 랩탑, TV 등)에 구비되는 회로 기판을 의미할 수 있다. 따라서 메인 기판(90)으로는 인쇄 회로 기판, 연성 기판, 세라믹 기판, 유리 기판 등 공지된 다양한 기판이 이용될 수 있다.
메인 기판(90)의 제1면에는 다수의 전극 패드들(91, 92)이 구비된다. 전극 패드(91, 92)는 접속 단자(24)와 연결되는 신호 패드(91), 그리고 열방출부(34)와 연결되는 방열 패드(92)를 포함할 수 있다.
전자 소자 모듈(100)은 방열부(30)의 노출면이 메인 기판(90)과 대면하는 형태로 배치되어 메인 기판(90)에 실장될 수 있다.
전자 소자 모듈(100)과 메인 기판(90) 간의 열전도도를 높이기 위해, 메인 기판(90)과 방열부(30) 사이에는 열전달층(80)이 배치될 수 있다. 열전달층(80)은 일면이 메인 기판(90)의 상부면에 접촉하고 타면이 방열부(30)의 하부면과 접촉하도록 배치될 수 있다.
열전달층(80)은 열전달물질(TIM: Thermal Interface Material)로 형성될 수 있다. 열전달물질로는 페이스트(paste)나 그리스(grease)와 같은 액상(liquid) 타입, 시트(sheet) 타입, 실리콘 등으로 형성되는 패드(pad) 타입이 선택적으로 이용될 수 있다.
그러나 이에 한정되지 않으며, 도전성 접착제와 같이 열전도도가 높은 물질이라면 다양한 물질이 이용될 수 있다. 예컨대, 열전달층(80)은 은(Ag)을 함유하는 도전성 접착제로 형성하거나, 에폭시 수지 계열의 수지 접착제로 형성될 수 있다.
이어서 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다.
도 4는 도 1에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 본 실시예에 따른 전자 소자 모듈은 먼저 기판(10)의 제2면에 소자부(1)를 형성하고 신호 전달부(20)를 배치한다(S1). 소자부(1)와 신호 전달부(20)는 솔더와 같은 도전성 접착제를 통해 일괄적으로 기판(10)에 실장될 수 있다.
이어서, 발열 소자(1a)의 비활성면에 방열부(30)를 배치한다. 그리고 접속 도체(21)의 일단에 제1 접속 단자(24a)를 부착한다.
전술한 바와 같이 방열부(30)는 접합층(35)을 매개로 발열 소자(1a)에 접합될 수 있다.
한편 본 실시예에서는, 발열 소자(1a)를 기판에 먼저 실장한 후, 발열 소자(1a)에 방열부(30)를 접합하는 경우를 예로 들고 있으나, 필요에 따라 발열 소자(1a)에 방열부(30)를 먼저 접합한 후, 방열부(30)가 접합된 발열 소자(1a)를 기판(10)에 실장하는 것도 가능하다.
이어서, 소자부(1)와 신호 전달부(20) 전체를 매립하는 밀봉부(50)를 형성한다(S2). 밀봉부(50)는 EMC(epoxy molding compound)를 트랜스퍼 성형(transfer molding)함으로서 형성할 수 있으나 이에 한정되는 것은 아니다.
이 과정에서 방열부(30)와 제1 접속 단자(24a)도 전체가 밀봉부(50) 내에 완전히 매립될 수 있다.
이어서, 제1 접속 단자(24a)와 방열부(30)가 노출되도록 밀봉부를 제거한다(S3). 밀봉부(50)는 그라인더를 이용한 그라인딩 방식으로 제거될 수 있다. 이에 밀봉부(50)는 두께가 축소되는 형태로 제거될 수 잇다.
밀봉부(50)가 부분적으로 제거됨에 따라, 밀봉부(50)의 일면에는 방열부(30)와 제1 접속 단자(24a)가 부분적으로 노출된다. 또한 방열부(30)의 노출면과 제1 접속 단자(24a)의 노출면은 그라인딩 공정이 수행된 밀봉부(50)의 표면과 동일한 평면 상에 배치된다.
이어서, 제1 접속 단자(24a)의 노출면에 제2 접속 단자(24b)를 형성하여 도 1에 도시된 전자 소자 모듈(100)을 완성한다. 이때, 제1 접속 단자(24a)와 제2 접속 단자(24b)의 접합면은 방열부(30)의 노출면, 밀봉부(50)의 표면과 동일한 평면 상에 배치된다.
이와 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은, 열전달부(32)와 열방출부(34)를 통해 발열 소자(1a)의 열을 메인 기판(90) 측으로 방출한다. 따라서 종래에 비해 전자 소자 모듈의 방열 특성을 향상시킬 수 있다.
또한 그라인딩 방식을 이용하여 방열부를 밀봉부의 외부로 노출시키므로, 제조 공정을 단순화할 수 있으며, 이에 양산성을 높일 수 있다.
또한 방열부(30)의 측면에 단차가 구비되므로, 방열부(30)와 밀봉부(50)의 접촉 면적이 확장되어 방열부(30)와 밀봉부(50) 간의 접합 신뢰성을 높일 수 있다.
더하여, 열방출부(34)와 밀봉부(50)의 계면이 박리되거나, 상기 계면의 주변에서 크랙이 발생되더라도 열전달부(32)와 열방출부(34) 간의 단차로 인해 박리나 크랙이 주변으로 확장되는 것을 방지할 수 있다.
한편 전술한 바와 같이, 본 실시예에 따른 전자 소자 모듈은 밀봉부(50)로 방열부(30)를 완전히 매립한 후, 그라인딩 방식을 통해 방열부(30)를 밀봉부(50)의 외부로 노출시킨다. 따라서 방열부(30)의 실장 상태와 상관없이 전자 소자 모듈의 높이를 일정하게 제조할 수 있다.
도 13은 본 발명의 실시예에 따른 발열 소자 및 방열부의 다양한 실장 상태를 도시한 단면도이다.
도 13에서 (a)는 정상적으로 발열 소자(1a)가 실장된 상태를 도시하고 있고, (b)는 발열 소자(1a)와 기판(10) 사이가 다소 이격된 상태로 발열 소자(1a)가 실장된 경우를 도시하고 있다. 이 경우, 방열부(30)의 열방출부(34)는 (a)에 비해 두께가 감소될 수 있다.
또한 (c)는 발열 소자(1a)가 비스듬하게 기울어진 상태로 기판(10)에 실장된 경우를 도시하고 있다. 이 경우, 방열부(30)의 열방출부(34)도 기울어진 상태로 배치되며, 열방출부(34)의 일측(도면에서 좌측)과 타측(도면에서 우측)의 두께가 다르게 형성될 수 있다.
이처럼 본 실시예에 따른 제조 방법은 발열 소자(1a)가 기판(10)으로부터 다소 이격된 상태로 실장되거나, 기울어진 상태로 실장되더라도 방열부(30)의 노출면은 항상 밀봉부(50)의 표면과 동일한 평면 상에 배치되며 전자 소자 모듈의 두께는 일정하게 유지된다. 따라서 밀봉부(50)의 외부로 방열부(30)가 돌출되는 등의 문제를 방지할 수 있다.
한편, 전술한 실시예에서 방열부(30)는 열전달부(32)와 열방출부(34)가 하나의 구조물로 구성되는 경우를 예로 들었다. 이 경우, 방열부(30)는 절삭 가공이나 프레스 가공, 스템핑(Stamping) 가공 등을 통해 마련될 수 있다. 그러나 이에 한정되는 것은 아니며, 열전달부(32)와 열방출부(34)를 각각 별도로 제조하여 마련한 후, 이들을 상호 접합하여 방열부(30)를 완성하는 등 다양한 변형이 가능하다.
또한 본 발명에 따른 방열부는 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
도 5 내지 도 8은 각각 본 발명의 다른 실시예에 따른 전자 소자 모듈의 부분 단면도로, 도 1의 A 부분을 확대하여 도시하였다.
도 5를 참조하면, 본 실시예의 방열부(30)는 표면에 표면 거칠기가 증가된 결합층(37)이 형성될 수 있다.
결합층(37)은 금속 재질로 형성되는 방열부(30)를 표면처리하여 형성할 수 있다. 예컨대, 결합층(37)은 알칼리 처리를 통해 형성되는 흑색산화피막(BLACK OXIDE)으로 형성될 수 있다.
방열부(30)는 금속 재질로 형성되므로 수지 재질로 형성되는 밀봉부(50)와 열팽창계수(CTE：Coefficient of Thermal Expansion)의 차이가 크다. 따라서 전자 소자 모듈이 동작하면서 발생하는 열에 의해 밀봉부(50)와 방열부(30)의 계면에서 박리가 일어날 수 있다.
그러나 본 실시예와 같이 방열부(30)의 표면에 결합층(37)을 형성하는 경우, 거칠기가 증가된 결합층(37)이 밀봉부(50)와 결합된다. 거칠기가 증가된 결합층(37)의 경우, 결합층(37)이 없는 경우에 비해 표면적이 200%까지 증가된다. 따라서 밀봉부(50)와의 접합 면적을 크게 확장할 수 있으며, 거칠기가 크므로 밀봉부(50)와의 기계적인 결합력도 증가된다.
이에 밀봉부(50)와 방열부(30)의 결합력을 높일 수 있어 밀봉부(50)와 방열부(30)의 계면에서 박리가 일어나는 것을 최소화할 수 있다.
이러한 결합층은 다른 실시예들에 개시된 방열부에도 적용될 수 있다.
도 6을 참조하면, 본 실시예의 방열부(30)는 측면(S) 중 적어도 일부가 곡면으로 형성된다. 본 실시예의 방열부(30)는 발열 소자(1a)와의 접합면 측으로 갈수록 수평 면적이 증가하며, 이러한 면적 증가에 대응하여, 방열부(30)의 측면(S)은 곡면으로 형성된다.
이러한 구성은 화학적 공정, 예컨대 식각(etching) 방식을 통해 방열부(30)를 제조함에 따라 마련될 수 있다. 이 경우, 다수의 방열부(30)를 일괄적으로 제조할 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 스템핑 가공과 같이 전술한 물리적인 공정을 통해 형성하는 것도 가능하다.
이처럼 본 실시예에 따른 방열부의 형상은 필요에 따라 다양한 변형이 가능하다.
도 7 및 도 8을 참조하면, 본 실시예의 방열부(30)는 열전달부(32)에서 발열 소자(1a) 측으로 돌출 형성되는 돌출부(36)를 포함한다.
돌출부(36)는 열전달부(32)의 타면에서 열전달부(32)보다 작은 면적으로 돌출 형성되어 발열 소자(1a)에 접합된다. 돌출부(36)가 형성됨에 따라, 돌출부(36)와 열전달부(32)가 연결되는 부분에는 돌출부(36)와 열전달부(32)의 면적 차이로 인한 단차가 형성될 수 있다.
돌출부(36)는 발열 소자(1a)의 비활성면 면적과 대응하는 면적으로 돌출될 수 있다. 그러나 이에 한정되지 않으며, 도 8에 도시된 바와 같이 발열 소자(1a)의 비활성면 면적보다 작은 면적으로 돌출부(36)가 돌출되도록 구성하는 것도 가능하다.
방열부(30)가 돌출부(36)를 구비함에 따라, 본 실시예의 전자 소자 모듈은 전술한 실시예에 비해 기판(10)과 열전달부(32) 사이의 거리가 증가될 수 있다. 이에, 기판(10)과 열전달부(32) 사이에 적어도 하나의 일반 소자(1b)가 배치될 수 있다.
예컨대, 본 실시예에서 일반 소자(1b)는 적어도 일부가 열전달부(32)의 하부면과 대면하도록 배치될 수 있다. 이 경우, 기판(10)에 실장되는 소자부(1)의 집적도를 높일 수 있다.
돌출부(36)가 돌출되는 거리는 특별히 한정되지 않는다. 예를 들어 돌출부(36)의 두께(즉, 돌출 거리)와 열방출부(34)의 두께는 동일하게 구성될 수 있다. 또한 열전달부(32)의 하부에 일반 소자(1b)가 배치되는 경우, 열전달부(32)와 일반 소자(1b) 간의 접촉을 방지하기 위해 돌출부(36)의 두께는 증가될 수 있다.
한편 도 8에 도시된 바와 같이 돌출부(36)가 발열 소자(1a)의 비활성면 면적보다 작은 면적으로 돌출되는 경우, 돌출부(36)와 발열 소자(1a) 사이에는 단차가 형성될 수 있다.
이러한 단차 공간에는 접합층의 적어도 일부가 배치될 수 있다. 본 실시예에서 접합층(35)은 방열부(30)를 발열 소자(1a)에 접합할 때, 방열부(30)와 발열 소자(1a)에 사이에 접합 용액을 도포함으로써 형성될 수 있다. 이 과정에서 접합 용액 중 잉여 용액(35a)은 상기한 단차 공간에 모여 경화될 수 있다. 이때, 잉여 용액(35a)은 적어도 일부가 돌출부(36)의 측면과 접할 수 있다.
상기한 단차가 없는 경우, 상기한 잉여 용액이 모일 수 있는 공간이 없으므로, 상기 잉여 용액은 발열 소자(1a)의 측면을 따라 기판(10)까지 흐를 수 있다. 그러나 본 실시예의 전자 소자 모듈은 상기한 단차를 제공함으로써 잉여 용액(35a)이 기판(10) 등으로 불필요하게 확산되는 것을 방지할 수 있다.
도 8을 참조하면, 본 실시예의 방열부(30)는 열전달부(32)에서 돌출 형성되는 열확산부(33)를 더 포함할 수 있다.
열확산부(33)는 열전달부(32)의 일면 중 열방출부(34)가 배치되지 않은 영역에서 돌출되며, 끝단은 밀봉부(50)의 외부로 노출될 수 있다. 그러나 필요에 따라 밀봉부(50) 내에 배치되도록 구성할 수도 있다.
열확산부(33)는 열방출부(34)의 둘레를 따라 연속적으로 배치될 수 있다. 그러나 이에 한정되지 않으며, 파선 형태로 다수 개를 이격 배치하는 것도 가능하다.
이처럼 열확산부(33)를 구비하는 경우, 방열부(30)와 밀봉부(50)와의 접합 면적을 증가시킬 수 있으므로, 접합 신뢰성을 높일 수 있다. 또한 방열부(30)와 밀봉부(50) 간의 열팽창률 차이로 방열부(30)와 밀봉부(50)의 계면에서 발생되는 열변형력(Thermal Stress)을 최대한 분산시킬 수 있다.
도 9를 참조하면, 본 실시예에 따른 전자 소자 모듈은 안테나를 구비할 수 있다.
구체적으로, 기판(10)의 배선층은 적어도 하나의 안테나(12)를 포함할 수 있다. 안테나(12)는 기판(10)의 제1면이나 측면, 기판 내부 중 적어도 어느 한 곳에 배치될 수 있다. 그러나 이에 한정되지 않으며, 칩 안테나 소자를 별도로 마련하여 기판(10)의 제1면에 실장할 수도 있다.
안테나(12)는 다이폴(dipole) 안테나, 모노폴(monopole) 안테나, 및 패치(patch) 안테나 중 적어도 하나를 포함할 수 있으며, 이에 한정되는 것은 아니다.
본 실시예에서 안테나(12)는 기본적으로 방사체를 의미하나, 방사체와 전자 소자를 연결하는 배선을 포함하는 개념으로 이해될 수도 있다. 또한 본 실시예의 안테나(12)는 밀리미터 웨이브(mm Wave) 대역의 RF신호를 방사하거나 수신할 수 있다.
안테나(12)와 발열 소자(1a)는 기판(10)의 양면에 각각 배치될 수 있다. 예를 들어, 도 9에 도시된 바와 같이 기판(10)의 제1면에 안테나(12)가 배치되는 경우, 발열 소자(1a)는 기판(10)의 제2면에 플립칩 본딩 구조로 실장될 수 있다.
본 실시예에서 소자부(1)와 안테나(12)는 기판(10) 두께만큼 이격되므로, 이격 거리를 최소화할 수 있다. 이에 신호 전력 손실을 최소화하고 반사 특성의 열화를 줄일 수 있다.
또한 본 실시예에 따른 전자 소자 모듈은 도전성 부재(23)를 이용하여 신호 전달부(20)를 구성한다. 예컨대, 적어도 하나의 솔더 볼을 밀봉부(50) 내에 매립하여 신호 전달부(20)로 이용할 수 있다.
이 경우 신호 전달부(20)는 하나의 부재로 형성되지 않고 다수의 도전성 부재들(23)이 이격 배치되는 형태로 구성될 수 있다.
본 실시예의 전자 소자 모듈 제조 방법은 별도로 제조된 도전성 부재들(23)을 기판(10)의 제2면에 실장한 후, 도전성 부재들(23)을 매립하는 밀봉부(50)를 형성한다. 이때, 도전성 부재들(23)이 이격 배치됨에 따라, 도전성 부재들(23) 사이에 공간이 형성되므로, 이러한 공간을 통해 밀봉부(50)의 원료인 성형 수지의 흐름이 용이해진다. 따라서 제조가 용이하다.
이후의 제조 과정은 전술한 실시예와 유사하게 진행될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이고, 도 11은 도 10에 도시된 전자 소자 모듈의 평면도이며 도 12는 도 10에 도시된 전자 소자 모듈이 메인 기판에 실장된 상태를 도시한 단면도이다.
도 10 내지 도 12를 참조하면, 본 실시예의 방열부(30)는 다수 개의 열방출부(34)를 구비한다.
본 실시예의 열방출부(34)는 4개가 서로 이격 배치되도록 구성된다. 이에 따라, 본 실시예의 방열부(30)는 면적이 넓은 하나의 노출면이 아닌, 상대적으로 면적이 작은 다수의 노출면을 구비한다.
4개의 열방출부(34)는 모두 동일한 크기로 형성될 수 있으며, 밀봉부(50)의 외부로 노출되는 노출면의 면적도 모두 동일하게 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 부피나 노출면의 면적을 각각 다르게 구성하는 것도 가능하다.
이처럼 방열부(30)가 다수의 노출면을 구비하는 경우, 노출면이 도 12에 도시된 열전달층(80)의 외부로 노출되는 것을 억제할 수 있다.
열전달층(80)을 도전성 접착제로 형성하는 경우, 열전달층(80)은 페이스트 상태로 방열부(30)의 노출면과 메인 기판(90)의 전극 패드(92) 사이에 배치된 후 경화될 수 있다. 이 과정에서 페이스트 상태의 도전성 접착제는 경화되면서 부피가 축소된다.
예컨대, 방열부(30)의 노출면의 면적이 1mm2 를 초과하는 경우, 방열부(30)의 노출면과 메인 기판(90)의 전극 패드(92) 사이에 배치되는 페이스트 상태의 열전달층(80)은 경화되면서 부피가 과도하게 축소되어 방열부(30)의 노출면이나 메인 기판(90)의 전극 패드(92)가 열전달층(80)의 외부로 노출될 수 있다. 이 경우, 전자 소자 모듈과 메인 기판(90) 간의 열전달 효율이 저하될 수 있다.
따라서 본 실시예에서는 상기한 문제를 해소하기 위해, 넓은 면적을 갖는 하나의 노출면이 아닌, 작은 면적을 가지며 서로 이격 배치되는 다수의 노출면을 포함하도록 전자 소자 모듈을 구성한다.
이로 인해, 열전달층(80)은 다수 개로 분리되어 상기한 다수의 노출면에 각각 접합된다. 이처럼 열전달층(80)을 다수 개로 분리하는 경우, 경화 과정에서 축소되는 크기 변화가 각각의 열전달층들(80)로 분산된다.
따라서 방열부(30)의 노출면이나 메인 기판(90)의 전극 패드(92)가 열전달층(80)의 외부로 노출되는 것을 방지할 수 있다. 이에 열전달 효율을 높일 수 있다.
한편 본 실시예에서는 열방출부(34)가 4개로 완전히 분리되는 경우를 예로 들고 있으나 이에 한정되는 것은 아니다. 예컨대, 열방출부(34)를 구획하는 홈을 형성하여 노출되는 부분만 구분되도록 구성하는 등 다양한 변형이 가능하다.
또한 각각의 열방출부(34)는 사각 형상을 한정되지 않으며, 원형이나 타원형 등 필요에 따라 다양한 형태로 변형될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
예를 들어, 발열 소자가 본딩 와이어를 통해 기판과 전기적으로 연결되는 경우, 열전달부는 발열 소자의 활성면에 접합될 수 있다.
또한 전술한 실시예들은 서로 조합되어 구성될 수 있다. 예컨대, 도 9에 도시된 도전성 부재는 다른 실시예들 개시된 전자 소자 모듈에 모두 적용될 수 있다.
1: 소자부
10: 기판
20: 신호 전달부
30: 방열부
50: 밀봉부
90: 메인 기판
100: 전자 소자 모듈

Claims (16)

  1. 기판;
    상기 기판의 제1면에 실장되는 발열 소자;
    상기 발열 소자의 일면에 결합되는 방열부;
    상기 기판의 제1면에 실장되며 상기 기판을 외부와 전기적으로 연결하는 신호 전달부; 및
    상기 발열 소자, 상기 방열부, 상기 신호 전달부를 밀봉하는 밀봉부;
    를 포함하며,
    상기 방열부는,
    상기 발열 소자보다 넓은 면적으로 형성되는 열전달부; 및
    상기 열전달부보다 작은 면적으로 상기 열전달부의 일면에서 돌출 형성되고, 상기 밀봉부의 외부면과 동일 평면 상에 노출되는 노출면을 구비하는 열방출부를 포함하는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 열전달부는,
    편평한 판 형상 또는 블록 형상으로 형성되며 금속 재질로 형성되는 전자 소자 모듈.
  3. 제1항에 있어서,
    상기 신호 전달부를 외부와 전기적으로 연결하는 다수의 접속 단자를 더 포함하며,
    상기 접속 단자는,
    상기 밀봉부 내에 배치되어 상기 신호 전달부에 접합되는 제1 접속 단자; 및
    상기 밀봉부 외부에 배치되어 상기 제1 접속 단자에 접합되는 제2 접속 단자;
    를 포함하는 전자 소자 모듈.
  4. 제3항에 있어서,
    상기 제1 접속 단자와 상기 제2 접속 단자의 접합면은 상기 열방출부의 노출면과 동일한 평면 상에 배치되는 전자 소자 모듈.
  5. 제1항에 있어서, 상기 열방출부의 노출면은,
    다수 개가 이격 배치되는 전자 소자 모듈.
  6. 제1항에 있어서, 상기 방열부의 표면에는,
    표면 거칠기가 증가된 결합층이 형성되는 전자 소자 모듈.
  7. 제1항에 있어서, 상기 방열부는,
    측면에 계단 형태의 단차가 형성되는 전자 소자 모듈.
  8. 제1항에 있어서, 상기 방열부는,
    측면이 곡면으로 형성되는 전자 소자 모듈.
  9. 제1항에 있어서, 상기 방열부는,
    상기 열전달부의 타면에서 상기 열전달부보다 작은 면적으로 돌출 형성되어 상기 발열 소자에 접합되는 돌출부를 포함하는 전자 소자 모듈.

  10. 제9항에 있어서, 상기 돌출부의 접합면은,
    상기 발열 소자의 일면보다 작은 면적으로 형성되는 전자 소자 모듈.
  11. 제10항에 있어서,
    상기 발열 소자와 상기 돌출부 사이에 개재되는 접합층을 더 포함하며,
    상기 접합층은 적어도 일부가 상기 돌출부와 상기 발열 소자 일면과의 면적 차이로 인해 형성되는 단차 공간에 배치되는 전자 소자 모듈.
  12. 제9항에 있어서,
    상기 기판의 제1면에 실장되며 적어도 일부가 상기 열전달부의 하부면과 대면하도록 배치되는 소자를 더 포함하는 전자 소자 모듈.
  13. 제1항에 있어서,
    상기 열전달부의 일면에서 돌출 형성되고, 상기 열방출부의 둘레를 따라 배치되는 열확산부를 더 포함하는 전자 소자 모듈.
  14. 제1항에 있어서, 상기 신호 전달부는,
    일단이 상기 기판에 연결되고, 타단이 접속 단자를 통해 외부와 연결되는 접속 도체; 및
    상기 접속 도체를 내부에 매립하는 절연부;
    를 포함하는 전자 소자 모듈
  15. 제1항에 있어서, 상기 신호 전달부는,
    적어도 하나의 솔더 볼을 상기 밀봉부 내에 매립하여 형성하는 전자 소자 모듈.
  16. 기판의 제1면에 신호 전달부와 발열 소자를 실장하는 단계;
    상기 발열 소자의 일면에 방열부를 결합하는 단계;
    상기 신호 전달부와 상기 발열 소자, 상기 방열부를 밀봉하는 밀봉부를 형성하는 단계; 및
    그라인딩 방식을 통해 상기 밀봉부를 부분적으로 제거하여 상기 방열부의 일부를 상기 밀봉부의 외부로 노출시키는 단계;
    를 포함하며,
    상기 방열부의 노출면은 상기 밀봉부의 외부면과 동일 평면 상에 노출되는 전자 소자 모듈 제조 방법.
KR1020200048274A 2020-04-21 2020-04-21 방열부를 갖는 전자 소자 모듈 및 그 제조 방법 KR102328997B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200048274A KR102328997B1 (ko) 2020-04-21 2020-04-21 방열부를 갖는 전자 소자 모듈 및 그 제조 방법
US16/997,554 US20210327780A1 (en) 2020-04-21 2020-08-19 Electronic device module having heat radiating portion and manufacturing method thereof
CN202011216014.9A CN113539990A (zh) 2020-04-21 2020-11-04 具有热辐射部的电子器件模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200048274A KR102328997B1 (ko) 2020-04-21 2020-04-21 방열부를 갖는 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20210130020A true KR20210130020A (ko) 2021-10-29
KR102328997B1 KR102328997B1 (ko) 2021-11-18

Family

ID=78082063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200048274A KR102328997B1 (ko) 2020-04-21 2020-04-21 방열부를 갖는 전자 소자 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20210327780A1 (ko)
KR (1) KR102328997B1 (ko)
CN (1) CN113539990A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure
GB2629261A (en) * 2022-02-14 2024-10-23 Mitsubishi Electric Corp Semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0617244U (ja) * 1992-07-28 1994-03-04 シチズン時計株式会社 樹脂封止型放熱板付半導体装置
JP2003031744A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
KR20140067359A (ko) * 2012-11-26 2014-06-05 삼성전기주식회사 적층형 반도체 패키지
KR20170092014A (ko) * 2016-02-02 2017-08-10 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 이의 제조 방법
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR20190016338A (ko) * 2017-08-08 2019-02-18 삼성전자주식회사 반도체 패키지
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
KR20200002689A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0617244U (ja) * 1992-07-28 1994-03-04 シチズン時計株式会社 樹脂封止型放熱板付半導体装置
JP2003031744A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
KR20140067359A (ko) * 2012-11-26 2014-06-05 삼성전기주식회사 적층형 반도체 패키지
KR20170092014A (ko) * 2016-02-02 2017-08-10 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 이의 제조 방법
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR20190016338A (ko) * 2017-08-08 2019-02-18 삼성전자주식회사 반도체 패키지
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
KR20200002689A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지

Also Published As

Publication number Publication date
KR102328997B1 (ko) 2021-11-18
CN113539990A (zh) 2021-10-22
US20210327780A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US11437295B2 (en) Semiconductor package and electronic device having the same
KR102245003B1 (ko) 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US20150206855A1 (en) Semiconductor package
CN111508947A (zh) 半导体封装和印刷电路板
JP2006073651A (ja) 半導体装置
US10566369B2 (en) Image sensor with processor package
KR102328997B1 (ko) 방열부를 갖는 전자 소자 모듈 및 그 제조 방법
US11469156B2 (en) Semiconductor package for discharging heat generated by semiconductor chip
CN113257775A (zh) 半导体设备封装和其制造方法
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
US11621211B2 (en) Semiconductor package structure
KR20150076816A (ko) 전자 부품 모듈
JPH11251497A (ja) 電子回路モジュール
KR100779346B1 (ko) 반도체패키지 및 그 제조 방법
JP2007234683A (ja) 半導体装置およびその製造方法
KR20210035027A (ko) 전자 소자 모듈 및 그 제조 방법
US20210090970A1 (en) Integrated device package
JP2006165383A (ja) 半導体モジュール及びその製造方法
KR20210017271A (ko) 반도체 패키지
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법
CN117352462A (zh) 芯片封装及制作方法
JP3314139B2 (ja) 半導体装置
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant