CN117352462A - 芯片封装及制作方法 - Google Patents
芯片封装及制作方法 Download PDFInfo
- Publication number
- CN117352462A CN117352462A CN202311091650.7A CN202311091650A CN117352462A CN 117352462 A CN117352462 A CN 117352462A CN 202311091650 A CN202311091650 A CN 202311091650A CN 117352462 A CN117352462 A CN 117352462A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- heat dissipation
- plastic sealing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004033 plastic Substances 0.000 claims abstract description 131
- 230000017525 heat dissipation Effects 0.000 claims abstract description 107
- 238000007789 sealing Methods 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 238000002161 passivation Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000012858 packaging process Methods 0.000 claims description 6
- 239000003566 sealing material Substances 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 11
- 238000009713 electroplating Methods 0.000 description 8
- 239000003292 glue Substances 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请涉及一种芯片封装及制作方法，制作方法包括以下步骤：提供散热层；在所述散热层的表面通过塑封工艺形成塑封层，所述塑封层与所述散热层形成散热晶圆，其中所述塑封层包括塑封板以及嵌设于所述塑封板中的至少一个芯片；将所述散热晶圆通过倒装贴片连接于基板层上，且所述基板层与所述芯片电性连接。通过散热层与塑封层一体成型，使得固定于散热层上的芯片无须考虑塑封层材料不同产生的翘曲问题，以确保芯片可靠性。同时，可确保芯片与散热层充分贴合，提高芯片的散热性能。
Description
技术领域
本申请涉及芯片封装技术领域，具体是涉及一种芯片封装及制作方法。
背景技术
芯片扇出封装技术常用于一些高性能，高功耗的处理器，服务器芯片封装。常规的封装流程为芯片通过晶圆扇出封装或基板扇出封装技术实现多芯片的系统级集成，然后切割成单颗扇出集成颗粒，单颗扇出集成颗粒通过倒装回流方式贴装到有机基板上，最后在芯片背面涂覆散热胶水，完成金属散热片的背面贴装，实现了芯片的散热传导。
扇出封装集成芯片对比常规的单一硅芯片，因涉及多种材料的集成，譬如塑封料、多层金属线路、有机钝化层、硅芯片等。不同的材料具有不同的模量和热膨胀系数，导致集成封装的芯片存在一定的翘曲问题，影响散热胶水的涂覆和金属散热片表面贴装的质量。且散热片贴装的步骤在芯片到有机基板贴装之后，单颗作业，贴装后产品的一致性控制也会比较困难。
发明内容
本申请提供一种芯片封装及制作方法，能够简化芯片封装工艺流程，并提高芯片封装的散热性能。
本申请提供了一种芯片封装，包括：
塑封层，包括塑封板以及嵌设于所述塑封板中的至少一个芯片；
散热层，位于所述塑封层的一侧表面；以及
基板层，位于所述塑封层背离所述散热层的一侧表面，并与所述芯片电性连接；
其中，所述塑封板通过塑封工艺连接于所述散热层，使得所述散热层与所述塑封层一体化。
在一些实施例中，所述芯片封装还包括钝化层、引脚和金属走线；所述钝化层位于所述塑封层与所述基板之间，用于隔离所述塑封层与所述基板层；所述引脚位于所述钝化层背离所述塑封层的表面，用于与所述基板电性连接；所述金属走线部分位于所述钝化层中，且所述金属走线的一端与所述芯片电性连接、另一端与所述引脚电性连接。
在一些实施例中，所述芯片包括芯板及位于所述芯板上的多个第一焊盘，其中所述第一焊盘与所述金属走线对应设置并电性连接；所述金属走线的一端与对应的所述第一焊盘电性连接，使得所述芯片与所述基板层电性连接。
在一些实施例中，所述塑封层还包括与多个所述第一焊盘对应设置的多个导电柱，所述导电柱连接于对应的所述第一焊盘，且所述导电柱远离所述
在一些实施例中，所述基板层包括基板及连接于所述基板上的第二焊盘，所述第二焊盘与所述引脚一一对应；所述引脚焊接于对应的所述第二焊盘上，使得所述芯片与所述基板层电性连接。
本申请实施例还提供一种芯片封装制作方法，包括以下步骤：
提供散热层；
在所述散热层的表面通过塑封工艺形成塑封层，所述塑封层与所述散热层形成散热晶圆，其中所述塑封层包括塑封板以及嵌设于所述塑封板中的至少一个芯片；
将所述散热晶圆通过倒装贴片连接于基板层上，且所述基板层与所述芯片电性连接。
在一些实施例中，所述在所述散热层的表面通过塑封工艺形成塑封层包括以下步骤：
在所述芯片的第一焊盘上焊接形成导电柱，其中所述芯片包括芯板及位于所述芯板上的第一焊盘；
将所述芯板背离所述第一焊盘的表面贴合于所述散热层上；
用塑封料涂覆于所述散热层上并包裹所述芯片及所述导电柱形成塑封板，所述塑封板与所述芯片形成塑封层。
在一些实施例中，所述用塑封料涂覆于所述散热层上并包裹所述芯片，所述塑封料与所述芯片形成塑封层之后还包括：
采用塑封减薄工艺削减所述塑封板，直至所述导电柱远离所述第一焊盘的一端露出；
在所述塑封板背离所述散热层的一侧形成第一绝缘层，其中所述第一绝缘层对应所述导电柱的区域形成第一通孔；
在所述第一绝缘层上形成金属走线，其中金属走线的一端伸入所述第一通孔中并与所述第一焊盘电性连接，另一端形成凸起形成引脚；
在所述第一绝缘层上形成第二绝缘层，所述引脚凸出于所述第二绝缘层，所述第一绝缘层与所述第二绝缘层形成钝化层。
在一些实施例中，所述在所述散热层的表面通过塑封工艺形成塑封层之后还包括：
对所述散热晶圆边缘进行切割，形成散热芯片单元。
在一些实施例中，所述将所述散热晶圆通过倒装贴片连接于基板层上，且所述基板层与所述芯片电性连接包括以下步骤：
提供基板层，所述基板层包括基板及连接于所述基板上的第二焊盘，所述第二焊盘与所述引脚一一对应；
将所述散热芯片单元倒装贴片到基板上，所述引脚焊接于对应的所述第二焊盘上，使得所述芯片与所述基板层电性连接。
申请实施实例提供的芯片封装制作方法，通过散热层与塑封层一体成型，使得固定于散热层上的芯片无须考虑塑封层材料不同产生的翘曲问题，以确保芯片可靠性。同时，可确保芯片与散热层充分贴合，提高芯片的散热性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的芯片封装的截面示意图；
图2是图1所示的芯片封装中区域A的局部放大图；
图3是本申请实施例提供的芯片封装制作方法的流程示意图；
图4是图3所示的芯片封装制作方法中一实施例中步骤S02的子流程示意图；
图5是图3所示的芯片封装制作方法中又一实施例中步骤S02的子流程示意图；
图6是图5所示的芯片封装制作方法步骤S02中步骤S26的子流程示意图；
图7是图5所示的芯片封装制作方法步骤S02中步骤S27的子流程示意图；
图8至图17是图6所示的芯片封装制作方法流程的截面示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
请参照图1和图2，图1是本申请实施例提供的芯片封装的截面示意图，图2是图1所示的芯片封装中区域A的局部放大图。本申请实施例提供一种芯片封装100，可包括塑封层10、散热层20和基板层30。其中，散热层20位于塑封层10的一侧表面，用于加快塑封层10的散热，基板层30与塑封层10电性连接，用于实现芯片封装100的系统功能。
具体地，塑封层10可包括相背设置的第一表面101和第二表面102，其中散热层20位于第一表面101上，基板层30位于第二表面102上。
需要说明的是，本申请中的术语“第一”“第二”“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”“第二”“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
塑封层10包括塑封板11以及嵌设于塑封板11中的至少一个芯片12。其中塑封板11可有塑封料譬如环氧树脂胶等高分子聚合材料凝固形成，用于隔离并保护芯片12。其中，塑封板11通过塑封工艺连接于散热层20，使得散热层20与塑封层10一体化，使得固定于散热层20上的芯片12不会出现翘曲问题，以确保芯片12的散热质量。同时，可确保芯片12与散热层20充分贴合，提高芯片12的散热性能。
芯片12可包括芯板121及位于芯板121一侧表面的多个第一焊盘122，第一焊盘122可与基板层30电性连接，用于使芯片12与基板层30电性连接，以实现芯片封装100的系统功能。其中芯片12背离第一焊盘122的表面朝向第一表面101，芯片12设置第一焊盘122的表面朝向第二表面102。
塑封层10还可包括导热胶13，粘导热胶13位于散热层20与芯板121之间，一方面用于连接芯板121与散热层20，提高其连接的可靠性，另一方面用于将芯片12产生的热量传导至散热层20，提高芯片12塑封的散热效果。其中，塑封板11朝向散热层20的表面即为塑封层10的第一表面101。导热胶13背离芯片12的表面与塑封板11的表面齐平，也即，导热胶13嵌设于塑封板11中。
塑封层10还包括多个导电柱14，多个导电柱14与多个第一焊盘122一一对应并焊接连接。具体地，导电柱14收容于盲孔110中且导电柱14背离第一焊盘122的一端与塑封板11的表面齐平或者略低于塑封板11的表面。可以理解地，导电柱14的设置，一方面可使芯片12位于塑封板11的中间位置以保护芯片12，提高芯片12的可靠性，另一方面可确保芯片12能够与基板层30电性连接。其中，导电柱14的材质可以是铜、金、银等导电性能较好的材质。本实施例中，导电柱14的材质铜，一方面铜的导电性能好，易与第一焊盘122焊接，另一方面成本相对较低。
芯片封装100还可包括钝化层15、引脚16和金属走线17。钝化层15位于钝化层15与基板层30之间，换言之，钝化层15位于塑封板11背离散热层20的表面。引脚16位于钝化层15背离塑封层10的表面，用于与基板层30电性连接。金属走线17部分位于钝化层15中，且金属走线17的一端与芯片12电性连接、另一端与引脚16电性连接。
可以理解地，钝化层15可包覆导电柱14与金属走线17的连接处以及金属走线17，使得导电柱14与金属走线17的连接处及金属走线17的表面转化为不易氧化的状态，延缓其金属俯视的速度，提高封装层的可靠性和使用寿命。其中，钝化层15背离塑封板11的表面即为塑封层10的第二表面102。
引脚16位于钝化层15背离塑封板11的表面，用于使引脚16的分布间隙更大、更加均匀，以方便芯片12能够与基板层30电性连接。可以理解地，芯片12的第一焊盘122集中于芯片12所在的区域，受限于芯片12的尺寸，使得芯片12的第一焊盘122存在密集、间隔不均匀的问题，通过金属走线17连接引脚16的方式，使得第一焊盘122与基板层30的连接更加方便、可靠。
散热层20的材质可为铜、铝等导热性能好的金属，以便于散热层20能够将芯片12产生的热量导出。
基板层30包括基板31及连接于基板31上的第二焊盘32，第二焊盘32与引脚16一一对应；引脚16焊接于对应的第二焊盘32上，使得芯片12与基板层30电性连接，以实现芯片封装100的系统功能。具体地，基板层30可为印制电路板(Printed Circuit Board，PCB)。
本申请实施例提供的芯片封装100，通过塑封板11通过塑封工艺连接于散热层20，使得散热层20与塑封层10一体化，使得固定于散热层20上的芯片12无须考虑塑封层10材料不同产生的翘曲问题，以确保芯片12可靠性。同时，可确保芯片12与散热层20充分贴合，提高芯片12的散热性能。
请参照图3至图17，图3是本申请实施例提供的芯片封装制作方法的流程示意图。本申请实施例还提供一种芯片封装100的制作方法。具体地，方法包括以下步骤：
步骤S01：提供散热层20。
具体地，散热层20的材质可为铜、铝等导热性能好的金属，以便于散热层20能够将芯片12产生的热量导出。其中，散热层20的尺寸对应基于芯片封装100的尺寸。散热层20可呈圆形、矩形等。以圆形为例，散热层20的直径可在10mm-50mm之间，譬如10mm、20mm、30mm、40mm、50mm等，在此不一一列举。散热层20的厚度可为0.3-5mm之间，譬如0.3mm、0.5mm、0.8mm、1mm、2mm、3mm、5mm等，在此不一一列举。本实施例中，散热层20呈圆形且直径为30mm，厚度为0.5mm。
请参照图4，图4是图3所示的芯片封装制作方法中一实施例中步骤S02的子流程示意图。
步骤S02：在散热层20的表面通过塑封工艺形成塑封层10，塑封层10与散热层20形成散热晶圆200，其中塑封层10包括塑封板11以及嵌设于塑封板11中的至少一个芯片12。
具体地，步骤S02可包括以下步骤：
步骤S21：在芯片12的第一焊盘122上焊接形成导电柱14，其中芯片12包括芯板121及位于芯板121上的第一焊盘122。
其中，导电柱14的材质可以是铜、金、银等导电性能较好的材质。本实施例中，导电柱14的材质铜，一方面铜的导电性能好，易于第一焊盘122焊接，另一方面成本相对较低。
步骤S22：将芯板121背离第一焊盘122的表面贴合于散热层20上。
具体地，芯片12通过导热胶13连接于散热层20上。塑封层10还可包括导热胶13，导热胶13位于散热层20与芯板121之间，一方面用于连接芯板121与散热层20，提高其连接的可靠性，另一方面用于将芯片12产生的热量传导至散热层20，提高芯片12塑封的散热效果。
步骤S23：用塑封料涂覆于散热层20上并包裹芯片12及导电柱14形成塑封板11，塑封板11与芯片12形成塑封层10。
塑封料譬如环氧树脂胶等高分子聚合材料凝固形成塑封板11，用于隔离并保护芯片12。其中，塑封板11通过塑封工艺连接于散热层20，使得散热层20与塑封层10一体化，使得固定于散热层20上的芯片12不会出现翘曲问题，以确保芯片12的散热质量。同时，可确保芯片12与散热层20充分贴合，提高芯片12的散热性能。
请一并参照图5，图5是图3所示的芯片封装制作方法中又一实施例中步骤S02的子流程示意图。
步骤S24：采用塑封减薄工艺削减塑封板11，直至塑封板11中导电柱14远离第一焊盘122的一端露出。
具体地，本步骤中，在导电柱14漏出时，需确保塑封板11背离散热层20一侧表面的平整度，以确保塑封板11厚度的一致性，确保芯片12的可靠性。另外，还需确保塑封板11背离散热层20一侧表面的粗糙度，以提高步骤S25中第一绝缘层151与塑封板11连接的可靠性。
步骤S25：在塑封板11背离散热层20的一侧形成第一绝缘层151，其中第一绝缘层151对应导电柱14的区域形成通孔1511。
本步骤中，第一绝缘层151的材质通常氧化硅或者氮化硅，用于保护芯片12和金属走线17，并能够为芯片12和金属走线17提供一定的缓冲，使其不被后续切割、清洗和封装等工艺破坏和腐蚀。通孔1511通过光刻显影技术在第一绝缘层151表面形成，所得导电柱14能够裸露于第一绝缘层151中，并与金属走线17电性连接。
步骤S26：在第一绝缘层151上形成金属走线17，其中金属走线17的一端伸入通孔1511中并与第一焊盘122电性连接，另一端形成凸起形成引脚16。
请参照图6，图6是图5所示的芯片封装制作方法步骤S02中步骤S26的子流程示意图。具体地，步骤S26可包括以下步骤：
步骤S261：在第一绝缘层151的表面金属溅射形成电镀种子层。
其中，电镀种子层的作用是为后续的金属电镀工艺提供良好的导电层。
步骤S262：在电镀种子层表面涂布选择性光阻层。
步骤S263：在光组成上刻画金属走线路径，使得电镀种子层部分能够裸露于选择性光阻层。
步骤S264：在金属走线路径上做电镀(譬如铜电镀)，形成金属走线17。
步骤S265：去除选择性光阻层和电镀种子层。
步骤S27：在第一绝缘层151上形成第二绝缘层152，引脚16凸出于第二绝缘层152，第二绝缘层152与第一绝缘层151形成钝化层15。
其中，钝化层15、塑封板11与芯片12组成塑封层10，塑封层10与散热层20形成散热晶圆200。
请参照图7，图7是图5所示的芯片封装制作方法步骤S02中步骤S27的子流程示意图。步骤S27包括以下步骤：
步骤S271：在第一绝缘层151涂覆有机绝缘材料形成第二绝缘层152。
其中第二绝缘层152用于密封第一绝缘层151上的金属走线17，且第二绝缘层152与第一绝缘层151形成钝化层15。第二绝缘层152的材质通常氧化硅或者氮化硅，用于保护金属走线17，并能够为金属走线17提供一定的缓冲，使其不被后续切割、清洗和封装等工艺破坏和腐蚀。
步骤S272：通过光刻显影技术在第二绝缘层152对应金属走线17远离导电柱14的一端形成电镀孔1521。
步骤S273：在电镀孔1521中金属走线17远离导电柱14的一端电镀形成微凸点，并通过热风回流形成帽球形引脚16。
其中，引脚16的材质为锡，一方面方便电镀成型，另一方面易于基板层30焊接连接，使得芯片12与基板层30电性连接。
步骤S28：对散热晶圆200边缘进行切割，形成散热芯片单元300。
对散热晶圆200进行切割，也即对散热层20与塑封层10的边缘进行同时切割。其中，对散热晶圆200边缘进行切割方式可以是金刚石刀片切割，也可以是激光切割，在此不作具体限制。
步骤S03：将散热晶圆200通过倒装贴片连接于基板层30上，且基板层30与芯片12电性连接。
具体地，提供基板层30，基板层30包括基板层30及连接于基板层30上的第二焊盘32，第二焊盘32与引脚16一一对应；将散热芯片单元300倒装贴片到基板层30上，引脚16焊接于对应的第二焊盘32上，使得芯片12与基板层30电性连接。
基板层30包括基板31及连接于基板31上的第二焊盘32，第二焊盘32与引脚16一一对应；引脚16焊接于对应的第二焊盘32上，使得芯片12与基板层30电性连接，以实现芯片封装100的系统功能。具体地，基板层30可为印制电路板(Printed Circuit Board，PCB)。
可以理解的，申请实施实例提供的芯片封装制作方法，通过散热层20与塑封层10一体成型，使得固定于散热层20上的芯片12无须考虑塑封层10材料不同产生的翘曲问题，以确保芯片12可靠性。同时，可确保芯片12与散热层20充分贴合，提高芯片12的散热性能。
以上所述仅为本申请的部分实施例，并非因此限制本申请的保护范围，凡是利用本申请说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种芯片封装，其特征在于，包括：
塑封层，包括塑封板以及嵌设于所述塑封板中的至少一个芯片；
散热层，位于所述塑封层的一侧表面；以及
基板层，位于所述塑封层背离所述散热层的一侧表面，并与所述芯片电性连接；
其中，所述塑封板通过塑封工艺连接于所述散热层，使得所述散热层与所述塑封层一体化。
2.根据权利要求1所述的芯片封装，其特征在于，所述芯片封装还包括钝化层、引脚和金属走线；所述钝化层位于所述塑封层与所述基板之间，用于隔离所述塑封层与所述基板层；所述引脚位于所述钝化层背离所述塑封层的表面，用于与所述基板电性连接；所述金属走线部分位于所述钝化层中，且所述金属走线的一端与所述芯片电性连接、另一端与所述引脚电性连接。
3.根据权利要求2所述的芯片封装，其特征在于，所述芯片包括芯板及位于所述芯板上的多个第一焊盘，其中所述第一焊盘与所述金属走线对应设置并电性连接；所述金属走线的一端与对应的所述第一焊盘电性连接，使得所述芯片与所述基板层电性连接。
4.根据权利要求3所述的芯片封装，其特征在于，所述塑封层还包括与多个所述第一焊盘对应设置的多个导电柱，所述导电柱连接于对应的所述第一焊盘，且所述导电柱远离所述第一焊盘的一端与所述塑封板表面齐平。
5.根据权利要求2-4任一项所述的芯片封装，其特征在于，所述基板层包括基板及连接于所述基板上的第二焊盘，所述第二焊盘与所述引脚一一对应；所述引脚焊接于对应的所述第二焊盘上，使得所述芯片与所述基板层电性连接。
6.一种芯片封装制作方法，其特征在于，包括以下步骤：
提供散热层；
在所述散热层的表面通过塑封工艺形成塑封层，所述塑封层与所述散热层形成散热晶圆，其中所述塑封层包括塑封板以及嵌设于所述塑封板中的至少一个芯片；
将所述散热晶圆通过倒装贴片连接于基板层上，且所述基板层与所述芯片电性连接。
7.根据权利要求6所述的芯片封装制作方法，其特征在于，所述在所述散热层的表面通过塑封工艺形成塑封层包括以下步骤：
在所述芯片的第一焊盘上焊接形成导电柱，其中所述芯片包括芯板及位于所述芯板上的第一焊盘；
将所述芯板背离所述第一焊盘的表面贴合于所述散热层上；
用塑封料涂覆于所述散热层上并包裹所述芯片及所述导电柱形成塑封板，所述塑封板与所述芯片形成塑封层。
8.根据权利要求7所述的芯片封装制作方法，其特征在于，所述用塑封料涂覆于所述散热层上并包裹所述芯片，所述塑封料与所述芯片形成塑封层之后还包括：
采用塑封减薄工艺削减所述塑封板，直至所述导电柱远离所述第一焊盘的一端露出；
在所述塑封板背离所述散热层的一侧形成第一绝缘层，其中所述第一绝缘层对应所述导电柱的区域形成第一通孔；
在所述第一绝缘层上形成金属走线，其中金属走线的一端伸入所述第一通孔中并与所述第一焊盘电性连接，另一端形成凸起形成引脚；
在所述第一绝缘层上形成第二绝缘层，所述引脚凸出于所述第二绝缘层，所述第一绝缘层与所述第二绝缘层形成钝化层。
9.根据权利要求8所述的芯片封装制作方法，其特征在于，所述在所述散热层的表面通过塑封工艺形成塑封层之后还包括：
对所述散热晶圆边缘进行切割，形成散热芯片单元。
10.根据权利要求9所述的芯片封装制作方法，其特征在于，所述将所述散热晶圆通过倒装贴片连接于基板层上，且所述基板层与所述芯片电性连接包括以下步骤：
提供基板层，所述基板层包括基板及连接于所述基板上的第二焊盘，所述第二焊盘与所述引脚一一对应；
将所述散热芯片单元倒装贴片到基板上，所述引脚焊接于对应的所述第二焊盘上，使得所述芯片与所述基板层电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311091650.7A CN117352462A (zh) | 2023-08-28 | 2023-08-28 | 芯片封装及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311091650.7A CN117352462A (zh) | 2023-08-28 | 2023-08-28 | 芯片封装及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117352462A true CN117352462A (zh) | 2024-01-05 |
Family
ID=89360166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311091650.7A Pending CN117352462A (zh) | 2023-08-28 | 2023-08-28 | 芯片封装及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117352462A (zh) |
-
2023
- 2023-08-28 CN CN202311091650.7A patent/CN117352462A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| US5843808A (en) | Structure and method for automated assembly of a tab grid array package | |
| USRE39603E1 (en) | Process for manufacturing semiconductor device and semiconductor wafer | |
| US6400010B1 (en) | Substrate including a metal portion and a resin portion | |
| US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| US8994168B2 (en) | Semiconductor package including radiation plate | |
| US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US7605020B2 (en) | Semiconductor chip package | |
| US20090184413A1 (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| WO2023241304A1 (zh) | 芯片封装方法及芯片 | |
| US20020179692A1 (en) | Pin attachment by a surface mounting method for fabricating organic pin grid array packages | |
| US6509634B1 (en) | Chip mounting structure having adhesive conductor | |
| US7560309B1 (en) | Drop-in heat sink and exposed die-back for molded flip die package | |
| CN117352462A (zh) | 芯片封装及制作方法 | |
| JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| KR100290785B1 (ko) | 칩 사이즈 패키지의 제조방법 | |
| KR100481926B1 (ko) | 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 | |
| TWI393197B (zh) | 晶片封裝 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP4260766B2 (ja) | 半導体装置 | |
| TWI596678B (zh) | 半導體封裝結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |