KR20090127278A - 반도체 장치 및 이 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 이 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20090127278A
KR20090127278A KR1020097019046A KR20097019046A KR20090127278A KR 20090127278 A KR20090127278 A KR 20090127278A KR 1020097019046 A KR1020097019046 A KR 1020097019046A KR 20097019046 A KR20097019046 A KR 20097019046A KR 20090127278 A KR20090127278 A KR 20090127278A
Authority
KR
South Korea
Prior art keywords
heat dissipation
substrate
heat
semiconductor device
dissipation member
Prior art date
Application number
KR1020097019046A
Other languages
English (en)
Other versions
KR101524173B1 (ko
Inventor
이사오 수가야
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20090127278A publication Critical patent/KR20090127278A/ko
Application granted granted Critical
Publication of KR101524173B1 publication Critical patent/KR101524173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

DRAM(11)에 접합되어 이 DRAM의 열을 방출하기 위한 방열 부재(9)의 적어도 일부를, DRAM(11)을 보호하기 위해 이 DRAM 및 방열 부재(9)의 주위를 둘러싸는 보호 부재(4)로부터 노출시킨다. 이로 인해, 방열성이 양호한 반도체 장치를 제공할 수 있다.

Description

반도체 장치 및 이 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 이 반도체 장치의 제조 방법에 관한 것이다.
종래, 회로 패턴이 형성된 기판과, 이 기판을 둘러싸도록 배치되어 이 기판을 보호하기 위한 보호 부재를 구비하는 반도체 장치가 알려져 있다. 이와 같은 반도체 장치에서는 기판에서 발생한 열을 방출하기 위한 방열 부재가, 보호 부재의 표면에 접착층을 개재시켜 접착되어 있다.
그러나 기판과 방열 부재 사이에 보호 부재 및 접착층이 개재하고 있는 것으로 인해, 기판의 열은 보호 부재 및 접착층을 통하여 방열 부재에 전달된다. 이 때문에, 보호 부재 및 접착층이 열 저항으로 되어, 기판으로부터의 방열성을 나쁘게 한다고 하는 문제점이 있다.
본 발명은 이와 같은 사정을 감안하여 이루어진 것으로, 방열성이 양호한 반도체 장치 및 이 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명은, 기판과, 이 기판에 접합되어, 이 기판의 열을 방출하기 위한 방열 부재와, 상기 기판을 보호하기 위해 이 기판 및 상기 방열 부재의 주위를 둘러싸는 보호 부재를 구비하고, 상기 방열 부재의 적어도 일부는 상기 보호 부재로부터 노출해 있는 것을 특징으로 한다.
또, 본 발명은, 열전달용 관통체가 마련된 기판과 이 기판의 열을 방출하기 위한 방열 부재를 서로 겹치는 것, 상기 기판 및 상기 방열 부재가 서로 겹쳐진 상태에서 상기 열전달용 관통체를 상기 방열 부재에 결합하는 것, 상기 열전달용 관통체를 통하여 서로 접합된 상기 기판 및 상기 방열 부재의 주위를 보호 부재로 둘러싸는 것, 이 보호 부재의 일부를 제거하는 것에 의해, 상기 방열 부재의 적어도 일부를 상기 보호 부재로부터 노출시키는 것을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 기판에 발생한 열을, 보호 부재 및 접착층을 통하지 않고 방열 부재에 전달하여, 이 방열 부재로부터 방출할 수 있다. 이로 인해, 반도체 장치의 대형화를 초래하지 않고 기판에 발생한 열을 효율적으로 방출할 수 있다.
도 1은 본 발명의 실시 형태의 제1 예인 반도체 장치의 개요를 나타내는 도면이다.
도 2는 도 1에 나타내는 반도체 장치의 제조 방법을 나타내는 도면이다.
도 3은 도 1에 나타내는 반도체 장치의 제조 방법을 나타내는 도면이다.
도 4는 본 발명의 제2 실시 형태인 반도체 장치의 개요를 나타내는 도면이다.
도 5는 본 발명의 제3 실시 형태인 반도체 장치의 개요를 나타내는 도면이다.
도 6은 본 발명에 관한 반도체 장치와의 비교예를 나타내는 도면이다.
도 7은 도 1에 나타내는 반도체 장치의 방열 부재의 표면에, 냉각용의 바람을 쬐었을 때의 풍속과 패키지 내 최고 온도의 관계를 시뮬레이션한 결과를 나타내는 그래프이다.
도 8은 도 1에 나타내는 DRAM에 마련된 방열 부재의 표면의 방열 면적과 패키지 내 최고 온도의 관계를 시뮬레이션한 결과를 나타내는 그래프이다.
부호의 설명
1ㆍㆍㆍ반도체 칩, 1aㆍㆍㆍ반도체 칩의 표면, 1bㆍㆍㆍ반도체 칩의 이면(裏面), 11ㆍㆍㆍ기판(DRAM), 2ㆍㆍㆍ열전달용 관통체(서멀 비아), 3ㆍㆍㆍ수지 접착제(언더필), 4ㆍㆍㆍ보호 부재(오버 몰드), 5ㆍㆍㆍ인터포저(interposer), 7ㆍㆍㆍ접착층, 8ㆍㆍㆍ방열 부재, 9ㆍㆍㆍ더미층, 9aㆍㆍㆍ방열 부재의 표면, 1Oㆍㆍㆍ반도체 장치, 11ㆍㆍㆍDRAM, 12ㆍㆍㆍ판 부재, 13ㆍㆍㆍ구멍, 14ㆍㆍㆍ열전도체, 15ㆍㆍㆍ반도체 장치, 16ㆍㆍㆍ요철부(凹凸部)
이하, 본 발명의 실시 형태의 예를 도면을 사용하여 설명한다. 이하의 설명에 있어서는 3차원 구조를 가지는 반도체 장치(10)에 본 발명을 적용한 예를 나타낸다.
본 실시예에 관한 반도체 장치(10)는 도 1에 나타내는 바와 같이 DRAM(11)을 구비한다.
DRAM(11)은 도시된 예에서는 DRAM 회로 패턴이 형성된 8매의 반도체 칩(1)을 갖는다. 각 반도체 칩(1)은, 각각 예를 들어 실리콘으로 이루어진 도시하지 않은 웨이퍼를, 회로 패턴이 형성된 복수의 영역으로 분리하는 것에 의해 형성된다. 또, 각 반도체 칩(1)은 각각의 사이에 간격을 두고 적층되어 있다. 또한, 각 반도체 칩(1)은 이 각 반도체 칩 사이를 전기적으로 접속하기 위한 도시하지 않은 배선용의 금속체에 의해 각각 결합되어 있다. 각 반도체 칩(1)에는 이 각 반도체 칩을 관통하도록, 열전달용 관통체인 복수의 서멀 비아(2)가 마련되어 있다. 각 서멀 비아(2)는 각각 구리나 폴리실리콘과 같은 열전달성이 좋은 재료로 형성되어 있다. 각 서멀 비아(2)가 구리로 형성된 경우, 그 열전도율은 392W/m℃이고, 각 서멀 비아(2)가 폴리실리콘으로 형성된 경우, 그 열전도율은 148W/m℃이다.
또, 반도체 장치(10)는 DRAM을 둘러싸도록 배치된 언더필(3)을 구비한다. 언더필(3)은, 예를 들어 지방족계 에폭시 수지 및 에테르계 에폭시 수지와 같은 접착성을 갖는 에폭시 수지로 이루어져, 각 반도체 칩(1) 사이의 간격을 충전하여 강도를 보강함과 아울러, DRAM(11)을 보호하는 역할을 하고 있다. 언더필(3)의 열전도율은 도시된 예에서는 0.7W/m℃이다. 또한, 반도체 장치(10)는 각 반도체 칩(1)을 보호하기 위한 보호 부재인 오버 몰드(4)를 구비한다. 오버 몰드(4)는 에폭시 수지 및 세라믹 등으로 이루어져, 언더필(3)의 외측을 둘러싸도록 배치되어 있다. 오버 몰드(4)의 열전도율은 도시된 예에서는 0.7W/m℃이다.
이 DRAM(11)을 구성하는 적층된 8매의 반도체 칩(1) 중 최상층을 구성하는 반도체 칩(1) 상에는 방열 부재(9)가 배치되어 있다. 방열 부재(9)는 도시된 예에서는 예를 들어 금속 및 세라믹 등으로 형성된 판(板) 부재로 이루어져, 상기 최상 층을 구성하는 반도체 칩(1)에 거의 평행하게 되도록 배치되어 있다. 또, 방열 부재(9)는 각 서멀 비아(2)에 결합되어 있다. 이로 인해, 방열 부재(9)는 DRAM(11)에 각 서멀 비아(2)를 통하여 접합되어 있다.
도시의 예에서는 언더필(3) 및 오버 몰드(4)의 방열 부재(9)의 표면측의 부분은 제거되어 있다. 이로 인해, 방열 부재(9)의 표면이 언더필(3) 및 오버 몰드(4)로부터 반도체 장치(10)의 바깥쪽에 노출해 있다. 방열 부재(9)의 표면(9a)에는 요철이 마련되고, 이로 인해 방열 부재(9)의 바깥 공기에 대한 접촉 면적이 커지며, 따라서 방열 면적이 커진다.
각 반도체 칩(1)으로부터 발생하는 열은 각 서멀 비아(2)를 통과하여 방열 부재(9)에 전달되어, 이 방열 부재의 표면(9a)으로부터 대기에 방출된다. 나아가서는, DRAM(11)에 예를 들어 도시하지 않은 CPU나 GPU 등의 로직 LSI가 결합된 경우에, 로직 LSI로부터 발생하는 열의 일부는 각 서멀 비아(2)를 통과하여 방열 부재(9)에 전달되어, 이 방열 부재의 표면(9a)으로부터 대기에 방출된다. 방열 효율을 보다 향상시키기 위해, 방열 부재(9)의 표면(9a)에 열 매체인 유체(流體)를 흘려, 유체에 의해 열을 가지고 가도록 해도 된다.
이하, 도 1에 나타내는 반도체 장치(10)의 제조 방법에 대해, 도 2 및 도 3을 사용하여 설명한다.
반도체 장치(10)를 제조할 때, 우선 2매의 반도체 칩(1)의 표면(1a)의 서로 대응하는 복수의 위치에 각각 에칭에 의해 서멀 비아(2)용의 구멍(13)을 뚫고, 도 2(a)에 나타내는 바와 같이, 서로 대응하는 각 구멍(13)이 서로 마주 보도록 각 반 도체 칩(1)을 배치한다. 또한, 구리나 폴리실리콘 등으로 이루어진 열전도체(14)를 각 구멍에 충전한다. 이어서, 도 2(b)에 나타내는 바와 같이, 도금을 실시하는 것에 의해, 각 반도체 칩(1)의 대응하는 각 구멍(13)에 충전된 열전도체(14)끼리를 결합시킨다. 이로 인해, 양 반도체 칩(1)이 서로 접합된다. 또한, 도 2(c)에 나타내는 바와 같이, 각 반도체 칩(1)의 이면(1b)을 각각 연삭(硏削)하여 각 반도체 칩(1)의 두께를 얇게 하는 것에 의해, 각 구멍(13)에 충전된 각 열전도체(14)를 각각 노출시킨다. 이로 인해, 적층된 2매의 반도체 칩(1)을 관통하는 복수의 서멀 비아(2)가 형성되어, 2층의 적층체가 형성된다. 이어서, 도 2(d)에 나타내는 바와 같이, 2매의 반도체 칩(1) 중 한쪽의 이면(1b)에, 각 구멍(13)이 형성된 새로운 반도체 칩(1)의 표면(1a)을 서로 마주보게 하고, 상기한 바와 동양(同樣)의 수단에 의해, 복수의 서멀 비아(2)가 형성된 3층의 적층체를 형성한다. 이하, 동양으로 하여, 8매의 반도체 칩(1)을 적층하는 것에 의해, DRAM(11)을 형성한다.
도시의 예에서는 DRAM(11)을 형성한 후, DRAM(11)과 방열 부재(9)를 서로 접합한다. 이 때, 방열 부재(9)의 이면(9b; 도 2(e) 참조)에, 그 각 서멀 비아(2)에 대응하는 위치에서 각각 구멍(13)을 미리 형성해 두고, 이면이 DRAM(11)의 최상층을 구성하는 반도체 칩(1)에 대향하도록 방열 부재(9)를 배치한다. 다음으로, 방열 부재(9)의 각 구멍(13)에 각각 열전도체(14)를 충전하고, 방열 부재(9)에 마련된 구멍(13)에 충전된 열전도체(14)와, 각 서멀 비아(2)를 도금에 의해 결합시킨다. 이로 인해, 도 2(e)에 나타내는 바와 같이, DRAM(11)에 방열 부재(9)가 각 서멀 비아(2)를 통하여 접합된 것이 완성된다. 즉, 본 발명에 관한 방열 부재(9)는 DRAM(11)을 구성하는 복수의 반도체 칩(1)에 연속하여 적층된 더미층을 구성한다. 또한, 방열 부재(9)로서 도금이 가능한 도전성 금속을 사용하는 경우에, 더미층(9)에 구멍(13)을 마련할 필요는 없다. 이 경우, 방열 부재(9)를 최상층의 반도체 칩(1)에 예를 들어 접착제에 의해 직접 접합할 수 있다.
그 후, DRAM(11) 및 이 DRAM에 적층된 방열 부재(9)로 이루어진 적층체를 도시하지 않은 틀(型) 안에 넣고, 액상의 접착성 수지로 이루어진 언더필(3)을 상기 틀 내에 흘려 넣는 것에 의해, 언더필(3)을 각 반도체 칩(1) 사이 및 DRAM(11)과 방열 부재(9) 사이에 충전함과 아울러 상기 적층체를 언더필(3)로 둘러싼다. 그 후, 언더필(3)을 경화시키는 것에 의해, 도 3(a)에 나타내는 바와 같이, 상기 적층체가 언더필(3)로 감싸인 구조체가 완성한다. 또한, 이 구조체를 도시하지 않은 틀 안에 넣고, 액상의 수지제로 이루어진 오버 몰드(4)를 상기 틀 내에 흘려 넣는 것에 의해 상기 구조체를 오버 몰드(4)로 둘러싼다. 그 후, 오버 몰드(4)를 경화시키는 것에 의해, 도 3(b)에 나타내는 바와 같이, 언더필(3)이 오버 몰드(4)로 싸인 구조체가 완성된다.
마지막으로, 이 구조체의 상부에 있어서 오버 몰드(4) 및 언더필(3)을 연삭에 의해 제거하는 것에 의해, 방열 부재(9)의 표면(9a)을 오버 몰드(4) 및 언더필(3)로부터 노출시킨다. 또한, 용제에 의해 방열 부재(9)의 표면(9a)의 오목부(凹部)에 들어가 있는 언더필(3)을 용해하는 것에 의해, 도 3(c)에 나타내는 바와 같은 반도체 장치(10)가 완성된다.
본 실시예에 의하면, 상기한 바와 같이, 방열 부재(9)가 DRAM(11)을 구성하 는 복수의 반도체 칩(1) 중 최상층을 구성하는 반도체 칩(1)에 접합되어 있고, 방열 부재(9)의 표면이 언더필(3) 및 오버 몰드(4)로부터 노출해 있다.
예를 들어, 도 6에 나타내는 반도체 장치(15)와 같이, 복수의 반도체 칩(1)으로 이루어진 DRAM(11)이 오버 몰드(4)로 덮여 있고, 이 오버 몰드의 표면에 접착층(7)을 개재시켜 방열판(8)이 접착되어 있는 경우, DRAM(11)의 열은 오버 몰드(4) 및 접착층(7)을 통하여 방열판(8)에 전달된다. 이 때문에, 방열 효율이 나쁘다. 방열판(8)의 크기를 크게 하면 방열성은 어느 정도 향상되지만, 반도체 칩(1)을 적층하는 것의 한 목적인 반도체 장치의 소형화를 도모할 수 없다고 하는 문제점이 있다. 또, 냉각용 공기의 풍속을 증가시키는 것에 의해 방열성은 향상되나, 송풍 팬의 소비 전력이 커지며, 또 소음이 커진다고 하는 문제점이 있다. 또한, 도 6에 나타내는 예에서는 DRAM(11)의 아랫쪽에 로직 LSI(6)가 배치되어 있고, 로직 LSI(6)는 인터포저(5)를 통하여 DRAM에 접속되어 있다. 인터 포저(5)는 DRAM과 로직 LSI(6)와의 배선의 인터페이스를 취하기 위한 것이다.
이에 대해, 본 실시예에 의하면, 각 반도체 칩(1)에 발생한 열을, 오버 몰드(4) 및 도 6에 나타내는 바와 같은 접착층(7)을 통하지 않고 방열 부재(9)에 전달하여, 이 방열 부재로부터 방출할 수 있다. 이로 인해, 반도체 장치(10)의 대형화를 초래하지 않고, DRAM(11)에 생긴 열을 보다 효율적으로 방출할 수 있다.
또, 본 실시예에 의하면, 상기한 바와 같이 열전도율이 언더필(3) 및 오버 몰드(4)의 열전도율보다도 큰 폭으로 높은 복수의 서멀 비아(2)가 각 반도체 칩(1)에 마련되어 있고, 방열 부재(9)는 각 서멀 비아(2)에 결합되어 있다. 이로 인해, 각 반도체 칩(1)에 생긴 열을 방열 부재(9)에 보다 확실하게 전달할 수 있다.
또한, 본 실시예에 의하면, 방열 부재(9)는 복수의 반도체 칩(1)의 적층 공정 중에, 각 반도체 칩(1)의 적층 방법과 동양의 방법으로 최상층을 구성하는 반도체 칩(1)에 접합된다. 이로 인해, DRAM(11)의 주위에 언더필(3) 및 오버 몰드(4)가 형성된 후에 방열 부재(9)를 DRAM(11)에 접합하는 경우에 비해, 방열 부재(9)를 DRAM(11)에 용이하게 조립할 수 있다.
또, 방열 부재(9) 및 각 서멀 비아(2)가 각각 금속으로 이루어진 경우, 방열 부재(9) 및 각 서멀 비아(2)를 접합할 때에 그것들을 가열할 필요가 있다. 본 실시예에서는 DRAM(11)의 주위에 언더필(3) 및 오버 몰드(4)가 형성되기에 앞서, 방열 부재(9) 및 각 서멀 비아(2)의 접합이 행해지므로, 방열 부재(9) 및 각 서멀 비아(2)의 접합을 위한 열에 의해, 수지제의 언더필(3) 및 오버 몰드(4)가 용해되는 일은 없다.
이에 대해, DRAM(11)의 주위에 언더필(3) 및 오버 몰드(4)가 형성된 후에, DRAM(11)의 최상층의 반도체 칩(1)의 각 서멀 비아(2)를 노출시켜, 이 반도체 칩에 방열 부재(9)를 접합하는 경우, 금속 접합을 행하기 위해 가열하면, 수지제의 언더필(3) 및 오버 몰드(4)가 용해되고 만다.
도 1 내지 도 3에 나타내는 예에서는 방열 부재(9)의 이면(9b)에 복수의 구멍(13)을 형성하고, 이 구멍에 각각 열전도체(14)를 충전하여, 이 열전도체와 최상층을 구성하는 반도체 칩(1)에 마련된 열전도체(14)를 도금에 의해 결합시킨 예를 나타내었으나, 이 대신에 방열 부재(9)의 이면(9b)에 구멍(13)을 형성하지 않고, 최상층의 반도체 칩(1)의 열전도체(14)를 직접 접합할 수 있다.
또, 도 1 내지 도 3에 나타내는 예에서는 DRAM(11)을 형성할 때, 각 반도체 칩(1)을 서로 접합한 예를 나타내었으나, 이 대신에 복수의 상기 웨이퍼를 서로 적층한 상태로 접합한 후, 이 적층된 각 웨이퍼를 복수의 영역으로 분리하는 것에 의해, DRAM(11)을 형성할 수 있다.
또한, 도 1 내지 도 3에 나타내는 예에서는 방열 부재(9)의 표면(9a)을 오버 몰드(4) 및 언더필(3)로부터 노출시킨 예를 나타내었으나, 이 대신에 또는 이와 더불어, 방열 부재(9)의 측면을 오버 몰드(4) 및 언더필(3)로부터 노출시킬 수 있고, 또는 방열 부재(9)의 표면(9a)을 전면적이 아닌 부분적으로 오버 몰드(4) 및 언더필(3)로부터 노출시킬 수 있다.
도 4는 본 발명의 제2 실시 형태에 관한 반도체 장치(10)의 개요를 나타내는 도면이다. 이 반도체 장치(10)에 있어서, 도 1 내지 도 3에 나타내는 것과 같은 방열 부재(9)는 마련되어 있지 않고, 오버 몰드(4)의 표면(4a)에 요철부(16)가 마련되어 있다. 때문에, 오버 몰드(4)의 표면적이 증가하여, 여기로부터 DRAM(11)의 열이 직접 방출된다. 따라서, 오버 몰드(4)의 표면(4a)에 방열 부재가 장착된 종래의 경우와는 달리, 접착층이 불필요하게 된다. 이로 인해, 접착층 및 오버 몰드를 통하여 방열 부재에 열을 전달하는 경우에 비해, 방열 효율을 확실하게 향상시킬 수 있다.
또한, 도 4에 있어서는 매우 큰 요철부(160)를 형성하는 것에 의해 오버 몰드(4)의 표면적을 증대시킨 예를 나타내었으나, 이 대신에 오버 몰드(4)의 표 면(4a)에 숏 블라스트(shot blast) 등의 기계적 가공이나 에칭 처리 등의 화학적 처리를 행하는 것에 의해 오버 몰드(4)의 표면(4a)을 손상시키는 것에 의해, 오버 몰드(4)의 표면적을 증대시킬 수 있다.
도 5는 본 발명의 제3 실시 형태에 관한 반도체 장치(10)의 개요를 나타내는 도면이다. 이 반도체 장치(10)에서는 도 4에 나타낸 실시 형태에 관한 오버 몰드(4)의 표면(4a) 상에, 이 표면에 간격을 두고 또 이 표면에 거의 평행하게 되도록, 판 부재(12)가 배치되어 있다. 오버 몰드(4)와 판 부재(12) 사이에 냉각용의 유체를 흘리면, 난류(亂流)가 발생한다. 이로 인해, 자연대류(自然對流)에 의한 액체 흐름이나, 단순히 오버 몰드(4)의 표면에 유체를 흐르게 한 경우의 층 흐름에 비해, 열전달 효율을 향상시킬 수 있다.
또한, 도 5에 있어서는 오버 몰드(4)의 표면(4a)에 대해 거의 평행하게 간격을 두고 판 부재(12)를 마련하고 있으나, 도 1에 나타내는 바와 같이 형성된 DRAM(11)의 방열 부재(9)의 표면(9a)에 대해 거의 평행하게 간격을 두고 판 부재(12)를 마련하고, 방열 부재(9)와 판 부재(12) 사이에 냉각용의 유체를 흐르게 해도 된다.
또, 제1 내지 제3 실시 형태에 있어서는 기판이 복수의 반도체 칩(1)을 갖는 DRAM(11)으로 구성된 예를 나타내었으나, 이 대신에 단일 반도체 칩(1)을 갖는 DRAM(11)으로 기판을 구성할 수 있다.
또한, 제1 내지 제3 실시 형태에 있어서는 반도체 장치(10)가 DRAM(11)을 구비하는 예를 나타내었으나, 이 대신에 또는 이와 더불어, 예를 들어 CPU, GPU 등과 같이 DRAM(11) 이외의 기판을 구비하는 반도체 장치에 본 발명을 적용할 수 있다. 이 경우, CPU 및 GPU를 본 실시예에 관한 DRAM(11)과 같이 복수의 반도체 칩을 적층하는 것에 의해 형성할 수 있다.
또, 제1 내지 제3 실시 형태에 있어서는 복수의 반도체 칩(1)과는 별도의 부재로 이루어진 방열 부재(9)를 반도체 칩(1)에 접합한 예를 나타내었으나, 이 대신에 적층된 복수의 반도체 칩(1) 중 2개의 최단층을 구성하는 2개의 반도체 칩(1)의 한쪽을, 다른 각 반도체 칩(1)의 열을 방출하는 방열 기능을 갖는 반도체 칩으로 구성하여, 이 반도체 칩을 방열 부재로서 사용할 수 있다.
실시예
이하, 본원 발명의 실시예에 대해 설명한다. 도 7에 나타내는 그래프는 도 1에 나타내는 DRAM(11)의 방열 부재(9)의 표면에 냉각용의 바람을 맞게 했을 때의 풍속과 DRAM(11)의 패키지 내 최고 온도와의 관계를 시뮬레이션한 결과를 나타내는 그래프이다. 시뮬레이션의 조건은 도 1의 DRAM(11)에 있어서, 방열 부재(9)의 표면(9a)의 방열 면적을 0.000144m2로 하고, 방열 부재(9)의 표면(9a)을 따라 냉각용의 바람을 맞게 한 것이다. 단, 풍속이 0.022m/sec일 때 풍량은 냉각용의 팬을 사용하지 않는 자연대류의 레벨이고, 바람의 방향은 전방위에 균등하게 하였다.
도 8에 나타내는 그래프는 도 1에 나타내는 DRAM(11)에 마련된 방열 부재(9)의 표면(9a)의 방열 면적과 패키지 내 최고 온도의 관계를 시뮬레이션한 결과를 나타내는 그래프이다. 시뮬레이션의 조건은 도 1의 DRAM(11)에 있어서, 방열 부재(9) 의 표면(9a)에 외부로부터 냉각용의 바람을 맞지 않고, 자연대류로 발생하는 바람(풍속 0.022m/sec)이 방열 부재(9)의 표면(9a)에 맞게 한 것으로 하고, 그 바람의 방향은 전방위에 균등하게 하였다.
도 7과 도 8로부터 알 수 있는 바와 같이, 도 1의 DRAM(11)에 있어서, 방열 부재(9)의 표면(9a)의 방열 면적이 0.000144m2일 때는 방열 부재(9)의 표면(9a)에 풍속 약 0.5m/sec 이상의 바람을 맞지 않으면, 패키지 내 최고 온도가 100℃ 이하로 되지 않는다. 그러나 방열 부재(9)의 표면(9a)의 방열 면적을 0.00065m2 이상으로 하는 것에 의해, 방열 부재(9)의 표면(9a)에 외부로부터 바람을 맞히는 일 없이, 자연대류에 의해 발생하는 바람만으로, 패키지 내 최고 온도를 100℃ 이하로 할 수 있다.
본 발명에 의하면, 방열성이 양호한 반도체 장치 및 이 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (9)

  1. 기판과, 이 기판에 접합되어, 이 기판의 열을 방출하기 위한 방열 부재와, 상기 기판을 보호하기 위해 이 기판 및 상기 방열 부재의 주위를 둘러싸는 보호 부재를 구비하고, 상기 방열 부재의 적어도 일부는 상기 보호 부재로부터 노출해 있는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 기판에는 이 기판을 관통하여, 열전도율이 상기 보호 부재의 열전도율보다도 높은 열전달용 관통체가 마련되어 있고, 이 열전달용 관통체는 상기 방열 부재에 결합되어 있는 것을 특징으로 하는 반도체 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 방열 부재 상에는 판 부재가 상기 방열 부재에 간격을 두고 또 이 방열 부재에 거의 평행하게 되도록 배치되어 있는 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 기판의 주위를 둘러싸며 또 상기 간격을 충전하는 수지 접착제를 추가로 구비하고, 상기 방열 부재의 적어도 일부는 상기 수지 접착제 및 상기 보호 부재로부터 노출해 있는 것을 특징으로 하는 반도체 장치.
  5. 기판과, 이 기판을 둘러싸는 보호 부재를 구비하는 반도체 장치로서,
    상기 보호 부재의 표면에 요철부(凹凸部)가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 청구항 5에 있어서,
    상기 보호 부재의 상기 요철부 상에는 판 부재가 상기 표면에 간격을 두고 또 상기 보호 부재의 상기 표면에 거의 평행하게 되도록 배치되어 있는 것을 특징으로 하는 반도체 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 기판은 복수의 반도체 칩이 적층되는 것에 의해 형성되는 것을 특징으로 하는 반도체 장치.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 기판이 DRAM인 것을 특징으로 하는 반도체 장치.
  9. 열전달용 관통체가 마련된 기판과 이 기판의 열을 방출하기 위한 방열 부재를 서로 겹치는 것,
    상기 기판 및 상기 방열 부재가 서로 겹친 상태에서 상기 열전달용 관통체를 상기 방열 부재에 결합하는 것,
    상기 열전달용 관통체를 통하여 서로 접합된 상기 기판 및 상기 방열 부재의 주위를 보호 부재로 둘러싸는 것,
    이 보호 부재의 일부를 제거하는 것에 의해, 상기 방열 부재의 적어도 일부를 상기 보호 부재로부터 노출시키는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020097019046A 2007-03-06 2008-03-03 반도체 장치 및 이 반도체 장치의 제조 방법 KR101524173B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007055351 2007-03-06
JPJP-P-2007-055351 2007-03-06
JPJP-P-2007-091083 2007-03-30
JP2007091083 2007-03-30
PCT/JP2008/053768 WO2008108334A1 (ja) 2007-03-06 2008-03-03 半導体装置及び該半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20090127278A true KR20090127278A (ko) 2009-12-10
KR101524173B1 KR101524173B1 (ko) 2015-05-29

Family

ID=39738211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019046A KR101524173B1 (ko) 2007-03-06 2008-03-03 반도체 장치 및 이 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US8436465B2 (ko)
JP (1) JPWO2008108334A1 (ko)
KR (1) KR101524173B1 (ko)
TW (2) TWI520299B (ko)
WO (1) WO2008108334A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004841A (ko) * 2016-06-13 2019-01-14 마이크론 테크놀로지, 인크 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298762B2 (ja) * 2008-10-21 2013-09-25 株式会社ニコン 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
JP2013179373A (ja) * 2013-06-20 2013-09-09 Nikon Corp 積層型半導体装置
US10008395B2 (en) * 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US20180122777A1 (en) * 2016-10-31 2018-05-03 Raytheon Company Hybrid micro-circuit device with stacked chip components
KR20220075507A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281735A (ja) 1985-10-04 1987-04-15 Sumitomo Electric Ind Ltd 放熱フインを一体化したパツケ−ジ
US4918571A (en) * 1987-03-31 1990-04-17 Amp Incorporated Chip carrier with energy storage means
JPS6473995A (en) 1987-09-16 1989-03-20 Toshiba Corp Key telephone set
JPH0173995U (ko) * 1987-11-06 1989-05-18
US5155579A (en) * 1991-02-05 1992-10-13 Advanced Micro Devices Molded heat sink for integrated circuit package
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH08111587A (ja) * 1994-10-11 1996-04-30 Fujitsu Ltd 配線板構造及びその製造方法並びに半導体装置
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5936837A (en) * 1997-08-11 1999-08-10 Motorola, Inc. Semiconductor component having leadframe with offset ground plane
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
JP2001156247A (ja) * 1999-11-25 2001-06-08 Seiko Epson Corp 半導体装置
US6585925B2 (en) * 2000-12-27 2003-07-01 Intel Corporation Process for forming molded heat dissipation devices
JP2003031744A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
JP4205613B2 (ja) 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP2006108130A (ja) 2004-09-30 2006-04-20 Toshiba Microelectronics Corp 半導体装置およびその製造方法
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
JP4300316B2 (ja) * 2005-02-15 2009-07-22 独立行政法人産業技術総合研究所 積層型集積回路装置
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
DE102006001792B8 (de) * 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
TW200805600A (en) * 2006-07-04 2008-01-16 Siliconware Precision Industries Co Ltd Heat-dissipating package structure and fabrication method thereof
JP4744479B2 (ja) * 2007-05-28 2011-08-10 エヌ・ティ・ティ・コミュニケーションズ株式会社 優先制御システム、優先設定制御システム、及び優先制御方法
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004841A (ko) * 2016-06-13 2019-01-14 마이크론 테크놀로지, 인크 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리
US10916487B2 (en) 2016-06-13 2021-02-09 Micron Technology, Inc. Method for manufacturing a semiconductor device assembly with through-mold cooling channel formed in encapsulant
US11688664B2 (en) 2016-06-13 2023-06-27 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant

Also Published As

Publication number Publication date
US20100109154A1 (en) 2010-05-06
US9159640B2 (en) 2015-10-13
US20130207257A1 (en) 2013-08-15
US8436465B2 (en) 2013-05-07
KR101524173B1 (ko) 2015-05-29
TWI520299B (zh) 2016-02-01
WO2008108334A1 (ja) 2008-09-12
TWI424551B (zh) 2014-01-21
JPWO2008108334A1 (ja) 2010-06-17
TW200845355A (en) 2008-11-16
TW201411805A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
KR20090127278A (ko) 반도체 장치 및 이 반도체 장치의 제조 방법
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
KR102372300B1 (ko) 스택 패키지 및 그 제조 방법
TWI546870B (zh) 低剖面微電子封裝體、其製造方法以及含有該微電子封裝體之電子總成
KR102031731B1 (ko) 반도체 패키지 및 이의 제조방법
JP6162316B2 (ja) 冷却剤チャネルを有する積層ウェハ
TW201301466A (zh) 無凸塊增層式封裝體翹曲降低技術
JP2007535156A (ja) 埋込み構成要素からの熱伝導
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
GB2494516A (en) Integrated circuit system with a high-power chip and a low-power chip
TW202105635A (zh) 熱增強封裝件及其製造方法
TWI764172B (zh) 封裝結構及其製造方法
KR20190122134A (ko) 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스
JP2012186393A (ja) 電子装置、携帯型電子端末機、及び電子装置の製造方法
JP5521546B2 (ja) 半導体装置
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
JP3520832B2 (ja) 三次元半導体装置とその製造方法
US20240006340A1 (en) Semiconductor package including stress buffers and methods of forming the same
JP5326509B2 (ja) 電子部品及び電子部品の製造方法
JP6007681B2 (ja) 冷却モジュールおよび半導体装置
JP2020150172A (ja) 半導体装置
JP2015109336A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5