JP2011512598A - チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム - Google Patents

チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム Download PDF

Info

Publication number
JP2011512598A
JP2011512598A JP2010546799A JP2010546799A JP2011512598A JP 2011512598 A JP2011512598 A JP 2011512598A JP 2010546799 A JP2010546799 A JP 2010546799A JP 2010546799 A JP2010546799 A JP 2010546799A JP 2011512598 A JP2011512598 A JP 2011512598A
Authority
JP
Japan
Prior art keywords
memory
interface device
processor module
data
routing elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010546799A
Other languages
English (en)
Other versions
JP5610293B2 (ja
Inventor
エム． ジェデロー，ジョセフ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2011512598A publication Critical patent/JP2011512598A/ja
Application granted granted Critical
Publication of JP5610293B2 publication Critical patent/JP5610293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

プロセッサ・モジュールと、プロセッサ・モジュールの上又は下に配置され、複数のルーティング要素を含む、インターフェース・デバイスと、インターフェース・デバイスの上又は下に配置され、複数のメモリ・アレイを含む、少なくとも１つのメモリ・デバイスと、を含み、メモリ・デバイス及びインターフェース・デバイスのうちの少なくとも１つに設けられたビアに設けられた複数の相互接続部を用いて複数のメモリ・アレイをインターフェース・デバイスに結合することができるような装置、方法及びシステムが提供される。加えて、インターフェース・デバイスは、複数のルーティング要素及び相互接続部を用いて、複数のメモリ・アレイをプロセッサ・モジュールに通信可能に結合することができる。
【選択図】図１

Description

（関連出願）
本特許出願は、２００８年２月１９日に出願された米国特許出願番号第１２／０３３，６８４号からの優先権を主張するものであり、参照により本明細書に組み入れられる。
パーソナル・コンピュータ、ワークステーション、コンピュータ・サーバ、メインフレーム、並びに、プリンタ、スキャナ、及びハードディスク・ドライブを含む他のコンピュータ関連機器のような多くの電子デバイスは、低電力消費をもたらすことを試みながら大きなデータ記憶能力を提供する、メモリ・デバイスを活用する。上記のデバイスに用いるのによく適した１つのタイプのメモリ・デバイスは、動的ランダム・アクセス・メモリ（ＤＲＡＭ）である。
より大容量のメモリ・デバイスへの需要が高まり続けており、それと同時にチップ・サイズ制限がこれらのメモリ・デバイスの容量を制約している。個々のメモリ・セルのコンポーネントによって占領される表面積は着実に減少しており、それにより、半導体基板上のメモリ・セルのパッキング密度は、ゲート遅延の減少に並行して増加させることができる。デバイス表面積の縮小は、製造歩留まりを減少させるとともに、ＤＲＡＭデバイス内の多数のバンクを他のデバイスと接続するのに用いられる相互接続部の複雑さを増加させることになる。加えて、小型化に際して、相互接続部遅延はゲート遅延と同様にスケーリングしない。
本発明の種々の実施形態は、以下の図面を参照しながら以下で詳細に説明される。
本発明の種々の実施形態に係るメモリ・システムのブロック図である。 本発明の幾つかの実施形態に係るメモリ・デバイスの上面図である。 本発明の幾つかの実施形態に係る図１に示されたメモリ・システムの斜視図である。 本発明の幾つかの実施形態に係る図１に示されたのと同様のシステムの断面図である。 本発明の種々の実施形態に係る図１に示されたメモリ・システムに用いられるコマンド・パケットのデータ構造を示す図である。 本発明の種々の実施形態に係る図１に示されたメモリ・システムに用いられるデータ・パケットのデータ構造を示す図である。 本発明の幾つかの実施形態に係る図３に示されたシステムの動作の方法の流れ図である。 本発明の幾つかの実施形態に係るプロセッサ・モジュールに結合されたメモリ・システムを示す概略図である。
表面積の減少と、その結果としてのメモリのパッキング密度の増加は、メモリ・アレイの水平方向の機能部サイズを減少させることによって達成することができる。これは、メモリ・アレイが基板の表面にわたって全体的に延びることに加えて、基板の中及び上に垂直方向に延びるように、明らかに三次元であるメモリ・アレイを形成することによる種々の実施形態において達成することができる。
図１は、本発明の種々の実施形態に係るメモリ・システム１００のブロック図を示す。メモリ・システム１００は、メモリ・デバイス１１０、１２０、及びプロセッサ・モジュール１６０に結合されたインターフェース・デバイス１５０を含む。幾つかの実施形態において、インターフェース・デバイス１５０は、互いに相互接続されるルーティング要素１５３、１５４、１５５、１５６、１５７、１５８及び１５９を含む。幾つかの実施形態において、インターフェース・デバイス１５０はまた、ＤＲＡＭコントローラ１５１及びフラッシュ・コントローラ１５２を含む。幾つかの実施形態において、ＤＲＡＭコントローラ１５１は、非ページ・モード・コントローラを含む。幾つかの実施形態において、ＤＲＡＭコントローラ１５１は、メモリ・コマンド・バス最適化を備えた、順不同（ｏｕｔ ｏｆ ｏｒｄｅｒ）コマンド・キューを含む。幾つかの実施形態において、ＤＲＡＭコントローラ１５１は、プログラム可能であって、メモリのテストを補助するためにビルト・イン・セルフ・テスト（Ｂｕｉｌｔ−ｉｎ Ｓｅｌｆ Ｔｅｓｔ）（ＢＩＳＴ）を含むことができる。
インターフェース・デバイス１５０は、それぞれメモリＺ−ビア１３５及び１４５を通じて提供された相互接続部を用いて、メモリ・デバイス１１０、１２０に結合される。メモリＺ−ビアは、メモリ・デバイス（１１０、１２０）内に設けられた開口部であり、垂直方向の相互接続部がメモリ・デバイス（１１０、１２０）を部分的に又は完全に貫通することを可能にして、メモリ・デバイス内に配置された特定のメモリ・アレイの上下に位置するメモリ・アレイ間の接続を可能にする。幾つかの実施形態において、メモリＺ−ビア１３５、１４５内の相互接続部は、１２８−ビット・データ・バスを含む。幾つかの実施形態において、処理モジュール１６０は、それぞれ、プロセッサＺ−ビア１７２、１７４、１７６及び１７８を用いてルーティング要素１５３、１５５、１５６及び１５８に結合されるプロセッサ１６２、１６４、１６６及び１６８を含む。幾つかの実施形態において、処理モジュール１６０は、汎用プロセッサ又は特定用途向け集積回路（ＡＳＩＣ）を含む。幾つかの実施形態において、処理モジュール１６０は、シングル−コア・プロセッサ及び／又はマルチ−コア・プロセッサを備えることができる。
幾つかの実施形態において、メモリ・デバイス１１０は、メモリ・アレイ１１０−１、１１０−２、１１０−３及び１１０−４を含み、各メモリ・アレイは、行及び列に論理的に配列されたメモリ・セルを有する。同様に、幾つかの実施形態において、メモリ・デバイス１２０は、メモリ・アレイ１２０−１、１２０−２、１２０−３及び１２０−４を含み、各メモリ・アレイは、行及び列に論理的に配列されたメモリ・セルを有する。インターフェース・デバイス１５０は、メモリ・デバイス１１０及び１２０内の選択されたメモリ・アドレスにメモリ・コマンドを提供する。幾つかの実施形態において、メモリ・デバイス１１０、１２０は、動的ランダム・アクセス・メモリ（ＤＲＡＭ）デバイスを含む。幾つかの実施形態において、インターフェース・デバイス１５０は、ＤＲＡＭ順序付けを行うように構成された回路を含む。
幾つかの実施形態において、インターフェース・デバイス１５０は、メモリ・デバイス１１０及び１２０に用いられるＤＲＡＭのタイプに基づくエラー率を制御するために、リフレッシュ・スキームを実装するように構成される。読み取り及び書き換えのための起動（ａｃｔｉｖａｔｉｏｎ）パルスと、元の状態を示すプレチャージ（ｐｒｅｃｈａｒｇｅ）・パルスが、メモリ・アドレスに対して働く自動リフレッシュ・シーケンスの間にコマンド・デコーダから供給され、クロック信号がＤＲＡＭに適用される。データ損失を回避するために、ＤＲＡＭ（動的ランダム・アクセス・メモリ）のメモリ・セルが定期的に読み取られなければならず、そのときそれらのコンテンツは書き換えられており、これはメモリ・セルの「リフレッシュ」と呼ばれる。幾つかの実施形態において、インターフェース・デバイス１５０は、メモリ・デバイス１１０及び１２０の各々の特定の信号特性に基づくエラー率を制御するために、リフレッシュ・スキームを動作させるように構成される。
幾つかの実施形態において、インターフェース・デバイス１５０は、メモリ・デバイス１１０及び１２０内に含まれた複数のメモリ・アレイに対して不良セル回復スキームを動作させるように構成される。幾つかの実施形態において、インターフェース・デバイス１５０は、プログラム可能であり、それに隣接して配置されたメモリ・ダイのタイプに基づいて動作するように構成される。幾つかの実施形態において、インターフェース・デバイス１５０は、複数のメモリ・アレイ１１０−１、１１０−２、１１０−３及び１１０−４に対して不良セル回復スキームを動作させるように構成される。幾つかの実施形態において、インターフェース・デバイス１５０は、メモリ・デバイス１１０及び１２０のテスト及び診断解析のために用いられるテスト・パターン信号を生成するように構成されたパターン生成器を含む。
幾つかの実施形態において、インターフェース・デバイス１５０は、相互接続デバイス及びＩ／Ｏドライバとして働く。幾つかの実施形態において、インターフェース・デバイス１５０は、読み取り及び書き込みポインタ、ストレージ、及び制御論理を提供するＩ／Ｏパッド、遅延ロック・ループ（ＤＬＬ）回路、及びファーストインファーストアウト（先入れ先出し、ＦＩＦＯ）回路のような、ＤＲＡＭダイス内に与えられた従来の機能ブロックを含む。これらの機能ブロックをＤＲＡＭダイスからインターフェース・デバイス１５０の中に移すことにより、ＤＲＡＭのストレージ面積を増加させることができる。
幾つかの実施形態において、インターフェース・デバイス１５０は、図３に示されたウェハ貫通相互接続部（ｔｈｒｏｕｇｈ ｗａｆｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔ）（ＴＷＩ）のような独立した相互接続部により、３２の異なるメモリ・デバイス（各々が幾つかのメモリ・アレイを有し、他の数のデバイスも可能である）に結合される。幾つかの実施形態において、インターフェース・デバイス１５０は、エンドユーザ用途に基づく異なるタイプの相互接続を提供するように構成された一連のＴＷＩに結合される。幾つかの実施形態において、一連のＴＷＩ３２１は、メモリ・アレイ１１０−１及び１１０−２内に設けられたメモリＺ−ビア３２２、３２３を貫通する。幾つかの実施形態において、ＴＷＩは、異なるタイプのＤＲＡＭとインターフェース・デバイス１５０との間の接続性を提供するように構成することができる。
幾つかの実施形態において、インターフェース・デバイス１５０は、各相互接続部についての最適なタイミング・レベルを計算するために、インターフェース・デバイス１５０とＤＲＡＭとの間でテスト・パターン信号を伝送及び受信するように構成される。幾つかの実施形態において、インターフェース・デバイス１５０は、外部システム相互接続を提供する任意の数（例えば、８、１６、３２、６４、１２８、など）のＩ／Ｏパッドを有することができる。幾つかの実施形態において、テスト・パターン信号は、インターフェース・デバイス１５０のＩ／Ｏ端末とＤＲＡＭとの間で伝送及び受信され、トレーニング・アルゴリズムは、各入力／出力接続についての最適なタイミングを計算するために実行される。
幾つかの実施形態において、インターフェース・デバイス１５０は、メモリ・デバイス１１０、１２０とプロセッサ・モジュール１６０との間のデータ通信中にエラー検出及び訂正（Ｅｒｒｏｒ Ｃｈｅｃｋ ａｎｄ Ｃｏｒｒｅｃｔｉｏｎ）（ＥＣＣ）を行うように構成される。
幾つかの実施形態において、インターフェース・デバイス１５０内のＤＲＡＭコントローラ１５１及びフラッシュ・コントローラ１５２は、１２８−ビット・データ・バス上で信号を提供することによってメモリ・デバイス１１０、１２０を制御するように構成される。幾つかの実施形態において、Ｚ−ビア１３５及び１４５内に設けられたデータ・バスは、１２８−ビット以外の幅を有することができる。幾つかの実施形態において、メモリ・デバイス１１０、１２０に提供されたメモリ・コマンドは、Ｚ−ビア１３５、１４５を貫通する１２８−ビット・データ・バスを用いてメモリ・デバイス１１０、１２０内のメモリ・セルにデータを書き込ませるプログラミング動作、メモリ・デバイス１１０、１２０内のメモリ・セルからデータを読み取るための読み取り動作、及びメモリ・デバイス１１０、１２０内のすべての又は一部のメモリ・セルからデータを消去するための消去動作をもたらすコマンドを含む。
幾つかの実施形態において、メモリ・デバイス１１０、１２０は、フラッシュ・メモリ・デバイスを含む。幾つかの実施形態において、メモリ・デバイス１１０、１２０におけるメモリ・アレイ内のメモリ・セルは、ＮＡＮＤフラッシュ・メモリ配列に配列することができる。幾つかの実施形態において、メモリ・デバイス１１０、１２０におけるメモリ・アレイ内のメモリ・セルは、ＮＯＲフラッシュ・メモリ配列に配列されたフラッシュ・メモリ・セルを含むことができる。
幾つかの実施形態において、メモリ・デバイス１１０、１２０、インターフェース・デバイス１５０、及びプロセッサ・モジュール１６０は、同じ電子パッケージに含められる。幾つかの実施形態において、プロセッサ・モジュール１６０は、メモリ・デバイス１１０、１２０及びインターフェース・デバイス１５０のパッケージとは異なるパッケージに常駐する。
幾つかの実施形態において、メモリ・デバイス１１０、１２０は、インターフェース・デバイス１５０の一方の側に積み上げられ、プロセッサ・モジュール１６０は、インターフェース・デバイス１５０の他方の側に三次元の様式で配置される。幾つかの実施形態において、メモリ・アレイは、標準の可変幅接続によりインターフェース・デバイス１５０とインターフェースすることができる。これは、異なるタイプ／サイズのメモリ・アレイがインターフェース・デバイス１５０に接続されることを可能にする。幾つかの実施形態において、インターフェース・デバイスの各々の側は、規則的なビア・アレイを有することができる。幾つかの実施形態において、ビア・グループは、プロセッサ・モジュール１６０に結合するために用いることができるメモリ・チャネルを含むことができる。幾つかの実施形態において、ユーザは、所与のプロセッサ・モジュールについて、いくつのメモリ・チャネルが望ましいかに関してデバイスすることができる。
図２は、本発明の幾つかの実施形態に係るメモリ・システム２００の上面図を示す。図１のメモリ・システム１００と同様又は同一のものとすることができるメモリ・システム２００は、メモリ・デバイス２２０、２３０、２４０及び２５０が上に配置された、基板２１０を含む。幾つかの実施形態において、メモリ・デバイス２２０、２３０、２４０及び２５０の各々は、多数のメモリ・アレイ２６０を含むことができる。幾つかの実施形態において、メモリ・デバイス２２０、２３０、２４０及び２５０の各々は、揮発性メモリ・デバイス、不揮発性メモリ・デバイス、又は両方の組み合わせを含む。例えば、メモリ・デバイス２２０、２３０、２４０及び２５０は、ＤＲＡＭデバイス、静的ランダム・アクセス・メモリ（ＳＲＡＭ）デバイス、フラッシュ・メモリ・デバイス、又はこれらのメモリ・デバイスの組み合わせを含むことができる。幾つかの実施形態において、基板２６０の上下に配置されてもよい他のデバイス（図１に示されたインターフェース・デバイス１５０、プロセッサ・モジュール１６０のような）にウェハ貫通相互接続部を結合するための経路を提供する局所化されたビア２７０が、メモリ・デバイス２２０、２３０、２４０及び２５０の周りに設けられる。
図３は、本発明の幾つかの実施形態に係る、図１に示されたものと同様のメモリ・システム３００の斜視図を示す。メモリ・システム３００は、はんだボール３４４、インターフェース・デバイス１５０、第１のメモリ・アレイ１１０−１、第２のメモリ・アレイ１１０−２、第３のメモリ・アレイ１２０−１、及び第４のメモリ・アレイ１２０−２のマトリクスを有する基板３１０を含む。幾つかの実施形態において、第１のメモリ・アレイ１１０−１は、第２のメモリ・アレイ１１０−２上に配置され、第２のメモリ・アレイ１１０−２は、インターフェース・デバイス１５０上に配置される。幾つかの実施形態において、第３のメモリ・アレイ１２０−１は、第４のメモリ・アレイ１２０−２上に配置され、第４のメモリ・アレイ１２０−２は、インターフェース・デバイス１５０上に配置される。第１のメモリ・アレイ１１０−１は、ウェハ貫通相互接続部（ＴＷＩ）３２１に結合され、これらは次に、インターフェース・デバイス１５０に結合される。幾つかの実施形態において、ＴＷＩ３２１は、第２のメモリ・アレイ１１０−２内の一連のビア３２２を貫通してインターフェース・デバイス１５０と接続される。幾つかの実施形態において、ＴＷＩ３２１は、インターフェース・デバイス１５０内の一連のビア３２３を貫通して基板３１０内のデバイスに接続される。幾つかの実施形態において、第２のメモリ・アレイ１１０−２は、接続ピン３２６を用いてインターフェース・デバイス１５０に結合される。幾つかの実施形態において、接続ピン３３０が、メモリ・アレイ１２０−２をインターフェース・デバイス１５０と通信可能に結合し、ＴＷＩ３２５が、メモリ・アレイ１２０−１をインターフェース・デバイス１５０と通信可能に結合する。幾つかの実施形態において、接続ピン３３２は、インターフェース・デバイス１５０内に埋め込まれたルーティング要素１５２〜１５８と基板１６０内に埋め込まれた他のデバイス（プロセッサ１６２〜１６８のような）との間の通信を可能にする。幾つかの実施形態において、基板１６００は、インターフェース・デバイス１５０に通信可能に結合された回路を有する回路基板を含むことができる。
幾つかの実施形態において、メモリ・システム３００は、コンピュータ（例えば、デスクトップ、ラップトップ、ハンドヘルド・デバイス、サーバ、ウェブ・アプライアンス、ルーティング要素、など）、無線通信デバイス（例えば、携帯電話、コードレス電話、ページャ、パーソナル・デジタル・アシスタント、など）、コンピュータ関連周辺機器（例えば、プリンタ、スキャナ、モニタ、など）、娯楽デバイス（例えば、テレビ、ラジオ、ステレオ、テープ・プレイヤ、コンパクト・ディスク・プレイヤ、ＤＶＤプレイヤ、ビデオ・カセット・レコーダ、ＤＶＤレコーダ、カムコーダ、デジタルカメラ、ＭＰ３（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ，Ａｕｄｉｏ Ｌａｙｅｒ ３）プレイヤ、ビデオ・ゲーム、時計など、及び同類のものに含められてもよい。
図４は、本発明の幾つかの実施形態に係る図１に示されたものと同様のシステム４００の断面図を示す。システム４００は、パッケージ４０２内にインターフェース・デバイス１５０を有するパッケージ４０２、はんだボール４０８のマトリクスを用いてパッケージ４０２に取り付けられたプロセッサ・モジュール４０６、及びメモリ・デバイス４１０を含む。幾つかの実施形態において、メモリ・デバイス４１０は、メモリ・アレイ４１０−１、４１０−２、メモリ・バッファ４３０、及びメモリ・アレイ４１０−１、４１０−２をメモリ・バッファ４３０に接続するＴＷＩ４１２−１、４１２−２を含む。幾つかの実施形態において、プロセッサ・モジュール４０６は、プロセッサ１６２〜１６８を含む。幾つかの実施形態において、メモリ・デバイス４１０は、１１０−１、１１０−２、１１０−３及び１１０−４と同様のメモリ・アレイを含む。幾つかの実施形態において、メモリ・デバイス４１０は、１２０−１、１２０−２、１２０−３及び１２０−４と同様のメモリ・アレイを含む。
幾つかの実施形態において、プロセッサ４０６上にインターフェース・デバイス１５０が配置され、インターフェース・デバイス１５０上にメモリ・デバイス４１０が配置される。幾つかの実施形態において、パッケージ４０２は回路基板４０３を含んでもよく、回路基板４０３にインターフェース・デバイス１５０が配置され、インターフェース・デバイス１５０上にメモリ・デバイス４１０が配置される。幾つかの実施形態において、メモリ・デバイス４１０は、狭い高速バス４２０を用いてプロセッサ４０６に通信可能に結合される。幾つかの実施形態において、狭い高速バスは、データを１２８ＧＢ／秒で通信するように構成される。幾つかの実施形態において、狭い高速バス４２０は、データを読み取るために６４ＧＢ／秒及びデータを書き込むために６４ＧＢ／秒を有する全二重通信を提供する。
幾つかの実施形態において、パッケージ４０２は、システム４００が他のデバイスを有する回路基板上にマウントされることを可能にするはんだボール４０４のマトリクスに取り付けられる。幾つかの実施形態において、メモリ・デバイス４１０は、メモリ・デバイス４１０をパッケージ４０２に通信可能に結合するのに用いられるはんだボール４１４のマトリクスに取り付けられる。
幾つかの実施形態において、インターフェース・デバイス１５０は、相互接続デバイス及びＩ／Ｏドライバとして働く。幾つかの実施形態において、インターフェース・デバイス１５０は、読み取り及び書き込みポインタ、ストレージ、及び制御論理を提供するＩ／Ｏパッド、遅延ロック・ループ（ＤＬＬ）回路、及びファーストインファーストアウト（先入れ先出し、ＦＩＦＯ）回路のようなＤＲＡＭダイス内に与えられた従来の機能ブロックを含む。当業者には周知のこれらの機能ブロックを、ＤＲＡＭダイスからインターフェース・デバイス１５０の中に移すことにより、ＤＲＡＭダイスのストレージ面積の増加が可能となる。
幾つかの実施形態において、インターフェース・デバイス１５０は、図４に示されたＴＷＩのような独立した相互接続部により３２の異なるメモリ・デバイス（各々が幾つかのメモリ・アレイを有し、他の数のデバイスも可能である）に結合される。幾つかの実施形態において、インターフェース・デバイス１５０は、エンドユーザ用途に基づく異なるタイプの相互接続を提供するように構成される一連のＴＷＩに結合される。幾つかの実施形態において、ＴＷＩは、ＤＲＡＭの独立したグループとインターフェース・デバイス１５０との間の接続性を提供するように構成することができる。
幾つかの実施形態において、インターフェース・デバイス１５０は、各相互接続部についての最適なタイミング・レベルを計算するために、インターフェース・デバイス１５０とＤＲＡＭとの間でテスト・パターン信号を伝送及び受信するように構成される。幾つかの実施形態において、インターフェース・デバイス１５０は、外部システム相互接続を提供する任意の数（例えば、８、１６、３２、６４、１２８など）のＩ／Ｏパッドを有することができる。幾つかの実施形態において、インターフェース・デバイス１５０の端末とＤＲＡＭとの間でテスト・パターン信号が伝送及び受信され、各々の入力／出力接続についての最適なタイミングを計算するためにトレーニング・アルゴリズムが実行される。
幾つかの実施形態において、インターフェース・デバイス１５０は、システム４００内の電力管理を行うように構成され、インターフェース・デバイス１５０は、インターフェース・デバイス１５０とメモリ・デバイス４１０との間の通信におけるエラー・ビットの発生を防止するのに十分な電圧で作動される。
幾つかの実施形態において、インターフェース・デバイス１５０は、メモリ・デバイス４１０とプロセッサ・モジュール４０６との間のデータ通信中にエラー検出及び／又は訂正を行うように構成される。幾つかの実施形態において、インターフェース・デバイス１５０は、その電圧ではエラー・ビットが発生しないように事前に決定されたいずれかの電圧で作動することによってシステム４００の電力管理を行うように構成される。
幾つかの実施形態において、インターフェース・デバイス１５０は、診断及びビルト・イン・セルフ・テスト（ＢＩＳＴ）モジュール１５２を含む。幾つかの実施形態において、ＢＩＳＴモジュールは、インターフェース・デバイス１５０とメモリ・デバイス４１０との間に結合されるメンテナンス・バス１５４に結合される。幾つかの実施形態において、ＢＩＳＴモジュールは、ユーザから受信したコマンド信号及びデータを、メンテナンス・バス１５４を通じてメモリ・デバイス４１０に送信するように構成される。幾つかの実施形態において、メンテナンス・バス１５４はまた、診断テストの結果を受信するのに用いられる。幾つかの実施形態において、診断及びＢＩＳＴモジュール１５２は、制御信号を生成し、ユーザのコマンドを実行するためにユーザによって供給されたコマンドとデータ信号を転送する。例えば、診断及びＢＩＳＴモジュール１５２は、パターン生成器プログラム又はハードウェア・モジュールを呼び出して、ユーザのコマンド及びデータに従ってテスト・パターンを生成し始め、そしてまた、ユーザにより提供されたメモリ・コマンドを制御信号に変換するためにシーケンサ１５６に転送することができ、制御信号は、メモリ・デバイス４１０の診断動作を実行するためにメモリ・デバイス４１０に適用される。
図５Ａは、本発明の種々の実施形態に係る、図１に示されたメモリ・システムに用いられるコマンド・パケットのデータ構造５００を示す。幾つかの実施形態において、ユーザは、「読み取り」及び「書き込み」パケットを用いてメモリ・システム１１０及び１２０とインターフェースすることができる。言い換えれば、メモリ・デバイス（例えばＤＲＡＭについての）の実際の動作は、インターフェース・デバイス１５０の背後で仮想化される。幾つかの実施形態において、メモリ・コマンドとデータは、別々の読み取り及び書き込みチャネル（アップリンク及びダウンリンク）を用いて送信される。幾つかの実施形態において、データ構造５００は、ＩＤ要求ディジット５０２、有効インジケータ・ディジット５０４、ヘッダ・ディジット５０６、テール・ディジット５０８、コマンド・ディジット５１０、アドレス・ディジット５１２、及びＣＲＣ（巡回冗長コード）／ＥＣＣ（エラー訂正コード）ディジット５１４を含む種々のフィールドを有する。幾つかの実施形態において、ＩＤ要求ディジット５０２は、コマンド・ディジット５１０を送信する送信側のアドレスを識別するのに用いられる。幾つかの実施形態において、ＩＤ要求ディジットは、送信側に戻されたデータを再請求するのに用いられる。幾つかの実施形態において、有効インジケータ・ディジット５０４は、伝送されたデータの有効性を示すために用いられる。幾つかの実施形態において、ヘッダ・ディジット５０６は、データ・ブロック転送の開始を識別するのに用いられ、テール・ディジット５０８は、データ・ブロック転送の終了を識別するのに用いられる。幾つかの実施形態において、コマンド・ビットは、メモリ・デバイス１１０、１２０を読み取り、書き込み、又は構成するのに用いられる。幾つかの実施形態において、アドレス・ディジット５１２は、メモリ・デバイス１１０、１２０内の記憶域にデータをルーティングするためのＸ、Ｙアドレスを含み、Ｘは送信するエンティティのアドレスを示し、Ｙは受信するエンティティのアドレスを示す。幾つかの実施形態において、ＣＲＣ／ＥＣＣディジットは、エラー検出及び訂正を提供するために用いられる。
図５Ｂは、本発明の種々の実施形態に係る、図１に示されたメモリ・システムに用いられるデータ・パケットのデータ構造５２０を示す。幾つかの実施形態において、データ構造５２０は、ＩＤ要求ディジット５２２、有効インジケータ・ディジット５２４、ヘッダ・ディジット５２６、テール・ディジット５２８、データ・ディジット５３０及びＣＲＣ（巡回冗長コード）／ＥＣＣ（エラー訂正コード）ディジット５３２を含む種々のフィールドを有する。幾つかの実施形態において、ＩＤ要求ディジット５２２は、データ・ディジット５３０を送信する送信側のアドレスを識別するのに用いられる。幾つかの実施形態において、有効インジケータ・ディジット５０４は、伝送されるデータ・ディジット５３０の有効性を示すために用いられる。幾つかの実施形態において、ヘッダ・ディジット５２６は、データ・ブロック転送の開始を識別するのに用いられ、テール・ディジット５２８は、データ・ブロック転送の終了を識別するのに用いられる。幾つかの実施形態において、データ・ディジット・フィールド５３０によって表されるデータ幅は、３２、６４、１２８ディジットのいずれかにプログラム可能とすることができる。幾つかの実施形態において、ＣＲＣ／ＥＣＣディジットは、エラー検出及び訂正を提供するために用いられる。
幾つかの実施形態において、ルータ要素は、それらが通信可能に結合されるメモリ・デバイスのメモリ範囲に基づいてプログラムすることができる。幾つかの実施形態において、第１のパケットは、「エンド／テール」パケットが到着するまでメモリ・システムとインターフェース・デバイスとの間の接続を確立する。
図６は、本発明の幾つかの実施形態に係る図１及び図４に示されたシステムの動作方法６００のフローチャートを示す。６０２において、方法６００は、プロセッサ・モジュール１６０における複数のプロセッサとインターフェース・デバイス１５０における複数のルーティング要素との間でデータを送信及び受信することを含む。６０４において、方法６００は、インターフェース・デバイス１５０における複数のルーティング要素を用いて、少なくとも１つのメモリ・デバイス内の複数のメモリ・アレイにデータをルーティングすることを含む。６０６において、方法６００は、複数のメモリ・アレイにデータを格納することを含む。幾つかの実施形態では、６０６において、方法は、データをＤＲＡＭアレイに格納することを含む。幾つかの実施形態では、６０６において、方法は、データをＮＡＮＤフラッシュ・アレイに格納することを含む。幾つかの実施形態において、６０６において、方法は、データをＮＯＲフラッシュ・アレイに格納することを含む。６０８において、方法６００は、インターフェース・デバイス及び／又は少なくとも１つのメモリ・デバイスのビアに設けられた複数のウェハ貫通相互接続部を用いて、複数のメモリ・アレイからデータを取得するステップを含み、インターフェース・デバイスは、少なくとも１つのメモリ・デバイスの上又は下にあり、それに結合されている。６１０において、方法６００は、複数のルーティング要素と相互接続部を用いて、取得したデータをプロセッサ・モジュールにおける複数のプロセッサにルーティングするステップを含む。幾つかの実施形態において、複数のプロセッサは、高速チップツーチップ相互接続部４２０上でメモリ・デバイス１１０、１２０と通信する。幾つかの実施形態において、メモリ・デバイス１１０、１２０はまた、同様の高速チップツーチップ相互接続部を用いて互いに結合することもできる。幾つかの実施形態において、高速チップツーチップ相互接続部は、データを１２８ＧＢ／秒で通信するように構成される。幾つかの実施形態において、高速チップツーチップ相互接続部４２０は、データを読み取るために６４ＧＢ／秒及びデータを書き込むために６４ＧＢ／秒を有する全二重通信を提供する。
幾つかの実施形態において、インターフェース・デバイス１５０は、それらの間で交換されたパケット・データ内に格納されたコマンドに基づく複数のルーティング要素１５１〜１５９を用いて、メモリ・デバイス１１０、１２０内の複数のメモリ・アレイを複数のプロセッサ１６２〜１６８に通信可能に結合するように構成される。
図７は、本発明の幾つかの実施形態に係る、プロセッサ・モジュールに結合されたメモリ・システムを示す概略図７００を示す。図７は、図７に示されたものと同様の複数のプロセッサ・モジュール４０６と複数のメモリ・デバイス４１０とを含んでいるシステム７１０を含む。幾つかの実施形態において、プロセッサ・モジュール４０６に隣接するメモリ・デバイス４１０は、狭い高速バス４２０を用いてそれに最も近いプロセッサ・モジュール４０６に結合される。幾つかの実施形態において、図７に示されたメモリ・デバイス４１０は、立方形の構造とすることができ、狭い高速バス４２０を用いて４つの隣接する立方形メモリ・デバイスに結合される。幾つかの実施形態において、狭い高速バス４２０は、データを１２８ＧＢ／秒で通信するように構成される。幾つかの実施形態において、狭い高速バス４２０は、データを読み取るために６４ＧＢ／秒及びデータを書き込むために６４ＧＢ／を有する全二重通信を提供する。
本明細書で開示された装置、システム、及び方法は、従来の設計と比べてメモリ・アレイのより高い密度を達成することに加えて、メモリ・アレイにアクセスしながら増加した速度及びスループットを提供することができる。幾つかの実施形態において、結果として、ＤＲＡＭダイ・サイズも減少される。加えて、ウェハ貫通相互接続部の使用によって、より多数の相互接続部がより短い距離を横切ることが可能となり、その結果、相互接続部によって確立された各接続の速度が向上する。さらに、本明細書で開示された装置、システム、及び方法は、改善されたパッキング密度を有する設計において減少された待ち時間でより多くの帯域幅を取り扱うことができるメモリ・アレイに結合されたプロセッサを提供する。
本明細書の一部をなす添付の図面は、限定ではなく説明の手段として、主題を実施することができる特定の実施形態を示す。図示された実施形態は、本明細書で開示された教示を当業者が実施できるようにするために十分に詳細に説明される。他の実施形態は使用し及びそれらから導き出すことができ、それにより、本開示の範囲から逸脱することなく構造的及び論理的置き換え及び変更を行うことができる。したがって、この発明を実施するための形態は、限定する意味でとられるべきではなく、種々の実施形態の範囲は、附属の請求項によってのみ定義され、こうした請求項へのすべての範囲の均等物が権利付与される。
本明細書で特定の実施形態が図示され説明されたが、同じ目的を達成すると予測されるあらゆる配設を、示された特定の実施形態に置き換えることができる。本開示は、種々の実施形態の任意の及びすべての適応又は変形を包含することを意図される。上記の実施形態と本明細書では特に説明されない他の実施形態との組み合わせは、上記の説明を学べば当業者には明らかとなるであろう。
開示の要約は、読者が技術的開示の性質をすぐに確かめることができるようにする要約を求める３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に準拠して提供される。これは、請求項の範囲又は意味を解釈し又は制限するために用いられるものではないという理解のもとで提出される。上記の発明を実施するための形態においては、開示を合理化する目的で単一の実施形態において種々の特徴が一緒にグループ化される。この開示の方法は、各請求項において明白に挙げられたものよりも多くの特徴を要求すると解釈されるべきではない。むしろ、発明性のある主題は、単一の開示された実施形態の特徴のすべてよりも少ないものにおいて見出すことができる。したがって、以下の請求項は、この発明を実施するための形態に組み入れられ、各請求項は別々の実施形態として独立しているものである。
方法、装置、及びシステムは、所与の水平方向のスペース内のメモリ容量を増加させることができるメモリ・デバイス接続スキームを開示する。種々の実施形態は、基板、基板上に配置されたインターフェース・デバイス、インターフェース・デバイス上に配置された複数のメモリ・アレイを有する第１のメモリ・ダイを含み、第１のメモリ・ダイは、複数のウェハ貫通相互接続部（ＴＷＩ）に結合される。種々の実施形態は、第１のメモリ・ダイ上に配置された複数のメモリ・アレイを有する第２のメモリ・ダイを含み、第２のメモリ・ダイは複数のビアを含み、複数のビアは、複数のＴＷＩが第２のメモリ・ダイを貫通することができるように構成される。第２のメモリ・ダイは、次に、第２の複数のＴＷＩに結合することができ、第１及び第２の複数のＴＷＩを用いて第１のメモリ・ダイと第２のメモリ・ダイを通信可能に結合するために、インターフェース・デバイスを用いることができる。加えて、インターフェース・デバイスは、複数のウェハ貫通相互接続部を用いて第１のメモリ・ダイ及び第２のメモリ・ダイを複数のプロセッサと通信可能に結合する複数のルーティング要素を含む。
１つ又はそれ以上の実施形態はメモリ・デバイスを相互接続するための改善された機構を提供する。さらに、本明細書で開示された種々の実施形態は、メモリ・デバイス内の幾つかのメモリ・アレイの密度を改善し、その結果、メモリ・デバイスのサイズを減少させることができる。

Claims (26)

  1. 装置であって、
    プロセッサ・モジュールの上又は下に配置されたインターフェース・デバイスであって、複数のルーティング要素を含む、インターフェース・デバイスと、
    前記インターフェース・デバイスの上又は下に配置され、第１の複数のメモリ・アレイを含む少なくとも１つのメモリ・デバイスであって、前記第１の複数のメモリ・アレイが前記インターフェース・デバイス及び前記メモリ・デバイスのうちの少なくとも１つにおけるビアに設けられた複数の相互接続部を用いて前記インターフェース・デバイスに結合される、少なくとも１つのメモリ・デバイスと、
    を備え、前記インターフェース・デバイスが、前記複数のルーティング要素及び前記相互接続部を用いて前記第１の複数のメモリ・アレイを前記プロセッサ・モジュールに通信可能に結合するように構成される、装置。
  2. 前記インターフェース・デバイスが、前記メモリ・デバイスにメモリ・コマンドを提供するように構成される、請求項１に記載の装置。
  3. 第２の複数のメモリ・アレイを含む第２メモリ・デバイスをさらに備える、請求項１に記載の装置。
  4. 前記第１のメモリ・デバイスが、前記第２の複数のメモリ・アレイを前記インターフェース・デバイスにおける前記複数のルーティング要素に結合するために、ビアに設けられた別の複数の相互接続部をさらに備える、請求項３に記載の装置。
  5. 前記インターフェース・デバイスが、少なくとも１つのＤＲＡＭアレイの順序付けを行うように構成された回路を含む、請求項４に記載の装置。
  6. 前記インターフェース・デバイスが前記装置の電力管理を行うように構成され、前記インターフェース・デバイスがエラー・ビットの発生を排除するのに十分な電圧で動作するように構成される、請求項１に記載の装置。
  7. 前記インターフェース・デバイスが入力／出力ドライバ回路をさらに備える、請求項１に記載の装置。
  8. 前記インターフェース・デバイスが、前記メモリ・デバイスに用いられるアレイのタイプに基づくエラー率を制御するためにリフレッシュ・スキームを実装するように構成される、請求項１に記載の装置。
  9. 前記インターフェース・デバイスが、前記メモリ・デバイスの前記信号特性に基づくエラー率を制御するためにリフレッシュ・スキームを実装するように構成される、請求項１に記載の装置。
  10. 前記インターフェース・デバイスが、前記少なくとも１つのメモリ・デバイスと前記プロセッサ・モジュールとの間のデータ通信中にエラー検出及び訂正（ＥＣＣ）を行うように構成される、請求項３に記載の装置。
  11. 前記第２の複数のメモリ・アレイがＮＡＮＤフラッシュ・メモリ・アレイを備える、請求項３に記載の装置。
  12. 前記第２の複数のメモリ・アレイがＮＯＲフラッシュ・メモリ・アレイを備える、請求項３に記載の装置。
  13. 前記第１及び第２の複数のウェハ貫通相互接続部が、前記第１のメモリ・デバイスを含む平面に対して垂直方向に延びる、請求項５に記載の装置。
  14. 前記相互接続部が、前記複数の第１及び第２のメモリ・アレイと前記インターフェース・デバイスとを結合するデータ・バスを形成するウェハ貫通相互接続部を備える、請求項３に記載の装置。
  15. システムであって、
    複数のプロセッサを含む処理モジュールと、
    前記処理モジュール上に配置されたインターフェース・デバイスであって、複数のルーティング要素と、複数の相互接続部を貫通するように適合された第１の複数のビアとを含む、インターフェース・デバイスと、
    前記インターフェース・デバイスの上又は下に配置された第１のメモリ・デバイスであって、複数のＤＲＡＭメモリ・アレイと、前記複数の相互接続部のうちの少なくとも１つを貫通して前記複数のＤＲＡＭメモリ・アレイを前記インターフェース・デバイスに結合するように適合された第２の複数のビアとを含む、第１のメモリ・デバイスと、
    前記インターフェース・デバイスの上又は下に配置された第２のメモリ・デバイスであって、複数のフラッシュ・メモリ・アレイと、前記複数の相互接続部のうちの少なくとも１つを貫通して前記複数のフラッシュ・メモリ・アレイを前記インターフェース・デバイスに結合するように適合された第３の複数のビアとを含む、第２のメモリ・デバイスと、
    を備え、前記インターフェース・デバイスにおける前記複数のルーティング要素が、前記複数のルーティング要素を用いて前記複数のＤＲＡＭメモリ・アレイ及び前記複数のフラッシュ・メモリ・アレイを前記複数のプロセッサに通信可能に結合するように構成される、システム。
  16. 前記インターフェース・デバイスがパッケージ内の回路基板の上に配置される、請求項１５に記載のシステム。
  17. 前記第１及び第２のメモリ・デバイスが前記複数の相互接続部の一部を用いて前記プロセッサ・モジュールに結合される、請求項１５に記載のシステム。
  18. 前記複数のルーティング要素が前記複数の相互接続部を用いて前記複数のプロセッサに結合される、請求項１５に記載のシステム。
  19. 前記複数のルーティング要素が接続ピンを用いて前記複数のプロセッサに結合される、請求項１５に記載のシステム。
  20. 前記プロセッサ・モジュールが埋め込みプロセッサを有する基板を備える、請求項１５に記載のシステム。
  21. 前記プロセッサ・モジュールがＡＳＩＣを備える、請求項１５に記載のシステム。
  22. 前記プロセッサ・モジュールがシングルコア・プロセッサを含む、請求項１５に記載のシステム。
  23. 前記プロセッサ・モジュールがマルチコア・プロセッサを含む、請求項１５に記載のシステム。
  24. 方法であって、
    プロセッサ・モジュールの上又は下に配置されたインターフェース・デバイスにおいて前記プロセッサ・モジュールからデータを受信すること、
    前記インターフェース・デバイスにおける複数のルーティング要素、ならびに、前記インターフェース・デバイス及び／又は少なくとも１つのメモリ・デバイスのビアに設けられた複数の相互接続部を用いて、前記受信したデータを、前記インターフェース・デバイスの上又は下に配置された少なくとも１つのメモリ・デバイス内の複数のメモリ・アレイにルーティングすること、
    少なくとも１つのメモリ・デバイスの上又は下に配置され、結合されている前記インターフェース・デバイス及び／又は前記少なくとも１つのメモリ・デバイスのビアに設けられた相互接続部を用いて、前記少なくとも１つのメモリ・デバイスの複数のメモリ・アレイからデータを取得すること、
    前記複数のルーティング要素及び前記相互接続部を用いて、前記取得したデータを前記プロセッサ・モジュールにルーティングすること、
    を含む、方法。
  25. 装置であって、
    複数のプロセッサを含むプロセッサ・モジュールに結合されたインターフェース・デバイスであって、複数のルーティング要素を含み、前記複数のプロセッサのうちの少なくとも１つに及び少なくとも１つからパケット・データを送信及び受信するように構成された、インターフェース・デバイスと、
    前記インターフェース・デバイス及び前記メモリ・デバイスのうちの少なくとも１つにおけるビアに設けられた複数の相互接続部を用いて前記インターフェース・デバイスに結合された複数のメモリ・アレイを含む、少なくとも１つのメモリ・デバイスであって、前記メモリ・デバイスが前記インターフェース・デバイスに及び前記インターフェース・デバイスからデータを送信及び受信するように構成された、少なくとも１つのメモリ・デバイスと、
    を備え、前記インターフェース・デバイスが、前記パケット・データに格納されたコマンドに基づく前記複数のルーティング要素を用いて、前記複数のメモリ・アレイを前記複数のプロセッサに通信可能に結合するように構成される、装置。
  26. 方法であって、
    電子パッケージにおけるインターフェース・デバイスでプロセッサ・モジュールからパケット・データを受信すること、
    前記パケット・データ内に提供された前記アドレスに基づく前記インターフェース・デバイスにおける複数のルーティング要素を用いて、前記受信したパケット・データをルーティングすること、
    前記パケット・データ内に提供されたメモリ・コマンドに基づく少なくとも１つのメモリ・デバイスの複数のメモリ・アレイから格納されたデータを取得すること、
    前記複数のルーティング要素を用いて、取得され格納されたデータを前記プロセッサ・モジュールにルーティングすること、
    を含む、方法。
JP2010546799A 2008-02-19 2009-02-18 チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム Active JP5610293B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/033,684 2008-02-19
US12/033,684 US9229887B2 (en) 2008-02-19 2008-02-19 Memory device with network on chip methods, apparatus, and systems
PCT/US2009/001017 WO2009105204A2 (en) 2008-02-19 2009-02-18 Memory device with network on chip methods, apparatus, and systems

Publications (2)

Publication Number Publication Date
JP2011512598A true JP2011512598A (ja) 2011-04-21
JP5610293B2 JP5610293B2 (ja) 2014-10-22

Family

ID=40956162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010546799A Active JP5610293B2 (ja) 2008-02-19 2009-02-18 チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム

Country Status (8)

Country Link
US (1) US9229887B2 (ja)
EP (1) EP2257881B1 (ja)
JP (1) JP5610293B2 (ja)
KR (1) KR101543488B1 (ja)
CN (2) CN103761204B (ja)
SG (1) SG188133A1 (ja)
TW (1) TWI539288B (ja)
WO (1) WO2009105204A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014134981A (ja) * 2013-01-10 2014-07-24 Toshiba Corp ストレージ装置
JP2016512360A (ja) * 2013-03-15 2016-04-25 マイクロン テクノロジー， インク． コントローラ及びメモリのスタックを備えたフレキシブルなメモリシステム
JP2019507452A (ja) * 2016-02-02 2019-03-14 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ アクティブ・バイ・アクティブプログラマブルデバイス
JP2021114353A (ja) * 2017-06-02 2021-08-05 ウルトラメモリ株式会社 半導体モジュール

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229887B2 (en) 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US8549092B2 (en) * 2009-02-19 2013-10-01 Micron Technology, Inc. Memory network methods, apparatus, and systems
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
WO2011139496A2 (en) 2010-04-26 2011-11-10 Rambus Inc. Techniques for interconnecting stacked dies using connection sites
US9064715B2 (en) * 2010-12-09 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Networking packages based on interposers
US9082474B2 (en) 2011-04-21 2015-07-14 Micron Technology, Inc. Method and apparatus for providing preloaded non-volatile memory content
US9164147B2 (en) * 2011-06-16 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for 3D IC test
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9065722B2 (en) * 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
CN106371982A (zh) * 2016-08-31 2017-02-01 浪潮电子信息产业股份有限公司 一种中央处理器异常状态检测系统和方法
US10691632B1 (en) * 2019-03-14 2020-06-23 DeGirum Corporation Permutated ring network interconnected computing architecture
US11308017B2 (en) * 2019-05-31 2022-04-19 Micron Technology, Inc. Reconfigurable channel interfaces for memory devices
US11288222B1 (en) * 2020-09-28 2022-03-29 Xilinx, Inc. Multi-die integrated circuit with data processing engine array
CN114610665A (zh) * 2020-12-03 2022-06-10 美光科技公司 存储器扩展卡

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196565A (ja) * 1985-02-26 1986-08-30 Victor Co Of Japan Ltd 半導体集積回路
JPH02128268A (ja) * 1988-10-28 1990-05-16 Internatl Business Mach Corp <Ibm> ネツトワークでのメツセージのコンバイニング及びデコンバイニング方法
JPH06251172A (ja) * 1993-02-26 1994-09-09 Hitachi Ltd 半導体集積回路システム装置
JPH11194954A (ja) * 1998-01-05 1999-07-21 Nec Kofu Ltd Ｍｍｕにおけるメモリアクセス競合調停回路の機能試験方式
JP2002259322A (ja) * 2001-02-27 2002-09-13 Fujitsu Ltd メモリシステム
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
US20040164412A1 (en) * 2000-06-02 2004-08-26 Bolken Todd O. Stackable ball grid array
JP2004327474A (ja) * 2003-04-21 2004-11-18 Elpida Memory Inc メモリモジュール及びメモリシステム
JP2005004895A (ja) * 2003-06-12 2005-01-06 Handotai Rikougaku Kenkyu Center:Kk 同期バンク型メモリ
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2007129699A (ja) * 2005-10-03 2007-05-24 Honeywell Internatl Inc チップ上の再構成可能なネットワーク
JP2007140948A (ja) * 2005-11-18 2007-06-07 Elpida Memory Inc 積層メモリ
JP2008140220A (ja) * 2006-12-04 2008-06-19 Nec Corp 半導体装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670880B2 (ja) * 1983-01-21 1994-09-07 株式会社日立マイコンシステム 半導体記憶装置
US4937790A (en) * 1987-08-31 1990-06-26 Hitachi, Ltd. Semiconductor memory device
JPH03104097A (ja) * 1989-09-18 1991-05-01 Fujitsu Ltd 半導体記憶装置
US5233614A (en) * 1991-01-07 1993-08-03 International Business Machines Corporation Fault mapping apparatus for memory
US5347428A (en) * 1992-12-03 1994-09-13 Irvine Sensors Corporation Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip
US6233702B1 (en) * 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
EP0606653A1 (en) 1993-01-04 1994-07-20 Texas Instruments Incorporated Field programmable distributed processing memory
WO1994026083A1 (en) * 1993-04-23 1994-11-10 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
TW358907B (en) 1994-11-22 1999-05-21 Monolithic System Tech Inc A computer system and a method of using a DRAM array as a next level cache memory
US5807791A (en) * 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US6047002A (en) * 1997-01-16 2000-04-04 Advanced Micro Devices, Inc. Communication traffic circle system and method for performing packet conversion and routing between different packet formats including an instruction field
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
US5943692A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Mobile client computer system with flash memory management utilizing a virtual address map and variable length data
US6046945A (en) * 1997-07-11 2000-04-04 Integrated Silicon Solution, Inc. DRAM repair apparatus and method
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
US6081463A (en) * 1998-02-25 2000-06-27 Micron Technology, Inc. Semiconductor memory remapping
US6324103B2 (en) * 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
JP4587500B2 (ja) * 1998-11-11 2010-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
JP4290320B2 (ja) * 2000-09-28 2009-07-01 富士通株式会社 ルーチング装置
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6693384B1 (en) * 2002-02-01 2004-02-17 Alien Technology Corporation Interconnect structure for electronic devices
US6791832B2 (en) * 2002-03-26 2004-09-14 Intel Corporation Electronic package
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
JP4311917B2 (ja) * 2002-06-28 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体装置
US6965160B2 (en) 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US7734966B1 (en) * 2002-12-26 2010-06-08 Marvell International Ltd. Method and system for memory testing and test data reporting during memory testing
US7581081B2 (en) * 2003-03-31 2009-08-25 Stretch, Inc. Systems and methods for software extensible multi-processing
US20040199727A1 (en) * 2003-04-02 2004-10-07 Narad Charles E. Cache allocation
US7415640B1 (en) * 2003-10-13 2008-08-19 Virage Logic Corporation Methods and apparatuses that reduce the size of a repair data container for repairable memories
US7200021B2 (en) * 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
US8619452B2 (en) * 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
US7616470B2 (en) * 2006-06-16 2009-11-10 International Business Machines Corporation Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom
EP2509075B1 (en) * 2006-12-14 2019-05-15 Rambus Inc. Multi-die memory device
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US20090132876A1 (en) * 2007-11-19 2009-05-21 Ronald Ernest Freking Maintaining Error Statistics Concurrently Across Multiple Memory Ranks
US8120958B2 (en) * 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
US9229887B2 (en) 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
KR101462604B1 (ko) * 2008-06-23 2014-11-20 삼성전자주식회사 반도체 장치 및 멀티-칩 패키지
US7855931B2 (en) * 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US7978721B2 (en) * 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8127204B2 (en) * 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US8086913B2 (en) * 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US8063491B2 (en) * 2008-09-30 2011-11-22 Micron Technology, Inc. Stacked device conductive path connectivity
US8281074B2 (en) * 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
US8996836B2 (en) * 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
US9123552B2 (en) * 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196565A (ja) * 1985-02-26 1986-08-30 Victor Co Of Japan Ltd 半導体集積回路
JPH02128268A (ja) * 1988-10-28 1990-05-16 Internatl Business Mach Corp <Ibm> ネツトワークでのメツセージのコンバイニング及びデコンバイニング方法
JPH06251172A (ja) * 1993-02-26 1994-09-09 Hitachi Ltd 半導体集積回路システム装置
JPH11194954A (ja) * 1998-01-05 1999-07-21 Nec Kofu Ltd Ｍｍｕにおけるメモリアクセス競合調停回路の機能試験方式
US20040164412A1 (en) * 2000-06-02 2004-08-26 Bolken Todd O. Stackable ball grid array
JP2002259322A (ja) * 2001-02-27 2002-09-13 Fujitsu Ltd メモリシステム
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
JP2004327474A (ja) * 2003-04-21 2004-11-18 Elpida Memory Inc メモリモジュール及びメモリシステム
JP2005004895A (ja) * 2003-06-12 2005-01-06 Handotai Rikougaku Kenkyu Center:Kk 同期バンク型メモリ
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2007129699A (ja) * 2005-10-03 2007-05-24 Honeywell Internatl Inc チップ上の再構成可能なネットワーク
JP2007140948A (ja) * 2005-11-18 2007-06-07 Elpida Memory Inc 積層メモリ
JP2008140220A (ja) * 2006-12-04 2008-06-19 Nec Corp 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014134981A (ja) * 2013-01-10 2014-07-24 Toshiba Corp ストレージ装置
JP2016512360A (ja) * 2013-03-15 2016-04-25 マイクロン テクノロジー， インク． コントローラ及びメモリのスタックを備えたフレキシブルなメモリシステム
US9679615B2 (en) 2013-03-15 2017-06-13 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US10283172B2 (en) 2013-03-15 2019-05-07 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US10714150B2 (en) 2013-03-15 2020-07-14 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US11031049B2 (en) 2013-03-15 2021-06-08 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US11450354B2 (en) 2013-03-15 2022-09-20 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US11769534B2 (en) 2013-03-15 2023-09-26 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
JP2019507452A (ja) * 2016-02-02 2019-03-14 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ アクティブ・バイ・アクティブプログラマブルデバイス
JP2021114353A (ja) * 2017-06-02 2021-08-05 ウルトラメモリ株式会社 半導体モジュール
JP7149647B2 (ja) 2017-06-02 2022-10-07 ウルトラメモリ株式会社 半導体モジュール

Also Published As

Publication number Publication date
SG188133A1 (en) 2013-03-28
US9229887B2 (en) 2016-01-05
CN101946245A (zh) 2011-01-12
CN101946245B (zh) 2014-01-08
EP2257881A2 (en) 2010-12-08
US20090210600A1 (en) 2009-08-20
JP5610293B2 (ja) 2014-10-22
KR20100115805A (ko) 2010-10-28
EP2257881B1 (en) 2015-08-12
CN103761204A (zh) 2014-04-30
KR101543488B1 (ko) 2015-08-10
EP2257881A4 (en) 2011-08-31
CN103761204B (zh) 2017-03-01
TW200943070A (en) 2009-10-16
WO2009105204A3 (en) 2009-10-15
WO2009105204A2 (en) 2009-08-27
TWI539288B (zh) 2016-06-21

Similar Documents

Publication Publication Date Title
JP5610293B2 (ja) チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム
JP5354390B2 (ja) メモリデバイスのインターフェースメソッド、装置、及び、システム
US11145384B2 (en) Memory devices and methods for managing error regions
JP5869097B2 (ja) ハイブリッドメモリのためのシステム、方法及び装置
KR20160143744A (ko) 로컬 메모리를 갖는 제어기를 가진 메모리 디바이스

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140522

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140821

R150 Certificate of patent or registration of utility model

Ref document number: 5610293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250