JP5869097B2 - ハイブリッドメモリのためのシステム、方法及び装置 - Google Patents

ハイブリッドメモリのためのシステム、方法及び装置 Download PDF

Info

Publication number
JP5869097B2
JP5869097B2 JP2014262730A JP2014262730A JP5869097B2 JP 5869097 B2 JP5869097 B2 JP 5869097B2 JP 2014262730 A JP2014262730 A JP 2014262730A JP 2014262730 A JP2014262730 A JP 2014262730A JP 5869097 B2 JP5869097 B2 JP 5869097B2
Authority
JP
Japan
Prior art keywords
memory
hybrid
stratum
stratums
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014262730A
Other languages
English (en)
Other versions
JP2015111425A (ja
Inventor
ダニング，デイヴ
キャスパー，ブライアン
ムーニー，ランディ
マンスリ，モズガン
イー． ジャウッシ，ジェームズ
イー． ジャウッシ，ジェームズ
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2015111425A publication Critical patent/JP2015111425A/ja
Application granted granted Critical
Publication of JP5869097B2 publication Critical patent/JP5869097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Description

本発明の実施例は、一般に集積回路の分野に関し、より詳細にはハイブリッドメモリのためのシステム、方法及び装置に関する。
メモリ帯域幅、電力効率性及びフォームファクタの最適化は、メモリが将来のマイクロプロセッサシステムに対する重大なボトルネックを生じさせるに従って、ますます重要性が高まっている。大部分のＣＰＵシステムは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）ベースのバルクメモリ手段を用いてキャパシティと帯域幅とを提供することが通常である。しかしながら、ＤＲＡＭプロセス技術は、帯域幅と電力効率性との双方を犠牲にしてキャパシティとコストとについて主として最適化される。他方、ＣＰＵに従来利用されるロジックプロセス技術は、高いコストと低いメモリ密度との欠点によって、ロジック密度、電力効率性及び帯域幅について最適化される。
本発明の課題は、ハイブリッドメモリを実現するシステム、方法及び装置を提供することである。
上記課題を鑑み、本発明の一態様は、第１サイドを有するパッケージ基板と、前記パッケージ基板の第１サイドに付属されるハイブリッドメモリバッファチップであって、プロセッサとのＨＳＩＯ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェースをサポートするＨＳＩＯロジックと、前記ＨＳＩＯインタフェース上でパケット処理プロトコルをサポートするパケット処理ロジックとを有するハイブリッドメモリバッファチップと、前記ハイブリッドメモリバッファに垂直方向にスタックされ、各メモリタイルがメモリアレイとタイル入出力（ＩＯ）ロジックとを含む１以上のメモリタイルと、を有するメモリ装置に関する。
本発明の他の態様は、第１サイドを有するパッケージ基板と、前記パッケージ基板に付属するハイブリッドメモリバッファチップであって、プロセッサとのＨＳＩＯ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェースをサポートするＨＳＩＯロジックと、前記ＨＳＩＯインタフェース上でパケット処理プロトコルをサポートするパケット処理ロジックとを有するハイブリッドメモリバッファチップと、前記パッケージ基板に垂直方向にスタックされ、各メモリタイルがメモリアレイとタイル入出力（ＩＯ）ロジックとを有する１以上のメモリタイルと、を有する記憶装置に関する。
本発明の更なる他の態様は、プロセッサと、高速インターコネクトを介し前記プロセッサに接続されるメモリ装置と、を有するシステムであって、前記メモリ装置は、第１サイドを有するパッケージ基板と、前記パッケージ基板の第１サイドに付属するハイブリッドメモリバッファチップであって、プロセッサとのＨＳＩＯ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェースをサポートするＨＳＩＯロジックと、前記ＨＳＩＯインタフェース上でパケット処理プロトコルをサポートするパケット処理ロジックとを有するハイブリッドメモリバッファチップと、前記ハイブリッドメモリバッファチップに垂直方向にスタックされ、各メモリタイルがメモリアレイとタイル入出力（ＩＯ）ロジックとを有する１以上のメモリタイルと、を有するシステムに関する。
本発明によると、ハイブリッドメモリを実現するシステム、方法及び装置を提供することができる。
本発明の実施例が、同様の参照番号が同様の要素を示す添付した図面の図により、限定することなく例示される。
図１は、少なくとも１つのハイブリッドメモリ装置を実現する計算システムの選択された側面を示すハイレベルブロック図である。 図２は、ハイブリッドメモリ装置の実施例のより詳細な図を示す。 図３Ａは、ハイブリッドメモリパッケージに含まれるストレイタムフットプリントフルハイブリッドメモリバッファの実施例の側面図を示す。 図３Ｂは、ハイブリッドメモリパッケージに含まれるストレイタムフットプリントフルハイブリッドメモリバッファの実施例の平面図を示す。 図４Ａは、ハイブリッドメモリパッケージに含まれるスモールフットプリントパーシャルハイブリッドメモリバッファの実施例の側面図を示す。 図４Ｂは、ハイブリッドメモリパッケージに含まれるスモールフットプリントパーシャルハイブリッドメモリバッファの実施例の斜視図を示す。 図４Ｃは、ハイブリッドメモリパッケージに含まれるスモールフットプリントパーシャルハイブリッドメモリバッファの実施例の平面図を示す。 図５は、ハイブリッドメモリパッケージの他の実施例の側面図を示す。 図６は、初期化中の独立したアドレッシングを動的に有効にするため、各メモリストレイタム又はメモリタイルに実現されるスキャンチェーンロジックの実施例を示す。 図７は、ハイブリッドメモリ装置のメモリタイルの実施例のブロック図である。 図８は、ハイブリッドメモリ装置のメモリバッファの実施例のブロック図である。 図９は、ハイブリッドスタックメモリを利用した２レベルメモリシステムの実施例を示す。 図１０は、適応的電力ロジックを利用してハイブリッドメモリ装置に提供される電力を最適化するプロセスの実施例のフロー図である。 図１１は、適応的リフレッシュロジックを利用してハイブリッドメモリ装置に提供される電力を最適化するプロセスの実施例のフロー図である。
各実施例は、一般にハイブリッドメモリを実現するシステム、方法及び装置に関する。
図１は、少なくとも１つのハイブリッドメモリ装置を実現する計算システムの選択された側面を示すハイレベルブロック図である。
コンピュータシステム１００が示される。コンピュータシステムは、デスクトップ、サーバ、ワークステーション、ラップトップ、携帯、テレビセットトップ、メディアセンタ、ゲームコンソール、統合システム（車両などにおける）、又は他のタイプのコンピュータシステムであってもよい。複数の実施例では、コンピュータシステム１００は、複数のコンポーネントを一緒に接続するためのシステムボード１０２（すなわち、マザーボード）を有する。例えば、システムボード１０２は、配線トレース及び特定のインタフェースを介しコンポーネントを接続可能であってもよい。システムボード１０２は、接続されたコンポーネントに電力を提供する。さらに、システムボードは、複数のコンポーネントが互いに通信することを可能にするため、通信インタフェースを提供してもよい。
１以上のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が、システムボード１０２に接続されるコンポーネントの中にある。多数の実施例では、潜在的に多数のＣＰＵが存在するが、図１に示される実施例では、簡単化のため、１つのみのＣＰＵ１０４が示される。ＣＰＵ１０４は、Ｉｎｔｅｌ（登録商標）Ｃｏｒｐｏｒａｔｉｏｎ ＣＰＵ又は他のブランドのＣＰＵであってもよい。ＣＰＵ１０４は、１以上のコアを有する。図示された実施例では、ＣＰＵ１０４は、４つのコア、すなわち、コアＡ（１０６）、コアＢ（１０８）、コアＣ（１１０）及びコアＤ（１１２）を含む。他の実施例では、ＣＰＵ１０４は、図１に示される４つのコアより多く又は少ない個数のコアを有してもよい。多数の実施例では、各コア（コアＡ（１０６）など）は、１以上の、実行ユニット、リタイアメントユニット、汎用及び特定のレジスタセットなどの内部の機能ブロックを有する。図１に示されるコアはマルチスレッド化又はハイパースレッド化されている場合、各ハードウェアスレッドはまたコアとみなされてもよい。
ＣＰＵ１０４はまた、キャッシュ１１４などの１以上のキャッシュを有してもよい。図示されない多数の実施例では、キャッシュ１１４以外のさらなるキャッシュが実現され、各コアとメモリの実行ユニット間に複数レベルのキャッシュが存在する。異なる実施例では、キャッシュは異なる方法により割り当てられてもよい。キャッシュ１１４は、異なる実施例では多数の異なるサイズの１つであってもよい。例えば、キャッシュ１１４は、８メガバイト（ＭＢ）キャッシュ、１６ＭＢキャッシュなどであってもよい。さらに、異なる実施例では、キャッシュは、ダイレクトマップキャッシュ、フルアソシアティブキャッシュ、マルチウェイセットアソシアティブキャッシュ又は他のタイプのマッピングによるキャッシュであってもよい。各キャッシュは、各ＣＰＵのすべてのコアに共有される１つの大きな部分を有してもよいし、又は複数の別々の機能スライス（各コアについて１つのスライスなど）に分割されてもよい。各キャッシュはまた、すべてのコアに共有される１つの部分と、コア毎に別々の機能スライスである他の複数の部分とを有してもよい。
多数の実施例では、ＣＰＵ１０４は、１１６などの１以上のハイブリッドメモリ装置に通信接続される。ハイブリッドメモリは、垂直にスタックされ、基板に付属されたハイブリッドメモリバッファ１２０を少なくとも部分的に介し基板１１８に接続される複数のメモリタイルのレイアウトを有する。多数の実施例では、与えられたメモリタイルの基本構成は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のものであってもよい。
ハイブリッドメモリ装置１１６は、高速（ＨＳ）入出力リンク１２２（インターコネクト、バスなど）を介しＣＰＵ１０４に通信接続される。ＨＳリンク１２２は、ＨＳ入出力（Ｉ／Ｏ）インタフェース１２４を介しＣＰＵ１０４に通信接続される。異なる実施例では、ＣＰＵ１０４とハイブリッドメモリ１１６とは、ＰＣＩ−Ｅｘｐｒｅｓｓインタフェース、フルバッファＤＩＭＭ（Ｄｕａｌ−Ｉｎｌｉｎｅ−Ｍｅｍｏｒｙ−Ｍｏｄｕｌｅ）インタフェース、ＳＭＩ（Ｓｃａｌａｂｌｅ Ｍｅｍｏｒｙ Ｉｎｔｅｒｆａｃｅ）、Ｉｎｔｅｌ（登録商標）によるＱｕｉｃｋＰａｔｈ技術などの専用のポイント・ツー・ポイントインタフェース、又は他の同様の高速インタフェースを利用して通信してもよい。
多数の実施例では、リンク１２２は、１以上の光配線、金属配線、又はデータ、アドレス、制御及び／又はクロック情報を伝送可能な他の配線（すなわち、ライン）を有してもよい。多数の実施例では、リンクは、各レーンがＣＰＵとハイブリッドメモリ１１６との間でパケット化されたデータを伝送する複数のレーンを有する高速シリアルインタフェースである。
多数の実施例では、ＣＰＵ１０４は、ＨＳリンク１２２を介し送受信される情報を変換するためのメモリコントローラ１２６を有する。メモリコントローラ１２６は、リンク１２２へのアクセスを取得するため、ＨＳ Ｉ／Ｏインタフェース１２４に接続される。図示されない他の実施例では、メモリコントローラ１２６は、システムボード１０２に直接接続されるか、又はシステムボード１０２に接続される他の装置（メモリコントローラハブなど）内に潜在的に統合される分離した装置であってもよい。
コンピュータシステム１００内に一般にある他の装置は、簡単化のため図示しない。これらの装置は、１以上の追加的なＣＰＵ、ＣＰＵ１０４がグラフィック及び／又は通信サブシステムに接続されることを可能にするハイパフォーマンスハブコンプレックスを有してもよい。さらなるコンポーネントは、Ｉ／Ｏ装置（マスストレージ装置、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）装置など）を有するＩ／ＯサブシステムとＣＰＵとの間の通信を変換するためのＩ／Ｏアダプタを収容した１以上のＩ／Ｏコンプレックスを有してもよい。Ｉ／Ｏ装置の一部は、ＤＭＡ処理を介しＩ／Ｏ装置からハイブリッドメモリ１１６への直接的なアクセスを可能にするためのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）機能を有してもよい。
図２は、ハイブリッドメモリ装置の実施例のより詳細な図を示す。
ハイブリッドメモリ装置２００の構成は、メモリタイル２０２などの多数のメモリタイルを有してもよい。メモリタイル２０２は、各位置がカラム及びローデコーダを介しアドレス指定されるビットストレージ位置のグリッドから構成されるタイル内の少なくとも１つのメモリアレイ（すなわち、各アレイ）を有する。図７において、後述されるように、メモリタイルの詳細なブロック図が示される。
図２に戻って、メモリタイルのグリッドは単一のメモリストレイタム２０４を構成する。図２において、メモリストレイタム２０４は、ハイブリッドメモリバッファ２０６（メモリ基板２０８に接続される）の上位の１つのレベルにおけるすべてのタイルをハイライとするより薄いラインにより具体的に示される。より詳細には、メモリストレイタムは、３Ｄ空間（３Ｄ空間座標系の参照が図２の上部に示される）におけるＸ及びＹ方向の任意数のメモリタイルのグリッドを構成可能である。例えば、図２に示される実施例では、メモリストレイタム２０６などのメモリストレイタムは、ストレイタム毎にトータルで４８個のタイルについて、Ｘ方向の６タイル×Ｙ方向の８タイルである。
多数の実施例では、互いに先頭にスタックされた複数のメモリストレイタムが存在する。図２において、スタックにはトータルで８つのストレイタムがある。スタックのベースに示されるハイブリッドメモリバッファ２０６は、複数のフォームの１つを構成可能である。図２に示されるフォームは、先頭にスタックされるメモリストレイタムと同じ大きさのＸ，Ｙ方向の面積を含むストレイタムフットプリントフルハイブリッドメモリバッファである。他の多数の実施例では、ハイブリッドメモリバッファは、ストレイタムフットプリントより有意に小さなＸ，Ｙ方向のスペースを利用するコンパクトサイズのパーシャルハイブリッドメモリバッファを有する。後述される図４Ａ〜４Ｃにおいて、パーシャルハイブリッドメモリバッファが示される。
図２に示されるストレイタムフットプリントフルハイブリッドメモリバッファ２０６に関して、ハイライト化されたカラムＸ０，Ｙ７（破線により示される）などのタイルの垂直方向の各カラムの下方に、メモリバッファ（ＭＢ）タイル２１２などのＭＢタイルが存在する。ＭＢタイルは、ＭＢタイルが配置される特定のカラムのメモリタイルについて利用されるバッファ機能を含む。多数の実施例では、メモリタイルカラム（カラム２１０など）全体にアクセスするため、ＴＳＶ２１４などのＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａｓ）セットが、カラムの各ストレイタムレイヤの各タイルを介し経由される。図８は、以下で詳細に説明される、ハイブリッドメモリバッファ機能ブロックの詳細なブロック図を示す。
異なる多数の実施例では、基板の具体的なレイアウト例は説明の簡単化のため記載されないが、メモリ基板２０８は、多数のタイプの基板レイアウトの１つから構成される。
図３Ａは、ハイブリッドメモリパッケージに含まれるストレイタムフットプリントフルハイブリッドメモリバッファの実施例の側面図を示す。
いくつかの実施例では、フルハイブリッドメモリバッファ３００は、Ｓ−ｔｏ−Ｓ ＥＣ３０４を介しパッケージ基板３０２に接続される。さらに、いくつかの実施例では、Ｓ−ｔｏ−Ｓ ＥＣ３０４はＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を有してもよい。図示されない他の実施例では、他のタイプの接続機構（ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）など）が利用されてもよい。
メモリストレイタムは、互いに先頭に直接的にスタックされる。図３Ａに示される実施例では、スタックには４つのメモリストレイタム３０６，３０８，３１０，３１２が存在する。多数の実施例では、ボンディング物質が、スタック上で各メモリストレイタムを次のメモリストレイタムに接続するのに利用される。フルハイブリッドメモリバッファは、ＴＳＶ３１４，３１６を利用することによりメモリストレイタムのそれぞれに接続される。ＴＳＶ３１４，３１６は、電力及び情報を伝送するための機能を有する。（すなわち、各ＴＳＶは、フルハイブリッドメモリバッファからメモリストレイタム３０６〜３１２に、またメモリストレイタム３０６〜３１２からフルハイブリッドメモリバッファに、データ、アドレス、クロック及び制御信号を提供してもよい。）
フルハイブリッドメモリバッファ３００は、部分的にはフルハイブリッドメモリバッファ３００のサイズのため、各メモリストレイタム３０６〜３１２への電力提供を完全に制御する。例えば、Ｓ−ｔｏ−Ｓ（Ｓｉｌｉｃｏｎ−ｔｏ−Ｓｉｌｉｃｏｎ）ＥＣ（Ｅｌｅｃｔｒｉｃａｌ Ｃｏｎｎｅｃｔｉｏｎ）の一部は、電力供給ラインである。いくつかの実施例では、Ｓ−ｔｏ−Ｓ ＥＣ３０４はソルダバンプを有し、他の実施例では、他の結合技術を有してもよい。Ｓ−ｔｏ−Ｓ ＥＣ３０４を介しパッケージ基板３０２から経由した各ラインがフルハイブリッドメモリバッファ３００に到着するため、メモリバッファは、スイッチオンし、ストレイタムのスタックから構成される装置全体、個別のメモリストレイタム、又は可能性としては所与のメモリストレイタム内の各タイルにさえ電力供給する電力ゲーティングスキームを実装してもよい。
他の実施例では、フルハイブリッドメモリバッファ３００は、装置全体又はその一部に供給される電圧を動的に変更可能な一体化された電圧レギュレータ（ＶＲ）を有してもよい。パッケージ基板３０２を介し供給される電圧は、システムボードに配置された電力供給サブシステムから到来し、それは、システムボードの一部にわたる個々の電力プレーンに電力をそれぞれ供給する複数のＶＲを有してもよい。
図３Ｂは、ハイブリッドメモリパッケージに含まれるストレイタムフットプリントフルハイブリッドメモリバッファの実施例の平面図を示す。
図３Ｂに示される実線のグリッドは、メモリバッファタイルセット（３１８）を有する。ＭＢタイルグリッド３１８は、メモリタイルのカラムの下部のメモリタイルとの関係において各ＭＢタイルの配置を示すための観点から図示される。ＭＢタイルグリッド３１８は、フルハイブリッドメモリバッファ３００のトップダウンの視点であり、フルハイブリッドメモリバッファ３００が有する各ＭＢタイルに区切られる。
図３Ｂに示される破線のグリッドは、ＭＢタイルグリッド３１８の直接的な先頭の第１ストレイタム（メモリストレイタム３０６に対応する）のメモリタイルセットを有する。メモリタイルグリッド３２０は、互いの先頭の２つの別々のグリッドを示すことが可能となるように、ＭＢタイルグリッド３１８からの若干のオフセットである（一般に、グリッドはタイル毎に配置される）。
図３Ｂにおいて、上述されるように、メモリタイルグリッド３２０とＭＢタイルグリッド３１８との間で電力及びデータを提供する手段を設けるＴＳＶ（３２２）が示される。メモリストレイタム３０８，３１０，３１２に対応するさらなるメモリタイルグリッドは、図３Ｂに通常はあるが、図面の簡単化のため図示しない。
図４Ａは、ハイブリッドメモリパッケージに含まれるスモールフットプリントパーシャルハイブリッドメモリバッファの実施例の側面図を示す。
パーシャルハイブリッドメモリバッファ（ＨＭＢ）４００は、パッケージ基板４０２の内部から切り出された凹部に配置される。この凹部は、ＨＭＢソケット４０４と呼ばれてもよい。多数の実施例では、ＨＭＢ４００は、スタックのメモリタイルカラムのグリッドの幅及び長さの全体にわたるものでないが、メモリストレイタム（すなわち、メモリストレイタム４０６，４０８，４１０，４１２）のスタックは、ＨＭＢ４００の直接的な上部に配置される。むしろ、ＨＭＢ４００は、メモリストレイタムスタックを有するメモリタイルカラムのグリッドの中心にある。これらの実施例では、ＨＭＢ４００は、再分配レイヤ（ＲＤＬ）ライン又は他のタイプの結合機構を介しＴＳＶ（ＴＳＶ４１４，４１６など）に接続される。
ＨＭＢ４００のチップパッケージには幅及び長さのサイズ要求がないため、ＨＭＢ４００は、図３Ａ，３Ｂに示されるストレイタムサイズのメモリバッファより稠密でコストが低くなる可能性を有する。さらに、ＨＭＢ４００のチップパッケージはメモリストレイタムの幅及び長さ全体をカバーしないため、メモるストレイタムスタックは、パッケージ基板４０２から電力を直接受け取る。
いくつかの実施例では、パーシャルＨＭＢ４００は、メモリスタック全体又はその一部に供給される電圧を動的に変更可能な一体化されたＶＲを有する。パッケージ基板４０２を介し供給される電圧は、システムボード上に配置された電力供給サブシステムから到来し、システムボードの一部にわたる個々の電力プレーンに電力をそれぞれ提供する複数のＶＲを有する。
図４Ｂは、ハイブリッドメモリパッケージに含まれるハイブリッドサイズのメモリバッファの実施例の斜視図を示す。
図４Ｂは、図４Ａと同じコンポーネントを示す。図４Ｂの目的は、斜視図の異なるコンポーネントの間の具体的な結合を示すことである。多数の実施例では、ＨＭＢ４００とＴＳＶ（ＴＳＶ４１４ｍ４１６など）とを接続するＲＤＬライン４１８がある。ＲＤＬライン４１８は、ＨＭＢ４００の先頭において到来した各データ、アドレス、クロック及び制御ピンと各ＴＳＶとを接続するためのメモリスタックの下面を介し経由されてもよい。他の実施例では、ワイヤボンドがＲＤＬラインでなく機構を接続するために利用される。
多数の実施例では、さらなるＲＤＬラインがＨＭＢ基板接続４２０を生成する。ＨＭＢ基板接続４２０は、パッケージ基板４０２からＨＭＢ４００に情報及び電力を伝送する潜在的に多数の結合の１つの例示的な具体例にすぎない。多数の実施例では、ＨＭＢ４００は、パケットの形態によりＨＳリンク（図１の１２２）を介し情報を送受信する。
入力パケットはＨＭＢ基板結合４２０を介しＨＭＢ４００に到着し、出力パケットはＨＭＢ４００からＨＭＢ基板結合４２０を介しコンピュータシステムの他のコンポーネントに送信される。ＨＭＢ基板結合４２０を構成するＲＤＬラインがまた、パッケージ基板４０２からＨＭＢ４００に電力を供給する。
図示されない他の実施例では、ＨＭＢ４００は、ＨＭＢ４００の下部の結合ポイントのボールグリッドアレイを介しパッケージ基板に接続されてもよい。この実施例では、ＨＭＢソケット４０４は、アレイの結合ボールを有する。しかしながら、この実施例は、パッケージ基板４０２における非標準的な電気ルーティングを要求するものである。基板は、ＨＭＢソケット４０４のベースと基板の下部との間でより薄くなるためである。
図４Ａを参照して上述されるように、ＨＭＢ４００を利用することは、メモリストレイタム基板結合４２２を介しメモリストレイタムスタックとパッケージ基板とを直接結合することを可能にする。この結合は、バッファを介し経由される電力供給に依拠するのでなく（図３Ａ及び３Ｂのストレイタムサイズのバッファのケースと同様に）、パッケージ基板からメモリストレイタムスタックへの直接的な電力供給を可能にする。電力供給のメモリストレイタム基板結合４２２は、メモリストレイタム４０６、すなわち、スタックの下部のストレイタムと基板とを直接結合する。その後、電力は、ＴＳＶ４１４，４１６によりスタックのメモリストレイタムのすべてを介し供給される。再び、図４Ｂのメモリストレイタム基板結合４２２は、単一の結合の例示であり、実際には、メモリストレイタムスタックとの基板上のＢＧＡ全体の結合が多数あってもよい。
図４Ｃは、ハイブリッドメモリパッケージに含まれるパーシャルハイブリッドメモリバッファの実施例の平面図を示す。
図４Ｃに示されるＨＭＢ４００は、ＲＤＬライン４１８の要求された長さを最小化するため、メモリストレイタムスタックの下方の中心に配置される。メモリストレイタムスタックの下部のメモリストレイタムは、破線のメモリタイルグリッド４２４により示される。図示されるメモリタイルグリッド４２４は、メモリタイル４２６の４×４のグリッドを含む。
ＨＭＢ４００は、ＲＤＬライン４１８を介しグリッドの各メモリタイルに接続される。これらのワイヤボンド４１８は、ＨＭＢに接続されるＴＳＶ４２６に結合される。さらに、グリッドの各メモリタイルはまた、１以上の基板に結合されたＴＳＶ４２８を有する。多数の実施例では、ＨＭＢに結合されたＴＳＶ４２６は、メモリストレイタムスタックに情報（すなわち、データ、アドレス、クロック及び制御信号）を提供する。さらに、多数の実施例では、基板に結合されたＴＳＶ４２８は、メモリストレイタムスタックに電力を供給する。
図５は、ハイブリッドメモリパッケージの他の実施例の側面図を示す。
図５のＨＭＢ５００は、メモリストレイタム５０４，５０６，５０８，５１０を含むメモリストレイタムスタックのサイドでパッケージ基板５０２に結合される。メモリストレイタムスタックの各メモリストレイタムは、ソルダバンプ５１２のセットを有する。各メモリストレイタムルートの上部のＲＤＬライン５１４は、ストレイタムのエッジに経由され、ワイヤボンド５１６は、ＲＤＬラインとパッケージ基板５０２とを結合するのに利用される。
電力と情報（すなわち、データ、アドレス、クロック及び制御信号）との双方が、ワイヤボンド５１６を用いてＲＤＬと基板との間で伝送される。図示された実施例では、ＴＳＶは、電力と情報との供給がワイヤボンド５１６により処理されるため、メモリストレイタムスタックでは必要とされない。図示されない他の実施例では、ＴＳＶは、ＲＤＬラインとワイヤボンドとの代わりに、メモリストレイタムスタックにおいて利用されてもよい。
情報伝送ラインは、パッケージ基板５０２におけるワイヤボンド結合からＨＭＢ５００に経由される。多数の実施例では、パッケージ基板５０２のワイヤボンド結合位置は、パッケージ基板トレースを介しＨＭＢ５００に結合される。図５のメモリ装置パッケージの効果は、ＨＭＢソケットを必要とすることなく、各メモリストレイタム内のメモリタイルが効率的に設計されることをおそらく可能にするＴＳＶの欠落がない場合、より直接的なパッケージ基板５０２を有する。複数のＴＳＶが、メモリタイル内の回路間の不要なスペースを占有するためである。図５のメモリ装置パッケージの不利益は、ＨＭＢ５００がスタックから大きく離れているため、ＨＭＢ５００とメモリストレイタムスタックとの間のより複雑な又は長いタイミング要求を招くことを含む。
いくつかの実施例では、ＨＭＢ５００は、メモリスタック全体又はその一部に供給される電圧を動的に変更可能な一体化されたＶＲを含むものであってもよい。パッケージ基板５０２を介し供給される電圧は、システムボードに配置された電力供給サブシステムから提供されてもよく、各ＶＲがシステムボードの一部にわたる各電力プレーンに電力を提供する複数のＶＲを有する。
図２に戻って、メモリタイルカラム２１０などの各メモリタイルカラムは、特定のタイル内の特定の格納位置へのアクセスを可能にするアドレッシングスキームを要求する。従って、メモリカラムの所与の格納位置をアドレス指定するためメモリバッファ２０６により利用されるアドレススキームは、カラムの何れのタイルがアドレス指定されているかを考慮する。例えば、図２では、各メモリタイルカラムに８つのタイルがあり、アドレスの３ビットが、カラムのタイルＺ０からタイルＺ７を区別することが可能である。
スタックされた構成について、各ストレイタムが独立してアドレス指定される。いくつかの実施例では、メモリバッファ２０６と各メモリストレイタムとの間のポイント・ツー・ポイント接続が利用される。しかしながら、ポイント・ツー・ポイント接続は、完全なポイント・ツー・ポイントの実現形態を実現するのに求められる多数の追加的なＴＳＶによる大きなエリアオーバヘッドをもたらす。カラムの各メモリタイルを独立にアドレス指定するのに利用可能な他のプロセスは、スタックの各レイヤについて一意的なＲＤＬ設計又はトップレベルメタル設計を用いて、各ストレイタムに一意的なセレクションワードを独立にハードコードすることである。しかしながら、ハードコード化は、大きなコストと製造オーバヘッドとをもたらす。
これらの手段の代替は、各ストレイタムにおける独立したアドレス指定を可能にするため、コンピュータシステムの初期化中にスキャンチェーンプロセスを実現することである。
図６は、初期化中に独立したアドレス指定を動的に可能にするため、各メモリストレイタム又はメモリタイルに実現されるスキャンチェーンロジックの実施例を説明する。
図６のスキャンチェーンロジック６００は、各メモリストレイタム６０２のレイヤと、潜在的には各メモリタイルに含まれるロジックの実施例を示す。当該ロジックは、スルーシリコンビアがメタルスタックから独立に処理されるＴＳＶスタック技術を利用する。スキャンデータ入力はストレイタムレイヤの一方のサイドでアクセスされ、スキャンデータ出力はレイヤの他方のサイドでアクセスされる。しかしながら、スキャンデータの入力と出力とは、複数のストレイタムがスタックされるとき、あるストレイタムへの入力が他のストレイタムの出力に結合される等に物理的に配置される。スキャンチェーンは、各ストレイタムが入力アドレス選択との比較参照として利用される一意的なアドレスコードによりプログラムされるように初期化される。動的なアドレス選択は、共通のストローブ信号についてゲーティング信号を生成するため、静的なアドレス選択と比較される。
具体的には、スキャンデータ入力値６０４は、フリップフロップのチェーンに入る（例えば、ＦＦ６０６，６０８，６１０，６１２など）。フリップフロップのチェーンは、スキャンチェーンクロック６１４により提供される。入力値６０４に基づき、フリップフロップのチェーンは、スタックの一意的なストレイタムに対応する一意的な値によりプログラムされる。フリップフロップのチェーンからの出力は、コンパレータ６１４に提供され、一意的なビット値とページアドレスセレクトライン６１６の特定のビットとを比較する。
ページアドレスセレクトライン６１６は、ＴＳＶを用いてストレイタムスタック全体を介し送信される。アドレスが参照している特定のストレイタムの決定に関連するページアドレスセレクトラインの特定のビットがまた、コンパレータ６１４に入力される。これら２つのアドレスが一致する場合、コンパレータ６１４の出力はハイに駆動され、そうでない場合、出力値はローを維持する。コンパレータ６１４の出力値は、ＡＮＤロジック６１８に提供される。
ＡＮＤロジック６１８への他方の入力は、ページアドレスストローブ６２０である。従って、コンパレータ６１４に提供される２つのアドレスが一致する場合、ＴＳＶを用いてメモリストレイタムスタックを介し提供されるページアドレスストローブ６２０は、ローカルストレイタム（ストローブ６２２）において利用されてもよい。アドレスが一致しない場合、ページアドレスストローブ６２０はゲート化され、ローカルストレイタム６０２により利用可能でない。
さらに、フリップフロップのチェーンは、さらなるフリップフロップ６２４，６２６，６２８，６３０に続いてもよい。これらのフリップフロップはまた、スキャンチェーンクロック６１４を使用する一意的なアドレスと、前のフリップフロップチェーンの最後のフリップフロップ６１２からの出力とによりプログラム可能である。多数の実施例では、これらのフリップフロップは、バンクＩ／Ｏセレクトライン６３２の特定のビットに対応する一意的なバンクＩ／Ｏアドレスを格納する。
フリップフロップ６２４〜６３０のチェーンからの出力は、一意的なビット値とバンクＩ／Ｏセレクトライン６３２の特定のビットとを比較するコンパレータ６３４に提供される。バンクＩ／Ｏセレクトライン６３２は、ＴＳＶを用いてストレイタムスタック全体を介し送信される。アドレスが参照している特定のストレイタムの決定に関連するバンクＩ／Ｏセレクトライン６３２の特定のビットがまた、コンパレータ６３４に入力される。これら２つのアドレスが一致する場合、コンパレータ６３４の出力はハイに駆動され、そうでない場合、出力値はローに維持される。コンパレータ６３４の出力値は、ＡＮＤロジック６３６に提供される。
ＡＮＤロジック６３６への他方の入力は、バンクＩ／Ｏストローブ６３８である。従って、コンパレータ６３４に供給される２つのアドレスが一致する場合、ＴＳＶを用いてメモリストレイタムスタックを介し供給されるバンクＩ／Ｏストローブ６３８は、ローカルストレイタム（ストローブ６４０）において利用されてもよい。アドレスが一致しない場合、ページアドレスストローブ６４０はゲート化され、ローカルストレイタム６０２により利用可能でない。
チェーンの最後のフリップフロップ６３０の出力はまた、スタックの次のメモリストレイタムのスキャンデータ入力として利用されるスキャンデータ出力値６４２に提供される。従って、各ストレイタムレイヤ内の当該スキャンチェーンロジックのプログラミングを通じて、一意的なアドレスが、スタック全体に供給されるページアドレスストローブとバンクＩ／Ｏストローブとをゲート化するため、又はゲート化しないため利用可能な各ストレイタムに割当て可能である。これは、アドレスによりポイントされるストレイタムのみがストローブを利用可能にし、メモリリード及びライト処理を実行することを可能にする。
多数の実施例では、このチェンスキャンロジックは、コンピュータシステムの初期化中にメモリバッファによりプログラムされる。各初期化におけるこの動的なプログラミングは、タイル毎のメモリストレイタムアドレスにおけるプログラムに必要なハードコード化なしに、一意的なメモリタイルが実現されることを可能にする。
図７は、ハイブリッドメモリ装置のメモリタイルの実施例のブロック図である。
メモリタイルＡ７００が、メモリバッファ７０２がメモリタイルＡに隣接するため、メモリストレイタムのスタックの下部のストレイタムのタイルとして示される。ストレイタムのスタックのタイルの垂直方向のカラムは、メモリタイルＢ７０４などに続く。これらのタイルはすべて、クロック制御ＴＳＶ７０６やデータアドレスＴＳＶ７０８などのＴＳＶを利用することによって、メモリバッファ７０２に接続される。
これらのＴＳＶの実際の実現形態は、多数の個々のＴＳＶが少なくともデータ及びアドレス情報を伝送することを要求するが、単一のＴＳＶラインが、具体的に図面の簡潔さを維持するため示される。さらに、クロック及び制御ラインのルーティングは、ｃｌｋ信号及びｃｔｒｌ信号がＴＳＶトレースからメモリタイルに提供されることを示す以外のため、メモリタイルＡ７００内に具体的には示されない。これは、特に簡潔さを維持するためブロック図を簡単化するためである。
上述されたように、スタックの各ストレイタムの各メモリタイルは、１以上のメモリアレイを含むものであってもよい。図７に示される実施例では、メモリタイルＡ７００は、２つの別々のメモリアレイ７１０，７１２を有する。
多数の実施例では、アドレスは、アドレスＴＳＶを構成するアドレスラインによりメモリバッファ７０２により提供される。アドレスは、アドレスロジック７１４により受信される。アドレスロジック７１４は、メモリバッファ７０２からのアドレスがメモリタイルＡ７００内のローカルメモリアレイの１つのメモリ位置を参照しているか判断する。多数の実施例では、これは、メモリの初期化中に設定されたスキャンチェーンタイルロジック６００を利用することを伴う。スキャンチェーンタイルロジック６００の実現形態が、図６を参照して説明された。
アドレスがローカルアドレス位置に一致する場合、アドレスロジック７１４は、各メモリアレイのロー及びカラムデコーダ、すなわち、メモリアレイ７１０のローデコーダ７１６とカラムデコーダ７１８、及びメモリアレイ７１２のローデコーダ７２０とカラムデコーダ７２２を提供する。正しいメモリアレイのアドレス位置が、これらのデコーダを介しアクセスされ、その後、メモリアレイの位置からデータが読み出され、又はメモリアレイの位置にデータが書き込まれる。
例えば、メモリアレイの１つの位置からデータが読み出されるとき、センスアンプ（メモリアレイ７１０，７１２についてそれぞれ７２４，７２６）が、各ビット位置の電圧レベルを検知するのに利用され、これにより、データがデータラッチ（メモリアレイ７１０，７１２についてそれぞれ７２８，７３０）からプル及びラッチ可能となる。その後、データは、ＴＳＶデータラインに配置され、メモリバッファ７０２に読み込み可能である。
図８は、ハイブリッドメモリ装置のメモリバッファの実施例のブロック図である。
メモリバッファ８００は、コンピュータシステムのシステムボードに統合された電力供給プレーンから電圧を受信するパッケージ基板から電圧供給８０２を受信する。多数の実施例において、電圧供給は、メモリバッファ８００全体の回路を電力供給する。メモリバッファ８００は、高速リンク（図１のリンク１２２など）によりパケット化されたデータを送受信する高速Ｉ／Ｏインタフェース８０４を有する。高速リンクは、リンクから受信したＨＳデータ入力８０６と、リンクに送信されるＨＳデータ出力８０８とを有する。
上述されるように、リンクは、ＰＣＩ−Ｅｘｐｒｅｓｓインタフェース、フルバッファされるＤＩＭＭインタフェース、ＳＭＩ、Ｉｎｔｅｌ（登録商標）によるＱｕｉｃｋＰａｔｈ技術などの専用のポイント・ツー・ポイントインタフェース、又は他の同様の高速インタフェースから構成されてもよい。多数の実施例では、リンクは、各レーンが高速双方向シリアルインタフェースである複数のレーンを有する。多数の実施例では、リンク全体を構成する多数のレーンがある（例えば、３２レーン、１２８レーン、５１２レーンなど）。
多数の実施例では、メモリはトランザクションベースで実現される。従って、メモリリードリクエストは、当該リクエストが完了する時点に関係なく、ＣＰＵ（図１の１０４）から送信されてもよい。これらのトランザクションは、パケット化され、高速リンクを介し送信される。多数の実施例では、トランザクションはリオーダリング処理を介し最適化されてもよい。
例えば、３つのトランザクションは、ＨＳリンクから特定の順序で受信される。これら３つのトランザクションは、トランザクション入力ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）バッファ８１０に入力される。受信した第１及び第３トランザクションがメモリの同一ページからデータを要求しているが、第２トランザクションは異なるページを利用している場合、トランザクションオーダリングロジック８１２は、第２及び第３トランザクションの順序をフリップすることによって、より少ないメモリページがクローズ及びオープンされることが求められることを認識する。これは、各トランザクションが他のトランザクションに関係なくアトミックに閲覧されるトランザクションメモリシステムにおいて良好に機能する。
トランザクションが受信され、トランザクション入力ＦＩＦＯバッファ８１０内で潜在的にリオーダされると、その後、トランザクションはパケット化／パケット解除（Ｐ／Ｄ）ロジック８１４により処理される。Ｐ／Ｄロジック８１４は、パケットから特定のメモリトランザクションを取得し、それらをメモリストレイタムＡ８１６などのストレイタムのメモリタイルにより用いられるベーシックアドレス／データフォーマットに移す。図示されない他の実施例では、Ｐ／Ｄロジック８１４は、トランザクション入力ＦＩＦＯ８１０のＨＳ Ｉ／Ｏインタフェース８１４のサイドに配置される。これらの実施例では、トランザクションオーダリングロジック８１２は、より一般には、パケットでなく、特定のパケット解除されたメモリトランザクションがリオーダされるため、メモリアクセスリオーダリングロジックとみなされる。
Ｄ／Ｐロジック８１４がＨＳリンクから受信されるメモリトランザクションをパケット解除するとき、アドレス及びデータがＴＳＶを介しメモリスタックに提供される。特に、アドレスＴＳＶ８１８とデータＴＳＶ８２０である。多数の実施例では、データラインが組み合わされ、メモリバッファ８００からメモリストレイタムスタックのメモリ位置にデータを供給することによってライト処理を実行すると共に、メモリストレイタムスタックのメモリ位置からメモリバッファ８００にデータを供給することによってリード処理を実行することが可能である。
さらに、メモリバッファ８００はまた、バッファに示される機能ブロックの１以上から複数の制御信号８２２を生成してもよい。これらの制御信号は、制御ＴＳＶ８２４を介しメモリストレイタムスタックに出力される。メモリバッファ８００はまた、クロックＴＳＶ８２８を介しメモリストレイタムスタックに提供されるクロック信号を生成するクロック生成ロジック８２６を有する。
メモリバッファ８００はまた、図６において説明されたスキャンチェーンタイルロジックにより用いられるスキャンデータ８３２とスキャンクロック８３４とを提供するスキャンチェーン初期化ロジック８３０を有してもよい。スキャンチェーン初期化ロジック８３０は、コンピュータシステムがブートするとき、スキャンチェーン初期化を実行してもよい。
多数の実施例において、メモリバッファ８００は、メモリ装置において出現するエラーに対して動的な回避方法を可能にする複数のコンポーネントを有する。最小の粒度において、エラーは、メモリ位置を読むときの誤った結果から構成される。これらのエラーは、メモリタイルの故障したコンポーネントに関するハードウェアエラー（センスアンプの電気的不具合など）、又はハードウェアの一時的な不具合を生じさせる宇宙線から生じるソフトエラーであってもよい。ハードエラーは、一般にテストされたときに繰り返しの結果を示す一般に永続的なエラーであり、ソフトエラーは、一般に一時のエラーである。
多数の実施例では、メモリのハードウェアコンポーネントの故障は、メモリ装置への電力の供給の変更に部分的によるものである可能性がある。例えば、低電力状態では、メモリストレイタムに供給される電圧は、各メモリセルの充電を維持するのに十分でない可能性がある。充電が維持できない場合、メモリの故障が発生する。あるいは、メモリのリフレッシュレートが所与のメモリセルの充電が十分に低減するポイントを経過した頻度で減少される場合、メモリの故障がまた発生する。メモリのリフレッシュレートとメモリに供給される電力とは関連する。メモリに供給される電力量が大きくなるに従って、メモリセルがリフレッシュされる頻度は低下する。充電は使用するのにより長い時間がかかるためである。他方、メモリに供給される電力量が少なくなるに従って、メモリセルがリフレッシュされる頻度は高くなる。
多数の実施例では、メモリバッファ８００は、メモリに出現したエラーの影響を最小限にするための複数の機能を提供する動的エラー回避ロジックを有する。エラーチェック訂正（ＥＣＣ）ロジック８３８は、メモリに出現するとエラーをチェックし、これらのエラーをテイする使用とするコードを提供する。いくつかの実施例では、一部のエラーは当該形態の訂正を可能にする。例えば、メモリバッファ８００は、潜在的にはシングルビットエラーを訂正し、１２８ビットブロック境界内のダブルビットエラーを検出する能力を有するＢＣＨ（Ｂｏｓｅ，Ｒａｙ−Ｃｈａｕｄｈｕｒｉ，ａｎｄ Ｈｏｃｑｕｅｎｇｈｅｍ）エラー訂正コードを有してもよい。しかしながらハードエラーが存在する多数の実施例では（メモリタイルの特定のカラムが誤ったデータを提示しているなど）、いくつかのよりロウバストな回避方法が利用されてもよい。
いくつかの実施例では、冗長制御ロジック８４０は、メモリアレイの一部を永続的にシャットダウンする。例えば、特定のメモリカラムの複数のビットが不良なテスト結果により繰り返し出現する場合、冗長制御は当該カラムを永続的にシャットダウンしてもよい。特に、メモリのローは３２ビットしか必要としないが、実際のメモリアレイは３３ビットを実装してもよい。従って、冗長ロジックは、すべてのカラムを調べ、何れか最大数の繰り返しのエラーを示すか決定する。この決定されたカラムは永続的に無効にされ、その他の３２ビット幅のカラムがメモリローのために利用されてもよい。
冗長ロジックは、アレイ単位で何れのカラム又はローがシャットダウンされてもよいか追跡するマルチプレクサ（ＭＵＸ）ロジック８４２を有する。初期化中、冗長制御８４０は、未使用のカラム及びローをアレイ毎にロックアウトしてもよい。他の実施例では、ＭＵＸロジック８４２は、アレイ単位より詳細な又は粗な粒度によりメモリセルに関する情報を格納してもよい。
冗長制御ロジック８４０とは別に、動的なエラー回避ロジックはまた、メモリページ又はローを無効にする機能を有するキャッシュライン無効ロジック８４４を実装してもよい。キャッシュライン無効ロジック８４４を利用するため、メモリバッファはさらにタグキャッシュ８４６を実現する。タグキャッシュ８４６は、具体的には、ハードウェアコントローラ第１レベルメモリ又はラストレベルキャッシュを可能にするのに有用である。例えば、２レベルメモリシステムがコンピュータシステムに実現されるとき、第１レベルメモリは、電力効率性及び帯域幅のために最適化されるが、コスト制約による妥当なキャパシティを有するようにしてもよい。第２レベルメモリは、コスト及びキャパシティについて最適化されるが、帯域幅及び電力効率性については必ずしも最適化されなくてもよい。
２レベルメモリスキームの別々のメモリレベルは、一般にＣＰＵに可視的でない。これは、モジュラリティ及びコンパチビリティを提供し、また遠くのメモリ、近くのメモリ又は２レベルメモリと対話可能な統一されたメモリインタフェースを可能にする。
図９は、ハイブリッドスタックメモリを利用する２レベルメモリシステムの実施例を示す。
図９の２レベルメモリシステムは、メモリコントローラ９００を備えたプロセッサを有する。プロセッサ／メモリコントローラ９００は、メモリサブシステム９０２とデータを送受信する。メモリサブシステムは、タグキャッシュ８４６を有するハイブリッドメモリバッファ８００を有する。ハイブリッドメモリバッファ８００は、メモリストレイタムスタック９０４と離れたメモリ９０６とに接続される。多数の実施例では、ハイブリッドメモリスタックを有するメモリタイルは、ＤＲＡＭベース装置である。異なる実施例では、離れたメモリは、不揮発性メモリ、相変化メモリ又は他のタイプのメモリ技術であってもよい。
多数の実施例では、データはプロセッサ／メモリコントローラ９００とハイブリッドメモリバッファとの間で、ハイブリッドメモリバッファとハイブリッドメモリスタック９０４との間で通過するデータチャンクと同じサイズである６４バイトチャンクにより伝送される。多数の実施例では、６４バイトブロックは、データがハイブリッドメモリスタックに格納される最小の粒度であり、離れたメモリによると、データは４キロバイトブロックにより格納され、これは、ハイブリッドメモリバッファ８００と離れたメモリ９０６との間で４キロバイトのデータチャンクを伝送する。
タグキャッシュ８４６は、離れた各メモリブロック（本例では、４キロバイトのサイズである）のアドレスタグを格納する。各タグはまた、有効ビット、ダーティビット、擬似ＬＲＵタグ及びキャッシュライン無効ビットを伴う。タグヒットに続いて、ハイブリッドメモリバッファ８００は、ハイブリッドメモリスタック９０４（第１レベルメモリ）から６４バイトブロックをフェッチする。タグミスに応答して、４キロバイトブロックが、離れたメモリ９０６（第２レベル）からフェッチされ、ハイブリッドメモリスタック９０４に格納される。
さらに、所望の６４バイトブロックは、プロセッサ／メモリコントローラ９００に転送され、適切なタグが置換される。置換ポリシーは、ハイブリッドメモリスタック９０４に無効な方法を優先順位付けし、標準的な擬似ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）アプローチに基づくものであってもよい。キャッシュライン無効ビットをアサートした方法が回避される。従って、ハードエラーを示すキャッシュラインは、２レベルメモリシステムにおいて当該方法によりさらなる利用から無効とされてもよい。
図８に戻って、キャッシュライン無効ロジック８４４は、上述した方法によりタグキャッシュ８４６を利用して、キャッシュライン無効ポリシーを実現してもよい。
多数の実施例では、ハイブリッドメモリスタックへの電力供給は適応可能であってもよく、メモリのエラーレートに基づきメモリに供給される電圧レベルを変更することを可能にする。ハイブリッドメモリバッファ８００は、適応的電力ロジック８４８を有する。適応的電力ロジック８４８は、スタック（８５２）のストレイタムに供給される供給電圧８０２をチェーン化するため、統合されたＶＲ８５０と通信してもよい。多数の実施例では、適応的電力ロジック８４８は、ステップバイステップに電圧を増加してもよく、又は各ステップがあるデルタ電圧値である同じ方法により電圧を低下させてもよい。図示されない他の実施例では、ＶＲはハイブリッドメモリバッファ８００に統合されず、パッケージ基板（図１の１１８）又はコンピュータシステムのどこかの分離したＶＲである。
いくつかの実施例では、電圧は、ハイブリッドメモリ装置の各メモリタイル（図２のメモリタイル２０２など）に別々に供給されてもよい。他の実施例では、電圧は、各メモリストレイタム（図２のメモリストレイタム２０４など）に供給されてもよい。さらなる他の実施例では、電圧は、メモリストレイタムのスタック全体を含むメモリ装置全体（図２のメモリ装置２００など）に一様に供給されてもよい。
ハイブリッドメモリバッファ８００はまた、メモリへのリフレッシュレートを変更するよう動作可能な適応的リフレッシュロジック８５４を有してもよい。適応的リフレッシュロジック８５４は、各ステップが時間のデルタであるステップにおいてメモリのリフレッシュレートを増加又は減少させることが可能であってもよい。異なる実施例では、リフレッシュレートの変更は、適応的電力ロジック８４８について上述された異なる粒度の実施例と同様に、メモリタイルベース、メモリストレイタムベース又はメモリ装置全体ベースにより実現されてもよい。
多数の実施例では、ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）８５６を実現するＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）ロジックが、ハイブリッドメモリバッファに存在する。ＢＩＳＴ−ＬＦＳＲロジック８５６は、ランダムなデータパターンがスタック全体のすべてのメモリにわたって書き込まれ、比較のために読み出されることを可能にする。ＢＩＳＴ−ＬＦＳＲロジックは、連続的にランダムなデータパターンを生成するシード値の入力を有し、各データチャンクは、メモリスタックの各キャッシュラインに書き込み可能である。その後、完全性をチェックするためメモリを読むとき、同一のシード値が同一のデータを生成するため再入力される。
従って、ランダムであるが、データは同一のシード値により繰り返し可能である。このため、２回目に生成されるランダムパターンが、メモリに配置されたオリジナルデータとキャッシュライン毎に比較されてもよい。これは、メモリ全体における迅速なエラーチェックを可能にする。異なるシードが配置され、メモリ全体が複数回チェックされる場合、一貫してエラーを示すメモリ内のこれらのビットは、繰り返し可能なハードエラーを有するものとして指定されてもよい。動的エラー回避ロジック８３６は、エラーを最小限にするのに利用可能な複数の回避の１以上を試行してもよい。
動的エラー回避ロジック８３６が問題のあるメモリセルの影響を最小限にする必要があるオプションの一部は、ＥＣＣ８３８、冗長制御ロジック８４０、キャッシュライン無効ロジック８４４などの上述されたロジックコンポーネントと共に、潜在的に適応的電力ロジック８４８を介しセルに供給される電力を増加し、及び／又は適応的リフレッシュロジック８５４によりメモリリフレッシュ間の時間を減少させるロジックコンポーネントを含む。
図１０は、適応的電力ロジックを用いてハイブリッドメモリ装置に供給される電力を最適化するプロセスの実施例のフロー図である。
当該プロセスは、ハードウェア（回路など）、ソフトウェア（オペレーティングシステムなど）、ファームウェア（マイクロコードなど）、又はこれら３つのタイプの処理ロジックの何れかの組み合わせからなる処理ロジックにより実行されてもよい。
当該プロセスは、処理ロジックが初期的な電力供給レベルを設定することによって開始される（処理ブロック１０００）。いくつかの実施例では、初期的な電力供給レベルは、供給可能な最も高い電力レベルであってもよい。他の実施例では、初期的な電力供給レベルは、推奨される供給設定の中心の標準的な供給レベルであってもよい。さらなる他の実施例では、初期的な電力供給レベルは、初期化のためのＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）においてユーザにより設定されてもよい。
その後、処理ロジックは、ステップ又はインクリメントだけ現在の設定から電力供給レベルを減少する（処理ブロック１００２）。インクリメント毎に供給される電力のデルタは、ＶＲロジックに基づき予め決定されてもよい。多数のＶＲが、レジスタ又はＶＲにより管理される他の格納位置に入力された異なる値を用いて徐々に変更可能な電圧供給レベルのテーブルを有するためである。
電力供給レベルがインクリメントだけ減少されると、処理ロジックは、メモリ位置に書き込むことによってメモリに対してテストを実行する（処理ブロック１００４）。処理ロジックは、ＢＩＳＴ−ＬＦＳＲ又は他のタイプのテスト処理を利用してもよい。テストされるメモリ位置は、いくつかの実施例では、メモリのすべてを含むものであってもよい。他の実施例では、動的エラー回避ロジック（図８の８３６）が故障の可能性のあるメモリ位置のグループをすでに決定し、すべてのメモリのサブセットが、故障した位置のエラーのみの回避方法を決定するためテストされてもよい。
その後、処理ロジックは、テストされた各メモリ位置を読む（処理ブロック１００６）。その後、処理ロジックは、エラーが検出されたか決定する（処理ブロック１００８）。多数の実施例では、ＥＣＣ又は他の同様のエラー検出コードが、１以上のエラーがあるか決定するのに利用される。エラーがない場合、処理ロジックはブロック１００２に戻り、電力供給レベルをさらに低下する。そうでなく、エラーが検出された場合、処理ロジックは、エラーを訂正するか、又はエラーを回避しようと試みる（処理ブロック１０１０）。
エラーを訂正又は回避するのに利用されるステップセットは、当該技術は、誤り訂正のためのＥＣＣ、冗長制御及びエラー回避のためのキャッシュライン無効化と共に、メモリリフレッシュ間の時間を減少させることを含むものであってもよいが、実現形態に固有のものである。さらに、他のオプションは、前の電圧レベルがエラーを生じさせなかった場合、前に電圧レベルのインクリメントまで電力を戻すよう増加させることである。
その後、処理ロジックは、エラーが良好に訂正又は回避されたか確認するためチェックする（処理ブロック１０１２）。エラーが良好に訂正又は回避された場合、処理ロジックは、ブロック１００２に戻り、電力供給レベルをさらに低下させる。
図示されない他の実施例では、供給される初期的な電力は低い電力レベルであってもよく、インクリメントは、供給される電力を低下させるのでなく、供給される電力を増加させる。これらの実施例では、初期的なテストのインクリメントは、有意な個数のエラーを示し、エラーがなくなるまで供給が増加される。
いくつかの実施例では、適応的電力ロジック（図８の８４８）は、初期化中にこれらのインクリメントテストを実行する。他の実施例では、これらのテストは、メモリスタックに供給される電力を変更するため、処理中に動的に実行される。ハイブリッドメモリスタックとハイブリッドメモリバッファとの間の高帯域幅伝送は、リフレッシュ期間中より一般に高い電力を必要とし、メモリに供給される電力は、リフレッシュ段階中に１以上のインクリメントにより動的に低下されてもよい。
リフレッシュ段階が終了し、帯域幅が再び増加されると、適応的電力ロジック８４８は、電力を１以上のインクリメントで増加してもよい。
図１１は、適応的リフレッシュロジックを用いてハイブリッドメモリ装置に供給される電力を最適化するプロセスの実施例のフロー図である。メモリがリフレッシュされる毎に、リフレッシュを実現するため、ある量の電力が要求される。従って、リフレッシュインターバルが増加した場合、メモリにより要求される時間における全体的な電力は減少する。
当該プロセスは、ハードウェア（回路など）、ソフトウェア（オペレーティングシステムなど）、ファームウェア（マイクロコードなど）、又はこれら３つのタイプの処理ロジックの何れかの組み合わせから構成される処理ロジックにより実行されてもよい。
当該プロセスは、処理ロジックが初期的なメモリリフレッシュレートを設定することによって開始される（処理ブロック１１００）。いくつかの実施例では、初期的なリフレッシュレートは、初期化中にＢＩＯＳ設定により予め決定されてもよい。
処理ロジックは、その後に、ステップ又はインクリメントだけ現在の設定からメモリリフレッシュインターバルを増加させる（処理ブロック１１０２）。リフレッシュインターバル間の時間のデルタは、ＢＩＯＳのユーザにより設定される値又は所定値であってもよい。
リフレッシュレートがインクリメントだけ増加されると、処理ロジックは、メモリ位置に書き込むことによって、メモリに対してテストを実行する（処理ブロック１１０４）。
その後、処理ロジックは、テストされた各メモリ位置を読む（処理ブロック１１０６）。その後、処理ロジックは、エラーが検出されたか判断する（処理ブロック１１０８）。多数の実施例では、ＥＣＣ又は他の同様のエラー検出コードが、１以上のエラーが存在するか決定するのに利用される。エラーがない場合、処理ロジックは、ブロック１００２に戻り、リフレッシュ間のインターバルをさらに増加させる。そうでなく、エラーが検出された場合、処理ロジックは、エラーを訂正するか、又はエラーを回避しようと試みる（処理ブロック１１１０）。
再び、エラーを訂正又は回避するのに利用されるステップセットは、実現形態に固有であるが、ＥＣＣ、冗長制御、リフレッシュレートインターバルの減少又はメモリに供給される電力の増加を無効にするキャッシュラインを含むものであってもよい。
その後、処理ロジックは、エラーが良好に訂正又は回避されたか確認するためチェックする（処理ブロック１１１２）。エラーが良好に訂正又は回避された場合、処理ロジックは、リフレッシュレートインターバルをさらに増加させるため、ブロック１１０２に戻る。
図８に戻って、ハイブリッドメモリバッファ８００はまた、バーチャルページバッファ８５８を有してもよい。多数の実施例では、バーチャルページバッファ８５８は、メモリに現在開かれている各ページの少なくとも一部を格納する。メモリアクセスパターンが時間的及び空間的ロカリティを示すことは普通である。以前には、このロカリティは、必要なページを再オープンする遅延及び電力を低減するため、各バンクにメモリページをオープンに維持することによって利用された。しかしながら、今日のＣＰＵのマルチスレッド化された処理が与えられると、厳しいバンクコンフリクトが生じる可能性がある。この問題が与えられると、バーチャルページバッファ９５９は、バンクコンフリクトの可能性を低減し、ページがメモリリクエストによりアクセス可能となるように、ハイブリッドメモリバッファにオープンされた各ページの一部を格納してもよい。ハイブリッドメモリバッファ８００は、このバーチャルオープンページが電力及び遅延を低減し、装置の帯域幅を増やすことの双方を可能にする。
本発明の実施例の各要素は、マシーン実行可能な命令を格納するためのマシーン可読媒体として提供されてもよい。マシーン可読媒体は、限定することなく、フラッシュメモリ、光ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ／Ｖｉｄｅｏ Ｄｉｓｋ）ＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）、磁気若しくは光カード、伝搬媒体、又は電子命令を格納するのに適した他のタイプのマシーン可読媒体を含むものであってもよい。例えば、本発明の実施例は、搬送波又は通信リンク（モデム又はネットワーク接続など）を介し他の伝搬媒体に実現されるデータ信号によりリモートコンピュータ（サーバなど）から要求元のコンピュータ（クライアントなど）に伝送されるコンピュータプログラムとしてダウンロードされてもよい。
上記説明では、本発明の実施例を説明するため用語が利用されている。例えば、“ロジック”という用語は、１以上の機能を実行するハードウェア、ファームウェア、ソフトウェア（又はこれらの何れかの組み合わせ）を表す。例えば、“ハードウェア”の具体例は、限定することなく、集積回路、有限状態マシーン又は組み合わせのロジックを含む。集積回路は、マイクロプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、デジタル信号プロセッサ、マイクロコントローラなどのプロセッサの形態をとってもよい。
本明細書を通じて“一実施例”又は“実施例”という表現は、実施例に関して説明された特定の特徴、構成又は特性が本発明の少なくとも１つの実施例に含まれることを意味することが理解されるべきである。従って、本明細書の各所における“実施例”、“一実施例”又は“他の実施例”という２以上の表現は、必ずしもすべてが同一の実施例を参照しているとは限らないことが強調及び理解されるべきである。さらに、特定の特徴、構成又は特性は、本発明の１以上の実施例に適したものとなるように組み合わされてもよい。
同様に、本発明の実施例の上記説明では、各種特徴は各種発明の態様の１以上の理解に用いられる本開示の簡素化のため、単一の実施例、図面又は説明にグループ化されることがあることが理解されるべきである。しかしながら、本開示の方法は、請求される主題が各請求項に明示的に記載されるより多くの特徴を必要とする意図を反映するものとして解釈されるべきでない。むしろ、以下の請求項が反映するように、本発明の態様は開示された単一の実施例のすべての特徴より少なくしかない。従って、詳細な説明に続く請求項は、詳細な説明に明示的に含まれる。
１００ コンピュータシステム
１０２ システムボード
１０４ ＣＰＵ

Claims (12)

  1. 第１サイドを有するパッケージ基板と、
    前記パッケージ基板の第１サイドに付属されるハイブリッドメモリバッファチップであって、プロセッサとのＨＳＩＯ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェースをサポートするＨＳＩＯロジックと、前記ＨＳＩＯインタフェース上でパケット処理プロトコルをサポートするパケット処理ロジックとを有し、前記ハイブリッドメモリバッファチップはパーシャルハイブリッドメモリバッファである、ハイブリッドメモリバッファチップと、
    前記ハイブリッドメモリバッファに垂直方向にスタックされる複数のメモリストレイタムのそれぞれにおける複数のメモリタイルであって、各メモリタイルがメモリアレイとタイル入出力（ＩＯ）ロジックとを含み、前記複数のメモリストレイタムはベースメモリストレイタムを含み、前記ベースメモリストレイタムの複数のメモリタイルは第１サイドと第２サイドとを含み、前記第２サイドは前記第１サイドの反対であり、前記第１サイドは前記複数のメモリストレイタムの他のメモリストレイタムの複数のメモリタイルに結合され、前記第２サイドは前記パッケージ基板と前記ハイブリッドメモリバッファチップとに対向する、複数のメモリタイルと、
    を有するメモリ装置であって、
    複数のインターコネクトＲＤＬ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）ラインが前記ベースメモリストレイタムの複数のメモリタイルの第２サイドに配置され、前記複数のＲＤＬラインが前記ハイブリッドメモリバッファチップに電気的に結合され、
    前記ベースメモリストレイタムの各メモリは前記複数のＲＤＬラインの１以上のラインを介し前記ハイブリッドメモリバッファチップに電気的に結合され、前記ハイブリッドメモリバッファチップは前記複数のＲＤＬラインの１以上の更なるラインによって前記パッケージ基板に電気的に結合され、前記ベースメモリストレイタムの各メモリタイルは前記パッケージ基板に直接に電気的に結合されるメモリ装置。
  2. 前記ハイブリッドメモリバッファチップは、前記複数のメモリストレイタムの第１の複数のスルーシリコンビアを介し前記複数のメモリストレイタムの複数のメモリタイルのそれぞれと電気的に結合され、前記複数のＲＤＬラインのそれぞれは前記第１の複数のスルーシリコンビアの各スルーシリコンビアと結合され、前記パッケージ基板は、第２の複数のスルーシリコンビアを介し前記複数のメモリストレイタムの複数のメモリタイルのそれぞれと電気的に結合される、請求項１記載のメモリ装置。
  3. 前記パッケージ基板は、前記パーシャルハイブリッドメモリバッファを受けることが可能な凹部を有し、
    前記パーシャルハイブリッドメモリバッファは、前記凹部内に配置される、請求項１記載のメモリ装置。
  4. 第１サイドを有するパッケージ基板と、
    前記パッケージ基板に付属するハイブリッドメモリバッファチップであって、プロセッサとのＨＳＩＯ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェースをサポートするＨＳＩＯロジックと、前記ＨＳＩＯインタフェース上でパケット処理プロトコルをサポートするパケット処理ロジックとを有し、前記ハイブリッドメモリバッファチップはパーシャルハイブリッドメモリバッファである、ハイブリッドメモリバッファチップと、
    前記パッケージ基板に垂直方向にスタックされる複数のメモリストレイタムのそれぞれにおける複数のメモリタイルであって、各メモリタイルがメモリアレイとタイル入出力（ＩＯ）ロジックとを含み、前記複数のメモリストレイタムはベースメモリストレイタムを含み、前記ベースメモリストレイタムの複数のメモリタイルは第１サイドと第２サイドとを含み、前記第２サイドは前記第１サイドの反対であり、前記第１サイドは前記複数のメモリストレイタムの他のメモリストレイタムの複数のメモリタイルに結合され、前記第２サイドは前記パッケージ基板と前記ハイブリッドメモリバッファチップとに対向する、複数のメモリタイルと、
    を有するメモリ装置であって、
    複数のインターコネクトＲＤＬ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）ラインが前記ベースメモリストレイタムの複数のメモリタイルの第２サイドに配置され、前記複数のＲＤＬラインが前記ハイブリッドメモリバッファチップに電気的に結合され、
    前記ベースメモリストレイタムの各メモリタイルは前記複数のＲＤＬラインの１以上のラインを介し前記ハイブリッドメモリバッファチップに電気的に結合され、前記ハイブリッドメモリバッファチップは前記複数のＲＤＬラインの１以上の更なるラインによって前記パッケージ基板に電気的に結合され、前記ベースメモリストレイタムの各メモリタイルは前記パッケージ基板に直接に電気的に結合されるメモリ装置。
  5. プロセッサと、
    高速インターコネクトを介し前記プロセッサに接続されるメモリ装置と、
    を有するシステムであって、
    前記メモリ装置は、
    第１サイドを有するパッケージ基板と、
    前記パッケージ基板の第１サイドに付属するハイブリッドメモリバッファチップであって、前記ハイブリッドメモリバッファチップはプロセッサとのＨＳＩＯ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェースをサポートするＨＳＩＯロジックと、前記ＨＳＩＯインタフェース上でパケット処理プロトコルをサポートするパケット処理ロジックとを有し、前記ハイブリッドメモリバッファチップはパーシャルハイブリッドメモリバッファである、ハイブリッドメモリバッファチップと、
    前記パッケージ基板に垂直方向にスタックされる複数のメモリストレイタムのそれぞれにおける複数のメモリタイルであって、各メモリタイルがメモリアレイとタイル入出力（ＩＯ）ロジックとを含み、前記複数のメモリストレイタムはベースメモリストレイタムを含み、前記ベースメモリストレイタムの複数のメモリタイルは第１サイドと第２サイドとを含み、前記第２サイドは前記第１サイドの反対であり、前記第１サイドは前記複数のメモリストレイタムの他のメモリストレイタムの複数のメモリタイルに結合され、前記第２サイドは前記パッケージ基板と前記ハイブリッドメモリバッファチップとに対向する、複数のメモリタイルと、
    を有し、
    複数のインターコネクトＲＤＬ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）ラインが前記ベースメモリストレイタムの複数のメモリタイルの第２サイドに配置され、前記複数のＲＤＬラインが前記ハイブリッドメモリバッファチップに電気的に結合され、
    前記ベースメモリストレイタムの各メモリタイルは前記複数のＲＤＬラインの１以上のラインを介し前記ハイブリッドメモリバッファチップに電気的に結合され、前記ハイブリッドメモリバッファチップは前記複数のＲＤＬラインの１以上の更なるラインによって前記パッケージ基板に電気的に結合され、前記ベースメモリストレイタムの各メモリタイルは前記パッケージ基板に直接に電気的に結合されるシステム。
  6. 前記パッケージ基板は、前記パーシャルハイブリッドメモリバッファを受けることが可能な凹部を有し、
    前記パーシャルハイブリッドメモリバッファは、前記凹部内に配置される、請求項５記載のシステム。
  7. 前記ベースメモリストレイタムの各メモリタイルと前記ハイブリッドメモリバッファチップとを電気的に結合する前記複数のＲＤＬラインのラインは、前記ベースメモリストレイタムの第２サイドと前記ハイブリッドメモリバッファチップとの間で経路となり、前記ハイブリッドメモリバッファチップの各データ、アドレス、クロック及び制御ピンと、前記第１の複数のスルーシリコンビアの各スルーシリコンビアとを結合する、請求項２記載のメモリ装置。
  8. 前記ハイブリッドメモリバッファチップは、前記複数のメモリストレイタムの第１の複数のスルーシリコンビアを介し前記複数のメモリストレイタムの複数のメモリタイルのそれぞれと電気的に結合され、前記複数のＲＤＬラインのそれぞれは前記第１の複数のスルーシリコンビアの各スルーシリコンビアに結合され、前記パッケージ基板は第２の複数のスルーシリコンビアを介し前記複数のメモリストレイタムの複数のメモリタイルのそれぞれと電気的に結合される、請求項４記載のメモリ装置。
  9. 前記ハイブリッドメモリバッファチップは、前記複数のメモリストレイタムの第１の複数のスルーシリコンビアを介し前記複数のメモリストレイタムの複数のメモリタイルのそれぞれと電気的に結合され、前記複数のＲＤＬラインのそれぞれは前記第１の複数のスルーシリコンビアの各スルーシリコンビアに結合され、前記パッケージ基板は第２の複数のスルーシリコンビアを介し前記複数のメモリストレイタムの複数のメモリタイルのそれぞれと電気的に結合される、請求項５記載のシステム。
  10. 前記第１の複数のスルーシリコンビアは前記複数のメモリストレイタムに情報を提供するためのものであり、前記第２の複数のスルーシリコンビアは前記複数のメモリストレイタムに電力を提供するためのものである、請求項２記載のメモリ装置。
  11. 前記第１の複数のスルーシリコンビアは前記複数のメモリストレイタムに情報を提供するためのものであり、前記第２の複数のスルーシリコンビアは前記複数のメモリストレイタムに電力を提供するためのものである、請求項８記載のメモリ装置。
  12. 前記第１の複数のスルーシリコンビアは前記複数のメモリストレイタムに情報を提供するためのものであり、前記第２の複数のスルーシリコンビアは前記複数のメモリストレイタムに電力を提供するためのものである、請求項９記載のシステム。
JP2014262730A 2009-12-31 2014-12-25 ハイブリッドメモリのためのシステム、方法及び装置 Active JP5869097B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/655,590 US8612809B2 (en) 2009-12-31 2009-12-31 Systems, methods, and apparatuses for stacked memory
US12/655,590 2009-12-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012547101A Division JP5676644B2 (ja) 2009-12-31 2010-12-10 ハイブリッドメモリのためのシステム、方法及び装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015200976A Division JP2016027498A (ja) 2009-12-31 2015-10-09 ハイブリッドメモリのためのシステム、方法及び装置

Publications (2)

Publication Number Publication Date
JP2015111425A JP2015111425A (ja) 2015-06-18
JP5869097B2 true JP5869097B2 (ja) 2016-02-24

Family

ID=44188959

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012547101A Active JP5676644B2 (ja) 2009-12-31 2010-12-10 ハイブリッドメモリのためのシステム、方法及び装置
JP2014262730A Active JP5869097B2 (ja) 2009-12-31 2014-12-25 ハイブリッドメモリのためのシステム、方法及び装置
JP2015200976A Pending JP2016027498A (ja) 2009-12-31 2015-10-09 ハイブリッドメモリのためのシステム、方法及び装置
JP2017157380A Active JP6339280B2 (ja) 2009-12-31 2017-08-17 ハイブリッドメモリのためのシステム、方法及び装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012547101A Active JP5676644B2 (ja) 2009-12-31 2010-12-10 ハイブリッドメモリのためのシステム、方法及び装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015200976A Pending JP2016027498A (ja) 2009-12-31 2015-10-09 ハイブリッドメモリのためのシステム、方法及び装置
JP2017157380A Active JP6339280B2 (ja) 2009-12-31 2017-08-17 ハイブリッドメモリのためのシステム、方法及び装置

Country Status (7)

Country Link
US (6) US8612809B2 (ja)
EP (3) EP2519948B1 (ja)
JP (4) JP5676644B2 (ja)
KR (1) KR101454090B1 (ja)
CN (2) CN104575568B (ja)
TW (2) TWI517179B (ja)
WO (1) WO2011081846A2 (ja)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559507B2 (ja) * 2009-10-09 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備える情報処理システム
US8612809B2 (en) 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory
US8650446B2 (en) * 2010-03-24 2014-02-11 Apple Inc. Management of a non-volatile memory based on test quality
US8582373B2 (en) 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
US8191034B1 (en) * 2010-09-23 2012-05-29 Cadence Design Systems, Inc. Method and system for measuring terminal compatibility and alignment
US8612676B2 (en) 2010-12-22 2013-12-17 Intel Corporation Two-level system main memory
US8607089B2 (en) 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
US9294224B2 (en) 2011-09-28 2016-03-22 Intel Corporation Maximum-likelihood decoder in a memory controller for synchronization
EP2761480A4 (en) 2011-09-30 2015-06-24 Intel Corp APPARATUS AND METHOD FOR IMPLEMENTING MULTINIVE MEMORY HIERARCHY ON COMMON MEMORY CHANNELS
WO2013048490A1 (en) 2011-09-30 2013-04-04 Intel Corporation Non-volatile random access memory (nvram) as a replacement for traditional mass storage
US9342453B2 (en) 2011-09-30 2016-05-17 Intel Corporation Memory channel that supports near memory and far memory access
WO2013048491A1 (en) 2011-09-30 2013-04-04 Intel Corporation Apparatus, method and system that stores bios in non-volatile random access memory
US9378133B2 (en) 2011-09-30 2016-06-28 Intel Corporation Autonomous initialization of non-volatile random access memory in a computer system
CN103946811B (zh) 2011-09-30 2017-08-11 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
CN103946813B (zh) 2011-09-30 2017-08-25 英特尔公司 基于使用统计量追踪的远存储器访问信号的生成
WO2013077867A1 (en) 2011-11-22 2013-05-30 Intel Corporation Access control for non-volatile random access memory across platform agents
CN104106057B (zh) 2011-12-13 2018-03-30 英特尔公司 用非易失性随机存取存储器提供对休眠状态转变的即时响应的方法和系统
WO2013089685A1 (en) 2011-12-13 2013-06-20 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
CN103999161B (zh) 2011-12-20 2016-09-28 英特尔公司 用于相变存储器漂移管理的设备和方法
BR112014013390A2 (pt) 2011-12-20 2017-06-13 Intel Corp redução de potência parcial dinâmica de cache de lado de memória em hierarquia de memória de 2 níveis
US9448922B2 (en) 2011-12-21 2016-09-20 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
US20130166672A1 (en) * 2011-12-22 2013-06-27 International Business Machines Corporation Physically Remote Shared Computer Memory
WO2013095559A1 (en) 2011-12-22 2013-06-27 Intel Corporation Power conservation by way of memory channel shutdown
US9236143B2 (en) 2011-12-28 2016-01-12 Intel Corporation Generic address scrambler for memory circuit test engine
US9396118B2 (en) 2011-12-28 2016-07-19 Intel Corporation Efficient dynamic randomizing address remapping for PCM caching to improve endurance and anti-attack
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
KR102076584B1 (ko) * 2012-10-22 2020-04-07 삼성전자주식회사 메모리 셀을 리페어 하는 방법과 장치 및 이를 포함하는 메모리 시스템
US9953725B2 (en) 2012-02-29 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating the same
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
TWI602181B (zh) * 2012-02-29 2017-10-11 三星電子股份有限公司 記憶體系統以及使用測試元件傳輸失效位址至記憶體元件的操作方法
US8587340B2 (en) * 2012-03-27 2013-11-19 Micron Technology, Inc. Apparatuses including scalable drivers and methods
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
JP5980556B2 (ja) * 2012-04-27 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置
US9252996B2 (en) 2012-06-21 2016-02-02 Micron Technology, Inc. Apparatuses and methods to change information values
US10303618B2 (en) * 2012-09-25 2019-05-28 International Business Machines Corporation Power savings via dynamic page type selection
US8830716B2 (en) * 2012-09-29 2014-09-09 Intel Corporation Intelligent far memory bandwith scaling
US9298395B2 (en) * 2012-10-22 2016-03-29 Globalfoundries Inc. Memory system connector
KR101630583B1 (ko) 2012-10-30 2016-06-14 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 스마트 메모리 버퍼
US9354875B2 (en) * 2012-12-27 2016-05-31 Intel Corporation Enhanced loop streaming detector to drive logic optimization
US20140189227A1 (en) * 2012-12-28 2014-07-03 Samsung Electronics Co., Ltd. Memory device and a memory module having the same
KR102029682B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지
US9679615B2 (en) * 2013-03-15 2017-06-13 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US11074169B2 (en) * 2013-07-03 2021-07-27 Micron Technology, Inc. Programmed memory controlled data movement and timing within a main memory device
US9338918B2 (en) 2013-07-10 2016-05-10 Samsung Electronics Co., Ltd. Socket interposer and computer system using the socket interposer
US9147438B2 (en) 2013-10-23 2015-09-29 Qualcomm Incorporated Monolithic three dimensional (3D) integrated circuits (ICs) (3DICs) with vertical memory components, related systems and methods
US9910484B2 (en) * 2013-11-26 2018-03-06 Intel Corporation Voltage regulator training
JP2015141725A (ja) * 2014-01-28 2015-08-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える情報処理システム
US9237670B2 (en) 2014-02-26 2016-01-12 Samsung Electronics Co., Ltd. Socket interposer and computer system using the socket
KR102192539B1 (ko) * 2014-05-21 2020-12-18 삼성전자주식회사 반도체 장치 및 이의 프로그램 방법
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
KR102296738B1 (ko) * 2015-06-01 2021-09-01 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 에러 정정 방법
KR102290020B1 (ko) * 2015-06-05 2021-08-19 삼성전자주식회사 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US20170060434A1 (en) * 2015-08-27 2017-03-02 Samsung Electronics Co., Ltd. Transaction-based hybrid memory module
US10740116B2 (en) * 2015-09-01 2020-08-11 International Business Machines Corporation Three-dimensional chip-based regular expression scanner
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
CN108139978B (zh) 2015-10-01 2023-03-03 拉姆伯斯公司 具有高速缓存的存储器模块操作的存储器系统
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US10275160B2 (en) 2015-12-21 2019-04-30 Intel Corporation Method and apparatus to enable individual non volatile memory express (NVME) input/output (IO) Queues on differing network addresses of an NVME controller
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
CN109684653B (zh) * 2017-10-19 2023-12-22 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列封装
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10073787B2 (en) * 2016-04-18 2018-09-11 Via Alliance Semiconductor Co., Ltd. Dynamic powering of cache memory by ways within multiple set groups based on utilization trends
KR102533236B1 (ko) 2016-06-20 2023-05-17 삼성전자주식회사 개선된 레이턴시를 갖는 메모리 장치 및 그것의 동작 방법
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
WO2018004756A1 (en) 2016-06-27 2018-01-04 Sukalpa Biswas Memory system having combined high density, low bandwidth and low density, high bandwidth memories
KR102612003B1 (ko) 2016-07-11 2023-12-08 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
US10241906B1 (en) * 2016-07-30 2019-03-26 EMC IP Holding Company LLC Memory subsystem to augment physical memory of a computing system
US10387303B2 (en) * 2016-08-16 2019-08-20 Western Digital Technologies, Inc. Non-volatile storage system with compute engine to accelerate big data applications
US10200376B2 (en) 2016-08-24 2019-02-05 Intel Corporation Computer product, method, and system to dynamically provide discovery services for host nodes of target systems and storage resources in a network
US10176116B2 (en) 2016-09-28 2019-01-08 Intel Corporation Computer product, method, and system to provide discovery services to discover target storage resources and register a configuration of virtual target storage resources mapping to the target storage resources and an access control list of host nodes allowed to access the virtual target storage resources
US9818457B1 (en) * 2016-09-30 2017-11-14 Intel Corporation Extended platform with additional memory module slots per CPU socket
US10216657B2 (en) 2016-09-30 2019-02-26 Intel Corporation Extended platform with additional memory module slots per CPU socket and configured for increased performance
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US10318381B2 (en) * 2017-03-29 2019-06-11 Micron Technology, Inc. Selective error rate information for multidimensional memory
US10185652B2 (en) 2017-05-26 2019-01-22 Micron Technology, Inc. Stack access control for memory device
JP6866785B2 (ja) * 2017-06-29 2021-04-28 富士通株式会社 プロセッサおよびメモリアクセス方法
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
KR102395463B1 (ko) * 2017-09-27 2022-05-09 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
CN111433749B (zh) 2017-10-12 2023-12-08 拉姆伯斯公司 具有dram高速缓存的非易失性物理存储器
US10269445B1 (en) * 2017-10-22 2019-04-23 Nanya Technology Corporation Memory device and operating method thereof
US10297304B1 (en) * 2017-11-12 2019-05-21 Nanya Technology Corporation Memory device and operating method thereof
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
US10541010B2 (en) * 2018-03-19 2020-01-21 Micron Technology, Inc. Memory device with configurable input/output interface
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
KR102512754B1 (ko) * 2018-03-30 2023-03-23 삼성전자주식회사 관통 전극을 통해 전송되는 제어 신호를 이용하여 데이터를 샘플링하는 메모리 장치
CN109472099A (zh) * 2018-11-19 2019-03-15 郑州云海信息技术有限公司 一种服务器的印刷电路板及制作方法
KR20200081045A (ko) * 2018-12-27 2020-07-07 삼성전자주식회사 3차원 적층 메모리 장치 및 그 동작 방법
US10606775B1 (en) * 2018-12-28 2020-03-31 Micron Technology, Inc. Computing tile
US11157374B2 (en) * 2018-12-28 2021-10-26 Intel Corporation Technologies for efficient reliable compute operations for mission critical applications
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory
WO2020172557A1 (en) * 2019-02-22 2020-08-27 Micron Technology, Inc. Memory device interface and method
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
KR20200138493A (ko) 2019-05-30 2020-12-10 삼성전자주식회사 반도체 패키지
US11043472B1 (en) 2019-05-31 2021-06-22 Kepler Compute Inc. 3D integrated ultra high-bandwidth memory
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11144228B2 (en) * 2019-07-11 2021-10-12 Micron Technology, Inc. Circuit partitioning for a memory device
CN110968529A (zh) * 2019-11-28 2020-04-07 深圳忆联信息系统有限公司 无缓存固态硬盘的实现方法、装置、计算机设备及存储介质
WO2021133826A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Neuromorphic memory device and method
US11635910B2 (en) 2019-12-30 2023-04-25 Micron Technology, Inc. Memory device interface and method
EP4085459A4 (en) 2019-12-31 2024-02-21 Micron Technology Inc MEMORY MODULE MULTI-PORT BUFFER TECHNIQUES
US11410737B2 (en) * 2020-01-10 2022-08-09 Micron Technology, Inc. Power regulation for memory systems
KR20210093612A (ko) 2020-01-20 2021-07-28 삼성전자주식회사 차단층을 포함하는 반도체 패키지
US11954040B2 (en) * 2020-06-15 2024-04-09 Arm Limited Cache memory architecture
CN116137923A (zh) * 2020-07-14 2023-05-19 美光科技公司 多路复用存储器装置接口及方法
US20210335393A1 (en) * 2021-07-09 2021-10-28 Intel Corporation Stacked memory chip solution with reduced package inputs/outputs (i/os)
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3273119A (en) * 1961-08-21 1966-09-13 Bell Telephone Labor Inc Digital error correcting systems
JPS6465650A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Error detecting device for storage device
JPH0420504Y2 (ja) 1987-10-19 1992-05-11
DE69033262T2 (de) * 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
JPH02302856A (ja) 1989-05-18 1990-12-14 Nec Field Service Ltd キャッシュメモリ縮退方式
JPH03273673A (ja) * 1990-03-23 1991-12-04 Matsushita Electron Corp 半導体装置
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5568437A (en) * 1995-06-20 1996-10-22 Vlsi Technology, Inc. Built-in self test for integrated circuits having read/write memory
KR100313514B1 (ko) 1999-05-11 2001-11-17 김영환 하이브리드 메모리 장치
JP3799197B2 (ja) 1999-08-26 2006-07-19 株式会社東芝 半導体記憶装置
US7266634B2 (en) * 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
US20050066968A1 (en) 2000-08-01 2005-03-31 Shofner Frederick M. Generation, delivery, measurement and control of aerosol boli for diagnostics and treatments of the respiratory/pulmonary tract of a patient
JP4497683B2 (ja) * 2000-09-11 2010-07-07 ローム株式会社 集積回路装置
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6373758B1 (en) * 2001-02-23 2002-04-16 Hewlett-Packard Company System and method of operating a programmable column fail counter for redundancy allocation
JP4262912B2 (ja) * 2001-10-16 2009-05-13 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
TW556961U (en) 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
JP4137757B2 (ja) 2003-10-01 2008-08-20 株式会社日立製作所 ネットワーク変換器及び情報処理システム
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP3896112B2 (ja) * 2003-12-25 2007-03-22 エルピーダメモリ株式会社 半導体集積回路装置
US7085152B2 (en) 2003-12-29 2006-08-01 Intel Corporation Memory system segmented power supply and control
US7577859B2 (en) * 2004-02-20 2009-08-18 International Business Machines Corporation System and method of controlling power consumption in an electronic system by applying a uniquely determined minimum operating voltage to an integrated circuit rather than a predetermined nominal voltage selected for a family of integrated circuits
JP4569182B2 (ja) * 2004-03-19 2010-10-27 ソニー株式会社 半導体装置
US7557941B2 (en) * 2004-05-27 2009-07-07 Silverbrook Research Pty Ltd Use of variant and base keys with three or more entities
US8200879B1 (en) * 2004-06-29 2012-06-12 National Semiconductor Corporation Memory interface including an efficient variable-width bus
US7451282B2 (en) * 2005-03-09 2008-11-11 Dolphin Interconnect Solutions North America Inc. System and method for storing a sequential data stream
JP4216825B2 (ja) * 2005-03-22 2009-01-28 株式会社日立製作所 半導体パッケージ
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
JP4401319B2 (ja) * 2005-04-07 2010-01-20 株式会社日立製作所 Ｄｒａｍ積層パッケージ並びにｄｒａｍ積層パッケージの試験および救済方法
US7827345B2 (en) 2005-08-04 2010-11-02 Joel Henry Hinrichs Serially interfaced random access memory
US7327592B2 (en) * 2005-08-30 2008-02-05 Micron Technology, Inc. Self-identifying stacked die semiconductor components
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
JP2007273072A (ja) * 2006-03-09 2007-10-18 Matsushita Electric Ind Co Ltd 半導体記憶装置および半導体装置
JP2007280562A (ja) * 2006-04-11 2007-10-25 Sharp Corp リフレッシュ制御装置
US7716411B2 (en) 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
JP2008140220A (ja) * 2006-12-04 2008-06-19 Nec Corp 半導体装置
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
EP3540736B1 (en) * 2006-12-14 2023-07-26 Rambus Inc. Multi-die memory device
US7672178B2 (en) 2006-12-29 2010-03-02 Intel Corporation Dynamic adaptive read return of DRAM data
US20090006757A1 (en) * 2007-06-29 2009-01-01 Abhishek Singhal Hierarchical cache tag architecture
US7813210B2 (en) 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
WO2009051917A1 (en) * 2007-10-15 2009-04-23 Joseph Schweiray Lee Providing error correction to unwritten pages and for identifying unwritten pages in flash memory
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US7383475B1 (en) * 2007-10-29 2008-06-03 International Business Machines Corporation Design structure for memory array repair where repair logic cannot operate at same operating condition as array
JP2009116978A (ja) * 2007-11-08 2009-05-28 Nec Computertechno Ltd 半導体記憶装置
KR101393311B1 (ko) * 2008-03-19 2014-05-12 삼성전자주식회사 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리
US20090282308A1 (en) * 2008-05-09 2009-11-12 Jan Gutsche Memory Cell Arrangement and Method for Reading State Information From a Memory Cell Bypassing an Error Detection Circuit
US8060719B2 (en) 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US8283771B2 (en) * 2008-06-30 2012-10-09 Intel Corporation Multi-die integrated circuit device and method
JP2010021306A (ja) * 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
US7929368B2 (en) * 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
US8018752B2 (en) * 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
US8612809B2 (en) 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory

Also Published As

Publication number Publication date
US9886343B2 (en) 2018-02-06
EP3029679A1 (en) 2016-06-08
US20120284436A1 (en) 2012-11-08
US20190354437A1 (en) 2019-11-21
JP2016027498A (ja) 2016-02-18
US8612809B2 (en) 2013-12-17
US20200233746A1 (en) 2020-07-23
TW201604893A (zh) 2016-02-01
WO2011081846A3 (en) 2011-12-15
EP2519948B1 (en) 2016-10-26
EP2519948A4 (en) 2014-01-08
US10621043B2 (en) 2020-04-14
CN102640225A (zh) 2012-08-15
JP2015111425A (ja) 2015-06-18
TWI587315B (zh) 2017-06-11
US20110161748A1 (en) 2011-06-30
TW201135748A (en) 2011-10-16
US20150161005A1 (en) 2015-06-11
US8984189B2 (en) 2015-03-17
US20180232275A1 (en) 2018-08-16
KR101454090B1 (ko) 2014-10-22
CN104575568B (zh) 2018-10-26
JP5676644B2 (ja) 2015-02-25
TWI517179B (zh) 2016-01-11
JP2013516020A (ja) 2013-05-09
EP3910632A1 (en) 2021-11-17
KR20120097389A (ko) 2012-09-03
US10956268B2 (en) 2021-03-23
EP2519948A2 (en) 2012-11-07
CN104575568A (zh) 2015-04-29
CN102640225B (zh) 2015-01-28
WO2011081846A2 (en) 2011-07-07
JP2017224382A (ja) 2017-12-21
JP6339280B2 (ja) 2018-06-06
US11003534B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
JP6339280B2 (ja) ハイブリッドメモリのためのシステム、方法及び装置
US11500576B2 (en) Apparatus and architecture of non-volatile memory module in parallel configuration
EP3279798B1 (en) System including hierarchical memory modules having different types of integrated circuit memory devices
US9324458B2 (en) Method and controller for receiving and outputting commands and addresses using a queue
KR20100115805A (ko) 네트워크 온 칩 방법들, 장치들, 및 시스템들을 갖는 메모리 디바이스
KR20190049710A (ko) 메모리에서 에러 체킹 및 정정 코드의 확장된 적용
EP3138009B1 (en) Variable width error correction
US20230195327A1 (en) Memory system and method of operating the same
US20240125851A1 (en) Multi-modal memory apparatuses and systems
US20230333928A1 (en) Storage and access of metadata within selective dynamic random access memory (dram) devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5869097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250