JP2005004895A - 同期バンク型メモリ - Google Patents
同期バンク型メモリ Download PDFInfo
- Publication number
- JP2005004895A JP2005004895A JP2003167989A JP2003167989A JP2005004895A JP 2005004895 A JP2005004895 A JP 2005004895A JP 2003167989 A JP2003167989 A JP 2003167989A JP 2003167989 A JP2003167989 A JP 2003167989A JP 2005004895 A JP2005004895 A JP 2005004895A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- bank
- port
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Abstract
【課題】同期バンク型メモリにおいてメモリアクセスサイクル時間を短縮する。
【解決手段】同期バンク型多ポートメモリにおいて、レジスタ／バッファ回路は、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行う。アクセス競合回避回路は、レジスタ・バッファ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生する。スイッチングネットワーク回路は、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、バンク選択信号を生成して選択されたバンクを活性化する。同期バンク型１ポートメモリも、同様に、構成される。
【選択図】図１
【解決手段】同期バンク型多ポートメモリにおいて、レジスタ／バッファ回路は、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行う。アクセス競合回避回路は、レジスタ・バッファ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生する。スイッチングネットワーク回路は、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、バンク選択信号を生成して選択されたバンクを活性化する。同期バンク型１ポートメモリも、同様に、構成される。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、同期バンク型メモリの構成に関するものである。
【０００２】
【従来の技術】
同期型多ポートメモリは、複数のポートからの読出し・書込み要求を並列に処理する。多ポートメモリには、面積増加の問題やアクセス競合回避の問題がある。バンク型多ポートメモリでは、バンクと呼ばれる多数の１ポートメモリセルを配置し、各ポートとつなぐ。１ポートメモリセルを用いるため、Ｎポートメモリセルを用いる方式に比べて面積が小さくできる。バンク型多ポートメモリには、クロスバ型アーキテクチャと階層構造型アーキテクチャ（ＨＭＡ）がある。クロスバ型多ポートメモリでは、各バンクと各ポートとの間にクロスバスイッチを介在させる。ＨＭＡ型メモリでは、各バンクの中に１ポートとＮポートの変換回路を設け、マトリクス状に配置されている複数のバンクの中のいずれかのバンクにアクセスするための行・列選択回路を設け、行・列選択回路と並列に動作するアクセス競合回避回路を設ける。
【０００３】
【非特許文献１】
Ｈ． Ｊ． Ｍａｔｔａｕｓｃｈ， Ｋｏｊｉ Ｋｉｓｈｉ ａｎｄ Ｔａｋａｙｕｋｉ Ｇｙｏｈｔｅｎ， ”Ａｒｅａ−ｅｆｆｉｃｉｅｎｔ ｍｕｌｔｉ−ｐｏｒｔ ＳＲＡＭｓ ｆｏｒ ｏｎ−ｃｈｉｐ ｄａｔａ−ｓｔｏｒａｇｅ ｗｉｔｈ ｈｉｇｈ ｒａｎｄｏｍ−ａｃｃｅｓｓ ｂａｎｄｗｉｄｔｈ ａｎｄ ｌａｒｇｅ ｓｔｏｒａｇｅ ｃａｐａｃｉｔｙ，” ＩＥＩＣＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｖｏｌ． Ｅ８４−Ｃ， Ｎｏ． ３， ｐ． ４１０， ２００１
【非特許文献２】
Ｈ． Ｊ． Ｍａｔｔａｕｓｃｈ， ”Ｈｉｅｒａｒｃｈｉｃａｌ ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ ａｒｅａ−ｅｆｆｉｃｉｅｎｔ ｉｎｔｅｇｒａｔｅｄ Ｎ−ｐｏｒｔ ｍｅｍｏｒｉｅｓ ｗｉｔｈ ｌａｔｅｎｃｙ−ｆｒｅｅ ｍｕｌｔｉ−ｇｉｇａｂｉｔ ｐｅｒ ｓｅｃｏｎｄ ａｃｃｅｓｓ ｂａｎｄｗｉｄｔｈ，” ＩＥＥ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ３５， Ｎｏ． １７， ｐｐ． １４４１−１４４３， １９９９
【非特許文献３】
Ｃ． Ｌ． Ｓｅｉｔｚ， ”Ｔｈｅ ｃｏｓｍｉｃ ｃｕｂｅ，” Ｃｏｍｍｕｎ． ＡＣＭ， Ｖｏｌ． ２８， Ｎｏ． １， ｐｐ． ２２−３３， １９８５
【非特許文献４】
Ｎ． Ｏｍｏｒｉ ａｎｄ Ｈ． Ｊ． Ｍａｔｔａｕｓｃｈ， ”Ｃｏｍｐａｃｔ ｃｅｎｔｒａｌ ａｒｂｉｔｅｒｓ ｆｏｒ ｍｅｍｏｒｉｅｓ ｗｉｔｈ ｍｕｌｔｉｐｌｅ ｒｅａｄ／ｗｒｉｔｅ ｐｏｒｔｓ，” ＩＥＥ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ３７、ｐｐ． ８１１−８１３， ２００１
【０００４】
【発明が解決しようとする課題】
同期バンク型多ポートメモリでは、アクセスタイムを最小化するために、ビットラインを適切な電圧にプリチャージする操作とセンスアンプ回路が通常用いられる。ここで、実際のメモリアクセスとビットラインのプリチャージとは、異なるクロックフェーズで行われていた。たとえば、図１の（ａ）に示すように、クロックｃｋ＝１のときに、メモリアクセスを行い、ｃｋ＝０のときにプリチャージを行う。したがって、プリチャージ時間と実際のメモリアクセス時間との和がメモリアクセスのクロックサイクル時間（メモリアクセスサイクル時間）となり、実際のアクセス時間よりも長くなってしまう。しかし、原理的には、メモリアクセスサイクル時間は、メモリアクセス時間と同等まで短縮できることが望ましい。
【０００５】
この発明の目的は、同期バンク型メモリにおいて、メモリアクセスサイクル時間を短縮することである。
【０００６】
【課題を解決するための手段】
本発明に係る第１の同期バンク型メモリは、一般の同期バンク型多ポートメモリであり、それぞれ複数の１ポートメモリセルを含む複数のバンクと、内部クロック信号を発生するクロック生成回路と、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行うレジスタ・バッファ回路と、レジスタ・バッファ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生するアクセス競合回避回路と、レジスタ・バッファ回路と複数のバンクの間に配置され、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からの内部クロック信号をバンクに出力するスイッチングネットワーク回路とからなる。この同期バンク型メモリは、前記の第１から第３の同期バンク型メモリを含む。
【０００７】
同期バンク型多ポートメモリがＨＭＡ型多ポートメモリである場合、同期バンク型メモリは、前記の複数のバンクと１ポートとＮポートとの変換を行うポート変換回路とをそれぞれ含む複数の第１階層モジュールと、前記のクロック生成回路と、前記のレジスタ・バッファ回路と、レジスタ・バッファ回路からアドレス信号を受け取って、前記のアクセス競合回避回路と、レジスタ・バッファ回路と複数のバンクの間に配置され、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ・バッファ回路または複数のバンクからデータ信号を受け取り、アドレス信号を基にバンク列選択信号を生成してバンクに出力し、かつ、クロック生成回路からの内部クロック信号を選択されたバンクに出力するバンク列選択回路と、レジスタ回路からアドレス信号を受け取り、アドレス信号を基にバンク行選択信号を生成してバンクに出力するバンク行選択回路とからなる。前記のポート変換回路は、アクセス競合回避回路からのポートブロック信号がない場合に、バンク列選択信号とバンク行選択信号を基にバンクを活性化する。
【０００８】
同期バンク型多ポートメモリがクロスバ型多ポートメモリである場合、同期バンク型メモリは、前記の複数のバンクと、前記のクロック生成回路と、前記のレジスタ回路と、前記のアクセス競合回避回路と、レジスタ回路と複数のバンクの間に配置され、複数のポートに接続されるラインと各バンクからの信号ラインとの交点であるクロスポイントでスイッチングを行うクロスバスイッチングネットワークであって、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ・バッファ回路または複数のバンクからデータ信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、アドレス信号を基にクロスポイントを活性化し、かつ、クロック生成回路からの内部クロック信号をバンクに出力するクロスバスイッチングネットワークとからなる。
【０００９】
同期バンク型多ポートメモリが分散クロスバ型多ポートメモリである場合、同期バンク型メモリは、前記の複数のバンクと、前記のクロック生成回路と、前記のレジスタ・バッファ回路と、前記のアクセス競合回避回路と、複数のクラスタに分けられている前記の複数のバンクについて、レジスタ・バッファ回路と複数のクラスタとの間にそれぞれ配置される複数のクロスバスイッチングネットワークとからなる。各クロスバスイッチングネットワークは、複数のポートに接続されるラインと１つのクラスタに属するバンクからの信号ラインとの交点であるクロスポイントでスイッチングを行う複数のクロスバスイッチングネットワークであって、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ・バッファ回路または複数のバンクからデータ信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、アドレス信号を基にクロスポイントを活性化し、かつ、クロック生成回路からの制御クロック信号をバンクに出力する。
【００１０】
本発明に係る第２の同期バンク型メモリは、一般の同期型１ポートメモリであり、それぞれ複数の１ポートメモリセルを含む複数のバンクと、内部クロックを発生するクロック生成回路と、外部の１つのポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部の１つのポートからの入力または出力を行うレジスタ・バッファ回路と、レジスタ・バッファ回路と複数のバンクの間に配置され、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からの内部クロック信号をバンクに出力するスイッチングネットワーク回路とからなる。このスイッチングネットワーク回路は、クロスバ型、分散クロスバ型、ＨＭＡ型などの種々の態様で構成できる。
【００１１】
本発明に係る同期バンク型メモリへの第１のアクセス方法は、同期バンク型多ポートメモリへのアクセス方法である。ここで、１つのクロックサイクルが開始されると、レジスタ・バッファ回路はスイッチングネットワーク回路にリード／ライト信号とアドレス信号を出力し、アクセス競合回路にアドレス信号を出力し、スイッチングネットワーク回路は、アクセス競合回避回路からのポートブロック信号がない場合にバンク選択信号を生成し、バンク選択信号が生成されると、選択されたバンクはプリチャージを行う。また、クロック生成回路は、内部クロック信号を発生し、前記の選択されたブロックは、クロック生成回路から内部クロック信号を受け取ると、バンク内のメモリセルへのアクセスを行い、データ読み出しの場合は、さらにポートへのデータ転送を行う。
【００１２】
本発明に係る同期バンク型メモリへの第２のアクセス方法は、同期バンク型１ポートメモリへのアクセス方法である。ここで、１つのクロックサイクルが開始されると、レジスタ・バッファ回路はスイッチングネットワーク回路にリード／ライト信号とアドレス信号を出力し、ネットワーク回路は、バンク選択信号を生成し、バンク選択信号が生成されると、選択されたバンクはプリチャージを行う。また、クロック生成回路は、メモリ内部のクロック信号を発生し、前記の選択されたブロックは、クロック生成回路から内部クロック信号を受け取ると、バンク内のメモリセルへのアクセスを行い、データ読み出しの場合は、さらにポートへのデータ転送を行う。
なお、この発明の以上に説明した構成要素は、可能な限り組み合わせることができる。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態を説明する。なお、図面において、同じ参照記号は同一または同等のものを示す。
【００１４】
（Ａ）同期バンク型メモリの新アクセス手法．
同期バンク型多ポートメモリでは、バンクと呼ばれる多数の１ポートメモリセルを配置し、複数のポートに接続する。アクセスタイムを最小化するために、バンク内でビットラインを適切な電圧にプリチャージする操作とセンスアンプ回路が通常用いられる。
【００１５】
本発明による同期バンク型メモリのアクセス手法では、１つのクロックサイクルが開始されると、図１の（ｂ）に示すとおり、クロックサイクルの前半（クロックｃｋ＝１）において、読み出しまたは書き込みの処理におけるバンク内のワードラインドライバの直前までのアクセスと、バンクのプリチャージを同時に行う。すなわち、バンク型メモリのビットラインを適切な電圧にプリチャージするプリチャージ期間に、メモリアクセス時間の一部を同時オーバラップさせる。クロックサイクルの後半（クロックｃｋ＝０）では、バンク内でワードラインを動作させて、それ以降のアクセス（バンク内での下位アクセス）を行う。プリチャージ期間に、メモリアクセス時間の一部をオーバラップさせて行うので、メモリのアクセスサイクル時間を実効的に短縮できる。したがって、アクセスサイクル時間を短くできる。このアクセス手法は、クロックと同期して動作するすべてのバンク型メモリ（同期バンク型メモリ）に対して適用できる。なお、ここでは、バンク内での下位アクセスは、クロックサイクルの後半に行っているが、それよりアクセスを遅らせた方がよい場合もありうる。したがって、より一般的には、クロックサイクルの開始を基に適当なタイミングで内部クロック信号を生成してバンクのアクセスを行えばよい。（この意味で、後で説明する種々の実施の形態では、内部クロック生成器は反転クロック信号ｃｋｑを生成しているが、内部クロック信号は反転クロック信号ｃｋｑに限られない。）
【００１６】
まず、バンク型多ポートメモリへの応用について述べる。図２は、バンク型多ポートメモリの概念を示す。バンク型多ポートメモリは、１ポートバンク１００を用いた複数のバンク構造体と複数のバンク構造体と多ポートを接続するスイッチングネットワーク１０２からなる。
【００１７】
複数の１ポートメモリバンク１００は、マトリクス状に配置される。各１ポートバンク１００は、通常の１ポートメモリセル（ＤＲＡＭとＳＲＡＭのいずれをも含む）からなるバンクであり、２次元に配列された複数の１ポートメモリセル領域と、１つの１ポートメモリセルを選択するための列選択回路・読み出し／書き込み回路と行選択回路を備え、ワードラインドライバや１ポートメモリセル領域のセンスアンプ回路が含まれる。１つの１ポートメモリセルに１本のワードラインと１対のビットラインが接続される。１ポートバンク１００に下位アドレス（１ポートメモリセルのアドレス）とデータが入力されると、該当するメモリセルが選択され、読み出し／書き込み信号に従って読み出し／書き込みが行われる。
【００１８】
レジスタ及びバッファ回路１０４は、クロックサイクルが開始されると、外部の複数のポートからアドレス信号Ａ、データ信号Ｄ、リード／ライト信号Ｒ／Ｗを受け取り、ポートブロック信号ＰＢを外部に送る。スイッチングネットワーク１０２には、１ポートとＮポートとの変換を行うポート変換回路（アドレスとデータ）や、上位アドレス信号を基にバンクを選択するバンクデコーダが備えられる。スイッチングネットワーク１０２は、レジスタ及びバッファ回路１０４から受け取った信号を基にバンク選択信号Ｓを生成し、アドレス信号Ａ、リード／ライト信号Ｒ／Ｗ、バンク選択信号Ｓを１ポートバンク１００に送り、リード／ライト信号Ｒ／Ｗに従ってデータＤをバンク１００から読み出しまたはバンク１００に書き込む。さらに、アクセス競合回避回路１０６が、レジスタ・バッファ回路１０４からのアクセス情報を基に、アクセス競合が発生すると判断するとポートブロック信号ＰＢを発生し、スイッチングネットワーク１０２とレジスタ・バッファ回路１０４に送る。また、内部クロック生成器１０８が内部クロック信号として外部クロックｃｋの反転信号ｃｋｑを生成し、クロック信号ｃｋをレジスタ・バッファ回路１０４に供給し、クロック信号ｃｋ， ｃｋｑを各バンク１０４に供給する。（この明細書において”ｑ”は負論理信号を表す）
【００１９】
スイッチングネットワーク１０２の構成には様々なものがあり、大きく分けて、アクセスの競合がバンク以外では起こらない完全閉塞網型と、アクセスの競合がバンク以外の部分で起こる可能性のある非閉塞網型があるが、本発明のアクセス手法はそのどちらにも適用可能である。階層型多ポートメモリとクロスバ型多ポートメモリの２つのバンク型多ポートメモリアーキテクチャに適用可能であるほか、分散クロスバの場合や、クロスバ以外の結合網で構成されている場合にも適用可能である。これらの具体例については後で説明する。
【００２０】
図３は、図２に示した一般的なバンク型メモリにおける読み出しと書き込みのアクセスを示す。バンクのプリチャージと同時にバンクのアクセス競合回避及びポート／バンク選択を行うことにより、アクセス時間の一部を隠蔽することが可能となる。これにより、メモリアクセスサイクル時間を短縮できる。
【００２１】
読み出しの場合、クロックサイクルの前半（ｃｋ＝１）で、スイッチングネットワーク１０２でのバンク選択とバンク１００の中でのデコードとバンク１００のプリチャージを行う。すなわち、レジスタ・バッファ回路１０４への入力信号がスイッチングネットワーク１０２とアクセス競合回避回路１０６に並列に送られ、スイッチングネットワーク１０２内でバンクデコードと１ポートとＮポートの間の１：Ｎ変換（アドレス）が行われ、さらに、バンク１００内でデコーダが動作する。
【００２２】
次に、クロックサイクルの後半（ｃｋ＝０）でバンク１００内のアクセス（読み出し）とポートへのデータ転送を行う。バンク１００内で、クロックｃｋｑによってワードラインドライバとビットラインセレクタによりワードラインを動作させ、１ポートセル領域でセンスアンプ回路を動作させる。メモリセルから読み出されたデータは、スイッチングネットワーク１０２内のポート変換回路（データ）、データバス、レジスタ・バッファ回路１０４内の出力回路を経て出力される。
【００２３】
書き込みの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、読み出しの場合と同様に、スイッチングネットワーク１０２でのバンク選択とバンク１００の中でのデコードとバンク１００のプリチャージを行うが、これと並行して、書き込まれるデータが、レジスタ・バッファ回路１０４からスイッチングネットワーク１０２内での１ポートとＮポート変換回路（データ）をとおり、バンク１００に送られる。
【００２４】
次に、クロックサイクルの後半（ｃｋ＝０）で、バンク１００内で、ワードラインドライバを動作させてバンク１００内のアクセス（書き込み）を行う。ここで、データドライバを動作させて、１ポートセル領域でデータを書き込む。
【００２５】
なお、以上ではバンク型多ポートメモリについて述べたが、バンク型の１ポートメモリは、図２において、スイッチングネットワークにポート変換機能を持たないものと考えることができる。したがって、本発明のアクセス手法は、バンク型１ポートメモリにも適用可能である。もちろん、バンク型１ポートメモリの場合には、アクセス競合回避回路１０６も不要となる。したがって、一般的なバンク型１ポートメモリは、それぞれ複数の１ポートメモリセルを含む複数のバンクを備えているのは多ポートメモリと同様であり、レジスタ回路は、クロック生成回路が生成した内部クロック信号が入力されると、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力を行う。ネットワーク回路は、レジスタ回路と複数のバンクの間に配置され、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からのクロック信号をバンクに出力する。
【００２６】
（Ｂ）同期式階層型多ポートメモリ（ＨＭＡメモリ）への適用．
階層型多ポートメモリ（Ｈｉｅｒａｒｃｈｉｃａｌ Ｍｕｌｔｉ−ｐｏｒｔ ｍｅｍｏｒｙ Ａｒｃｈｉｔｅｃｔｕｒｅ ： ＨＭＡ）は、閉塞網を用いたバンク型多ポートメモリである（非特許文献１）。図５は、スタティックＣＭＯＳ回路によるＨＭＡメモリの構成を示す。ＨＭＡメモリは、第１階層モジュール２００、バンク列選択回路２０６、バンク行選択回路２０８及びアクセス競合回避回路２１０で構成される。第１階層モジュール２００とは、１ポートとＮポートの変換回路（１：Ｎ変換回路）２０２を１ポートバンク２０４とともにモジュール化したものである。１ポートバンク２０４は、図１の１ポートバンク１００と同様に、２次元に配列された複数の１ポートメモリセル領域と、１つの１ポートメモリセルを選択するための列選択回路・読み出し／書き込み回路と行選択回路を備え、ワードラインドライバや１ポートメモリセル領域のセンスアンプ回路が含まれる。複数の第１階層モジュール２００がマトリクス状に配置される。バンク列選択回路２０６とバンク行選択回路２０８は、それぞれ、列方向と行方向にバンクを選択する信号ＣＳ， ＲＳを発生する。さらに、内部クロック生成器２１２とレジスタ・バッファ回路２１４が設けられる。内部クロック生成器２１２は、グローバルクロックから内部クロックｃｋ， ｃｋｑを生成し、レジスタ・バッファ回路２１４、アクセス競合回避回路２１０及び第１階層モジュール２００に供給する。レジスタ・バッファ回路２１４は、外部のポート（ポート番号ｎ＝１，２，・・・，Ｎ）から、アドレス信号Ａ、データ信号Ｄ、リード／ライト信号Ｒ／Ｗを受け取ってバンク列選択回路２０６に送り、また、アクセス競合回避回路２１０に、アドレス信号Ａのうちのバンクアドレスを示す部分（上位アドレス）を送る。また、レジスタ及びバッファ回路２１２は、リード／ライト信号Ｒ／Ｗを各々の第１階層モジュール２００にも送る。
【００２７】
バンク行選択回路２０８とバンク列選択回路２０６がそれぞれ生成するバンク行選択信号ＲＳｎとバンク列選択信号ＣＳｎは、各ポートから入力されたアドレスの中の、バンクのアドレスを示す上位部分（ｍ２ビット）をデコードした信号であり、ＲＳｎとＣＳｎとがともに選択されたバンク２０４が、そのポートｎのデータＤｎがアクセスするバンクとなる。データＤｎはリード／ライト信号Ｒ／Ｗに従ってバンクから読み出されまたはバンクに書き込まれる。（ここでｎはポート番号を表わす。）
【００２８】
同一サイクルの同一バンクへのアクセスは１ポートに限られる。そのため、同時に同一のバンクへ複数ポートからアクセスがなされた場合は、アクセス競合が起こる。アクセス競合回避回路２１０は、各ポートのバンクアドレスを比較し、競合が起きる場合にポートブロッキング信号ＰＢｎをレジスタ及びバッファ回路２１２を介して外部に送る。
【００２９】
バンク列選択回路２０６の内部では、列ごとに、データを転送するバッファを分割している（Ｄｎ（１）， Ｄｎ（２）， ．．． ， Ｄｎ（Ｃ））。これにより、Ｄｎ上のゲート／配線容量が減り、高速化が期待できる。さらに、選択されたバンク列のドライバのみを動作させることにより低消費電力化にも高い効果がある。
【００３０】
このＨＭＡメモリの構成の特徴は、アクセス競合回避回路２１０の出力ＰＢｎが１ポートとＮポートの変換回路２０２に入力されていることであり、また、１ポートとＮポートの変換回路２０２にクロックの反転信号ｃｋｑが入力されていることである。アクセス競合回避回路２１０の出力ＰＢｎが１ポートとＮポートの変換回路２０２に入力されることにより、バンク選択とアクセス競合処理が並列に処理可能となり、高速動作に効果がある。また、クロックの反転信号ｃｋｑからバンク内信号ＣＫｉｎｔを生成し、選択されたバンクのデコーダのみを動作させることにより、低消費電力化にも高い効果がある。
【００３１】
図４は、ＨＭＡメモリにおける本発明のアクセス手法を用いた場合の読み出しと書き込みのアクセスを示す。アクセス競合回避処理、及び、バンクとポートの選択をバンクのプリチャージを同時にオーバラップさせて行うことにより、多ポートメモリのアクセス時間の一部を隠蔽している。これによりメモリアクセスサイクル時間を短縮できる。
【００３２】
読み出しの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、バンク列選択回路２０６でのバンク選択と第１階層モジュール２００内のデコードと１ポートバンク２０４のプリチャージを行う。すなわち、レジスタ・バッファ回路１０４への入力信号がバンク列選択回路２０６とアクセス競合回避回路２１０に並列に送られ、バンク列選択回路２０６でのバンクデコードと１ポートとＮポートの変換回路２０２でのポート変換（アドレス）が行われ、さらに、１ポートバンク２０４内でデコーダが動作する。
【００３３】
次に、クロックサイクルの後半（ｃｋ＝０）で１ポートバンク２０４内のアクセス（読み出し）とポートへのデータ転送を行う。１ポートバンク２０４内で、ワードラインドライバとビットラインセレクタによりワードラインを動作させ、センスアンプ回路を動作させる。メモリセルから読み出されたデータは、１ポートとＮポートの変換回路（データ）２０２、データバス、バンク行選択回路２０６、レジスタ及びバッファ回路２１２内の出力回路を経て出力される。
【００３４】
書き込みの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、読み出しの場合と同様に、バンク列選択回路２０６でのバンク選択と１ポートバンク２０４の中でのデコードと１ポートバンク２０４のプリチャージを行うが、これと並行して、書きこまれるデータが、レジスタ及びバッファ回路２１２、バンク列選択回路２０６、１ポートとＮポートの変換回路（データ）２０２を通り、１ポートバンク２０４に送られる。
【００３５】
次に、クロックサイクルの後半（ｃｋ＝０）で１ポートバンク２０４内のアクセス（書き込み）を行う。すなわち、１ポートバンク２０４内で、データドライバを動作させて、１ポートセル領域でデータを書き込む。
【００３６】
次に、１ポートとＮポートの間の変換を行う１ポートとＮポートの変換回路２０２について説明する。１ポートとＮポートの変換回路２０２は、図６に示すように、アドレスをスイッチングするアクティブアドレス選択回路２０２０と、データをスイッチングするアクティブデータ選択回路２０２２、及び、それらの制御を行うバンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路２０２４からなる。バンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路には、クロックの反転信号ｃｋｑとポートブロック信号ＰＢｎが入力される。
【００３７】
図７に示すバンクアクセス制御回路２０２４では、各ポートのリード／ライト信号Ｒ／Ｗｎ、行・列選択信号ＲＳｎ、ＣＳｎおよびポートブロック信号ＰＢｎから、アドレススイッチ許可信号ＳＡｎ、アクティブアドレス選択回路のビットラインのためのプリチャージ制御信号ＳＡｐｒｅを生成して、アクティブアドレス選択回路２０２０に送り、また、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎ、及び、アクティブデータ選択回路のビットラインのためのプリチャージ制御信号ＳＷｐｒｅを生成して、アクティブデータ選択回路２０２２に送り、また、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔ、及び、バンク内の制御クロック信号ＣＫｉｎｔを生成する。この回路の特徴は、各種信号の生成にポートブロック信号ＰＢｎを考慮していることや、クロックの反転信号ｃｋｑを基にバンク内の制御クロック信号ＣＫｉｎｔを生成することである。
【００３８】
アドレススイッチ許可信号ＳＡｎは、行・列選択信号ＲＳｎ、ＣＳｎおよびポートブロック信号ＰＢｎがいずれも“１”であるときに出力され、アクティブアドレス選択回路、アクティブデータ選択回路、バンク内のビットラインデコーダ、ワードラインデコーダ及びリード／ライトユニットを活性化させる。それ以外の場合は、ＳＡｎ＝“０”となり、バンク内のすべての回路は待機状態となる。また、プリチャージ制御信号ＳＡｐｒｅは、いずれかのバンクが選択されたとき（信号ＲＳｎ，ＣＳｎがともに“１”になるとき）に出力される。
【００３９】
各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎは、いずれかのバンク２０４が選択されたときに、リード／ライト信号Ｒ／Ｗｎに従って出力される。ビットラインのためのプリチャージ制御信号ＳＷｐｒｅは、いずれかのバンク２０４が選択されたときに出力される。
【００４０】
また、バンク内の制御クロック信号ＣＫｉｎｔは、いずれかのバンク２０４が選択されたときに出力されるクロックの反転信号ｃｋｑである。また、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔは、いずれかのリードアクセス許可信号ＳＲｎまたはライトアクセス許可信号ＳＷｎとバンク内の制御クロック信号ＣＫｉｎｔが出力されるときに、出力される。アクセス競合回避回路２１０の出力ＰＢｎが１ポートとＮポートの変換回路２０２に入力されることにより、バンク選択とアクセス競合処理が並列に処理可能となり、高速動作に効果がある。また、クロックの反転信号ｃｋｑからバンク内信号ＣＫｉｎｔを生成し、選択されたバンクのデコーダのみを動作させることにより、低消費電力化にも高い効果がある。
【００４１】
図８に示すアクティブアドレス選択回路２０２０は、アドレススイッチ許可信号ＳＡｎによりアクセスが許可されたポートｎのアドレスＡｎを、バンク内のワードラインデコーダとビットラインデコーダに転送する。アクティブアドレス選択回路２０２０は、グローバル配線（第２階層）からバンクへ転送する信号をアドレススイッチ許可信号ＳＡｎにより制御するスイッチ回路として小面積のＮＭＯＳトランスミッションゲートを用いている。これにより、グローバル配線の負荷容量を減少させることが可能となり、回路の高速化・低消費電力化に対して高い効果が得られる。また、バンク側に、プリチャージ回路として、直列に接続された２個のインバータと、プリチャージ制御信号ＳＡｐｒｅにより動作する伝送ゲートが設けられる。
【００４２】
図９に示すアクティブデータ選択回路２０２２も、同様に、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎを用い、バンク内のデータ信号線Ｄｉｎｔ，ｏｕｔまたはＤｉｎｔ，ｉｎにアクセスが許可されたポートのデータ線Ｄｎを接続する。入力（データ書き込み）側の場合、ライトアクセス許可信号ＳＷｎに従って、小面積のＮＭＯＳトランスミッションゲートを動作させる。さらに、バンク内のデータ信号線Ｄｉｎｔ，ｉｎの側（書き込みデータ側）に、プリチャージ回路として、直列に接続された２個のインバータと、プリチャージ制御信号ＳＷｐｒｅにより動作する伝送ゲートが設けられる。出力（データ読み出し）側の場合、ライトアクセス許可信号ＳＷｎに従って、トライステートバッファを動作させて、バンク内のデータ信号線Ｄｉｎｔ，ｏｕｔをポートのデータ線Ｄｎに接続する。このように、データ書き込み部分とデータ読み出し部分とが分離されている。
【００４３】
図１０は、ダイナミックＣＭＯＳ回路を用いた同期ＨＭＡメモリを示す。ダイナミックＣＭＯＳ回路は、同期回路を高速に動作させるために、高性能を求められる回路に用いられている技術である。スタティックＣＭＯＳによる回路（図５）との相違点は、アクセス競合回避回路３１０やバンク内のポート変換回路３０２にグローバルクロック信号ｃｋが入力されており、そのクロック信号により、ダイナミック回路やラッチ回路を制御している点である。
【００４４】
ダイナミックＣＭＯＳ回路によるＨＭＡメモリは、図５に示したスタティックＣＭＯＳ回路によるＨＭＡメモリの構成と同様に、第１階層モジュール３００、列バンク選択回路３０６、行バンク選択回路３０８及びアクセス競合回避回路３１０で構成される。第１階層モジュール３００とは、１ポートとＮポートの変換回路（１：Ｎ変換回路）３０２を１ポートバンク３０４とともにモジュール化したものである。複数の第１階層モジュール３００がマトリクス状に配置される。列バンク選択回路３０６と行バンク選択回路３０８は、それぞれ列方向と行方向にバンクを選択する。さらに、内部クロック生成器３１２とレジスタ・バッファ回路３１４が設けられる。内部クロック生成器３１２は、グローバルクロックから内部クロックｃｋ， ｃｋｑを生成し、レジスタ・バッファ回路３１４、アクセス競合回避回路３１０及び第１階層モジュール３００に供給する。レジスタ・バッファ回路３１４は、外部から、アドレス信号Ａ、データ信号Ｄ、リード・ライト信号Ｒ／Ｗを受け取って列バンク選択回路３０６に送り、また、アクセス競合回避回路３１０に、アドレス信号Ａのうちのバンクアドレスを示す部分（上位アドレス）を送る。また、レジスタ・バッファ回路３１２は、リード／ライト信号Ｒ／Ｗを各々の第１階層モジュール３００にも送る。第１階層モジュール３００のバンク３０４内は、１ポートバンク領域のワードラインドライバ、ビットラインセレクタ、センスアンプ回路、１ポートメモリセルを含む。行バンク選択回路３０８と列バンク選択回路３０６がそれぞれ生成するバンク行選択信号ＲＳｎとバンク列選択信号ＣＳｎは、各ポートから入力されたアドレスの中の、バンクのアドレスを示す部分（ｍ２ビット）をデコードした信号であり、ＲＳｎとＣＳｎとがともに選択されたバンク３０４が、そのポートｎのデータＤｎがアクセスするバンクとなる。データＤｎはリード／ライト信号Ｒ／Ｗに従ってバンクから読み出されまたはバンクに書き込まれる。
【００４５】
図１１は、１ポートとＮポートの変換回路３０２を示す。１ポートとＮポートの変換回路３０２は、アドレスをスイッチングするアクティブアドレス選択回路３０２０と、データをスイッチングするアクティブデータ選択回路３０２２、及び、それらの制御を行うバンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路３０２４からなる。スタティックＣＭＯＳによる１ポートとＮポートの変換回路との相違点は、ダイナミック回路やラッチ回路を制御するためにグローバルクロック信号ｃｋが入力されることである。バンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路３０２４には、クロックの反転信号ｃｋｑとポートブロック信号ＰＢｎのほかに、クロック信号ｃｋが入力される。また、アクティブアドレス選択回路３０２０とアクティブデータ選択回路３０２２には、クロック信号ｃｋが入力される。
【００４６】
図１２に示すバンクアクセス制御回路３０２４では、図７に示すバンクアクセス制御回路２０２４と同様に、各ポートのリード／ライト信号Ｒ／Ｗｎ、行・列選択信号ＲＳｎ、ＣＳｎ、ポートブロック信号ＰＢｎから、アドレススイッチ許可信号ＳＡｎ、アクティブアドレス選択回路のビットラインのためのプリチャージ制御信号ＳＡｐｒｅを生成して、アクティブアドレス選択回路３０２０に送り、また、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎ、及び、アクティブデータ選択回路のビットラインのためのプリチャージ制御信号ＳＷｐｒｅを生成して、アクティブデータ選択回路３０２２に送り、また、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔ、及び、バンク内の制御クロック信号ＣＫｉｎｔを生成する。ダイナミック回路として、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔを生成する回路に使用されているダイナミックＯＲゲートのような、多入力ゲートに用いると特に効果的である。
【００４７】
図１３に示すアクティブアドレス選択回路３０２０は、図８に示すアクティブアドレス選択回路２０２０と同様に、アドレススイッチ許可信号ＳＡｎによりアクセスが許可されたポートのアドレスを転送する。アクティブアドレス選択回路３０２０は、グローバル配線（第２階層）からバンクへ転送する信号を制御するスイッチ回路として小面積のＮＭＯＳトランスミッションゲートを用いている。これにより、グローバル配線の負荷容量を減少させることが可能となり、回路の高速化・低消費電力化に対して高い効果が得られる。また、バンク側に、プリチャージ回路として、直列に接続された２個のインバータと、プリチャージ制御信号ＳＡｐｒｅにより動作する伝送ゲートが設けられる。
【００４８】
図１４に示すアクティブデータ選択回路３０２２も、同様に、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎを用い、バンク内のデータ信号線Ｄｉｎｔ，ｏｕｔまたはＤｉｎｔ，ｉｎにアクセスが許可されたポートのデータ線を接続する。１ポートメモリへデータを送る回路と、列選択回路へデータを送る回路とが分離されている。アクティブデータ選択回路３０２２は、アクティブアドレス選択回路３０２０と同様に、グローバル配線（第２階層）からバンクへ転送する信号を制御するスイッチ回路として小面積のＮＭＯＳトランスミッションゲートを用いている。そして、書き込みデータ側に、外部クロックｃｋで制御されるプリチャージ回路とラッチ回路が設けられる。
【００４９】
これらの回路の図７〜図９に示す回路との１つの相違点はラッチ回路を用いることであるが、ラッチ回路は、信号ｃｋで動作し、ダイナミック回路がプリチャージ期間に入った際、出力データを保持する。そのため、ラッチ回路の位置はダイナミック回路を使用する箇所により制限を受けること（ラッチ回路以降にダイナミック回路は使用不可）以外は、ある程度の融通性がある。このラッチ回路の位置により、メモリのプリチャージ期間にオーバラップさせることのできる処理が決定する。ただし、ラッチ回路の数と電力消費はトレードオフの関係にある。
【００５０】
（Ｃ）同期式クロスバ型多ポートメモリへの適用．
図２に示す多ポートメモリにおいて、スイッチングネットワーク１０２にクロスバスイッチングネットワークを用いたものをクロスバ型多ポートメモリという。クロスバスイッチングネットワークは、閉塞網であり、アクセスの競合はバンク以外では起こらない。
【００５１】
図１５は、クロスバ型多ポートメモリの構成を示す。複数の１ポートバンク４００がクロスバスイッチングネットワーク４０２を介してＮ個のポートのいずれかに接続される。クロスバスイッチングネットワーク４０２におけるクロスポイント４０４は、ポート４００とバンク４００のスイッチングを行う回路であり、各バンクに対してポート数分必要である。また、１つの１ポートバンク４００に対応する複数のクロスポイントをまとめた部分４０６は、ＨＭＡメモリの１ポートとＮポートの変換回路と同様に、１ポートとＮポートの変換を行っている。なお、図示しないが、図４に示した多ポートメモリの場合と同様に、バッファ、衝突処理回路及び内部クロック生成回路が設けられ、同様の動作をする。
【００５２】
図１６に示す例では、クロスポイント４０４は、トライステートインバータ、制御回路及びバンクデコーダからなる。トライステートインバータは、バンクアドレス、書き込み許可信号及びポートブロック信号を基に生成される活性化信号ＥＮ、ＥＮｑに応じて、アドレス、データ及び書き込み許可信号を通す。
【００５３】
図１７は、図１５に示したクロスバ型多ポートメモリにおいて、本発明のアクセス方式を適用した場合の読出しと書込みアクセスを詳細に示す。バンク４００のプリチャージ期間にアクセス競合処理、及び、バンクとポートの選択をオーバラップさせることにより、メモリアクセスサイクル時間の短縮が可能となる。
【００５４】
読み出しの場合、クロックサイクルの前半（ｃｋ＝１）で、クロスバスイッチングネットワーク４０２でのバンク選択とバンク４００の中でのデコードとバンク４００のプリチャージを行う。すなわち、レジスタ及びバッファ回路への入力信号がスイッチングネットワーク４０２とアクセス競合回避回路１０６に並列に送られ、スイッチングネットワーク４０２内でバンクデコードとクロスポイントでの１ポートとＮポートの変換（アドレス）が行われ、さらに、バンク１００内でデコーダが動作する。
【００５５】
次に、クロックサイクルの後半（ｃｋ＝０）でバンク４００内のアクセス（読み出し）とポートへのデータ転送を行う。バンク４００内で、ワードラインドライバとビットラインセレクタによりワードラインを動作させ、１ポートセル領域でセンス増幅回路を動作させる。メモリセルから読み出されたデータは、スイッチングネットワーク４０２内のクロスポイント（データ）、データバス、レジスタ及びバッファ回路内の出力回路を経て出力される。
【００５６】
書き込みの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、読み出しの場合と同様に、スイッチングネットワーク４０２でのバンク選択とバンク４００の中でのデコードとバンク４００のプリチャージを行うが、これと並行して、書き込まれるデータが、レジスタ及びバッファ回路４０４からスイッチングネットワーク４０２内でのクロスポイント（データ）をとおり、バンク４００に送られる。
【００５７】
次に、クロックサイクルの後半（ｃｋ＝０）でバンク４００内のアクセス（書き込み）を行う。すなわち、バンク４００内で、データドライバを動作させて、１ポートメモリセル領域でデータを書き込む。
【００５８】
クロスバ型多ポートメモリやＨＭＡ以外の同期バンク型多ポートメモリにも、ＨＭＡと同様にダイナミックＣＭＯＳ回路が利用できる。図１８は、その場合のメモリのブロック図を示す。図２との違いは、クロスバスイッチにダイナミックＣＭＯＳ回路を利用するために、スイッチングネットワークにクロック信号ｃｋが入力されている点のみである。図１８に示すメモリにおいて、１ポートバンク５００、スイッチングネットワーク５０２、レジスタ・バッファ回路５０４、アクセス競合回避回路５０６、内部クロック生成器５０８は、それぞれ、図２に示すメモリの対応回路と同様に動作し、図２との違いは、クロスバスイッチにダイナミックＣＭＯＳ回路を利用するために、スイッチングネットワークにクロック信号ｃｋが入力されている点のみである。
【００５９】
クロスバ型多ポートメモリにおけるクロスポイントは、先に述べた通り、バンク毎にみると、ＨＭＡの１ポートとＮポートの回路と等しいために、ＨＭＡメモリで用いた図６〜図９の１：Ｎ変換回路、及び、図１１〜図１４の１：Ｎ変換回路をほとんどそのまま利用できる。しかしその場合には、バンク側には、その入出力信号の送受信を行うための付加回路が必要となる。図１９と図２０は、それぞれ、クロスポイントにスタティックＣＭＯＳを用いた場合とダイナミックＣＭＯＳを用いた場合の付加回路を示す。図２０の回路について、ＨＭＡと同様にラッチ回路の位置はある程度の融通性があり、また、そのラッチ回路の位置により、プリチャージ期間にオーバラップさせて行う処理が決まる。（なお、１ポートＨＭＡメモリの場合は、信号ＣＳ，ＲＳのＡＮＤ出力を信号Ｓの代わりに出力すればよい。）
【００６０】
（Ｄ）同期分散クロスバ型多ポートメモリへの適用．
分散クロスバ型多ポートメモリは、クロスバ構造多ポートメモリのクロスバを、バンクのクラスタ毎に分割したものである。このクラスタをバンク単位まで分割すると、ＨＭＡと等しい構造となる。そのため、分散クロスバ型は、クロスバ型とＨＭＡ型の中間の多ポートメモリを表現する構造であるといえる。
【００６１】
図２１と図２２に、それぞれ、スタティックＣＭＯＳ回路とダイナミックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリの構成を示す。図２１と図２２の例では、クラスタを列毎のバンクで分割している。また、図２１と図２２中のクロスバスイッチングネットワークの回路には、クロスバ型多ポートメモリとほぼ同じ回路を利用できる。
【００６２】
図２１に示すスタティックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリは、１ポートバンク６００、複数のクロスバネットワーク６０２、バンク選択回路６０４及びアクセス競合回避回路６０６で構成される。複数のバンクが列ごとに分割され、クロスバスイッチングネットワーク６０２に接続される。バンク選択回路６０４の出力信号ＲＳｎは、それぞれ対応するクロスバスイッチングネットワーク６０２に入力される。さらに、内部クロック生成器６０８とレジスタ・バッファ回路６１０が設けられる。内部クロック生成器６０８は、グローバルクロックから内部クロックｃｋｑを生成し、各バンク６００に供給する。レジスタ・バッファ回路６１０は、外部から、アドレス信号Ａ、データ信号Ｄ、リード／ライト信号Ｒ／Ｗを受け取ってクロスバスイッチングネットワーク６０２に送り、また、アクセス競合回避回路６０６に、アドレス信号Ａのうちのバンクアドレスを示す部分（上位アドレス）を送る。また、レジスタ・バッファ回路６１０は、リード／ライト信号Ｒ／Ｗｎを対応するクロスバスイッチングネットワーク６０２に送る。バンク２００内は、１ポートバンク領域のワードラインドライバ、ビットラインセレクタ、センスアンプ回路、１ポートメモリセルを含む。データＤｎはリード／ライト信号Ｒ／Ｗに従ってバンクから読み出されまたはバンクに書き込まれる。
【００６３】
図２２に示すダイナミックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリにおいて、１ポートバンク７００、複数のクロスバスイッチングネットワーク７０２、バンク選択回路７０４及びアクセス競合回避回路７０６、内部クロック生成器７０８とレジスタ・バッファ回路７１０は、図２１に示すスタッティックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリの対応回路と同様な構成を備えるが、ダイナミックＣＭＯＳ回路を用いるため、クロックｃｋが１ポートバンク７００と各クロスバスイッチングネットワーク７０２に入力される。
【００６４】
図２１と図２２に示した分散クロスバ型多ポートメモリでは、バンクの２次元配列に対し、複数のクロスバスイッチングネットワークが配置される。１つのクロスバスイッチングネットワーク６０２、７０２が１列のバンク６００、７００に接続されていて、バンク選択回路６０４が、クロスバスイッチングネットワーク６０２に選択信号を出力する。しかし、より一般的には、２次元以上のクラスタ配列も可能である。たとえば、１つのクロスバスイッチングネットワーク６０２、７０２と１列のバンク６００、７００について、ＨＭＡメモリと同様に、１：Ｎ変換回路を各バンクに設けて２段階でデコードしてもよい。これにより、配線の容易なレイアウトが実現できる。さらに多段階でデコードすることもでき、その場合トランジスタの数を減らせる。
【００６５】
（Ｅ）アクセス競合回避回路とワードラインデコーダのダイナミックＣＭＯＳ回路化とラッチ回路．
ここでは、全ての同期バンク型多ポートメモリに利用可能な、ダイナミックＣＭＯＳ回路を利用したアクセス競合回避回路とワードラインデコーダについて述べる。同期バンク型多ポートメモリでは、従来のスタティックＣＭＯＳ回路によるワードラインデコーダやアクセス競合回避回路（非特許文献３参照）を用いることもできる。
【００６６】
図２３に示すように、アクセス競合回避回路は、すべてのポート同士の組み合わせに対してアドレスの比較を行い、ｉ番目のポートとｊ番目のポートがアクセスしたメモリのアドレスが競合していることを示すアクセス競合検知信号Ｃｉ， ｊを生成するアクセス競合検知回路と、Ｃｉ， ｊからｉ番目のポートをブロッキングする信号ＰＢｉを生成するアクセス制御回路で構成される。なお、ポートブロック信号ＰＢｉは、競合が起こった時、ＰＢｉ ＝ ”０”となるように設計している。
【００６７】
図２４と図２５は、今回新たに発明したダイナミックＣＭＯＳ回路によるアクセス競合回避回路を示す。これらは、回路構成が単純であり、ポート数の拡張性にも優れ、小面積かつ高速動作を実現する。
【００６８】
図２４のアクセス競合検知回路は、ダイナミックＣＭＯＳ回路により構成したマルチインプットＥＸＮＯＲを採用している。入力アドレス信号Ａｉの反転信号Ａｑｉは、バンクセレクタのデコーダ部で既に生成されている信号であるため、Ａｑｉの生成はオーバヘッドにはならない。出力信号Ｃｉ，ｊは、入力信号Ａｉ＝Ａｊのときに“０”となり、その他の場合に“１”となる。
【００６９】
また、図２５のアクセス制御回路は、常にポート番号ｉの小さい方にアクセスの優先権を与えるＰＩＨ （Ｐｏｒｔ−Ｉｍｐｏｒｔａｎｃｅ−Ｈｉｅｒａｒｃｈｙ）アルゴリズム（非特許文献３参照）を用いた場合に用いる。この回路において、Ｃｉ， ｊとポート非活性化信号 ＰＥｑｉとのＯＲ演算と、そのすべてのＯＲ演算結果のＡＮＤ演算を同時に行っている。ＰＥｑｉを用いることにより、実際にはアクセスが行われていないポートによるアクセス競合の発生を防ぐ。このＰＥｑｉによる制御は、従来型のスタティックＣＭＯＳ回路でも、Ｃｉ， ｊとＰＥｑｉのＡＮＤ演算の結果をアクセス制御回路の入力信号とすることで実現できる。
【００７０】
図２６には、フェアアルゴリズム（非特許文献３参照）を採用した場合のアクセス制御回路を示している。フェアアルゴリズムには、ＰＩＨアルゴリズムによるアクセス制御回路を、ポート番号の小さいポートにアクセスの優先権を与えるものと、ポート番号の大きなポートにアクセスの優先権を与えるものの２種類が用意されており、その出力をセレクタにより選択する。そのため、図２５で用いた、アクセス競合検知回路の出力信号Ｃｉ， ｊとポート非活性化信号ＰＥｑｉとのＯＲ演算と、そのすべてのＯＲ演算結果に対してＡＮＤ演算を行う回路はそのまま利用可能である。
【００７１】
ポート変換回路にスタティックＣＭＯＳ回路を用い、アクセス競合回避回路にダイナミックＣＭＯＳ回路を用いる場合には、評価期間の出力信号ＰＢｉをラッチする必要がある。そのため、この場合には、ＰＢｉの出力ノードにラッチ回路を付加する必要がある。
【００７２】
また、図２７と図２８は、本発明で使用するバンク内のワードラインデコーダの例を示す。図２７は１段のＮＯＲゲートで、図２８はそれを多段（２段）で構成したものである。後者では多段構成によりトランジスタ数を減少できる。図２７、図２８ともに、バンクのプリチャージ期間には、出力は”０”となるように設計している。
【００７３】
図２９は、ダイナミックＣＭＯＳ回路を用いた場合に必要なラッチ回路の構成例を示す。ここで、（ａ）はスタティックＣＭＯＳ回路によるラッチ回路であり、（ｂ）と（ｃ）は、ストレージノードの電荷を利用したダイナミックラッチ回路である。
【００７４】
なお、当業者に容易に理解されるように、この発明の以上に説明した種々の実施形態における構成要素は、種々の種類の同期バンク型メモリについて可能な限り組み合わせることができる。
【００７５】
【発明の効果】
各種の同期バンク型メモリ（ＨＭＡメモリ、クロスバ型メモリ、分散クロスバ型メモリなど）において、多ポートメモリの場合も１ポートメモリの場合も、メモリアクセスサイクル時間を短縮できる。
【図面の簡単な説明】
【図１】バンク型メモリへのアクセスを説明するための図
【図２】多ポートのバンク型メモリの概念を示す図
【図３】一般的なバンク型メモリにおける読み出しと書きこみのアクセスを示す図
【図４】ＨＭＡメモリにおける本発明のアクセス手法を用いた場合の読み出しと書き込みのアクセスを示す図
【図５】スタティックＣＭＯＳ回路によるＨＭＡメモリの概念を示す図
【図６】スタティックＣＭＯＳ回路による１ポートとＮポートの変換回路図
【図７】スタティックＣＭＯＳ回路によるバンクアクセス制御回路の回路図
【図８】スタティックＣＭＯＳ回路によるアクティブアドレス選択回路の回路図
【図９】スタティックＣＭＯＳ回路によるアクティブデータ選択回路の回路図
【図１０】ダイナミックＣＭＯＳ回路によるＨＭＡの概念を示す図
【図１１】ダイナミックＣＭＯＳ回路による１ポートとＮポートの変換回路図
【図１２】ダイナミックＣＭＯＳ回路によるバンクアクセス制御回路の回路図
【図１３】ダイナミックＣＭＯＳ回路によるアクティブアドレス選択回路の回路図
【図１４】ダイナミックＣＭＯＳ回路によるアクティブデータ選択回路の回路図
【図１５】クロスバ型多ポートメモリの概念を示す図
【図１６】クロスポイントの図
【図１７】クロスバ型多ポートメモリの場合の読出と書き込みのアクセスを示す図
【図１８】ダイナミックＣＭＯＳ回路による同期バンク型多ポートメモリＨＭＡの概念を示す図
【図１９】クロスバスイッチにスタティックＣＭＯＳ回路を用いた場合のバンク側付加回路の図
【図２０】クロスバスイッチにダイナミックＣＭＯＳ回路を用いた場合のバンク側付加回路の図
【図２１】スタティックＣＭＯＳ回路による同期分散クロスバ型多ポートメモリの構成を示す図
【図２２】ダイナミックＣＭＯＳ回路による同期分散クロスバ型多ポートメモリの構成を示す図
【図２３】アクセス競合回避回路の図
【図２４】ダイナミックＣＭＯＳ回路によるアクセス競合回避回路の図
【図２５】ダイナミックＣＭＯＳ回路によるアクセス競合回避回路の図
【図２６】フェアアルゴリズムを採用した場合のアクセス制御回路の図
【図２７】バンク内のＮＯＲ型１段ワードラインデコーダの図
【図２８】バンク内のＮＡＮＤ型２段ワードラインデコーダの図
【図２９】ダイナミックＣＭＯＳ回路を用いた場合に必要なラッチの回路図
【符号の説明】
１００ １ポートバンク、 １０２ スイッチングネットワーク１０２、 １０４ レジスタ・バッファ回路、 １０６ アクセス競合回避回路、 １０８ 内部クロック生成器、 ２００ 第１階層モジュール、 ２０６ バンク列選択回路、 ２０８ バンク行選択回路、 ２１０ アクセス競合回避回路、 ２１４ 内部クロック生成器、 ３００ 第１階層モジュール、 ３０２ １：Ｎ変換回路、 ３０４ １ポートバンク、 ３０６ 列バンク選択回路、 ３０８ 行バンク選択回路、 ３１０ アクセス競合回避回路、 ３１４ 内部クロック生成器、 ４００ １ポートバンク、 ４０２ クロスバスイッチングネットワーク、 ４０４ クロスポイント、 ４０６ １つの１ポートバンクに対応する複数のクロスポイントをまとめた部分、 ５００ １ポートバンク、 ５０２ スイッチングネットワーク、 ５０４ レジスタ・バッファ回路、 ５０６ アクセス競合回避回路、 ５０８ 内部クロック生成器、 ６００ １ポートバンク、 ６０２ クロスバスイッチングネットワーク、 ６０４ バンク選択回路、 ６０６ アクセス競合回避回路、 ６０８ 内部クロック生成器。
【発明の属する技術分野】
本発明は、同期バンク型メモリの構成に関するものである。
【０００２】
【従来の技術】
同期型多ポートメモリは、複数のポートからの読出し・書込み要求を並列に処理する。多ポートメモリには、面積増加の問題やアクセス競合回避の問題がある。バンク型多ポートメモリでは、バンクと呼ばれる多数の１ポートメモリセルを配置し、各ポートとつなぐ。１ポートメモリセルを用いるため、Ｎポートメモリセルを用いる方式に比べて面積が小さくできる。バンク型多ポートメモリには、クロスバ型アーキテクチャと階層構造型アーキテクチャ（ＨＭＡ）がある。クロスバ型多ポートメモリでは、各バンクと各ポートとの間にクロスバスイッチを介在させる。ＨＭＡ型メモリでは、各バンクの中に１ポートとＮポートの変換回路を設け、マトリクス状に配置されている複数のバンクの中のいずれかのバンクにアクセスするための行・列選択回路を設け、行・列選択回路と並列に動作するアクセス競合回避回路を設ける。
【０００３】
【非特許文献１】
Ｈ． Ｊ． Ｍａｔｔａｕｓｃｈ， Ｋｏｊｉ Ｋｉｓｈｉ ａｎｄ Ｔａｋａｙｕｋｉ Ｇｙｏｈｔｅｎ， ”Ａｒｅａ−ｅｆｆｉｃｉｅｎｔ ｍｕｌｔｉ−ｐｏｒｔ ＳＲＡＭｓ ｆｏｒ ｏｎ−ｃｈｉｐ ｄａｔａ−ｓｔｏｒａｇｅ ｗｉｔｈ ｈｉｇｈ ｒａｎｄｏｍ−ａｃｃｅｓｓ ｂａｎｄｗｉｄｔｈ ａｎｄ ｌａｒｇｅ ｓｔｏｒａｇｅ ｃａｐａｃｉｔｙ，” ＩＥＩＣＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｖｏｌ． Ｅ８４−Ｃ， Ｎｏ． ３， ｐ． ４１０， ２００１
【非特許文献２】
Ｈ． Ｊ． Ｍａｔｔａｕｓｃｈ， ”Ｈｉｅｒａｒｃｈｉｃａｌ ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ ａｒｅａ−ｅｆｆｉｃｉｅｎｔ ｉｎｔｅｇｒａｔｅｄ Ｎ−ｐｏｒｔ ｍｅｍｏｒｉｅｓ ｗｉｔｈ ｌａｔｅｎｃｙ−ｆｒｅｅ ｍｕｌｔｉ−ｇｉｇａｂｉｔ ｐｅｒ ｓｅｃｏｎｄ ａｃｃｅｓｓ ｂａｎｄｗｉｄｔｈ，” ＩＥＥ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ３５， Ｎｏ． １７， ｐｐ． １４４１−１４４３， １９９９
【非特許文献３】
Ｃ． Ｌ． Ｓｅｉｔｚ， ”Ｔｈｅ ｃｏｓｍｉｃ ｃｕｂｅ，” Ｃｏｍｍｕｎ． ＡＣＭ， Ｖｏｌ． ２８， Ｎｏ． １， ｐｐ． ２２−３３， １９８５
【非特許文献４】
Ｎ． Ｏｍｏｒｉ ａｎｄ Ｈ． Ｊ． Ｍａｔｔａｕｓｃｈ， ”Ｃｏｍｐａｃｔ ｃｅｎｔｒａｌ ａｒｂｉｔｅｒｓ ｆｏｒ ｍｅｍｏｒｉｅｓ ｗｉｔｈ ｍｕｌｔｉｐｌｅ ｒｅａｄ／ｗｒｉｔｅ ｐｏｒｔｓ，” ＩＥＥ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ３７、ｐｐ． ８１１−８１３， ２００１
【０００４】
【発明が解決しようとする課題】
同期バンク型多ポートメモリでは、アクセスタイムを最小化するために、ビットラインを適切な電圧にプリチャージする操作とセンスアンプ回路が通常用いられる。ここで、実際のメモリアクセスとビットラインのプリチャージとは、異なるクロックフェーズで行われていた。たとえば、図１の（ａ）に示すように、クロックｃｋ＝１のときに、メモリアクセスを行い、ｃｋ＝０のときにプリチャージを行う。したがって、プリチャージ時間と実際のメモリアクセス時間との和がメモリアクセスのクロックサイクル時間（メモリアクセスサイクル時間）となり、実際のアクセス時間よりも長くなってしまう。しかし、原理的には、メモリアクセスサイクル時間は、メモリアクセス時間と同等まで短縮できることが望ましい。
【０００５】
この発明の目的は、同期バンク型メモリにおいて、メモリアクセスサイクル時間を短縮することである。
【０００６】
【課題を解決するための手段】
本発明に係る第１の同期バンク型メモリは、一般の同期バンク型多ポートメモリであり、それぞれ複数の１ポートメモリセルを含む複数のバンクと、内部クロック信号を発生するクロック生成回路と、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行うレジスタ・バッファ回路と、レジスタ・バッファ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生するアクセス競合回避回路と、レジスタ・バッファ回路と複数のバンクの間に配置され、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からの内部クロック信号をバンクに出力するスイッチングネットワーク回路とからなる。この同期バンク型メモリは、前記の第１から第３の同期バンク型メモリを含む。
【０００７】
同期バンク型多ポートメモリがＨＭＡ型多ポートメモリである場合、同期バンク型メモリは、前記の複数のバンクと１ポートとＮポートとの変換を行うポート変換回路とをそれぞれ含む複数の第１階層モジュールと、前記のクロック生成回路と、前記のレジスタ・バッファ回路と、レジスタ・バッファ回路からアドレス信号を受け取って、前記のアクセス競合回避回路と、レジスタ・バッファ回路と複数のバンクの間に配置され、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ・バッファ回路または複数のバンクからデータ信号を受け取り、アドレス信号を基にバンク列選択信号を生成してバンクに出力し、かつ、クロック生成回路からの内部クロック信号を選択されたバンクに出力するバンク列選択回路と、レジスタ回路からアドレス信号を受け取り、アドレス信号を基にバンク行選択信号を生成してバンクに出力するバンク行選択回路とからなる。前記のポート変換回路は、アクセス競合回避回路からのポートブロック信号がない場合に、バンク列選択信号とバンク行選択信号を基にバンクを活性化する。
【０００８】
同期バンク型多ポートメモリがクロスバ型多ポートメモリである場合、同期バンク型メモリは、前記の複数のバンクと、前記のクロック生成回路と、前記のレジスタ回路と、前記のアクセス競合回避回路と、レジスタ回路と複数のバンクの間に配置され、複数のポートに接続されるラインと各バンクからの信号ラインとの交点であるクロスポイントでスイッチングを行うクロスバスイッチングネットワークであって、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ・バッファ回路または複数のバンクからデータ信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、アドレス信号を基にクロスポイントを活性化し、かつ、クロック生成回路からの内部クロック信号をバンクに出力するクロスバスイッチングネットワークとからなる。
【０００９】
同期バンク型多ポートメモリが分散クロスバ型多ポートメモリである場合、同期バンク型メモリは、前記の複数のバンクと、前記のクロック生成回路と、前記のレジスタ・バッファ回路と、前記のアクセス競合回避回路と、複数のクラスタに分けられている前記の複数のバンクについて、レジスタ・バッファ回路と複数のクラスタとの間にそれぞれ配置される複数のクロスバスイッチングネットワークとからなる。各クロスバスイッチングネットワークは、複数のポートに接続されるラインと１つのクラスタに属するバンクからの信号ラインとの交点であるクロスポイントでスイッチングを行う複数のクロスバスイッチングネットワークであって、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ・バッファ回路または複数のバンクからデータ信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、アドレス信号を基にクロスポイントを活性化し、かつ、クロック生成回路からの制御クロック信号をバンクに出力する。
【００１０】
本発明に係る第２の同期バンク型メモリは、一般の同期型１ポートメモリであり、それぞれ複数の１ポートメモリセルを含む複数のバンクと、内部クロックを発生するクロック生成回路と、外部の１つのポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部の１つのポートからの入力または出力を行うレジスタ・バッファ回路と、レジスタ・バッファ回路と複数のバンクの間に配置され、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からの内部クロック信号をバンクに出力するスイッチングネットワーク回路とからなる。このスイッチングネットワーク回路は、クロスバ型、分散クロスバ型、ＨＭＡ型などの種々の態様で構成できる。
【００１１】
本発明に係る同期バンク型メモリへの第１のアクセス方法は、同期バンク型多ポートメモリへのアクセス方法である。ここで、１つのクロックサイクルが開始されると、レジスタ・バッファ回路はスイッチングネットワーク回路にリード／ライト信号とアドレス信号を出力し、アクセス競合回路にアドレス信号を出力し、スイッチングネットワーク回路は、アクセス競合回避回路からのポートブロック信号がない場合にバンク選択信号を生成し、バンク選択信号が生成されると、選択されたバンクはプリチャージを行う。また、クロック生成回路は、内部クロック信号を発生し、前記の選択されたブロックは、クロック生成回路から内部クロック信号を受け取ると、バンク内のメモリセルへのアクセスを行い、データ読み出しの場合は、さらにポートへのデータ転送を行う。
【００１２】
本発明に係る同期バンク型メモリへの第２のアクセス方法は、同期バンク型１ポートメモリへのアクセス方法である。ここで、１つのクロックサイクルが開始されると、レジスタ・バッファ回路はスイッチングネットワーク回路にリード／ライト信号とアドレス信号を出力し、ネットワーク回路は、バンク選択信号を生成し、バンク選択信号が生成されると、選択されたバンクはプリチャージを行う。また、クロック生成回路は、メモリ内部のクロック信号を発生し、前記の選択されたブロックは、クロック生成回路から内部クロック信号を受け取ると、バンク内のメモリセルへのアクセスを行い、データ読み出しの場合は、さらにポートへのデータ転送を行う。
なお、この発明の以上に説明した構成要素は、可能な限り組み合わせることができる。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態を説明する。なお、図面において、同じ参照記号は同一または同等のものを示す。
【００１４】
（Ａ）同期バンク型メモリの新アクセス手法．
同期バンク型多ポートメモリでは、バンクと呼ばれる多数の１ポートメモリセルを配置し、複数のポートに接続する。アクセスタイムを最小化するために、バンク内でビットラインを適切な電圧にプリチャージする操作とセンスアンプ回路が通常用いられる。
【００１５】
本発明による同期バンク型メモリのアクセス手法では、１つのクロックサイクルが開始されると、図１の（ｂ）に示すとおり、クロックサイクルの前半（クロックｃｋ＝１）において、読み出しまたは書き込みの処理におけるバンク内のワードラインドライバの直前までのアクセスと、バンクのプリチャージを同時に行う。すなわち、バンク型メモリのビットラインを適切な電圧にプリチャージするプリチャージ期間に、メモリアクセス時間の一部を同時オーバラップさせる。クロックサイクルの後半（クロックｃｋ＝０）では、バンク内でワードラインを動作させて、それ以降のアクセス（バンク内での下位アクセス）を行う。プリチャージ期間に、メモリアクセス時間の一部をオーバラップさせて行うので、メモリのアクセスサイクル時間を実効的に短縮できる。したがって、アクセスサイクル時間を短くできる。このアクセス手法は、クロックと同期して動作するすべてのバンク型メモリ（同期バンク型メモリ）に対して適用できる。なお、ここでは、バンク内での下位アクセスは、クロックサイクルの後半に行っているが、それよりアクセスを遅らせた方がよい場合もありうる。したがって、より一般的には、クロックサイクルの開始を基に適当なタイミングで内部クロック信号を生成してバンクのアクセスを行えばよい。（この意味で、後で説明する種々の実施の形態では、内部クロック生成器は反転クロック信号ｃｋｑを生成しているが、内部クロック信号は反転クロック信号ｃｋｑに限られない。）
【００１６】
まず、バンク型多ポートメモリへの応用について述べる。図２は、バンク型多ポートメモリの概念を示す。バンク型多ポートメモリは、１ポートバンク１００を用いた複数のバンク構造体と複数のバンク構造体と多ポートを接続するスイッチングネットワーク１０２からなる。
【００１７】
複数の１ポートメモリバンク１００は、マトリクス状に配置される。各１ポートバンク１００は、通常の１ポートメモリセル（ＤＲＡＭとＳＲＡＭのいずれをも含む）からなるバンクであり、２次元に配列された複数の１ポートメモリセル領域と、１つの１ポートメモリセルを選択するための列選択回路・読み出し／書き込み回路と行選択回路を備え、ワードラインドライバや１ポートメモリセル領域のセンスアンプ回路が含まれる。１つの１ポートメモリセルに１本のワードラインと１対のビットラインが接続される。１ポートバンク１００に下位アドレス（１ポートメモリセルのアドレス）とデータが入力されると、該当するメモリセルが選択され、読み出し／書き込み信号に従って読み出し／書き込みが行われる。
【００１８】
レジスタ及びバッファ回路１０４は、クロックサイクルが開始されると、外部の複数のポートからアドレス信号Ａ、データ信号Ｄ、リード／ライト信号Ｒ／Ｗを受け取り、ポートブロック信号ＰＢを外部に送る。スイッチングネットワーク１０２には、１ポートとＮポートとの変換を行うポート変換回路（アドレスとデータ）や、上位アドレス信号を基にバンクを選択するバンクデコーダが備えられる。スイッチングネットワーク１０２は、レジスタ及びバッファ回路１０４から受け取った信号を基にバンク選択信号Ｓを生成し、アドレス信号Ａ、リード／ライト信号Ｒ／Ｗ、バンク選択信号Ｓを１ポートバンク１００に送り、リード／ライト信号Ｒ／Ｗに従ってデータＤをバンク１００から読み出しまたはバンク１００に書き込む。さらに、アクセス競合回避回路１０６が、レジスタ・バッファ回路１０４からのアクセス情報を基に、アクセス競合が発生すると判断するとポートブロック信号ＰＢを発生し、スイッチングネットワーク１０２とレジスタ・バッファ回路１０４に送る。また、内部クロック生成器１０８が内部クロック信号として外部クロックｃｋの反転信号ｃｋｑを生成し、クロック信号ｃｋをレジスタ・バッファ回路１０４に供給し、クロック信号ｃｋ， ｃｋｑを各バンク１０４に供給する。（この明細書において”ｑ”は負論理信号を表す）
【００１９】
スイッチングネットワーク１０２の構成には様々なものがあり、大きく分けて、アクセスの競合がバンク以外では起こらない完全閉塞網型と、アクセスの競合がバンク以外の部分で起こる可能性のある非閉塞網型があるが、本発明のアクセス手法はそのどちらにも適用可能である。階層型多ポートメモリとクロスバ型多ポートメモリの２つのバンク型多ポートメモリアーキテクチャに適用可能であるほか、分散クロスバの場合や、クロスバ以外の結合網で構成されている場合にも適用可能である。これらの具体例については後で説明する。
【００２０】
図３は、図２に示した一般的なバンク型メモリにおける読み出しと書き込みのアクセスを示す。バンクのプリチャージと同時にバンクのアクセス競合回避及びポート／バンク選択を行うことにより、アクセス時間の一部を隠蔽することが可能となる。これにより、メモリアクセスサイクル時間を短縮できる。
【００２１】
読み出しの場合、クロックサイクルの前半（ｃｋ＝１）で、スイッチングネットワーク１０２でのバンク選択とバンク１００の中でのデコードとバンク１００のプリチャージを行う。すなわち、レジスタ・バッファ回路１０４への入力信号がスイッチングネットワーク１０２とアクセス競合回避回路１０６に並列に送られ、スイッチングネットワーク１０２内でバンクデコードと１ポートとＮポートの間の１：Ｎ変換（アドレス）が行われ、さらに、バンク１００内でデコーダが動作する。
【００２２】
次に、クロックサイクルの後半（ｃｋ＝０）でバンク１００内のアクセス（読み出し）とポートへのデータ転送を行う。バンク１００内で、クロックｃｋｑによってワードラインドライバとビットラインセレクタによりワードラインを動作させ、１ポートセル領域でセンスアンプ回路を動作させる。メモリセルから読み出されたデータは、スイッチングネットワーク１０２内のポート変換回路（データ）、データバス、レジスタ・バッファ回路１０４内の出力回路を経て出力される。
【００２３】
書き込みの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、読み出しの場合と同様に、スイッチングネットワーク１０２でのバンク選択とバンク１００の中でのデコードとバンク１００のプリチャージを行うが、これと並行して、書き込まれるデータが、レジスタ・バッファ回路１０４からスイッチングネットワーク１０２内での１ポートとＮポート変換回路（データ）をとおり、バンク１００に送られる。
【００２４】
次に、クロックサイクルの後半（ｃｋ＝０）で、バンク１００内で、ワードラインドライバを動作させてバンク１００内のアクセス（書き込み）を行う。ここで、データドライバを動作させて、１ポートセル領域でデータを書き込む。
【００２５】
なお、以上ではバンク型多ポートメモリについて述べたが、バンク型の１ポートメモリは、図２において、スイッチングネットワークにポート変換機能を持たないものと考えることができる。したがって、本発明のアクセス手法は、バンク型１ポートメモリにも適用可能である。もちろん、バンク型１ポートメモリの場合には、アクセス競合回避回路１０６も不要となる。したがって、一般的なバンク型１ポートメモリは、それぞれ複数の１ポートメモリセルを含む複数のバンクを備えているのは多ポートメモリと同様であり、レジスタ回路は、クロック生成回路が生成した内部クロック信号が入力されると、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力を行う。ネットワーク回路は、レジスタ回路と複数のバンクの間に配置され、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からのクロック信号をバンクに出力する。
【００２６】
（Ｂ）同期式階層型多ポートメモリ（ＨＭＡメモリ）への適用．
階層型多ポートメモリ（Ｈｉｅｒａｒｃｈｉｃａｌ Ｍｕｌｔｉ−ｐｏｒｔ ｍｅｍｏｒｙ Ａｒｃｈｉｔｅｃｔｕｒｅ ： ＨＭＡ）は、閉塞網を用いたバンク型多ポートメモリである（非特許文献１）。図５は、スタティックＣＭＯＳ回路によるＨＭＡメモリの構成を示す。ＨＭＡメモリは、第１階層モジュール２００、バンク列選択回路２０６、バンク行選択回路２０８及びアクセス競合回避回路２１０で構成される。第１階層モジュール２００とは、１ポートとＮポートの変換回路（１：Ｎ変換回路）２０２を１ポートバンク２０４とともにモジュール化したものである。１ポートバンク２０４は、図１の１ポートバンク１００と同様に、２次元に配列された複数の１ポートメモリセル領域と、１つの１ポートメモリセルを選択するための列選択回路・読み出し／書き込み回路と行選択回路を備え、ワードラインドライバや１ポートメモリセル領域のセンスアンプ回路が含まれる。複数の第１階層モジュール２００がマトリクス状に配置される。バンク列選択回路２０６とバンク行選択回路２０８は、それぞれ、列方向と行方向にバンクを選択する信号ＣＳ， ＲＳを発生する。さらに、内部クロック生成器２１２とレジスタ・バッファ回路２１４が設けられる。内部クロック生成器２１２は、グローバルクロックから内部クロックｃｋ， ｃｋｑを生成し、レジスタ・バッファ回路２１４、アクセス競合回避回路２１０及び第１階層モジュール２００に供給する。レジスタ・バッファ回路２１４は、外部のポート（ポート番号ｎ＝１，２，・・・，Ｎ）から、アドレス信号Ａ、データ信号Ｄ、リード／ライト信号Ｒ／Ｗを受け取ってバンク列選択回路２０６に送り、また、アクセス競合回避回路２１０に、アドレス信号Ａのうちのバンクアドレスを示す部分（上位アドレス）を送る。また、レジスタ及びバッファ回路２１２は、リード／ライト信号Ｒ／Ｗを各々の第１階層モジュール２００にも送る。
【００２７】
バンク行選択回路２０８とバンク列選択回路２０６がそれぞれ生成するバンク行選択信号ＲＳｎとバンク列選択信号ＣＳｎは、各ポートから入力されたアドレスの中の、バンクのアドレスを示す上位部分（ｍ２ビット）をデコードした信号であり、ＲＳｎとＣＳｎとがともに選択されたバンク２０４が、そのポートｎのデータＤｎがアクセスするバンクとなる。データＤｎはリード／ライト信号Ｒ／Ｗに従ってバンクから読み出されまたはバンクに書き込まれる。（ここでｎはポート番号を表わす。）
【００２８】
同一サイクルの同一バンクへのアクセスは１ポートに限られる。そのため、同時に同一のバンクへ複数ポートからアクセスがなされた場合は、アクセス競合が起こる。アクセス競合回避回路２１０は、各ポートのバンクアドレスを比較し、競合が起きる場合にポートブロッキング信号ＰＢｎをレジスタ及びバッファ回路２１２を介して外部に送る。
【００２９】
バンク列選択回路２０６の内部では、列ごとに、データを転送するバッファを分割している（Ｄｎ（１）， Ｄｎ（２）， ．．． ， Ｄｎ（Ｃ））。これにより、Ｄｎ上のゲート／配線容量が減り、高速化が期待できる。さらに、選択されたバンク列のドライバのみを動作させることにより低消費電力化にも高い効果がある。
【００３０】
このＨＭＡメモリの構成の特徴は、アクセス競合回避回路２１０の出力ＰＢｎが１ポートとＮポートの変換回路２０２に入力されていることであり、また、１ポートとＮポートの変換回路２０２にクロックの反転信号ｃｋｑが入力されていることである。アクセス競合回避回路２１０の出力ＰＢｎが１ポートとＮポートの変換回路２０２に入力されることにより、バンク選択とアクセス競合処理が並列に処理可能となり、高速動作に効果がある。また、クロックの反転信号ｃｋｑからバンク内信号ＣＫｉｎｔを生成し、選択されたバンクのデコーダのみを動作させることにより、低消費電力化にも高い効果がある。
【００３１】
図４は、ＨＭＡメモリにおける本発明のアクセス手法を用いた場合の読み出しと書き込みのアクセスを示す。アクセス競合回避処理、及び、バンクとポートの選択をバンクのプリチャージを同時にオーバラップさせて行うことにより、多ポートメモリのアクセス時間の一部を隠蔽している。これによりメモリアクセスサイクル時間を短縮できる。
【００３２】
読み出しの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、バンク列選択回路２０６でのバンク選択と第１階層モジュール２００内のデコードと１ポートバンク２０４のプリチャージを行う。すなわち、レジスタ・バッファ回路１０４への入力信号がバンク列選択回路２０６とアクセス競合回避回路２１０に並列に送られ、バンク列選択回路２０６でのバンクデコードと１ポートとＮポートの変換回路２０２でのポート変換（アドレス）が行われ、さらに、１ポートバンク２０４内でデコーダが動作する。
【００３３】
次に、クロックサイクルの後半（ｃｋ＝０）で１ポートバンク２０４内のアクセス（読み出し）とポートへのデータ転送を行う。１ポートバンク２０４内で、ワードラインドライバとビットラインセレクタによりワードラインを動作させ、センスアンプ回路を動作させる。メモリセルから読み出されたデータは、１ポートとＮポートの変換回路（データ）２０２、データバス、バンク行選択回路２０６、レジスタ及びバッファ回路２１２内の出力回路を経て出力される。
【００３４】
書き込みの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、読み出しの場合と同様に、バンク列選択回路２０６でのバンク選択と１ポートバンク２０４の中でのデコードと１ポートバンク２０４のプリチャージを行うが、これと並行して、書きこまれるデータが、レジスタ及びバッファ回路２１２、バンク列選択回路２０６、１ポートとＮポートの変換回路（データ）２０２を通り、１ポートバンク２０４に送られる。
【００３５】
次に、クロックサイクルの後半（ｃｋ＝０）で１ポートバンク２０４内のアクセス（書き込み）を行う。すなわち、１ポートバンク２０４内で、データドライバを動作させて、１ポートセル領域でデータを書き込む。
【００３６】
次に、１ポートとＮポートの間の変換を行う１ポートとＮポートの変換回路２０２について説明する。１ポートとＮポートの変換回路２０２は、図６に示すように、アドレスをスイッチングするアクティブアドレス選択回路２０２０と、データをスイッチングするアクティブデータ選択回路２０２２、及び、それらの制御を行うバンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路２０２４からなる。バンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路には、クロックの反転信号ｃｋｑとポートブロック信号ＰＢｎが入力される。
【００３７】
図７に示すバンクアクセス制御回路２０２４では、各ポートのリード／ライト信号Ｒ／Ｗｎ、行・列選択信号ＲＳｎ、ＣＳｎおよびポートブロック信号ＰＢｎから、アドレススイッチ許可信号ＳＡｎ、アクティブアドレス選択回路のビットラインのためのプリチャージ制御信号ＳＡｐｒｅを生成して、アクティブアドレス選択回路２０２０に送り、また、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎ、及び、アクティブデータ選択回路のビットラインのためのプリチャージ制御信号ＳＷｐｒｅを生成して、アクティブデータ選択回路２０２２に送り、また、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔ、及び、バンク内の制御クロック信号ＣＫｉｎｔを生成する。この回路の特徴は、各種信号の生成にポートブロック信号ＰＢｎを考慮していることや、クロックの反転信号ｃｋｑを基にバンク内の制御クロック信号ＣＫｉｎｔを生成することである。
【００３８】
アドレススイッチ許可信号ＳＡｎは、行・列選択信号ＲＳｎ、ＣＳｎおよびポートブロック信号ＰＢｎがいずれも“１”であるときに出力され、アクティブアドレス選択回路、アクティブデータ選択回路、バンク内のビットラインデコーダ、ワードラインデコーダ及びリード／ライトユニットを活性化させる。それ以外の場合は、ＳＡｎ＝“０”となり、バンク内のすべての回路は待機状態となる。また、プリチャージ制御信号ＳＡｐｒｅは、いずれかのバンクが選択されたとき（信号ＲＳｎ，ＣＳｎがともに“１”になるとき）に出力される。
【００３９】
各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎは、いずれかのバンク２０４が選択されたときに、リード／ライト信号Ｒ／Ｗｎに従って出力される。ビットラインのためのプリチャージ制御信号ＳＷｐｒｅは、いずれかのバンク２０４が選択されたときに出力される。
【００４０】
また、バンク内の制御クロック信号ＣＫｉｎｔは、いずれかのバンク２０４が選択されたときに出力されるクロックの反転信号ｃｋｑである。また、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔは、いずれかのリードアクセス許可信号ＳＲｎまたはライトアクセス許可信号ＳＷｎとバンク内の制御クロック信号ＣＫｉｎｔが出力されるときに、出力される。アクセス競合回避回路２１０の出力ＰＢｎが１ポートとＮポートの変換回路２０２に入力されることにより、バンク選択とアクセス競合処理が並列に処理可能となり、高速動作に効果がある。また、クロックの反転信号ｃｋｑからバンク内信号ＣＫｉｎｔを生成し、選択されたバンクのデコーダのみを動作させることにより、低消費電力化にも高い効果がある。
【００４１】
図８に示すアクティブアドレス選択回路２０２０は、アドレススイッチ許可信号ＳＡｎによりアクセスが許可されたポートｎのアドレスＡｎを、バンク内のワードラインデコーダとビットラインデコーダに転送する。アクティブアドレス選択回路２０２０は、グローバル配線（第２階層）からバンクへ転送する信号をアドレススイッチ許可信号ＳＡｎにより制御するスイッチ回路として小面積のＮＭＯＳトランスミッションゲートを用いている。これにより、グローバル配線の負荷容量を減少させることが可能となり、回路の高速化・低消費電力化に対して高い効果が得られる。また、バンク側に、プリチャージ回路として、直列に接続された２個のインバータと、プリチャージ制御信号ＳＡｐｒｅにより動作する伝送ゲートが設けられる。
【００４２】
図９に示すアクティブデータ選択回路２０２２も、同様に、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎを用い、バンク内のデータ信号線Ｄｉｎｔ，ｏｕｔまたはＤｉｎｔ，ｉｎにアクセスが許可されたポートのデータ線Ｄｎを接続する。入力（データ書き込み）側の場合、ライトアクセス許可信号ＳＷｎに従って、小面積のＮＭＯＳトランスミッションゲートを動作させる。さらに、バンク内のデータ信号線Ｄｉｎｔ，ｉｎの側（書き込みデータ側）に、プリチャージ回路として、直列に接続された２個のインバータと、プリチャージ制御信号ＳＷｐｒｅにより動作する伝送ゲートが設けられる。出力（データ読み出し）側の場合、ライトアクセス許可信号ＳＷｎに従って、トライステートバッファを動作させて、バンク内のデータ信号線Ｄｉｎｔ，ｏｕｔをポートのデータ線Ｄｎに接続する。このように、データ書き込み部分とデータ読み出し部分とが分離されている。
【００４３】
図１０は、ダイナミックＣＭＯＳ回路を用いた同期ＨＭＡメモリを示す。ダイナミックＣＭＯＳ回路は、同期回路を高速に動作させるために、高性能を求められる回路に用いられている技術である。スタティックＣＭＯＳによる回路（図５）との相違点は、アクセス競合回避回路３１０やバンク内のポート変換回路３０２にグローバルクロック信号ｃｋが入力されており、そのクロック信号により、ダイナミック回路やラッチ回路を制御している点である。
【００４４】
ダイナミックＣＭＯＳ回路によるＨＭＡメモリは、図５に示したスタティックＣＭＯＳ回路によるＨＭＡメモリの構成と同様に、第１階層モジュール３００、列バンク選択回路３０６、行バンク選択回路３０８及びアクセス競合回避回路３１０で構成される。第１階層モジュール３００とは、１ポートとＮポートの変換回路（１：Ｎ変換回路）３０２を１ポートバンク３０４とともにモジュール化したものである。複数の第１階層モジュール３００がマトリクス状に配置される。列バンク選択回路３０６と行バンク選択回路３０８は、それぞれ列方向と行方向にバンクを選択する。さらに、内部クロック生成器３１２とレジスタ・バッファ回路３１４が設けられる。内部クロック生成器３１２は、グローバルクロックから内部クロックｃｋ， ｃｋｑを生成し、レジスタ・バッファ回路３１４、アクセス競合回避回路３１０及び第１階層モジュール３００に供給する。レジスタ・バッファ回路３１４は、外部から、アドレス信号Ａ、データ信号Ｄ、リード・ライト信号Ｒ／Ｗを受け取って列バンク選択回路３０６に送り、また、アクセス競合回避回路３１０に、アドレス信号Ａのうちのバンクアドレスを示す部分（上位アドレス）を送る。また、レジスタ・バッファ回路３１２は、リード／ライト信号Ｒ／Ｗを各々の第１階層モジュール３００にも送る。第１階層モジュール３００のバンク３０４内は、１ポートバンク領域のワードラインドライバ、ビットラインセレクタ、センスアンプ回路、１ポートメモリセルを含む。行バンク選択回路３０８と列バンク選択回路３０６がそれぞれ生成するバンク行選択信号ＲＳｎとバンク列選択信号ＣＳｎは、各ポートから入力されたアドレスの中の、バンクのアドレスを示す部分（ｍ２ビット）をデコードした信号であり、ＲＳｎとＣＳｎとがともに選択されたバンク３０４が、そのポートｎのデータＤｎがアクセスするバンクとなる。データＤｎはリード／ライト信号Ｒ／Ｗに従ってバンクから読み出されまたはバンクに書き込まれる。
【００４５】
図１１は、１ポートとＮポートの変換回路３０２を示す。１ポートとＮポートの変換回路３０２は、アドレスをスイッチングするアクティブアドレス選択回路３０２０と、データをスイッチングするアクティブデータ選択回路３０２２、及び、それらの制御を行うバンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路３０２４からなる。スタティックＣＭＯＳによる１ポートとＮポートの変換回路との相違点は、ダイナミック回路やラッチ回路を制御するためにグローバルクロック信号ｃｋが入力されることである。バンクアクセス制御（Ｂａｎｋ Ｅｎａｂｌｅ）回路３０２４には、クロックの反転信号ｃｋｑとポートブロック信号ＰＢｎのほかに、クロック信号ｃｋが入力される。また、アクティブアドレス選択回路３０２０とアクティブデータ選択回路３０２２には、クロック信号ｃｋが入力される。
【００４６】
図１２に示すバンクアクセス制御回路３０２４では、図７に示すバンクアクセス制御回路２０２４と同様に、各ポートのリード／ライト信号Ｒ／Ｗｎ、行・列選択信号ＲＳｎ、ＣＳｎ、ポートブロック信号ＰＢｎから、アドレススイッチ許可信号ＳＡｎ、アクティブアドレス選択回路のビットラインのためのプリチャージ制御信号ＳＡｐｒｅを生成して、アクティブアドレス選択回路３０２０に送り、また、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎ、及び、アクティブデータ選択回路のビットラインのためのプリチャージ制御信号ＳＷｐｒｅを生成して、アクティブデータ選択回路３０２２に送り、また、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔ、及び、バンク内の制御クロック信号ＣＫｉｎｔを生成する。ダイナミック回路として、バンク内の読み出し許可信号Ｒｉｎｔと書き込み許可信号Ｗｉｎｔを生成する回路に使用されているダイナミックＯＲゲートのような、多入力ゲートに用いると特に効果的である。
【００４７】
図１３に示すアクティブアドレス選択回路３０２０は、図８に示すアクティブアドレス選択回路２０２０と同様に、アドレススイッチ許可信号ＳＡｎによりアクセスが許可されたポートのアドレスを転送する。アクティブアドレス選択回路３０２０は、グローバル配線（第２階層）からバンクへ転送する信号を制御するスイッチ回路として小面積のＮＭＯＳトランスミッションゲートを用いている。これにより、グローバル配線の負荷容量を減少させることが可能となり、回路の高速化・低消費電力化に対して高い効果が得られる。また、バンク側に、プリチャージ回路として、直列に接続された２個のインバータと、プリチャージ制御信号ＳＡｐｒｅにより動作する伝送ゲートが設けられる。
【００４８】
図１４に示すアクティブデータ選択回路３０２２も、同様に、各ポートのリードアクセス許可信号ＳＲｎとライトアクセス許可信号ＳＷｎを用い、バンク内のデータ信号線Ｄｉｎｔ，ｏｕｔまたはＤｉｎｔ，ｉｎにアクセスが許可されたポートのデータ線を接続する。１ポートメモリへデータを送る回路と、列選択回路へデータを送る回路とが分離されている。アクティブデータ選択回路３０２２は、アクティブアドレス選択回路３０２０と同様に、グローバル配線（第２階層）からバンクへ転送する信号を制御するスイッチ回路として小面積のＮＭＯＳトランスミッションゲートを用いている。そして、書き込みデータ側に、外部クロックｃｋで制御されるプリチャージ回路とラッチ回路が設けられる。
【００４９】
これらの回路の図７〜図９に示す回路との１つの相違点はラッチ回路を用いることであるが、ラッチ回路は、信号ｃｋで動作し、ダイナミック回路がプリチャージ期間に入った際、出力データを保持する。そのため、ラッチ回路の位置はダイナミック回路を使用する箇所により制限を受けること（ラッチ回路以降にダイナミック回路は使用不可）以外は、ある程度の融通性がある。このラッチ回路の位置により、メモリのプリチャージ期間にオーバラップさせることのできる処理が決定する。ただし、ラッチ回路の数と電力消費はトレードオフの関係にある。
【００５０】
（Ｃ）同期式クロスバ型多ポートメモリへの適用．
図２に示す多ポートメモリにおいて、スイッチングネットワーク１０２にクロスバスイッチングネットワークを用いたものをクロスバ型多ポートメモリという。クロスバスイッチングネットワークは、閉塞網であり、アクセスの競合はバンク以外では起こらない。
【００５１】
図１５は、クロスバ型多ポートメモリの構成を示す。複数の１ポートバンク４００がクロスバスイッチングネットワーク４０２を介してＮ個のポートのいずれかに接続される。クロスバスイッチングネットワーク４０２におけるクロスポイント４０４は、ポート４００とバンク４００のスイッチングを行う回路であり、各バンクに対してポート数分必要である。また、１つの１ポートバンク４００に対応する複数のクロスポイントをまとめた部分４０６は、ＨＭＡメモリの１ポートとＮポートの変換回路と同様に、１ポートとＮポートの変換を行っている。なお、図示しないが、図４に示した多ポートメモリの場合と同様に、バッファ、衝突処理回路及び内部クロック生成回路が設けられ、同様の動作をする。
【００５２】
図１６に示す例では、クロスポイント４０４は、トライステートインバータ、制御回路及びバンクデコーダからなる。トライステートインバータは、バンクアドレス、書き込み許可信号及びポートブロック信号を基に生成される活性化信号ＥＮ、ＥＮｑに応じて、アドレス、データ及び書き込み許可信号を通す。
【００５３】
図１７は、図１５に示したクロスバ型多ポートメモリにおいて、本発明のアクセス方式を適用した場合の読出しと書込みアクセスを詳細に示す。バンク４００のプリチャージ期間にアクセス競合処理、及び、バンクとポートの選択をオーバラップさせることにより、メモリアクセスサイクル時間の短縮が可能となる。
【００５４】
読み出しの場合、クロックサイクルの前半（ｃｋ＝１）で、クロスバスイッチングネットワーク４０２でのバンク選択とバンク４００の中でのデコードとバンク４００のプリチャージを行う。すなわち、レジスタ及びバッファ回路への入力信号がスイッチングネットワーク４０２とアクセス競合回避回路１０６に並列に送られ、スイッチングネットワーク４０２内でバンクデコードとクロスポイントでの１ポートとＮポートの変換（アドレス）が行われ、さらに、バンク１００内でデコーダが動作する。
【００５５】
次に、クロックサイクルの後半（ｃｋ＝０）でバンク４００内のアクセス（読み出し）とポートへのデータ転送を行う。バンク４００内で、ワードラインドライバとビットラインセレクタによりワードラインを動作させ、１ポートセル領域でセンス増幅回路を動作させる。メモリセルから読み出されたデータは、スイッチングネットワーク４０２内のクロスポイント（データ）、データバス、レジスタ及びバッファ回路内の出力回路を経て出力される。
【００５６】
書き込みの場合、クロック信号が供給されると、クロックサイクルの前半（ｃｋ＝１）で、読み出しの場合と同様に、スイッチングネットワーク４０２でのバンク選択とバンク４００の中でのデコードとバンク４００のプリチャージを行うが、これと並行して、書き込まれるデータが、レジスタ及びバッファ回路４０４からスイッチングネットワーク４０２内でのクロスポイント（データ）をとおり、バンク４００に送られる。
【００５７】
次に、クロックサイクルの後半（ｃｋ＝０）でバンク４００内のアクセス（書き込み）を行う。すなわち、バンク４００内で、データドライバを動作させて、１ポートメモリセル領域でデータを書き込む。
【００５８】
クロスバ型多ポートメモリやＨＭＡ以外の同期バンク型多ポートメモリにも、ＨＭＡと同様にダイナミックＣＭＯＳ回路が利用できる。図１８は、その場合のメモリのブロック図を示す。図２との違いは、クロスバスイッチにダイナミックＣＭＯＳ回路を利用するために、スイッチングネットワークにクロック信号ｃｋが入力されている点のみである。図１８に示すメモリにおいて、１ポートバンク５００、スイッチングネットワーク５０２、レジスタ・バッファ回路５０４、アクセス競合回避回路５０６、内部クロック生成器５０８は、それぞれ、図２に示すメモリの対応回路と同様に動作し、図２との違いは、クロスバスイッチにダイナミックＣＭＯＳ回路を利用するために、スイッチングネットワークにクロック信号ｃｋが入力されている点のみである。
【００５９】
クロスバ型多ポートメモリにおけるクロスポイントは、先に述べた通り、バンク毎にみると、ＨＭＡの１ポートとＮポートの回路と等しいために、ＨＭＡメモリで用いた図６〜図９の１：Ｎ変換回路、及び、図１１〜図１４の１：Ｎ変換回路をほとんどそのまま利用できる。しかしその場合には、バンク側には、その入出力信号の送受信を行うための付加回路が必要となる。図１９と図２０は、それぞれ、クロスポイントにスタティックＣＭＯＳを用いた場合とダイナミックＣＭＯＳを用いた場合の付加回路を示す。図２０の回路について、ＨＭＡと同様にラッチ回路の位置はある程度の融通性があり、また、そのラッチ回路の位置により、プリチャージ期間にオーバラップさせて行う処理が決まる。（なお、１ポートＨＭＡメモリの場合は、信号ＣＳ，ＲＳのＡＮＤ出力を信号Ｓの代わりに出力すればよい。）
【００６０】
（Ｄ）同期分散クロスバ型多ポートメモリへの適用．
分散クロスバ型多ポートメモリは、クロスバ構造多ポートメモリのクロスバを、バンクのクラスタ毎に分割したものである。このクラスタをバンク単位まで分割すると、ＨＭＡと等しい構造となる。そのため、分散クロスバ型は、クロスバ型とＨＭＡ型の中間の多ポートメモリを表現する構造であるといえる。
【００６１】
図２１と図２２に、それぞれ、スタティックＣＭＯＳ回路とダイナミックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリの構成を示す。図２１と図２２の例では、クラスタを列毎のバンクで分割している。また、図２１と図２２中のクロスバスイッチングネットワークの回路には、クロスバ型多ポートメモリとほぼ同じ回路を利用できる。
【００６２】
図２１に示すスタティックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリは、１ポートバンク６００、複数のクロスバネットワーク６０２、バンク選択回路６０４及びアクセス競合回避回路６０６で構成される。複数のバンクが列ごとに分割され、クロスバスイッチングネットワーク６０２に接続される。バンク選択回路６０４の出力信号ＲＳｎは、それぞれ対応するクロスバスイッチングネットワーク６０２に入力される。さらに、内部クロック生成器６０８とレジスタ・バッファ回路６１０が設けられる。内部クロック生成器６０８は、グローバルクロックから内部クロックｃｋｑを生成し、各バンク６００に供給する。レジスタ・バッファ回路６１０は、外部から、アドレス信号Ａ、データ信号Ｄ、リード／ライト信号Ｒ／Ｗを受け取ってクロスバスイッチングネットワーク６０２に送り、また、アクセス競合回避回路６０６に、アドレス信号Ａのうちのバンクアドレスを示す部分（上位アドレス）を送る。また、レジスタ・バッファ回路６１０は、リード／ライト信号Ｒ／Ｗｎを対応するクロスバスイッチングネットワーク６０２に送る。バンク２００内は、１ポートバンク領域のワードラインドライバ、ビットラインセレクタ、センスアンプ回路、１ポートメモリセルを含む。データＤｎはリード／ライト信号Ｒ／Ｗに従ってバンクから読み出されまたはバンクに書き込まれる。
【００６３】
図２２に示すダイナミックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリにおいて、１ポートバンク７００、複数のクロスバスイッチングネットワーク７０２、バンク選択回路７０４及びアクセス競合回避回路７０６、内部クロック生成器７０８とレジスタ・バッファ回路７１０は、図２１に示すスタッティックＣＭＯＳ回路を用いた分散クロスバ型多ポートメモリの対応回路と同様な構成を備えるが、ダイナミックＣＭＯＳ回路を用いるため、クロックｃｋが１ポートバンク７００と各クロスバスイッチングネットワーク７０２に入力される。
【００６４】
図２１と図２２に示した分散クロスバ型多ポートメモリでは、バンクの２次元配列に対し、複数のクロスバスイッチングネットワークが配置される。１つのクロスバスイッチングネットワーク６０２、７０２が１列のバンク６００、７００に接続されていて、バンク選択回路６０４が、クロスバスイッチングネットワーク６０２に選択信号を出力する。しかし、より一般的には、２次元以上のクラスタ配列も可能である。たとえば、１つのクロスバスイッチングネットワーク６０２、７０２と１列のバンク６００、７００について、ＨＭＡメモリと同様に、１：Ｎ変換回路を各バンクに設けて２段階でデコードしてもよい。これにより、配線の容易なレイアウトが実現できる。さらに多段階でデコードすることもでき、その場合トランジスタの数を減らせる。
【００６５】
（Ｅ）アクセス競合回避回路とワードラインデコーダのダイナミックＣＭＯＳ回路化とラッチ回路．
ここでは、全ての同期バンク型多ポートメモリに利用可能な、ダイナミックＣＭＯＳ回路を利用したアクセス競合回避回路とワードラインデコーダについて述べる。同期バンク型多ポートメモリでは、従来のスタティックＣＭＯＳ回路によるワードラインデコーダやアクセス競合回避回路（非特許文献３参照）を用いることもできる。
【００６６】
図２３に示すように、アクセス競合回避回路は、すべてのポート同士の組み合わせに対してアドレスの比較を行い、ｉ番目のポートとｊ番目のポートがアクセスしたメモリのアドレスが競合していることを示すアクセス競合検知信号Ｃｉ， ｊを生成するアクセス競合検知回路と、Ｃｉ， ｊからｉ番目のポートをブロッキングする信号ＰＢｉを生成するアクセス制御回路で構成される。なお、ポートブロック信号ＰＢｉは、競合が起こった時、ＰＢｉ ＝ ”０”となるように設計している。
【００６７】
図２４と図２５は、今回新たに発明したダイナミックＣＭＯＳ回路によるアクセス競合回避回路を示す。これらは、回路構成が単純であり、ポート数の拡張性にも優れ、小面積かつ高速動作を実現する。
【００６８】
図２４のアクセス競合検知回路は、ダイナミックＣＭＯＳ回路により構成したマルチインプットＥＸＮＯＲを採用している。入力アドレス信号Ａｉの反転信号Ａｑｉは、バンクセレクタのデコーダ部で既に生成されている信号であるため、Ａｑｉの生成はオーバヘッドにはならない。出力信号Ｃｉ，ｊは、入力信号Ａｉ＝Ａｊのときに“０”となり、その他の場合に“１”となる。
【００６９】
また、図２５のアクセス制御回路は、常にポート番号ｉの小さい方にアクセスの優先権を与えるＰＩＨ （Ｐｏｒｔ−Ｉｍｐｏｒｔａｎｃｅ−Ｈｉｅｒａｒｃｈｙ）アルゴリズム（非特許文献３参照）を用いた場合に用いる。この回路において、Ｃｉ， ｊとポート非活性化信号 ＰＥｑｉとのＯＲ演算と、そのすべてのＯＲ演算結果のＡＮＤ演算を同時に行っている。ＰＥｑｉを用いることにより、実際にはアクセスが行われていないポートによるアクセス競合の発生を防ぐ。このＰＥｑｉによる制御は、従来型のスタティックＣＭＯＳ回路でも、Ｃｉ， ｊとＰＥｑｉのＡＮＤ演算の結果をアクセス制御回路の入力信号とすることで実現できる。
【００７０】
図２６には、フェアアルゴリズム（非特許文献３参照）を採用した場合のアクセス制御回路を示している。フェアアルゴリズムには、ＰＩＨアルゴリズムによるアクセス制御回路を、ポート番号の小さいポートにアクセスの優先権を与えるものと、ポート番号の大きなポートにアクセスの優先権を与えるものの２種類が用意されており、その出力をセレクタにより選択する。そのため、図２５で用いた、アクセス競合検知回路の出力信号Ｃｉ， ｊとポート非活性化信号ＰＥｑｉとのＯＲ演算と、そのすべてのＯＲ演算結果に対してＡＮＤ演算を行う回路はそのまま利用可能である。
【００７１】
ポート変換回路にスタティックＣＭＯＳ回路を用い、アクセス競合回避回路にダイナミックＣＭＯＳ回路を用いる場合には、評価期間の出力信号ＰＢｉをラッチする必要がある。そのため、この場合には、ＰＢｉの出力ノードにラッチ回路を付加する必要がある。
【００７２】
また、図２７と図２８は、本発明で使用するバンク内のワードラインデコーダの例を示す。図２７は１段のＮＯＲゲートで、図２８はそれを多段（２段）で構成したものである。後者では多段構成によりトランジスタ数を減少できる。図２７、図２８ともに、バンクのプリチャージ期間には、出力は”０”となるように設計している。
【００７３】
図２９は、ダイナミックＣＭＯＳ回路を用いた場合に必要なラッチ回路の構成例を示す。ここで、（ａ）はスタティックＣＭＯＳ回路によるラッチ回路であり、（ｂ）と（ｃ）は、ストレージノードの電荷を利用したダイナミックラッチ回路である。
【００７４】
なお、当業者に容易に理解されるように、この発明の以上に説明した種々の実施形態における構成要素は、種々の種類の同期バンク型メモリについて可能な限り組み合わせることができる。
【００７５】
【発明の効果】
各種の同期バンク型メモリ（ＨＭＡメモリ、クロスバ型メモリ、分散クロスバ型メモリなど）において、多ポートメモリの場合も１ポートメモリの場合も、メモリアクセスサイクル時間を短縮できる。
【図面の簡単な説明】
【図１】バンク型メモリへのアクセスを説明するための図
【図２】多ポートのバンク型メモリの概念を示す図
【図３】一般的なバンク型メモリにおける読み出しと書きこみのアクセスを示す図
【図４】ＨＭＡメモリにおける本発明のアクセス手法を用いた場合の読み出しと書き込みのアクセスを示す図
【図５】スタティックＣＭＯＳ回路によるＨＭＡメモリの概念を示す図
【図６】スタティックＣＭＯＳ回路による１ポートとＮポートの変換回路図
【図７】スタティックＣＭＯＳ回路によるバンクアクセス制御回路の回路図
【図８】スタティックＣＭＯＳ回路によるアクティブアドレス選択回路の回路図
【図９】スタティックＣＭＯＳ回路によるアクティブデータ選択回路の回路図
【図１０】ダイナミックＣＭＯＳ回路によるＨＭＡの概念を示す図
【図１１】ダイナミックＣＭＯＳ回路による１ポートとＮポートの変換回路図
【図１２】ダイナミックＣＭＯＳ回路によるバンクアクセス制御回路の回路図
【図１３】ダイナミックＣＭＯＳ回路によるアクティブアドレス選択回路の回路図
【図１４】ダイナミックＣＭＯＳ回路によるアクティブデータ選択回路の回路図
【図１５】クロスバ型多ポートメモリの概念を示す図
【図１６】クロスポイントの図
【図１７】クロスバ型多ポートメモリの場合の読出と書き込みのアクセスを示す図
【図１８】ダイナミックＣＭＯＳ回路による同期バンク型多ポートメモリＨＭＡの概念を示す図
【図１９】クロスバスイッチにスタティックＣＭＯＳ回路を用いた場合のバンク側付加回路の図
【図２０】クロスバスイッチにダイナミックＣＭＯＳ回路を用いた場合のバンク側付加回路の図
【図２１】スタティックＣＭＯＳ回路による同期分散クロスバ型多ポートメモリの構成を示す図
【図２２】ダイナミックＣＭＯＳ回路による同期分散クロスバ型多ポートメモリの構成を示す図
【図２３】アクセス競合回避回路の図
【図２４】ダイナミックＣＭＯＳ回路によるアクセス競合回避回路の図
【図２５】ダイナミックＣＭＯＳ回路によるアクセス競合回避回路の図
【図２６】フェアアルゴリズムを採用した場合のアクセス制御回路の図
【図２７】バンク内のＮＯＲ型１段ワードラインデコーダの図
【図２８】バンク内のＮＡＮＤ型２段ワードラインデコーダの図
【図２９】ダイナミックＣＭＯＳ回路を用いた場合に必要なラッチの回路図
【符号の説明】
１００ １ポートバンク、 １０２ スイッチングネットワーク１０２、 １０４ レジスタ・バッファ回路、 １０６ アクセス競合回避回路、 １０８ 内部クロック生成器、 ２００ 第１階層モジュール、 ２０６ バンク列選択回路、 ２０８ バンク行選択回路、 ２１０ アクセス競合回避回路、 ２１４ 内部クロック生成器、 ３００ 第１階層モジュール、 ３０２ １：Ｎ変換回路、 ３０４ １ポートバンク、 ３０６ 列バンク選択回路、 ３０８ 行バンク選択回路、 ３１０ アクセス競合回避回路、 ３１４ 内部クロック生成器、 ４００ １ポートバンク、 ４０２ クロスバスイッチングネットワーク、 ４０４ クロスポイント、 ４０６ １つの１ポートバンクに対応する複数のクロスポイントをまとめた部分、 ５００ １ポートバンク、 ５０２ スイッチングネットワーク、 ５０４ レジスタ・バッファ回路、 ５０６ アクセス競合回避回路、 ５０８ 内部クロック生成器、 ６００ １ポートバンク、 ６０２ クロスバスイッチングネットワーク、 ６０４ バンク選択回路、 ６０６ アクセス競合回避回路、 ６０８ 内部クロック生成器。
Claims (15)
- 複数の１ポートメモリセルを含むバンクと１ポートとＮポートとの変換を行うポート変換回路とをそれぞれ含む複数の第１階層モジュールと、
内部クロック信号を発生するクロック生成回路と、
外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行うレジスタ回路と、
レジスタ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生するアクセス競合回避回路と、
レジスタ回路と複数のバンクの間に配置され、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ回路または複数のバンクからデータ信号を受け取り、アドレス信号を基にバンク列選択信号を生成してバンクに出力し、かつ、クロック生成回路からの内部クロック信号を選択されたバンクに出力するバンク列選択回路と、
レジスタ回路からアドレス信号を受け取り、アドレス信号を基にバンク行選択信号を生成してバンクに出力するバンク行選択回路とからなり、
前記のポート変換回路は、アクセス競合回避回路からのポートブロック信号がない場合に、バンク列選択信号とバンク行選択信号を基にバンクを活性化する
同期バンク型メモリ。 - スタティックＣＭＯＳ回路で構成され、
前記のポート変換回路は、アドレスを選択するアクティブアドレス選択回路と、データを選択するアクティブデータ選択回路と、アクティブアドレス選択回路とアクティブデータ選択回路とを制御するバンクアクセス制御回路とからなり、
バンクアクセス制御回路は、各ポートのリード／ライト信号、行・列選択信号およびポートブロック信号から、アドレススイッチ許可信号とアクティブアドレス選択回路のビットラインのためのプリチャージ制御信号とを生成して、アクティブアドレス選択回路に送り、また、各ポートのリードアクセス許可信号とライトアクセス許可信号、及び、アクティブデータ選択回路のビットラインのためのプリチャージ制御信号を生成して、アクティブデータ選択回路に送り、また、クロック生成回路からの内部クロック信号を基にバンク内の制御クロック信号を生成することを特徴とする請求項１に記載された同期バンク型メモリ。 - ダイナミックＣＭＯＳ回路を含み、アクセス競合回路及びポート変換回路は前記の内部クロック信号を入力して、アクセス競合回路及びポート変換回路内のダイナミック回路と、ダイナミック回路がプリチャージ期間に入ったときに出力データを保持するラッチ回路を制御することを特徴とする請求項１に記載された同期バンク型メモリ。
- 前記のポート変換回路は、
アドレスを選択するアクティブアドレス選択回路と、データを選択するアクティブデータ選択回路とアクティブアドレス選択回路とアクティブデータ選択回路とを制御するバンクアクセス制御回路とからなり、
前記のバンクアクセス制御回路は、各ポートのリード／ライト信号、行・列選択信号およびポートブロック信号から、アドレススイッチ許可信号とアクティブアドレス選択回路のビットラインのためのプリチャージ制御信号とを生成して、アクティブアドレス選択回路に送り、また、各ポートの読み出し許可信号と書き込み許可信号、及び、アクティブデータ選択回路のビットラインのためのプリチャージ制御信号を生成して、アクティブデータ選択回路に送り、また、クロック生成回路からのクロック信号を基にバンク内の制御クロック信号を生成することを特徴とする請求項３に記載された同期バンク型メモリ。 - 前記のアクティブアドレス選択回路は、アドレス信号をバンクに出力するゲートとして、ＮＭＯＳトランスミッションゲートを用いることを特徴とする請求項４に記載された同期バンク型メモリ。
- アクティブデータ選択回路は、データ信号をバンクに出力するゲートとして、ＮＭＯＳトランスミッションゲートを用いることを特徴とする請求項４に記載された同期バンク型メモリ。
- 前記のアクセス競合回避回路は、ダイナミックＣＭＯＳ回路により構成したマルチインプットＥＸＮＯＲ回路を含み、このＥＸＮＯＲ回路は、各ポートからのアドレス信号及びその反転信号を入力し、ｉ番目のポートとｊ番目のポートのアドレスが競合しているか否かを示す信号を生成することを特徴とする請求項３に記載された同期バンク型メモリ。
- 前記のアクセス競合回避回路は、ｉ番目のポートとｊ番目のポートのアドレスが競合しているか否かを示す信号とポート非活性化信号とのＯＲ演算回路と、そのすべてのＯＲ演算結果のＡＮＤ演算回路と、ＡＮＤ演算結果をポートブロック信号として出力する出力回路を備えることを特徴とする請求項３に記載された同期バンク型メモリ。
- 前記のアクセス競合回避回路は、ポート番号の小さいポートにアクセスの優先権を与える回路と、ポート番号の大きいポートにアクセスの優先権を与える回路と、そのいずれかを選択してポートブロック信号を出力する選択回路とを備えることを特徴とする請求項３に記載された同期バンク型メモリ。
- それぞれ複数の１ポートメモリセルを含む複数のバンクと、
内部クロックを発生するクロック生成回路と、
外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行うレジスタ回路と、
レジスタ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生するアクセス競合回避回路と、
レジスタ回路と複数のバンクの間に配置され、複数のポートに接続されるラインと各バンクからの信号ラインとの交点であるクロスポイントでスイッチングを行うクロスバスイッチングネットワークであって、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ回路または複数のバンクからデータ信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、アドレス信号を基にクロスポイントを活性化し、かつ、クロック生成回路からのクロック信号をバンクに出力するクロスバスイッチングネットワーク
からなる同期バンク型メモリ。 - それぞれ複数の１ポートメモリセルを含む複数のバンクと、
内部クロック信号を発生するクロック生成回路と、
外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行うレジスタ回路と、
レジスタ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生するアクセス競合回避回路と、
複数のクラスタに分けられている前記の複数のバンクについて、レジスタ回路と複数のクラスタとの間にそれぞれ配置される複数のクロスバスイッチングネットワークとからなり、
各クロスバスイッチングネットワークは、複数のポートに接続されるラインと１つのクラスタに属するバンクからの信号ラインとの交点であるクロスポイントでスイッチングを行う複数のクロスバスイッチングネットワークであって、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、レジスタ回路または複数のバンクからデータ信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、アドレス信号を基にクロスポイントを活性化し、かつ、クロック生成回路からのクロック信号をバンクに出力する
同期バンク型メモリ。 - それぞれ複数の１ポートメモリセルを含む複数のバンクと、
内部クロック信号を発生するクロック生成回路と、
外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行うレジスタ回路と、
レジスタ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生するアクセス競合回避回路と、
レジスタ回路と複数のバンクの間に配置され、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からのクロック信号をバンクに出力するネットワーク回路からなる同期バンク型メモリ。 - それぞれ複数の１ポートメモリセルを含む複数のバンクと、
内部クロックを発生するクロック生成回路と、
外部の１つのポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部の１つのポートからの入力または出力を行うレジスタ回路と、
レジスタ回路と複数のバンクの間に配置され、レジスタ回路からリード／ライト信号とアドレス信号を受け取り、バンク選択信号を生成して選択されたバンクを活性化し、かつ、クロック生成回路からのクロック信号をバンクに出力するネットワーク回路
からなる同期バンク型メモリ。 - それぞれ複数の１ポートメモリセルを含む複数のバンクと、内部クロックを発生するクロック生成回路と、外部の複数のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力を行うレジスタ・バッファ回路と、レジスタ・バッファ回路からアドレス信号を受け取って、バンクへのアクセスの競合が起こる場合にポートブロック信号を発生するアクセス競合回避回路と、レジスタ回路と複数のバンクの間に配置されるネットワーク回路とからなる同期バンク型メモリへのアクセス方法であって、
１つのクロックサイクルが開始されると、レジスタ・バッファ回路はスイッチングネットワーク回路にリード／ライト信号とアドレス信号を出力し、アクセス競合回路にアドレス信号を出力し、スイッチングネットワーク回路は、アクセス競合回避回路からのポートブロック信号がない場合にバンク選択信号を生成し、バンク選択信号が生成されると、選択されたバンクはプリチャージを行い、
クロック生成回路は、メモリ内部のクロック信号を発生し、
前記の選択されたブロックは、クロック生成回路からの内部クロック信号を受け取ると、バンク内のメモリセルへのアクセスを行い、データ読み出しの場合は、さらにポートへのデータ転送を行う
アクセス方法。 - それぞれ複数の１ポートメモリセルを含む複数のバンクと、内部クロック信号を発生するクロック生成回路と、外部の１つのポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力を行うレジスタ・バッファ回路と、レジスタ・バッファ回路からアドレス信号を受け取って、レジスタ・バッファ回路と複数のバンクの間に配置されるスイッチングネットワーク回路とからなる同期バンク型メモリへのアクセス方法であって、
１つのクロックサイクルが開始されると、レジスタ・バッファ回路はスイッチングネットワーク回路にリード／ライト信号とアドレス信号を出力し、スイッチングネットワーク回路は、バンク選択信号を生成し、バンク選択信号が生成されると、選択されたバンクはプリチャージを行い、
クロック生成回路は、メモリ内部のクロック信号を発生し、
前記の選択されたブロックは、クロック生成回路からの内部クロック信号を受け取ると、バンク内のメモリセルへのアクセスを行い、データ読み出しの場合は、さらにポートへのデータ転送を行う
アクセス方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167989A JP4256210B2 (ja) | 2003-06-12 | 2003-06-12 | 同期バンク型メモリ |
| US10/787,240 US7117291B2 (en) | 2003-06-12 | 2004-02-27 | Memory with synchronous bank architecture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167989A JP4256210B2 (ja) | 2003-06-12 | 2003-06-12 | 同期バンク型メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005004895A true JP2005004895A (ja) | 2005-01-06 |
| JP4256210B2 JP4256210B2 (ja) | 2009-04-22 |
Family
ID=34093625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167989A Expired - Fee Related JP4256210B2 (ja) | 2003-06-12 | 2003-06-12 | 同期バンク型メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7117291B2 (ja) |
| JP (1) | JP4256210B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010514018A (ja) * | 2006-12-22 | 2010-04-30 | モサイド・テクノロジーズ・インコーポレーテッド | 独立リンクおよびバンク選択 |
| JP2011512598A (ja) * | 2008-02-19 | 2011-04-21 | マイクロン テクノロジー， インク． | チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム |
| KR101077215B1 (ko) | 2005-02-07 | 2011-10-27 | 삼성전자주식회사 | 듀얼 포트 메모리 장치 |
| US8654601B2 (en) | 2005-09-30 | 2014-02-18 | Mosaid Technologies Incorporated | Memory with output control |
| US8743610B2 (en) | 2005-09-30 | 2014-06-03 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
| US9047991B2 (en) | 2008-09-11 | 2015-06-02 | Micron Technology, Inc. | Methods, apparatus, and systems to repair memory |
| US9123552B2 (en) | 2010-03-30 | 2015-09-01 | Micron Technology, Inc. | Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same |
| US9240227B2 (en) | 2005-09-30 | 2016-01-19 | Conversant Intellectual Property Management Inc. | Daisy chain cascading devices |
| US9524254B2 (en) | 2008-07-02 | 2016-12-20 | Micron Technology, Inc. | Multi-serial interface stacked-die memory architecture |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818650B1 (ko) * | 2005-09-28 | 2008-04-01 | 주식회사 하이닉스반도체 | 멀티포트 메모리 장치 |
| US8533435B2 (en) * | 2009-09-24 | 2013-09-10 | Nvidia Corporation | Reordering operands assigned to each one of read request ports concurrently accessing multibank register file to avoid bank conflict |
| US8782339B2 (en) * | 2010-10-11 | 2014-07-15 | Open Invention Network, Llc | Storage system having cross node data redundancy and method and computer readable medium for same |
| US9218564B2 (en) * | 2012-07-30 | 2015-12-22 | International Business Machines Corporation | Providing transposable access to a synapse array using a recursive array layout |
| US11243880B1 (en) | 2017-09-15 | 2022-02-08 | Groq, Inc. | Processor architecture |
| US11868804B1 (en) | 2019-11-18 | 2024-01-09 | Groq, Inc. | Processor instruction dispatch configuration |
| US11114138B2 (en) | 2017-09-15 | 2021-09-07 | Groq, Inc. | Data structures with multiple read ports |
| US11360934B1 (en) | 2017-09-15 | 2022-06-14 | Groq, Inc. | Tensor streaming processor architecture |
| US11170307B1 (en) | 2017-09-21 | 2021-11-09 | Groq, Inc. | Predictive model compiler for generating a statically scheduled binary with known resource constraints |
| WO2019126793A2 (en) * | 2017-12-22 | 2019-06-27 | Alibaba Group Holding Limited | A memory apparatus and method for controlling the same |
| CN108549751A (zh) * | 2018-03-28 | 2018-09-18 | 湖南融创微电子有限公司 | 寄存器矩阵的布局方法 |
| US11455370B2 (en) | 2018-11-19 | 2022-09-27 | Groq, Inc. | Flattened input stream generation for convolution with expanded kernel |
| US10839478B2 (en) * | 2019-04-08 | 2020-11-17 | Intel Corporation | Accumulator pooling mechanism |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6609174B1 (en) * | 1999-10-19 | 2003-08-19 | Motorola, Inc. | Embedded MRAMs including dual read ports |
| US7120761B2 (en) * | 2000-12-20 | 2006-10-10 | Fujitsu Limited | Multi-port memory based on DRAM core |
| US6877071B2 (en) * | 2001-08-20 | 2005-04-05 | Technology Ip Holdings, Inc. | Multi-ported memory |
| US7194568B2 (en) * | 2003-03-21 | 2007-03-20 | Cisco Technology, Inc. | System and method for dynamic mirror-bank addressing |
-
2003
- 2003-06-12 JP JP2003167989A patent/JP4256210B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-27 US US10/787,240 patent/US7117291B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101077215B1 (ko) | 2005-02-07 | 2011-10-27 | 삼성전자주식회사 | 듀얼 포트 메모리 장치 |
| US8743610B2 (en) | 2005-09-30 | 2014-06-03 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
| US9240227B2 (en) | 2005-09-30 | 2016-01-19 | Conversant Intellectual Property Management Inc. | Daisy chain cascading devices |
| US9230654B2 (en) | 2005-09-30 | 2016-01-05 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
| US8654601B2 (en) | 2005-09-30 | 2014-02-18 | Mosaid Technologies Incorporated | Memory with output control |
| US8738879B2 (en) | 2005-09-30 | 2014-05-27 | Conversant Intellectual Property Managament Inc. | Independent link and bank selection |
| JP2012178190A (ja) * | 2006-12-22 | 2012-09-13 | Mosaid Technologies Inc | 独立リンクおよびバンク選択 |
| JP2010514018A (ja) * | 2006-12-22 | 2010-04-30 | モサイド・テクノロジーズ・インコーポレーテッド | 独立リンクおよびバンク選択 |
| US9229887B2 (en) | 2008-02-19 | 2016-01-05 | Micron Technology, Inc. | Memory device with network on chip methods, apparatus, and systems |
| JP2011512598A (ja) * | 2008-02-19 | 2011-04-21 | マイクロン テクノロジー， インク． | チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム |
| US9524254B2 (en) | 2008-07-02 | 2016-12-20 | Micron Technology, Inc. | Multi-serial interface stacked-die memory architecture |
| US9047991B2 (en) | 2008-09-11 | 2015-06-02 | Micron Technology, Inc. | Methods, apparatus, and systems to repair memory |
| US9852813B2 (en) | 2008-09-11 | 2017-12-26 | Micron Technology, Inc. | Methods, apparatus, and systems to repair memory |
| US10332614B2 (en) | 2008-09-11 | 2019-06-25 | Micron Technology, Inc. | Methods, apparatus, and systems to repair memory |
| US9123552B2 (en) | 2010-03-30 | 2015-09-01 | Micron Technology, Inc. | Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same |
| US9484326B2 (en) | 2010-03-30 | 2016-11-01 | Micron Technology, Inc. | Apparatuses having stacked devices and methods of connecting dice stacks |
Also Published As
| Publication number | Publication date |
|---|---|
| US7117291B2 (en) | 2006-10-03 |
| US20050125594A1 (en) | 2005-06-09 |
| JP4256210B2 (ja) | 2009-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4256210B2 (ja) | 同期バンク型メモリ | |
| US5204841A (en) | Virtual multi-port RAM | |
| US7630230B2 (en) | Static random access memory architecture | |
| US6351427B1 (en) | Stored write scheme for high speed/wide bandwidth memory devices | |
| JPH07200383A (ja) | 複数ポートメモリシステムおよびデュアルポートメモリシステム | |
| US20020054535A1 (en) | Random access memory having a read/write address bus and process for writing to and reading from the same | |
| US5542067A (en) | Virtual multi-port RAM employing multiple accesses during single machine cycle | |
| US9753667B2 (en) | High bandwidth memory and glitch-less differential XOR | |
| KR100228339B1 (ko) | 읽기 포트와 쓰기 포트를 공유하는 다중포트 액세스 메모리 | |
| US8390319B2 (en) | Programmable logic fabric | |
| US6445645B2 (en) | Random access memory having independent read port and write port and process for writing to and reading from the same | |
| JPH065070A (ja) | シリアルアクセスメモリ | |
| US6219283B1 (en) | Memory device with local write data latches | |
| KR20010009561A (ko) | 늦은 라이트 타입 반도체 메모리 장치에서의 바이패스 동작 에러방지 및 사이클 타임구간 개선방법과 그에 따른 멀티플렉서 회로 | |
| US11901006B2 (en) | Shiftable memory and method of operating a shiftable memory | |
| EP0471932A2 (en) | Virtual multi-port ram | |
| JP2000163952A (ja) | 半導体装置 | |
| JP3090104B2 (ja) | 半導体メモリ装置 | |
| Nicol et al. | A scalable pipelined architecture for fast buffer SRAMs | |
| US6901070B2 (en) | Dynamically programmable integrated switching device using an asymmetric 5T1C cell | |
| Dickinson et al. | A systolic architecture for high speed pipelined memories | |
| US6442097B2 (en) | Virtual channel DRAM | |
| EP0756283B1 (en) | Multi-port random access memory | |
| Fukae et al. | Distributed against centralised crossbar function for realising bank-based multiport memories | |
| Dickinson et al. | Application specific memories for ATM packet switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |