CN116057679A - 包括嵌入在阻焊层中的互连件的衬底 - Google Patents

包括嵌入在阻焊层中的互连件的衬底 Download PDF

Info

Publication number
CN116057679A
CN116057679A CN202180058739.6A CN202180058739A CN116057679A CN 116057679 A CN116057679 A CN 116057679A CN 202180058739 A CN202180058739 A CN 202180058739A CN 116057679 A CN116057679 A CN 116057679A
Authority
CN
China
Prior art keywords
interconnects
thickness
substrate
solder mask
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180058739.6A
Other languages
English (en)
Inventor
方堃
J·杨
S·黄
卫洪博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116057679A publication Critical patent/CN116057679A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种衬底，包括：具有第一表面和第二表面的芯层、位于芯层的第一表面之上的至少一个第一电介质层、位于芯层的第二表面之上的至少一个第二电介质层、位于至少一个第二电介质层的表面之上的高密度互连件、位于至少一个第二电介质层的表面之上的互连件、以及位于至少一个第二电介质层的表面之上的阻焊层。阻焊层的接触高密度互连件的第一部分包括第一厚度，第一厚度等于或小于高密度互连件的厚度。阻焊层的接触该互连件的第二部分包括第二厚度，第二厚度大于该互连件的厚度。

Description

包括嵌入在阻焊层中的互连件的衬底
相关申请的交叉引用/优先权要求
本专利申请要求于2020年09月02日在美国专利商标局提交的待决非临时申请号17/010693的优先权和权益，其内容被并入本文，就像在下文被完整阐述并且用于所有适用目的一样。
技术领域
各种特征涉及衬底，并且更具体地涉及包括高密度互连件的衬底。
背景技术
图1图示了封装件100，封装件100包括衬底102、集成器件104和集成器件106。衬底102包括至少一个电介质层120、多个互连件122和多个焊料互连件124。多个焊料互连件144耦合到衬底102和集成器件104。多个焊料互连件164耦合到衬底102和集成器件106。制造包括高密度互连件的衬底可能是昂贵的。存在提供包括高密度互连件的低成本衬底的持续的需求。
发明内容
各种特征涉及衬底，并且更具体地涉及包括高密度互连件的衬底。
一个示例提供了一种衬底，该衬底包括：具有第一表面和第二表面的芯层、位于芯层的第一表面之上的至少一个第一电介质层、位于芯层的第二表面之上的至少一个第二电介质层、位于至少一个第二电介质层的表面之上的多个第一互连件、位于至少一个第二电介质层的表面之上的多个第二互连件，以及位于至少一个第二电介质层的表面之上的阻焊层。多个第二互连件与多个第一互连件共面。阻焊层包括第一厚度和第二厚度。阻焊层的接触多个第一互连件的第一部分包括第一厚度，第一厚度等于或小于多个第一互连件的厚度。阻焊层的接触多个第二互连件的第二部分包括第二厚度，第二厚度大于多个第二互连件的厚度。
另一个示例提供了一种装置，该装置包括衬底和耦合到衬底的集成器件。该衬底包括：具有第一表面和第二表面的芯层、位于芯层的第一表面之上的至少一个第一电介质层、位于芯层的第二表面之上的至少一个第二电介质层、位于至少一个第二电介质层的表面之上的用于高密度互连的部件、位于至少一个第二电介质层的表面之上的用于互连的部件，以及位于至少一个第二电介质层的表面之上的阻焊层。用于互连的部件与用于高密度互连的部件共面。阻焊层包括第一厚度和第二厚度。阻焊层的接触用于高密度互连的部件的第一部分包括第一厚度，第一厚度等于或小于用于高密度互连的部件的厚度。阻焊层的接触用于互连的部件的第二部分包括第二厚度，第二厚度大于用于互连的部件的厚度。集成器件耦合到衬底的表面。通过用于焊料互连的部件，集成器件被耦合到用于高密度互连的部件和用于互连的部件。
另一个示例提供了一种用于制造衬底的方法。该方法提供包括第一表面和第二表面的芯层。方法在芯层的第一表面之上形成至少一个第一电介质层。方法在芯层的第二表面之上形成至少一个第二电介质层。方法在至少一个第二电介质层的表面之上形成多个第一互连件。方法在至少一个第二电介质层的表面之上形成多个第二互连件。多个第二互连件和多个第一互连件位于相同的金属层上。该方法形成位于至少一个第二电介质层的表面之上的阻焊层。该方法去除部分阻焊层，使得阻焊层包括第一厚度和第二厚度。阻焊层的接触多个第一互连件的第一部分包括第一厚度，第一厚度等于或小于多个第一互连件的厚度。阻焊层的接触多个第二互连件的第二部分包括第二厚度，第二厚度大于多个第二互连件的厚度。
附图说明
当结合附图理解下面阐述的详细描述时，各种特征、性质和优点将变得明显，其中相同的附图标记贯穿始终对应地标识。
图1图示了封装件的剖面视图，该封装件包括衬底和耦合到衬底的集成器件。
图2图示了封装件的剖面视图，该封装件包括衬底和集成器件，集成器件耦合到嵌入在衬底的阻焊层中的高密度互连件和互连件。
图3图示了封装件的剖面视图，该封装件包括衬底和集成器件，集成器件耦合到嵌入在衬底的阻焊层中的高密度互连件和互连件。
图4图示了包括嵌入在衬底的阻焊层中的高密度互连件和互连件的衬底的平面视图。
图5图示了包括嵌入在衬底的阻焊层中的高密度互连件和互连件的衬底的平面视图。
图6图示了封装件的剖面视图，该封装件包括衬底和集成器件，集成器件耦合到嵌入在衬底的阻焊层中的高密度互连件和互连件。
图7A-图7F图示了用于制造包括嵌入在阻焊层中的高密度互连件的衬底的示例性序列。
图8图示了用于制造包括嵌入在芯层中的高密度互连部分的衬底的方法的示例性流程图。
图9A-图9B图示了用于制造包括集成器件和衬底的封装件的示例性序列，衬底包括嵌入在阻焊层中的高密度互连件。
图10图示了可以集成本文描述的裸片、电子电路、集成器件、集成无源器件(IPD)、无源组件、封装件和/或器件封装件的各种电子设备。
具体实施方式
在下面的描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践这些方面。例如，为了避免在不必要的细节中模糊各方面，可以以框图示出电路。在其他情况下，可以不详细示出众所周知的电路、结构和技术，以免模糊本公开的各方面。
本公开描述了一种衬底，该衬底包括：具有第一表面和第二表面的芯层、位于芯层的第一表面之上的至少一个第一电介质层(例如，第一预浸料层)、位于芯层的第二表面之上的至少一个第二电介质层(例如，第二预浸料层)、位于至少一个第二电介质层的表面之上的多个高密度互连件(例如，第一互连件)、位于至少一个第二电介质层的表面之上的多个互连件(例如，第二互连件)，以及位于至少一个第二电介质层的表面之上的阻焊层。多个互连件与多个高密度互连件共面。阻焊层包括第一厚度和第二厚度。阻焊层中的接触多个高密度互连件的第一部分包括第一厚度，第一厚度等于或小于多个高密度互连件的厚度。阻焊层中的接触多个互连件的第二部分包括第二厚度，第二厚度大于多个互连件的厚度。集成器件可以通过多个焊料互连件耦合到衬底的多个高密度互连件和多个互连件。如下面将进一步描述的，该衬底提供了一种低成本衬底、一种在避开(escape)部分中具有低短路风险的高可靠性衬底。此外，提供了用于衬底的更短制造过程，这降低了衬底的成本。
包括衬底的示例性封装件，该衬底包括嵌入在阻焊层中的高密度互连件
图2图示了封装件200的剖面视图，封装件200包括集成器件和衬底，衬底包括嵌入在阻焊层中的高密度互连件。封装件200包括衬底202、集成器件204、无源器件206、集成器件208和包封(encapsulation)层209。集成器件204通过多个焊料互连件240耦合到衬底202的第一表面(例如，顶表面)。无源设备206(其可以是表面贴装无源器件(SMD))通过多个焊料互连件260耦合到衬底202的第一表面。包封层209可以耦合到衬底202的第一表面。包封层209可以将集成器件204和无源器件206包封。集成器件208可以通过多个焊料互连件280耦合到衬底202的第二表面(例如，底表面)。
如图2中所示，衬底202包括至少一个电介质层220、多个互连件222、阻焊层250和阻焊层270。阻焊层250可以位于衬底202的第一表面上。阻焊层270可以位于衬底202的第二表面上。来自多个互连件222的一些互连件可以被嵌入在阻焊层270中。例如，多个互连件222可以包括多个高密度互连件222a(例如，多个第一互连件)和多个互连件222b(例如，多个第二互连件)。多个高密度互连件222a和多个互连件222b可以彼此共面。例如，多个高密度互连件222a可以与多个互连件222b位于衬底202的相同金属层上。多个高密度互连件222a和多个互连件222b被嵌入在阻焊层270中。衬底202可以包括避开(escape)部分224(例如，集成的避开部分)和非避开部分226。多个高密度互连件222a可以位于衬底202的避开部分224中。衬底202的避开部分224是衬底202的一部分，该部分包括被配置为电耦合到集成器件的焊料互连件和衬底202的焊料互连件的互连件。例如，避开部分224包括被配置为电耦合到焊料互连件280a和至少一个焊料互连件290的互连件。下面在至少图4和图5中进一步图示和描述避开部分。
在一些实施方式中，多个高密度互连件222a可以具有比多个互连件222b的最小宽度和/或最小间距低的最小宽度和/或最小间距。例如，多个高密度互连件222a可以包括具有(i)8微米的最小宽度和(ii)10微米的最小间距的互连件，并且多个互连件222b可以包括具有(i)20微米的最小宽度和(ii)25微米的最小间距的互连件。不是高密度互连件的互连件可以是低密度互连件，低密度互连件具有比高密度互连件的最小宽度和/或最小间距低的最小宽度和/或最小间距。
在一些实施方式中，多个高密度互连件222a可以具有比多个互连件222b的表面粗糙度低的表面粗糙度。在一些实施方式中，多个互连件222b可以具有比多个高密度互连件222a的表面粗糙度大的表面粗糙度。例如，多个高密度互连件222a可以包括在大约0.2微米-0.5微米范围内的表面粗糙度，并且多个互连件222b可以包括在大约0.6微米-0.8微米范围内的表面粗糙度。如下面将进一步描述的，表面粗糙度的差异可以是由于对部分衬底202执行的喷砂造成的。具体地，可以对衬底的包括多个高密度互连件222a和阻焊层的一部分执行喷砂。高密度互连件的改进表面粗糙度有助于提供具有更一致厚度的高密度互连件，这有助于改进衬底的可靠性。高密度互连件的厚度的较大差异可能导致耦合问题。高密度互连件的表面粗糙度的减小有助于减小高密度互连件的厚度的差异，这可以有助于提供改进的衬底可靠性。互连件的表面的粗糙度可以不同地被定义。例如，互连件的表面的粗糙度可以由Ra(其可以是算术平均偏差)来定义。互连件的垂直厚度的变化可以被量化为粗糙度(Ra)。例如，用于互连件的表面的Ra可以被定义为
Figure BDA0004113596160000061
其中n是跨剖面的测量次数，并且yi是距互连件的标称表面的垂直差异/垂直距离。
阻焊层270可以包括具有不同厚度的不同部分。例如，阻焊层270可以包括第一阻焊层部分270a、第二阻焊层部分270b和第三阻焊层部分270c。第一阻焊层部分270a可以位于衬底202的避开部分224中。阻焊层270包括第一厚度和第二厚度。阻焊层270的接触多个高密度互连件222a的第一部分(例如，270a)包括第一厚度，第一厚度等于或小于多个高密度互连件222a的厚度。阻焊层270的接触多个高密度互连件222a的第一部分(例如，270a)可以包括阻焊层270的接触多个高密度互连件222a的垂直截面。阻焊层270的接触多个互连件222b的第二部分(例如，270b、270c)包括第二厚度，第二厚度大于多个互连件222b的厚度。阻焊层270的接触多个互连件222b的第二部分(例如，270b、270c)包括阻焊层270的接触多个互连件222b的垂直截面。阻焊层270的接触多个高密度互连件222a的第一部分(例如，270a)的第一表面可以与多个高密度互连件222a的表面共面。由于多个高密度互连件222a具有较低的最小宽度和最小间距，因此可能无法以与在多个互连件222b之上形成的阻焊层相似的方式在多个高密度互连件222a之上形成阻焊层。多个高密度互连件222a可以包括为非阻焊限定(NSMD)焊垫互连件的互连件。NSMD焊垫互连件可以是互连之件上的开口未被阻焊层限定的互连件。如下面将进一步描述的，下面描述了允许在高密度互连件(例如，222a)之上和/或在高密度互连件(例如，222a)周围形成阻焊层中的开口的制造过程。由于阻焊层部分具有的厚度等于或小于高密度互连件的厚度的事实，因此在高密度互连件之上和/或在高密度互连件(例如，222a)周围可以存在阻焊层(例如，阻焊层部分)中的开口。通常，这些高密度互连件是如此之小和/或彼此如此接近，以至于不可能在这些高密度互连件之上形成阻焊层中的开口。在阻焊层部分(例如270a)中没有暴露高密度互连件(例如222a)的开口的情况下，衬底中的避开部分224将不存在，因为焊料互连件(例如280a)将不能够耦合到高密度互连件(例如222a)。然而，本公开描述了允许在高密度互连件之上的阻焊层(例如，阻焊层部分270a)中的开口的过程，开口暴露高密度互连件，并且该过程允许在衬底中形成避开部分224。避开部分224允许衬底(例如，224、302)与集成器件(例如，208)之间的互连件的有效布线。该技术优点适用于本公开中描述的避开部分、高密度互连件和/或具有减小厚度的阻焊层部分中的任一者。避开部分(例如，224)可以由包括第一阻焊层部分270a和高密度互连件(例如，222a)的区域限定。位于避开部分中的高密度互连件(例如，222a)可以不被阻焊层垂直地覆盖。
注意，阻焊层270可以具有两种以上的厚度。例如，在一些实施方式中，位于避开部分224中的第一阻焊层部分270a可以具有一种以上的厚度。在一个示例中，(i)阻焊层270的第一部分(例如，270a)的接触来自多个高密度互连件222a中的互连件的一部分可以包括第一厚度，第一厚度等于多个高密度互连件222a的厚度，(ii)阻焊层270的第一部分(例如，270a)的接触来自多个高密度互连件222a中的另一互连件的另一部分可以包括第三厚度，第三厚度小于多个高密度互连件222a的厚度，以及(iii)阻焊层270的接触多个互连件222b的第二部分(例如，270b、270c)包括第二厚度，第二厚度大于多个互连件222b的厚度。
如上所述，集成器件208通过多个焊料互连件280耦合到衬底202。多个焊料互连件280包括多个焊料互连件280a和多个焊料互连件280b。多个焊料互连件280a可以耦合到位于衬底202的避开部分224中的互连件。多个焊料互连件280a耦合到多个高密度互连件222a。集成器件208耦合到衬底202，使得在与衬底202的避开部分224垂直交叠的区域中在衬底202与集成器件208之间存在空隙275。空隙可以是没有固体材料的至少一个区域。空隙可以包括腔。空隙可以被气体(例如，空气)占据。在空隙275中，来自多个焊料互连件280a中的至少一个焊料互连件可以非侧向地接触阻焊层270。多个焊料互连件280b可以耦合到位于衬底202的非避开部分226中的互连件。多个焊料互连件280b耦合到多个互连件222b。多个焊料互连件280b可以侧向地接触阻焊层270。多个焊料互连件290耦合到衬底202的第二表面。多个焊料互连件290可以位于集成器件208的侧向。
图3图示了封装件300，封装件300包括衬底302、集成器件204和集成器件208。封装件300可以与封装件200相似，并且因此可以包括与封装件200相似的组件和/或以与封装件200相似的方式进行布置。衬底302可以与衬底202相似，并且因此可以包括与衬底302相似的组件和/或以与衬底302相似的方式进行布置。集成器件204通过多个焊料互连件240耦合到衬底302的第一表面(例如，顶表面)。集成器件208通过多个焊料互连件280耦合到衬底302的第二表面(例如，底表面)。
衬底302可以是包括芯层的层压衬底。衬底302包括芯层320、至少一个第一电介质层(例如322、324)、至少一个第二电介质层(例如326、328)、阻焊层250、阻焊层270、多个芯互连件321、多个互连件325和多个互连件327。芯层320可以包括玻璃或具有树脂的玻璃纤维。然而，芯层320可以包括不同的材料。电介质层322、324、326和/或328可以各自包括预浸料(例如预浸料层)。电介质层322、电介质层324、电介质层326和/或电介质层328可以是堆积层。电介质层322、324、326和/或328可以包括与芯层320不同的材料。如下面将进一步描述的，不同的实施方式可以具有不同数目的电介质层和/或不同数目的金属层。图3图示了包括6个金属层(例如，M1、M2、M3、M4、M4、M5、M6)的衬底。然而，衬底可以包括更多或更少的金属层和/或更多或更少的电介质层。例如，如下面将在至少图6中进一步图示和描述的，衬底可以包括10个金属层。
多个互连件327包括多个高密度互连件327a(例如，多个第一互连件)和多个互连件327b(例如，多个第二互连件)。芯层320包括第一表面和第二表面。至少一个第一电介质层(例如322、324)位于芯层320的第一表面之上。至少一个第二电介质层(例如326、328)位于芯层320的第二表面之上。多个高密度互连件327a位于至少一个第二电介质层328的表面之上。多个互连件327b位于至少一个第二电介质层328的表面之上。阻焊层270位于至少一个第二电介质层328的表面之上。多个高密度互连件327a与多个互连件327b共面。多个高密度互连件327a和多个互连件327b可以位于衬底302的相同金属层(例如，M6)上。阻焊层270包括第一厚度和第二厚度。阻焊层270的接触多个高密度互连件327a的第一部分(例如，270a)包括第一厚度，第一厚度等于或小于多个高密度互连件327a的厚度。阻焊层270的接触多个互连件327b的第二部分(例如，270b、270c)包括第二厚度，第二厚度大于多个互连件327b的厚度。
注意，阻焊层270可以具有两种以上的厚度。例如，在一些实施方式中，位于避开部分224中的第一阻焊层部分270a可以具有一种以上的厚度。在一个示例中，(i)阻焊层270的第一部分(例如，270a)的接触来自多个高密度互连件327a中的互连件一部分可以包括第一厚度，第一厚度等于多个高密度互连件327a的厚度，(ii)阻焊层270的第一部分(例如，270a)的接触来自多个高密度互连件327a中的另一互连件的另一部分可以包括第三厚度，第三厚度小于多个高密度互连件327a的厚度，以及(iii)阻焊层270的接触多个互连件327b的第二部分(例如，270b、270c)包括第二厚度，第二厚度大于多个互连件327b的厚度。多个高密度互连件327a可以包括焊垫(例如，焊垫互连件)和/或迹线(例如，迹线互连件)。在一些实施方式中，来自多个高密度互连件327a的背对衬底302的迹线互连件和/或焊垫互连件的表面可以不被阻焊层覆盖。
如上所述，集成器件208通过多个焊料互连件280耦合到衬底302。多个焊料互连件280包括多个焊料互连件280a和多个焊料互连件280b。多个焊料互连件280a可以耦合到位于衬底302的避开部分224中的互连件。多个焊料互连件280a耦合到多个高密度互连件327a。集成器件208耦合到衬底302，使得在与衬底302的避开部分224垂直交叠的区域中在衬底302与集成器件208之间存在空隙275。空隙可以是没有固体材料的至少一个区域。空隙可以包括腔。空隙可以被气体(例如，空气)占据。在空隙275中，来自多个焊料互连件280a中的至少一个焊料互连件可以不侧向地接触阻焊层270。多个焊料互连件280b可以耦合到位于衬底302的非避开部分226中的互连件。多个焊料互连件280b耦合到多个互连件327b。多个焊料互连件280b可以侧向地接触阻焊层270。多个焊料互连件290耦合到衬底302的第二表面。多个焊料互连件290可以位于集成器件208的横向。
图4图示了衬底302的AA截面的平面视图。如图4中所示，衬底302包括阻焊层270(阻焊层270包括第一阻焊层部分270a、第二阻焊层部分270b、第三阻焊层部分270c)、多个高密度互连件327a、多个互连件327b和多个互连件327c。多个高密度互连件327a和第一阻焊层部分270a位于衬底302的避开部分224中。多个互连件327b和第二阻焊层部分270b位于衬底302的非避开部分226中。避开部分224可以侧向地围绕非避开部分226。集成器件208在耦合到衬底302时可以与衬底302的避开部分224和非避开部分226垂直地交叠。衬底302还可以包括部分426。部分426可以包括多个互连件327c。部分426是衬底的不与集成器件208垂直地交叠的部分。避开部分224可以位于部分426与非避开部分226之间。部分426包括具有比避开部分224的互连件的最小宽度和/或最小间距更高的最小宽度和/或更高的最小间距的互连件。部分426包括具有等于和/或高于非避开部分226的互连件的最小宽度和/或最小间距的最小宽度和/或最小间距。
图5图示了衬底302的BB截面的平面视图。如图5中所示，衬底302包括阻焊层270(阻焊层270包括第一阻焊层部分270a、第二阻焊层部分270b、第三阻焊层部分270c)、多个焊料互连件280a、多个焊料互连件280b和多个焊料互连件290。多个焊料互连件280a可以耦合到多个高密度互连件327a。多个焊料互连件280a可以位于空隙275中。空隙可以是没有固体材料的至少一个区域。空隙可以包括腔。空隙可以被气体(例如，空气)占据。多个焊料互连件280a可以不侧向地接触阻焊层270。多个焊料互连件280b可以耦合到多个互连件327b。多个焊料互连件290可以耦合到多个互连件327c。多个互连件327c可以耦合到多个互连件327a。多个互连件327a可以耦合到多个焊料互连件280a。图4和图5的组合图示了可以如何将集成器件配置为通过避开部分224电耦合到焊料互连件290。注意，图4和图5不限于适用于图3。图4和图5也可以适用于图6。即，图4和图5中所示的平面截面也可以适用于下面图6的衬底。
图6图示了封装件600的轮廓图，该封装件600包括衬底，该衬底包括嵌入在阻焊层中的高密度互连件。封装件600与图3的封装件300相似，并且因此包括与封装件300相同或相似的组件。封装件600包括衬底602、集成器件204和集成器件208。衬底602与衬底302相似，并且因此包括与衬底302相似的组件。衬底302包括6个金属层，而衬底602包括10个金属层。
衬底602可以是包括芯层的层压衬底。衬底602包括芯层320、至少一个第一电介质层622、至少一个第二电介质层626、阻焊层250、阻焊层270、多个芯互连件621、多个互连件625和多个互连件627。芯层320可以包括玻璃或具有树脂的玻璃纤维。然而，芯层320可以包括不同的材料。电介质层622和/或电介质层626可以各自包括预浸料(例如，预浸料层)。电介质层622和/或电介质层626可以是堆积层。电介质层622和/或电介质层626可以包括与芯层320不同的材料。
多个互连件627包括多个高密度互连件627a(例如，多个第一互连件)和多个互连件627b(例如，多个第二互连件)。芯层320包括第一表面和第二表面。至少一个第一电介质层622位于芯层320的第一表面之上。至少一个第二电介质层626位于芯层320的第二表面之上。多个高密度互连件627a位于至少一个第二电介质层628的表面之上。多个互连件627b位于至少一个第二电介质层628的表面之上。阻焊层270位于至少一个第二电介质628的表面之上。多个高密度互连件627a与多个互连件627b共面。多个高密度互连件627a与多个互连件627b位于衬底602的相同金属层上。阻焊层270包括第一厚度和第二厚度。阻焊层270的接触多个高密度互连件627a的第一部分(例如，270a)包括第一厚度，第一厚度等于或小于多个高密度互连件627a的厚度。阻焊层270的接触多个互连件627b的第二部分(例如，270b、270c)包括第二厚度，第二厚度大于多个互连件627b的厚度。多个高密度互连件627a可以包括焊垫(例如，焊垫互连件)和/或迹线(例如，迹线互连件)。在一些实施方式中，来自多个高密度互连件627a的背向衬底602的迹线互连件和/或焊垫互连件的表面可以不被阻焊层覆盖。
注意，阻焊层270可以具有两种以上的厚度。例如，在一些实施方式中，位于避开部分224中的第一阻焊层部分270a可以具有一种以上的厚度。在一个示例中，(i)阻焊层270的第一部分(例如，270a)的接触来自多个高密度互连627a中的互连件的一部分可以包括第一厚度，第一厚度等于多个高密度互连件627a的厚度，(ii)阻焊层270的第一部分(例如，270a)的接触来自多个高密度互连件627a中的另一互连件的另一部分可以包括第三厚度，第三厚度小于多个高密度互连件627a的厚度，以及(iii)阻焊层270的接触多个互连件627b的第二部分(例如，270b、270c)包括第二厚度，第二厚度大于多个互连件627b的厚度。
如上所述，集成器件208通过多个焊料互连件280耦合到衬底602。多个焊料互连件280包括多个焊料互连件280a和多个焊料互连件280b。多个焊料互连件280a可以耦合到位于衬底602的避开部分224中的互连件。多个焊料互连件280a耦合到多个高密度互连件627a。集成器件208耦合到衬底602，使得在与衬底602的避开部分224垂直交叠的区域中在衬底602与集成器件208之间存在空隙275。空隙可以是没有固体材料的至少一个区域。空隙可以包括腔。空隙可以被气体(例如，空气)占据。在空隙275中，来自多个焊料互连件280a中的至少一个焊料互连件可以不侧向地接触阻焊层270。多个焊料互连件280b可以耦合到位于衬底602的非避开部分226中的互连件。多个焊料互连件280b耦合到多个互连件627b。多个焊料互连件280b可以侧向地接触阻焊层270。多个焊料互连件290耦合到衬底602的第二表面。多个焊料互连件290可以位于集成设备208的侧向。
如图3和图6中所示，衬底(例如302、602)包括至少一个电介质层(例如322、324、326、328、622、626)、多个互连件(例如327、627)、阻焊层250和阻焊层270。阻焊层250可以位于衬底(例如，302、602)的第一表面上。阻焊层270可以位于衬底(例如，302、602)的第二表面上。来自多个互连件(例如，327、627)中的一些互连件可以被嵌入在阻焊层270中。例如，多个互连件(例如，327、627)可以包括多个高密度互连件(例如，327a、627a)和多个互连件(例如，327b、627b)。多个高密度互连件(例如，327a、627a)和多个互连件(例如，327b、627b)可以彼此共面。多个高密度互连件(例如，327a、627a)和多个互连件(例如，327b、627b)可以位于衬底(例如，302、602)的相同金属层上。多个高密度互连件(例如，327a、627a)和多个互连件(例如，327b、627b)被嵌入在阻焊层270中。衬底(例如，302、602)可以包括避开部分224和非避开部分226。多个高密度互连件(例如327a、627a)可以位于衬底(例如302、602)的避开部分224中。在一些实施方式中，多个高密度互连件(例如，327a、627a)可以具有与多个互连件(例如，327b、627b)的最小宽度和最小间距相比更低的最小宽度和最小间距。例如，多个高密度互连件(例如，327a、627a)可以包括具有(i)8微米的最小宽度和(ii)10微米的最小间距的互连件，并且多个互连件(例如，327b、627b)可以包括具有(i)20微米的最小宽度和(ii)25微米的最小间距的互连件。
在一些实施方式中，多个高密度互连件(例如，327a、627a)可以具有与多个互连件(例如，327b、627b)的表面粗糙度相比更低的表面粗糙度。在一些实施方式中，多个互连件(例如，327b、627b)可以具有与多个高密度互连件(例如，327a、627a)的表面粗糙度相比更大的表面粗糙度。例如，多个高密度互连件(例如，327a、627a)可以包括在大约0.2微米-0.5微米范围内的表面粗糙度，并且多个互连件(例如，327b、627b)可以包括在大约0.6微米-0.8微米范围内的表面粗糙度。如下面将进一步描述的，表面粗糙度的差异可以是由于对部分衬底执行的喷砂造成的。
术语“(多个)高密度互连件”可以意指：该(多个)互连件具有与衬底的其他部分中的互连件(例如，芯互连件)的最小线(例如，宽度)、最小间距和/或最小节距相比更低的最小线(例如，宽度)、最小间距和/或最小节距。多个高密度互连件(例如，222a、327a、627a)可以是用于高密度互连的部件。多个互连件(例如，222b、327b、627b)可以是用于互连的部件。
集成器件(例如，204、208)可以包括裸片(例如，半导体裸露裸片)。集成器件可以包括射频(RF)器件、无源设备、滤波器、电容器、电感器、天线、发射器、接收器、基于GaAs的集成器件、表面声波(SAW)滤波器、体声波(BAW)滤波器、发光二极管(LED)集成器件、基于硅(Si)的集成器件、基于碳化硅(SiC)的集成器件、处理器、存储器和/或它们的组合。集成器件(例如，204)可以包括至少一个电子电路(例如，第一电子电路、第二电子电路等)。
封装件(例如，200、300、600)可以在射频(RF)封装件中被实现。RF封装件可以是射频前端封装件(RFFE)。封装件(例如，200、300、600)可以被配置为提供无线保真(WiFi)通信和/或蜂窝通信(例如，2G、3G、4G、5G)。封装件(例如，200、300、600)可以被配置为支持全球移动通信系统(GSM)、通用移动电信系统(UMTS)和/或长期演进(LTE)。封装件(例如，200、300、600)可以被配置为发射和接收具有不同频率和/或通信协议的信号。
已经描述了包括各种高密度互连件的各种衬底，现在将在下面描述用于制造包括嵌入在阻焊层中的高密度互连件的衬底的序列。如下所示，本公开中描述的衬底提供了一种低成本衬底、在衬底的避开部分中具有低短路风险的高可靠性的衬底。此外，可以使用较短的制造过程来制造衬底，这有助于降低衬底的成本。
用于制造包括嵌入在阻焊层中的高密度互连件的衬底的示例性序列
图7A-7F图示了用于提供或制造包括嵌入在阻焊层中的高密度互连件的衬底的示例性序列。在一些实施方式中，图7A-图7F的序列可以用于提供或制造图3的衬底302或本公开中描述的衬底中的任何衬底。
应当注意，图7A-图7F的序列可以组合一个或多个阶段，以简化和/或阐明用于提供或制造衬底的序列。在一些实施方式中，可以改变或修改过程的顺序。在一些实施方式中，过程中的一个或多个过程可以被代替或替换，而不背离本公开的精神。不同实施方式可以不同地制造衬底。
如图7A中所示，阶段1图示了提供芯层320之后的状态。芯层320可以包括玻璃或具有树脂的玻璃纤维。然而，芯层320可以包括不同的材料。芯层320可以具有不同的厚度。
阶段2图示了在芯层320中形成多个腔710之后的状态。多个腔710可以通过激光过程和/或钻孔过程来形成。多个腔710可以行进穿过芯层320。
阶段3图示了在多个腔710中形成多个芯互连件之后的状态。例如，可以在多个腔710中形成第一多个芯互连件321。可以使用镀覆过程来形成第一多个芯互连件321。然而，不同的实施方式可以使用不同的过程来形成第一多个芯互连件321。第一多个芯互连件321可以包括位于芯层320中的芯过孔。
阶段4图示在芯层320的第一表面(例如，顶表面)之上形成多个互连件762之后的状态。多个互连件762可以耦合到第一多个芯互连件321。阶段4还图示了在芯层320的第二表面(例如，底表面)之上形成多个互连件764之后的状态。多个互连件764可以耦合到第一多个芯互连件321。可以使用图案化过程、剥离过程和/或镀覆过程来形成多个互连件762和多个互连件764。
如图7B中所示，阶段5图示了在芯层320的第一表面之上形成电介质层322并且在芯层320的第二表面之上形成电介质层326之后的状态。可以使用沉积过程和/或层压过程来形成电介质层322和电介质层326。电介质层322和电介质层326可以包括预浸料(例如，预浸料层)。
阶段6图示了在电介质层322中形成多个腔770以及在电介质层326中形成多个腔771之后的状态。可以使用激光过程(例如，激光钻孔、激光烧蚀)来形成多个腔770和多个腔771。
阶段7图示了在多个互连件772形成在电介质层322和多个腔770之上并且耦合到电介质层322和多个腔770之后的状态。多个互连件772可以耦合到多个互连件762。阶段11还图示了在多个互连件774形成在电介质层326和多个腔771之上并且耦合到电介质层326和多个腔771之后的状态。多个互连件774可以耦合到多个互连件764。可以使用图案化过程、剥离过程和/或镀覆过程来形成多个互连件772和多个互连件774。
如图7C中所示，阶段8图示了在电介质层324形成在电介质层322的第一表面之上并且耦合到电介质层322的第一表面，以及电介质层328形成在电介质层326的第二表面之上并且耦合到电介质层326的第二表面之后的状态。可以使用沉积过程和/或层压过程来形成电介质层324和电介质层328。电介质层324和电介质层328可以包括预浸料(例如，预浸料层)。
阶段9图示了在电介质层324中形成多个腔780以及在电介质层328中形成多个腔781之后的状态。可以使用激光过程(例如，激光钻孔、激光烧蚀)来形成多个腔780和多个腔781。
如图7D中所示，阶段10图示了在多个互连件782形成在电介质层324和多个腔780之上并且耦合到电介质层324和多个腔780之后的状态。多个互连件782可以耦合到多个互连件772。阶段10还图示了在多个互连件784形成在电介质层328和多个腔781之上并且耦合到电介质层328和多个腔781之后的状态。多个互连件784可以耦合到多个互连件774。可以使用图案化过程、剥离过程和/或镀覆过程来形成多个互连件782和多个互连件784。注意，可以通过重复图7C-图7D的阶段8-10来形成附加的电介质层和附加的互连件，如上所述。
阶段11图示了在(i)阻焊层250形成在电介质层324之上，以及(ii)阻焊层270形成在电介质层328之上之后的状态。可以使用沉积过程来形成阻焊层250和阻焊层270。
如图7E中所示，阶段12图示了在阻焊层270之上形成干膜720之后的状态，干膜720覆盖阻焊层270的一部分并且暴露阻焊层270的一部分。
阶段13图示了在已经部分地去除阻焊层270的暴露部分之后的状态。例如，如阶段13中所示，可以去除部分阻焊层270，使得剩余阻焊层270的厚度等于或小于高密度互连件327a的厚度。在一些实施方式中，阻焊层270的一些部分可以具有与多个高密度互连件327a的厚度相比更低的厚度。在一些实施方式中，阻焊层270的一些部分可以具有等于多个高密度互连件327a的厚度的厚度。可以使用喷砂过程来去除部分阻焊层270。去除部分阻焊层270可以包括减薄阻焊层270的在衬底302的避开部分224中的部分。喷砂过程的一个效果是多个高密度互连件327a的表面具有与多个互连件327b的表面相比更低的表面粗糙度。
如图7F中所示，阶段14图示了在去除干膜720、留下衬底302之后的状态。如上所述，衬底302包括：具有第一表面和第二表面的芯层320、位于芯层的第一表面之上的至少一个第一电介质层(例如322)、位于芯层320的第二表面之上的至少一个第二电介质层(例如，326)、位于至少一个第二电介质326的表面之上的多个高密度互连件327a、位于至少一个第二电介质层326的表面之上的多个互连件327b，以及位于至少一个第二电介质层326的表面之上的阻焊层270。多个高密度互连件327a与多个互连件327b共面。多个高密度互连件327a和多个互连件327b可以位于衬底的相同金属层上。阻焊层270包括第一厚度和第二厚度。阻焊层270的接触多个高密度互连件327a的第一部分包括第一厚度，第一厚度等于或小于多个高密度互连件327a的厚度。阻焊层270b的接触多个互连件327b的第二部分包括第二厚度，第二厚度大于多个互连件327b的厚度。
用于制造包括嵌入在阻焊层中的高密度互连件的衬底的方法的示例性流程图
在一些实施方式中，制造衬底包括数个过程。图8图示了用于提供或制造衬底的方法800的示例性流程图。在一些实施方式中，图8的方法800可以用于提供或制造图2的衬底。例如，图8的方法可以用于制造衬底202。然而，图8的方法可以用于制造本公开中的衬底中的任何衬底，例如，诸如图3和图6中的衬底。
应当注意，图8的方法可以组合一个或多个过程，以简化和/或阐明用于提供或制造衬底的方法。在一些实施方式中，可以改变或修改过程的顺序。
方法(在805处)提供芯层(例如，320)。芯层320可以包括玻璃或具有树脂的玻璃纤维。然而，芯层320可以包括不同的材料。芯层320可以具有不同的厚度。图7A的阶段1图示了所提供的芯层的一个示例。
方法(在810处)在芯层中形成多个腔(例如，710)。可以使用激光过程或钻孔过程来形成腔。多个腔可以行进穿过芯层320。图7A的阶段2图示了在芯层中形成腔的示例。
方法(在815处)在多个腔(例如，710)中形成多个芯互连件(例如，321)。例如，可以在多个腔710中形成第一多个芯互连件321。可以使用镀覆过程来形成第一多个芯互连件321。然而，不同的实施方式可以使用不同的过程来形成第一多个芯互连件321。第一多个芯互连件321可以包括位于芯层320中的芯过孔。图7A的阶段3图示了位于芯层中的芯互连件的示例。
方法(在820处)在芯层(例如，320)的第一表面和芯层的第二表面之上形成多个互连件(例如，325、327)和至少一个电介质层件(例如，322、324)。可以使用图案化过程、剥离过程和/或镀覆过程来形成多个互连件。可以使用激光过程(例如，激光钻孔、激光烧蚀)来在电介质层中形成多个腔。可以使用沉积过程和/或层压过程来形成至少一个电介质层。至少一个电介质层可以包括预浸料(例如，预浸料层)。图7B-图7D的阶段5-阶段10图示了形成多个互连件和至少一个电介质层(例如，预浸料)的示例。
方法(在825处)在电介质层的第一表面之上形成至少一个阻焊层(例如，250)，并且在电介质层的第二表面之上形成至少一个阻焊层(例如，270)。可以使用沉积过程来形成阻焊层250和阻焊层270。图7D的阶段11图示了在电介质层之上形成阻焊层的一个示例。
方法(在830处)去除部分阻焊层(例如，270)。去除部分阻焊层可以包括减薄部分阻焊层。在一些实施方式中，阻焊层270的一些部分可以具有与多个高密度互连件327a的厚度相比更低的厚度。在一些实施方式中，阻焊层270的一些部分可以具有等于多个高密度互连件327a的厚度的厚度。不同的实施方式可以使用不同的过程来去除部分阻焊层。可以使用喷砂过程来去除部分阻焊层270。去除部分阻焊层270可以包括减薄阻焊层270的在衬底302的避开部分224中的部分。去除阻部分焊层可以包括：施加干膜，并且在阻焊层被暴露的部分(例如，没有干膜)上执行喷砂。喷砂一经完成，就可以去除干膜。喷砂过程的一个效果是多个高密度互连件327a的表面具有与多个互连件327b的表面相比更低的表面粗糙度。图7E-图7F的阶段12-14图示了去除部分阻焊层的示例。
方法(在835处)可以将多个焊料互连件(例如，290)耦合到衬底(例如，202、302、602)。例如，可以使用回流焊过程来将多个焊料互连件290耦合到衬底202的多个互连件327。
用于制造封装件的示例性序列，该封装件包括衬底，该衬底包括嵌入在阻焊层中的高密度互连件
图9A-图9B图示了用于提供或制造包括封装件的示例性序列，该封装件包括衬底，该衬底包括嵌入在阻焊层中的高密度互连件。在一些实施方式中，可以使用图9A-图9B的序列来提供或制造图6的封装件600，或本公开中描述的任何封装件。
应当注意，图9A-图9B的序列可以组合一个或多个阶段，以简化和/或阐明提供或制造封装件的序列。在一些实施方式中，过程的顺序可以被改变或修改。在一些实施方式中，在不脱离本公开的精神的情况下，一个或多个过程可以被代替或替换。不同的实施方式可以不同地制造封装件。
如图9A中所示，阶段1图示出在提供衬底602之后的状态。可以使用在图7A-图7F中描述的过程来提供衬底602。衬底602包括位于(例如，嵌入在)阻焊层中的互连件。位于阻焊层中的互连件中的一些互连件可以具有等于或大于接触该些互连件的阻焊层的厚度的厚度。
阶段2图示了在通过多个焊料互连件240将集成器件204耦合到衬底602之后的状态。可以使用拾取和放置过程来将集成器件204放置在衬底602的第一表面之上。可以使用回流焊过程来将集成器件204耦合到衬底602。
如图9B中所示，阶段3图示了在通过多个焊料互连件280将集成器件204耦合到衬底602之后的状态。可以使用拾取和放置过程来将集成器件208放置在衬底602的第二表面之上。可以使用回流焊过程来将集成器件208耦合到衬底602。
阶段4图示了在多个焊料互连件290耦合到衬底602之后的状态。可以使用回流焊过程来将多个焊料互连件290耦合到衬底602。阶段4可以说明包括衬底602、集成器件204和集成器件208的封装件600。在阶段4之后或在阶段4之前，可以在衬底602的第一表面之上形成包封层(例如，209)。包封层可以将集成器件204密封。包封层209可以包括模具、树脂和/或环氧树脂。包封层209可以是用于包封的部件。可以使用压缩和传递模制过程、片材模制过程或液体模制过程来形成包封层。
示例性电子设备
图10图示了可以与上述器件、集成器件、集成电路(IC)封装件、集成电路(IC)器件、半导体器件、集成电路、裸片、中介层、封装件、堆叠封装件(PoP)、系统级封装件(SiP)或片上系统(SoC)中的任何集成的各种电子设备。例如，移动电话设备1002、膝上型计算机设备1004、固定位置终端设备1006、可穿戴设备1008或机动交通工具1010可以包括如本文描述的器件1000。例如，器件1000可以是本文描述的任何器件和/或集成电路(IC)封装件。图10中图示的设备1002、设备1004、设备1006和设备1008以及交通工具1010仅是示例性的。其他电子设备也可以以器件1000为特征，包括但不限于包括以下项的一组设备(例如，电子设备)：移动设备、手持个人通信系统(PCS)单元、诸如个人数字助理之类的便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如读表装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备(例如手表、眼镜)、物联网(IoT)设备、服务器、路由器、在机动交通工具(例如，自动交通工具)中实现的电子设备，或存储或取回数据或计算机指令的任何其他设备或其任何组合。
在图2-图6、图7A-图7F、图8、图9A-图9B和/或图10中图示的组件、过程、特征和/或功能中的一者或多者可以被重新布置和/或组合成单个组件、过程、特征或功能，或者被体现在若干组件、过程或功能中。在不背离本公开的情况下，还可以添加附加的元件、组件、过程和/或功能。还应当注意，图2-图6、图7A-图7F、图8、图9A-图9B和/或图10及其在本公开中的对应描述不限于裸片和/或IC。在一些实施方式中，图2-图6、图7A-图7F、图8、图9A-图9B和/或图10及其对应描述可以被用来制造、创建、提供和/或生产器件和/或集成器件。在一些实施方式中，器件可以包括裸片、集成器件、集成无源器件(IPD)、裸片封装、集成电路(IC)器件、器件封装件、集成电路(IC)封装件、晶片、半导体器件、堆叠封装(PoP)器件、散热器件和/或中介层。
注意，本公开中的附图可以表示各种部件、组件、对象、器件、封装件、集成器件、集成电路和/或晶体管的实际表示和/或概念表示。在一些情况下，这些附图可以不是按比例绘制的。在一些情况下，为了清楚起见，可以未示出所有组件和/或部件。在一些情况下，附图中的各个部件和/或组件的位置、定位、大小和/或形状可以是示例性的。在一些实施方式中，附图中的各种组件和/或部件可以是可选的。
词语“示例性”在本文中用来意指“用作示例、实例或说明”。在本文中被描述为“示例性”的任何实现或方面不一定被解释为优于或有利于本公开的其他方面。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用来指代两个对象之间的直接地或间接地耦合(例如，机械耦合)。例如，如果对象A与对象B物理接触，而对象B与对象C接触，则对象A和C仍可以被视为彼此耦合——即使它们没有直接地相互物理接触。术语“电耦合”可以意指两个对象直接地或间接地耦合在一起，使得电流(例如，信号、功率、地)可以在两个对象之间传播。电耦合的两个对象可能具有或可能不具有在两个对象之间传播的电流。术语“第一”、“第二”、“第三”和“第四”(和/或大于第四的任何内容)的使用是任意的。所描述组件中的任何组件可以是第一组件、第二组件、第三组件或第四组件。例如，被称为第二组件的组件可以是第一组件、第二组件、第三组件或第四组件。术语“包封”意指对象可以部分地包封或完全包封另一个对象。术语“顶部”和“底部”是任意的。位于顶部的组件可以位于位于底部的组件之上。顶部组件可以被认为是底部组件，反之亦然。如本公开中所描述的，位于第二组件“之上”的第一组件可以意指第一组件位于第二组件上方或下方，这取决于底部或顶部如何被任意定义。在另一个示例中，第一组件可以位于第二组件的第一表面之上(例如，上方)，并且第三组件可以位于第二组件的第二表面之上(例如，下方)，其中第二表面与第一表面相对。进一步注意，如在本申请中在一个组件位于另一个组件之上的上下文中使用的术语“之上”可以被用来意指在另一个组件上和/或在另一个组件中(例如，在组件的表面上或被嵌入在组件中)的组件。因此，例如，在第二组件之上的第一组件可以意指(1)第一组件在第二组件之上，但是不直接接触第二组件，(2)第一组件在第二组件上(例如，在第二组件的表面上)，和/或(3)第一组件在(例如，嵌入在)第二组件中。位于第二组件“中”的第一组件可以部分地位于第二组件中或完全位于第二组件中。本公开中使用的术语“大约‘X值’”或“近似X值”意指‘X值’的10％以内。例如，大约1或近似1的值将意指在0.9-1.1范围内的值。
在一些实施方式中，互连件是允许或促进两个点、元件和/或组件之间的电连接的器件或封装件的元件或组件。在一些实施方式中，互连件可以包括迹线、过孔、焊垫、柱、再分布金属层和/或凸块下金属化(UBM)层/互连件。互连件可以包括一个或多个金属组件(种子层+金属层)。在一些实施方式中，互连件是导电材料，该导电材料可以被配置成为信号(例如，数据信号、地和/或功率)提供电路径。互连件可以是电路的一部分。互连件可以包括一个以上的元件或组件。互连件可以由一个或多个互连件所定义。不同的实现可以使用类似或不同的过程来形成互连件。在一些实施方式中，化学气相沉积(CVD)过程和/或物理气相沉积(PVD)过程用于形成互连件。例如，可以使用溅射过程、喷涂和/或镀覆过程来形成互连件。
此外，应当注意，本文中包含的各种公开可以被描述为过程，该过程被描绘为流程图、流程图表、结构图或框图。尽管流程图可以将操作描述为顺序过程，但是操作中的许多操作可以并行或同时执行。此外，可以重新布置操作的顺序。一个过程在其操作完成时终止。
在不背离本公开的情况下，本文描述的本公开的各种特征可以在不同的系统中实现。应当注意，本公开的上述方面仅仅是示例并且不应当被解释为限制本公开。本公开的各方面的描述旨在是说明性的，而不是限制权利要求的范围。因此，本教导可以容易地被应用于其他类型的装置，并且许多备选、修改和变型对于本领域技术人员来说将是明显的。

Claims (27)

1.一种衬底，包括：
芯层，包括第一表面和第二表面；
至少一个第一电介质层，位于所述芯层的第一表面之上；
至少一个第二电介质层，位于所述芯层的第二表面之上；
多个第一互连件，位于所述至少一个第二电介质层的表面之上；
多个第二互连件，位于所述至少一个第二电介质层的所述表面之上，其中所述多个第二互连件与所述多个第一互连件共面；以及
阻焊层，位于所述至少一个第二电介质层的所述表面之上，
其中所述阻焊层包括第一厚度和第二厚度，并且
其中所述阻焊层的接触所述多个第一互连件的第一部分包括所述第一厚度，所述第一厚度等于或小于所述多个第一互连件的厚度，并且
其中所述阻焊层的接触所述多个第二互连件的第二部分包括所述第二厚度，所述第二厚度大于所述多个第二互连件的厚度。
2.根据权利要求1所述的衬底，其中所述阻焊层的接触所述多个第一互连件的所述第一部分包括所述阻焊层的接触所述多个第一互连件的垂直截面。
3.根据权利要求1所述的衬底，
其中所述多个第一互连件包括具有(i)8微米的最小宽度和(ii)10微米的最小间距的互连件，并且
其中所述多个第二互连件包括具有(i)20微米的最小宽度和(ii)25微米的最小间距的互连件。
4.根据权利要求1所述的衬底，
其中所述多个第一互连件包括第一表面粗糙度，并且
其中所述多个第二互连件包括第二表面粗糙度，所述第二表面粗糙度大于所述第一表面粗糙度。
5.根据权利要求1所述的衬底，其中所述多个第一互连件包括在大约0.2微米-0.5微米范围内的表面粗糙度。
6.根据权利要求5所述的衬底，其中所述多个第二互连件包括在大约0.6微米-0.8微米范围内的表面粗糙度。
7.根据权利要求1所述的衬底，其中所述阻焊层的接触所述多个第一互连件的所述第一部分的第一表面与所述多个第一互连件的表面共面。
8.根据权利要求1所述的衬底，其中所述多个第一互连件位于所述衬底的集成器件避开部分中。
9.根据权利要求1所述的衬底，
其中所述阻焊层包括所述第一厚度、所述第二厚度和第三厚度，
其中所述阻焊层的接触所述多个第一互连件的所述第一部分包括所述第一厚度，所述第一厚度等于所述多个第一互连件的厚度，并且
其中所述阻焊层的接触所述多个第一互连件的所述第一部分包括所述第三厚度，所述第三厚度小于所述多个第一互连件的厚度。
10.根据权利要求1所述的衬底，其中所述衬底被合并到设备中，所述设备选自包括以下项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、物联网(IoT)设备和机动交通工具中的设备。
11.一种装置，包括：
衬底，包括：
芯层，包括第一表面和第二表面；
至少一个第一电介质层，位于所述芯层的第一表面之上；
至少一个第二电介质层，位于所述芯层的第二表面之上；
用于高密度互连的部件，位于所述至少一个第二电介质层的表面之上；
用于互连的部件，位于所述至少一个第二电介质层的所述表面之上，其中所述用于互连的部件与所述用于高密度互连的部件共面；以及
阻焊层，位于所述至少一个第二电介质层的所述表面之上，
其中所述阻焊层包括第一厚度和第二厚度，并且
其中所述阻焊层的接触所述用于高密度互连的部件的第一部分包括所述第一厚度，所述第一厚度等于或小于所述用于高密度互连的部件的厚度，并且
其中所述阻焊层的接触所述用于互连的部件的第二部分包括所述第二厚度，所述第二厚度大于所述用于互连的部件的厚度，以及
集成器件，耦合到所述衬底的表面，其中所述集成器件通过用于焊料互连的部件耦合到所述用于高密度互连的部件和所述用于互连的部件。
12.根据权利要求11所述的装置，其中所述阻焊层的接触所述用于高密度互连的部件的所述第一部分包括所述阻焊层的接触所述用于高密度互连的部件的垂直截面。
13.根据权利要求11所述的装置，
其中所述用于高密度互连的部件包括具有(i)8微米的最小宽度和(ii)10微米的最小间距的互连件，并且
其中所述用于互连的部件包括具有(i)20微米的最小宽度和(ii)25微米的最小间距的互连件。
14.根据权利要求11所述的装置，
其中所述用于高密度互连的部件包括第一表面粗糙度，并且
其中所述用于互连的部件包括第二表面粗糙度，所述第二表面粗糙度大于所述第一表面粗糙度。
15.根据权利要求11所述的装置，
其中所述用于高密度互连的部件包括在大约0.2微米-0.5微米范围内的表面粗糙度，并且
其中所述用于互连的部件包括在大约0.6微米-0.8微米范围内的表面粗糙度。
16.根据权利要求11所述的装置，其中所述阻焊层的接触所述用于高密度互连的部件的所述第一部分的第一表面与所述用于高密度互连的部件的表面共面。
17.根据权利要求11所述的装置，其中所述用于高密度互连的部件位于所述衬底的集成器件避开部分中。
18.根据权利要求17所述的装置，
其中所述衬底的所述避开部分与耦合到所述衬底的所述集成器件的外围垂直交叠，
其中空隙在与所述避开部分垂直交叠的区域中位于所述衬底和所述集成器件之间，
其中至少一个焊料互连件耦合到所述用于高密度互连的部件，并且
其中所述至少一个焊料互连件不与所述阻焊层侧向地接触。
19.根据权利要求11所述的装置，
其中所述用于高密度互连的部件包括具有(i)第一最小宽度和(ii)第一最小间距的互连件，
其中所述用于互连的部件包括具有(i)第二最小宽度和(ii)第二最小间距的互连件，
其中所述第二最小宽度大于所述第一最小宽度，并且
其中所述第二最小间距大于所述第二最小间距。
20.根据权利要求11所述的装置，其中所述装置包括设备，所述设备选自包括以下项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、物联网(IoT)设备和机动交通工具中的设备。
21.一种用于制造衬底的方法，包括：
提供包括第一表面和第二表面的芯层；
在所述芯层的第一表面之上形成至少一个第一电介质层；
在所述芯层的第二表面之上形成至少一个第二电介质层；
在所述至少一个第二电介质层的表面之上形成多个第一互连件；
在所述至少一个第二电介质层的所述表面之上形成多个第二互连件，其中所述多个第二互连件和所述多个第一互连件位于相同的金属层上，
形成位于所述至少一个第二电介质层的所述表面之上的阻焊层；以及
去除部分所述阻焊层，使得所述阻焊层包括第一厚度和第二厚度，
其中所述阻焊层的接触所述多个第一互连件的第一部分包括所述第一厚度，所述第一厚度等于或小于所述多个第一互连件的厚度，并且
其中所述阻焊层的接触所述多个第二互连件的第二部分包括所述第二厚度，所述第二厚度大于所述多个第二互连件的厚度。
22.根据权利要求21所述的方法，其中所述阻焊层的接触所述多个第一互连件的所述第一部分包括所述阻焊层的接触所述多个第一互连件的垂直截面。
23.根据权利要求21所述的方法，
其中所述多个第一互连件包括具有(i)8微米的最小宽度和(ii)10微米的最小间距的互连件，并且
其中所述多个第二互连件包括具有(i)20微米的最小宽度和(ii)25微米的最小间距的互连件。
24.根据权利要求21所述的方法，
其中所述多个第一互连件包括第一表面粗糙度，并且
其中所述多个第二互连件包括第二表面粗糙度，所述第二表面粗糙度大于所述第一表面粗糙度。
25.根据权利要求21所述的方法，
其中所述多个第一互连件包括在大约0.2微米-0.5微米范围内的表面粗糙度，并且
其中所述多个第二互连件包括在大约0.6微米-0.8微米范围内的表面粗糙度。
26.根据权利要求21所述的方法，其中去除部分所述阻焊层包括：
在所述阻焊层的选中部分之上施加干膜；
对所述阻焊层的未被所述干膜覆盖的部分进行喷砂；以及
去除所述干膜。
27.根据权利要求21所述的方法，
其中所述多个第一互连件包括多个高密度互连件，
其中所述多个高密度互连件包括具有(i)第一最小宽度和(ii)第一最小间距的互连件，
其中所述多个第二互连件包括具有(i)第二最小宽度和(ii)第二最小间距的互连件，
其中所述第二最小宽度大于所述第一最小宽度，并且
其中所述第二最小间距大于所述第二最小间距。
CN202180058739.6A 2020-09-02 2021-08-10 包括嵌入在阻焊层中的互连件的衬底 Pending CN116057679A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/010,693 2020-09-02
US17/010,693 US11551939B2 (en) 2020-09-02 2020-09-02 Substrate comprising interconnects embedded in a solder resist layer
PCT/US2021/045407 WO2022051066A1 (en) 2020-09-02 2021-08-10 Substrate comprising interconnects embedded in a solder resist layer

Publications (1)

Publication Number Publication Date
CN116057679A true CN116057679A (zh) 2023-05-02

Family

ID=77564166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180058739.6A Pending CN116057679A (zh) 2020-09-02 2021-08-10 包括嵌入在阻焊层中的互连件的衬底

Country Status (7)

Country Link
US (1) US11551939B2 (zh)
EP (1) EP4208888A1 (zh)
KR (1) KR20230058392A (zh)
CN (1) CN116057679A (zh)
BR (1) BR112023003048A2 (zh)
TW (1) TW202211411A (zh)
WO (1) WO2022051066A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240105568A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Package comprising a substrate with interconnects

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
KR100850243B1 (ko) 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5169985B2 (ja) 2009-05-12 2013-03-27 富士ゼロックス株式会社 半導体装置
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9406579B2 (en) * 2012-05-14 2016-08-02 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in semiconductor package
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP5592459B2 (ja) * 2012-11-07 2014-09-17 日本特殊陶業株式会社 配線基板の製造方法
CN107969077B (zh) 2013-05-22 2020-02-18 三菱制纸株式会社 布线基板的制造方法
KR102082641B1 (ko) 2013-06-14 2020-02-28 미쓰비시 세이시 가부시키가이샤 배선 기판의 제조 방법
US20150255411A1 (en) 2014-03-05 2015-09-10 Omkar G. Karhade Die-to-die bonding and associated package configurations
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
US9620446B2 (en) * 2014-12-10 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, and method for manufacturing those
US9570410B1 (en) * 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures

Also Published As

Publication number Publication date
KR20230058392A (ko) 2023-05-03
TW202211411A (zh) 2022-03-16
US20220068662A1 (en) 2022-03-03
EP4208888A1 (en) 2023-07-12
US11551939B2 (en) 2023-01-10
BR112023003048A2 (pt) 2023-03-21
WO2022051066A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US11495873B2 (en) Device comprising multi-directional antennas in substrates coupled through flexible interconnects
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
CN116261783A (zh) 包括嵌入阻焊层中的互连件的衬底
CN116057679A (zh) 包括嵌入在阻焊层中的互连件的衬底
JP2024510941A (ja) パッドオンパッド相互接続部を含む基板を有するパッケージ
US11869833B2 (en) Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same
US11545439B2 (en) Package comprising an integrated device coupled to a substrate through a cavity
US20230369230A1 (en) Package comprising an interconnection die located between metallization portions
US11439008B2 (en) Package with substrate comprising variable thickness solder resist layer
US20230073823A1 (en) Package comprising a substrate with high-density interconnects
US20230369261A1 (en) Package comprising an interconnection die located between substrates
US20230070275A1 (en) Package comprising a substrate with a pad interconnect comprising a protrusion
US20230093681A1 (en) Package comprising a substrate with high density interconnects
US20240047335A1 (en) Package comprising an integrated device and a first metallization portion coupled to a second metallization portion
US20230163113A1 (en) Package comprising channel interconnects located between solder interconnects
CN117413358A (zh) 包括集成器件和耦合集成器件的顶侧的桥的封装
CN116783706A (zh) 具有包括外围互连件的衬底的封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination