KR20230038146A - 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지 - Google Patents
전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지 Download PDFInfo
- Publication number
- KR20230038146A KR20230038146A KR1020227046021A KR20227046021A KR20230038146A KR 20230038146 A KR20230038146 A KR 20230038146A KR 1020227046021 A KR1020227046021 A KR 1020227046021A KR 20227046021 A KR20227046021 A KR 20227046021A KR 20230038146 A KR20230038146 A KR 20230038146A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- passive
- package
- passive device
- devices
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 171
- 238000000034 method Methods 0.000 claims description 84
- 238000005538 encapsulation Methods 0.000 claims description 46
- 230000008878 coupling Effects 0.000 claims description 33
- 238000010168 coupling process Methods 0.000 claims description 33
- 238000005859 coupling reaction Methods 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 82
- 230000008569 process Effects 0.000 description 57
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000000465 moulding Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000005553 drilling Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
패키지들은 EMI(electromagnetic interference) 차폐부를 포함하도록 구성된다. 일 예에 따르면, 패키지는 기판(302), 전기 컴포넌트(304), 및 EMI 차폐부(602)를 포함한다. 기판은 제1 표면 및 제2 표면을 포함한다. 전기 컴포넌트는 기판의 제1 면에 커플링될 수 있다. EMI 차폐부는 적어도 하나의 수동 디바이스(312)로 형성된다. 적어도 하나의 수동 디바이스는 기판의 제1 표면에 커플링된다. 적어도 하나의 수동 디바이스는 적어도 하나의 전기 컴포넌트에 대해 측방향으로 로케이팅되고, 전기 컴포넌트의 적어도 일부분을 따라 연장된다. 다른 양상들, 실시예들, 및 특징들이 또한 포함된다.
Description
[0001]
본 특허 출원은, 2020년 7월 9일자로 미국 특허청에 출원된 정규 특허 출원 번호 제16/925,217호에 대한 우선권 및 권익을 주장하며, 그 전체 내용은 모든 적용가능한 목적들을 위해 그리고 그 전체가 아래에서 완전히 기술되는 것처럼 본원에 포함된다.
[0002]
다양한 특징들은 통합 디바이스를 포함하는 패키지(package)들에 관한 것이지만, 더 구체적으로는 통합 디바이스, 기판, 및 기판에 커플링된 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지에 관한 것이다.
[0003]
전자 디바이스들은 일반적으로 전자기 방사를 방출한다. 그러한 전자기 방사는 인근의 전자 컴포넌트들이 정확하게 기능하는 것을 방지할 수 있다. 이는 통상적으로 EMI(electromagnetic interference)로 불린다. 도 1은 기판(102), 전기 컴포넌트(104), 및 기판(102)에 커플링된 금속 프레임(106)을 포함하는 패키지(100)를 예시한다. 금속 프레임(106)은 전자기 방사가 전기 컴포넌트(104)와 간섭하는 것을 방지하기 위한 EMI 차폐부로서 구성된다.
[0004]
도 2는 기판(202), 전기 컴포넌트(104), 전기 컴포넌트(204), 금속 프레임(206a) 및 금속 프레임(206b)을 포함하는 패키지(200)를 예시한다. 전기 컴포넌트(104), 전기 컴포넌트(204), 금속 프레임(206a) 및 금속 프레임(206b)은 기판(202)에 커플링된다. 금속 프레임(206a)은 전기 컴포넌트(104)를 커버하고 전기 컴포넌트(104)를 위한 EMI 차폐를 제공한다. 금속 프레임(206b)은 전기 컴포넌트(204)를 커버하고 전기 컴포넌트(204)를 위한 EMI 차폐를 제공한다.
[0005]
위의 솔루션들은 비교적 비싸서, 전자 디바이스들의 제조 비용을 추가한다. 다른 장점들 중에서도, 더 낮은 비용들 및 효율적인 구성 및 배치를 가능하게 하는 효율적인 EMI 차폐를 제공할 필요성이 계속되고 있다.
[0006]
다음은, 이러한 양상들의 기본적인 이해를 제공하기 위해 본 개시내용의 하나 이상의 양상들의 간략화된 요약을 제시한다. 이러한 요약은 본 개시내용의 모든 고려되는 특징들의 포괄적인 개요는 아니며, 본 개시내용의 모든 양상들의 핵심적인 또는 중요한 엘리먼트들을 식별하도록 의도되지 않고 본 개시내용의 임의의 또는 모든 양상들의 범위를 서술하도록 의도되지도 않는다. 이러한 요약의 유일한 목적은, 이후에 제시되는 더 상세한 설명에 대한 서론으로서 간략화된 형태로 본 개시내용의 하나 이상의 양상들의 일부 개념들을 제시하는 것이다.
[0007]
다양한 특징들은 EMI 차폐부를 포함하는 패키지들에 관한 것이지만, 더 구체적으로는 기판, 적어도 하나의 전기 컴포넌트, 및 적어도 하나의 수동 디바이스로 형성된 EMI 차폐부를 포함하는 패키지에 관한 것이다.
[0008]
일 예는 기판, 전기 컴포넌트, 및 복수의 수동 디바이스들을 포함하는 패키지를 제공한다. 기판은 제1 표면 및 제1 표면에 대향하는 제2 표면을 포함한다. 적어도 하나의 전기 컴포넌트는 기판의 제1 표면에 커플링된다. 복수의 수동 디바이스들은 기판의 제1 표면에 커플링되고 그리고 적어도 하나의 전기 컴포넌트에 대해 측방향으로 로케이팅된다. 복수의 수동 디바이스들은 EMI(electromagnetic interference) 차폐부를 형성한다.
[0009]
다른 예는 기판, 전기 컴포넌트, 및 적어도 하나의 수동 디바이스를 통한 EMI(electromagnetic interference) 차폐를 위한 수단을 포함하는 장치를 제공한다. 기판은 제1 표면 및 제1 표면에 대향하는 제2 표면을 포함한다. 적어도 하나의 전기 컴포넌트는 기판의 제1 표면에 커플링된다. 적어도 하나의 수동 디바이스는 기판의 제1 표면에 커플링된다. 적어도 하나의 수동 디바이스는 적어도 하나의 전기 컴포넌트에 대해 측방향으로 로케이팅된다.
[0010]
다른 예는 패키지를 제작하기 위한 방법을 제공한다. 방법은 제1 표면 및 제2 표면을 포함하는 기판을 제공하며, 기판은 복수의 상호연결부들을 더 포함한다. 방법은, 적어도 하나의 전기 컴포넌트를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링한다. 방법은, 적어도 하나의 수동 디바이스를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하며, 적어도 하나의 수동 디바이스는 EMI(electromagnetic interference) 차폐부의 적어도 일부분을 형성한다.
[0011]
본 개시내용의 이러한 그리고 다른 양상들은 이어지는 상세한 설명의 검토 시에 더 충분히 이해될 것이다. 본 발명의 다른 양상들, 특징들, 및 실시예들은 첨부 도면들과 함께 본 발명의 특정한 예시적인 실시예들의 다음 설명을 검토 시에, 당업자들에게 명백해질 것이다. 본 발명의 특징들은 아래 특정 실시예들 및 도면들과 관련하여 논의될 수 있지만, 본 발명의 모든 실시예들은 본원에서 논의되는 유리한 특징들 중 하나 이상을 포함할 수 있다. 다시 말해, 하나 이상의 실시예들은 어떤 유리한 특징들을 갖는 것으로 논의될 수 있지만, 이러한 특징들 중 하나 이상은 또한 본원에서 논의되는 본 발명의 다양한 실시예들에 따라 사용될 수 있다. 유사한 방식으로, 예시적인 실시예들은 아래에서 디바이스, 시스템, 또는 방법 실시예들로서 논의될 수 있지만, 이러한 예시적인 실시예들은 다양한 디바이스들, 시스템들 및 방법들로 구현될 수 있다는 것이 이해되어야 한다.
[0012]
다양한 특징들, 속성 및 장점들은, 도면들과 관련하여 고려될 때 아래에서 제시되는 상세한 설명으로부터 명백하게 될 수 있으며, 도면들에서 유사한 참조 문자들은 전반에 걸쳐 대응되게 식별된다.
[0013] 도 1은 전기 컴포넌트, EMI 차폐부, 및 기판을 포함하는 패키지의 프로파일 도면을 예시한다.
[0014] 도 2는 전기 컴포넌트, EMI 차폐부, 및 기판을 포함하는 패키지의 프로파일 도면을 예시한다.
[0015] 도 3은 하나 이상의 수동 디바이스들에 의해 형성된 EMI 차폐 벽을 포함하는 패키지의 평면도를 예시한다.
[0016] 도 4는 도 3의 라인(4-4)을 따라 단면화된, 적어도 하나의 실시예에 따른, 도 3의 패키지의 프로파일 도면을 예시한다.
[0017] 도 5는 적어도 하나의 실시예에 따른 저항기의 예시적인 블록도를 예시한다.
[0018] 도 6은 도 3의 라인(4-4)을 따라 단면화된, 적어도 하나의 실시예에 따른, EMI 차폐부를 갖는 도 3의 패키지의 프로파일 도면을 예시한다.
[0019] 도 7은 EMI 차폐부를 형성하는 수동 디바이스들이 회전된 배향으로 로케이팅되는 패키지의 실시예의 평면도를 예시한다.
[0020] 도 8은 도 7의 라인(8-8)을 따라 단면화된, 적어도 하나의 실시예에 따른, 도 7의 패키지의 일 예의 프로파일 도면을 예시한다.
[0021] 도 9는 복수의 수동 디바이스들에 의해 형성된 패키지 에지 EMI 차폐부를 포함하는 패키지의 평면도를 예시한다.
[0022] 도 10은 적어도 하나의 실시예의 듀얼-사이드 패키지에 따른 기판의 제2 표면(예컨대, 최하부 표면)의 평면도를 예시한다.
[0023] 도 11은 도 10의 라인(11-11)을 따라 단면화된, 적어도 하나의 실시예에 따른, 도 10의 패키지의 프로파일 도면을 예시한다.
[0024] 도 12는 EMI 차폐부를 형성하기 위해 다른 수동 디바이스들 상에 스택된 다수의 수동 디바이스들을 갖는 실시예에 따른, 도 3의 패키지의 프로파일 도면을 예시한다.
[0025] 도 13은 EMI 차폐부를 형성하기 위해 다른 수동 디바이스들 상에 스택된 다수의 수동 디바이스들을 갖는 실시예에 따른, 도 3의 패키지의 프로파일 도면을 예시한다.
[0026] 도 14a - 도 14b는 EMI 차폐부를 포함하는 패키지를 제작하기 위한 예시적인 시퀀스를 예시한다.
[0027] 도 15는 EMI 차폐부를 포함하는 패키지를 제작하기 위한 방법의 예시적인 흐름도를 예시한다.
[0028] 도 16은 본원에서 설명된 다이, 전자 회로, 통합 디바이스, IPD(integrated passive device), 수동 컴포넌트, 패키지, 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0013] 도 1은 전기 컴포넌트, EMI 차폐부, 및 기판을 포함하는 패키지의 프로파일 도면을 예시한다.
[0014] 도 2는 전기 컴포넌트, EMI 차폐부, 및 기판을 포함하는 패키지의 프로파일 도면을 예시한다.
[0015] 도 3은 하나 이상의 수동 디바이스들에 의해 형성된 EMI 차폐 벽을 포함하는 패키지의 평면도를 예시한다.
[0016] 도 4는 도 3의 라인(4-4)을 따라 단면화된, 적어도 하나의 실시예에 따른, 도 3의 패키지의 프로파일 도면을 예시한다.
[0017] 도 5는 적어도 하나의 실시예에 따른 저항기의 예시적인 블록도를 예시한다.
[0018] 도 6은 도 3의 라인(4-4)을 따라 단면화된, 적어도 하나의 실시예에 따른, EMI 차폐부를 갖는 도 3의 패키지의 프로파일 도면을 예시한다.
[0019] 도 7은 EMI 차폐부를 형성하는 수동 디바이스들이 회전된 배향으로 로케이팅되는 패키지의 실시예의 평면도를 예시한다.
[0020] 도 8은 도 7의 라인(8-8)을 따라 단면화된, 적어도 하나의 실시예에 따른, 도 7의 패키지의 일 예의 프로파일 도면을 예시한다.
[0021] 도 9는 복수의 수동 디바이스들에 의해 형성된 패키지 에지 EMI 차폐부를 포함하는 패키지의 평면도를 예시한다.
[0022] 도 10은 적어도 하나의 실시예의 듀얼-사이드 패키지에 따른 기판의 제2 표면(예컨대, 최하부 표면)의 평면도를 예시한다.
[0023] 도 11은 도 10의 라인(11-11)을 따라 단면화된, 적어도 하나의 실시예에 따른, 도 10의 패키지의 프로파일 도면을 예시한다.
[0024] 도 12는 EMI 차폐부를 형성하기 위해 다른 수동 디바이스들 상에 스택된 다수의 수동 디바이스들을 갖는 실시예에 따른, 도 3의 패키지의 프로파일 도면을 예시한다.
[0025] 도 13은 EMI 차폐부를 형성하기 위해 다른 수동 디바이스들 상에 스택된 다수의 수동 디바이스들을 갖는 실시예에 따른, 도 3의 패키지의 프로파일 도면을 예시한다.
[0026] 도 14a - 도 14b는 EMI 차폐부를 포함하는 패키지를 제작하기 위한 예시적인 시퀀스를 예시한다.
[0027] 도 15는 EMI 차폐부를 포함하는 패키지를 제작하기 위한 방법의 예시적인 흐름도를 예시한다.
[0028] 도 16은 본원에서 설명된 다이, 전자 회로, 통합 디바이스, IPD(integrated passive device), 수동 컴포넌트, 패키지, 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0029]
다음의 설명에서, 본 개시내용의 다양한 양상들의 완전한 이해를 제공하기 위해 특정 세부사항들이 제공된다. 그러나, 양상들이 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자에 의해 이해될 것이다. 예컨대, 회로들은, 불필요한 세부사항으로 양상들을 모호하게 하는 것을 피하기 위해 블록도들로 도시될 수 있다. 다른 경우들에서, 잘-알려진 회로들, 구조들 및 기법들은 본 개시내용의 양상들을 모호하게 하지 않기 위해 상세하게 도시되지 않을 수 있다.
[0030]
본원에서 제시된 예시들은, 일부 경우들에서, 임의의 특정 패키지 또는 장치의 실제 뷰들이 아니라, 단지 본 개시내용을 설명하기 위해 이용되는 이상화된 표현들이다. 추가적으로, 도면들 사이에 공통인 엘리먼트들은 동일한 숫자 지정을 유지할 수 있다.
[0031]
본 개시내용은 기판, 적어도 하나의 전기 컴포넌트, 및 하나 이상의 수동 디바이스들에 의해 형성된 EMI(electromagnetic interference) 차폐부를 포함하는 패키지를 설명한다. 수동 디바이스들은 기판의 제1 표면에 커플링될 수 있다. EMI 차폐부는 패키지를 위한 구획적 차폐(compartmental shielding) 및/또는 패키지 에지 차폐(package edge shielding)를 제공할 수 있다. 수동 디바이스들이 이미 설계되어 있고, EMI 차폐부로서 구성된 하나 이상의 수동 디바이스들은 (EMI 차폐부로서 구성되지 않은) 다른 수동 디바이스들을 배치하는 것과 동일한 프로세스 동안 기판 상에 배치될 수 있으며, 이는 패키지의 제작 프로세스에서 단계들의 수를 감소시킬 수 있기 때문에, 하나 이상의 수동 디바이스들을 사용하는 것은 패키지를 위한 EMI 차폐부를 제공하는 비용 효과적인 방식을 제공할 수 있다. 더욱이, EMI 차폐부의 일부로서 수동 디바이스들을 사용하는 것은 패키지를 위한 EMI 차폐부를 설계하는 데 있어서 추가된 유연성을 제공한다.
EMI(Electromagnetic Interference) 차폐부로서 구성된 적어도 하나의 수동 디바이스를 포함하는 예시적인 패키지
[0032]
본 개시내용의 양상들은 적어도 하나의 EMI(electromagnetic interference) 차폐부로서 구성된 수동 디바이스들을 갖는 패키지들을 포함한다. 도 3은 하나 이상의 수동 디바이스들에 의해 형성된 EMI 차폐부를 포함하는 패키지(300)의 평면도를 예시한다. 패키지(300)는 기판(302), 기판(302) 위에 로케이팅된 하나 이상의 전기 컴포넌트들(304, 306, 308, 310), 및 기판(302)에 커플링되고 기판(302) 위에 로케이팅되며 하나 이상의 전기 컴포넌트들(304, 306, 308, 310)의 적어도 일부분을 따라 연장되는 하나 이상의 수동 디바이스들(312)로 형성된 적어도 하나의 EMI 차폐부(예컨대, 314, 316, 318)를 포함한다. 패키지(300)는 또한, 캡슐화 층(이는 아래의 도 4에서 추가로 설명됨)을 포함할 수 있다. EMI 차폐부(314)는 전기 컴포넌트들(304 및 310)에 대해 측방향으로 로케이팅되고, 전기 컴포넌트(304) 및 전기 컴포넌트(310)의 일부를 따라 로케이팅된다. 유사하게, EMI 차폐부(316)는 전기 컴포넌트들(306 및 308)에 대해 측방향으로 로케이팅되고, 전기 컴포넌트(306) 및 전기 컴포넌트(308) 각각의 부분을 따라 연장되도록 커플링된다. EMI 차폐부(314), EMI 차폐부(316), 및 EMI 차폐부(318)는 패키지(300)를 위한 적어도 하나의 구획적 EMI 차폐부로서 구성될 수 있다. EMI 차폐부(314), EMI 차폐부(316) 및/또는 EMI 차폐부(318)는 전기 컴포넌트들(304, 306, 308 및/또는 310)로부터의 신호들이 서로 간섭하는 것을 방지하는 것을 도울 수 있다. EMI 차폐부(314), EMI 차폐부(316) 및/또는 EMI 차폐부(318)는 외부 컴포넌트들로부터의 신호들이 전기 컴포넌트들(304, 306, 308 및/또는 310)과 간섭하는 것을 방지하는 것을 도울 수 있다. 마찬가지로, EMI 차폐부(314), EMI 차폐부(316) 및/또는 EMI 차폐부(318)는 전기 컴포넌트들(304, 306, 308 및/또는 310)로부터의 신호들이 외부 컴포넌트들과 간섭하는 것을 방지하는 것을 도울 수 있다. EMI 차폐부(들)(314, 316 및/또는 318)는 EMI(electromagnetic interference) 차폐를 위한 수단일 수 있다. 예컨대, EMI 차폐를 위한 수단은 적어도 하나의 수동 디바이스(예컨대, 312)를 통해 제공될 수 있다. EMI 차폐부(314), EMI 차폐부(316), 및/또는 EMI 차폐부(318)는 패키지(300)를 몇몇 구획들(예컨대, 320, 322, 324, 326)로 세분할 수 있으며, 하나 이상의 특정 구획은 전기 컴포넌트를, 다른 전기 컴포넌트들의 신호들 및/또는 외부 신호들로부터 격리시키는 것을 도울 수 있다. EMI 차폐부(들)(314, 316 및/또는 318)는 EMI 차폐 벽(예컨대, 구획적 EMI 차폐 벽)일 수 있다. EMI 차폐부(들)(314, 316 및/또는 318)는 별개이거나 또는 동일한 EMI 차폐부의 일부일 수 있다. 도 3에 도시된 바와 같이, 패키지(300)는 또한, 패키지(300)를 위한 EMI 차폐부로서 동작하도록 구성되지 않은 적어도 하나의 수동 디바이스(319)를 포함할 수 있다. 적어도 하나의 수동 디바이스(319)는 기판(302)에 커플링될 수 있다. 적어도 하나의 수동 디바이스(319)는 전기 컴포넌트들(304, 306, 308, 및/또는 310) 중 하나 이상에 전기적으로 커플링되도록 구성될 수 있다.
[0033]
도 4는 도 3의 라인(4-4)을 따라 단면화된, 적어도 하나의 실시예에 따른 패키지(300)의 프로파일 도면을 도시한다. 도시된 바와 같이, 기판(302)은 제1 표면(예컨대, 최상부 표면) 및 대향하는 제2 표면(예컨대, 최하부 표면)을 포함한다. 묘사된 예는 제1 표면을 최상부 표면으로서 지칭하지만, 제1 표면은 일부 예들에서는 최상부 표면을 지칭하고 다른 예들에서는 최하부 표면을 지칭할 수 있다는 것이 이해되어야 한다. 유사하게, 제2 표면은 일부 예들에서는 최하부 표면을 지칭하고 다른 예들에서는 최상부 표면을 지칭할 수 있다. 기판(302)은 라미네이트 기판, 코어리스 기판, 유기 기판, 코어 층을 포함하는 기판 등일 수 있다. 전기 컴포넌트(304)는 기판(302)의 제1 표면 위에 로케이팅된다. 전기 컴포넌트(304)(또는 본 개시내용의 전기 컴포넌트들 중 임의의 전기 컴포넌트)는 IC(integrated circuit) 다이로서 묘사되지만, 전기 컴포넌트(304)는, EMI를 생성하는 그리고/또는 EMI에 민감한 임의의 전기 컴포넌트일 수 있음이 이해되어야 한다. 예컨대, 전기 컴포넌트는 통합 디바이스, 프로세서, 메모리, 필터, 송신기, 수신기, 및/또는 이들의 조합들을 포함할 수 있다. 통합 디바이스는 다이(예컨대, 베어 다이)를 포함할 수 있다. 통합 디바이스는 RF(radio frequency) 디바이스, 아날로그 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, SAW(surface acoustic wave) 필터들, BAW(bulk acoustic wave) 필터, LED(light emitting diode) 통합 디바이스, 실리콘(Si) 기반 통합 디바이스, 실리콘 카바이드(SiC) 기반 통합 디바이스, GaAs 기반 통합 디바이스, GaN 기반 통합 디바이스, 메모리, 전력 관리 프로세서, 및/또는 이들의 조합들을 포함할 수 있다. 패키지(300)는 RFFE(radio frequency front end) 패키지, 이를테면, 밀리미터 파 RFFE 패키지의 일부로서 구현될 수 있다. 패키지(300) 및/또는 설명된 패키지들 중 임의의 패키지는 전자 디바이스(예컨대, 모바일 폰)로 구현될 수 있다.
[0034]
도시된 바와 같이, 하나 이상의 수동 디바이스들(312) 각각은 기판(302)의 제1 표면에 커플링되고 기판(302)의 제1 표면 상에 로케이팅된다. 수동 디바이스는 일반적으로, 다른 전기 신호에 의해 전류를 제어할 수 없는 임의의 전자 디바이스 또는 컴포넌트(예컨대, 저항기들, 커패시터들)를 포함할 수 있다. 일부 실시예들에서, 수동 디바이스(312)는 전도성 수동 디바이스, 종래의 저항기(예컨대, 표면-실장 저항기, 축방향 리드 저항기), 및/또는 저항기로서 구성된 다이일 수 있다. 저항기로서 구성된 다이는 기판(예컨대, 실리콘, 유리, 석영) 및 기판 위에 로케이팅된 적어도 하나의 상호연결부를 포함할 수 있다. 도 5를 참조하면, 적어도 하나의 실시예에 따른 저항기의 블록도가 도시된다. 도시된 바와 같이, 저항기(500)는 일반적으로, 제1 길이방향 단부(예컨대, 좌측) 및 제2 길이방향 단부(예컨대, 우측)를 갖는 세라믹 바디(502)를 포함할 수 있다. 제1 전도성 콘택(504)(예컨대, 제1 단자)이 바디(502)의 제1 길이방향 단부(예컨대, 좌측) 근처에 로케이팅되고, 제2 전도성 콘택(506)(예컨대, 제2 단자)이 바디(502)의 제2 길이방향 단부(예컨대, 우측) 근처에 로케이팅된다. 저항성 엘리먼트(508)가 제1 전도성 콘택(504)과 제2 전도성 콘택(506) 사이에서 연장되고 그들과 전기적으로 연결된다. 저항성 엘리먼트(508)는, 저항기(500)가 (예컨대, 옴(ohm)의 관점에서) 특정 정격 저항을 가질 수 있도록 선택될 수 있다. 저항성 엘리먼트(508)는 전도성 엘리먼트(예컨대, 전기 전도성 엘리먼트)를 포함할 수 있다. 이는, 저항성 엘리먼트(508)가 저-옴 저항기 및/또는 제로(0) 옴 저항기로서 정격화되도록 구성되는 경우일 수 있다. 저-옴 저항기 및/또는 제로(0) 옴 저항기의 경우, 저항성 엘리먼트(508)는 매우 낮은 저항을 포함할 수 있고, 전기 전도성 엘리먼트와 더 유사하게 거동할 수 있다. 저항기(500)는 저항을 위한 수단일 수 있다. 저항기 구조의 일반적인 블록도가 도 5에 묘사되지만, 당업자들은 저항기가 본 개시내용의 상이한 실시예들에 따른 다양한 구조들을 포함할 수 있다는 것을 이해할 것이다.
[0035]
수동 디바이스(312)가 저항기로서 구성되는 실시예들에서, 저항기(들)는 저-옴 저항기로서 구성될 수 있다. 예컨대, 수동 디바이스(312)는 1,000 옴(1 킬로옴) 이하의 저항을 갖는 정격 저항기일 수 있다. 또 다른 실시예들에서, 수동 디바이스(312)는 제로(0) 옴의 정격 저항을 갖는 정격 저항기일 수 있다. 저항기 정격들은 종래의 컬러 코드를 사용하여 또는 숫자 컬러 코드로 저항기 상에 마킹될 수 있다. 예컨대, 제로-옴 저항기는, 저항기가 제로-옴 저항기로서 정격화됨을 표시하기 위해, 단일 흑색 밴드로, 단일 "0"으로, 또는 "000"으로 마킹될 수 있다. 제로-옴 저항기는 단지 대략 제로 옴일 수 있고, 여전히 최소의 저항을 가질 수 있다는 것이 이해되어야 한다. 더 낮은 저항 값들을 갖는 수동 디바이스들을 사용하는 EMI 차폐부는 비교적 더 높은 저항 값을 갖는 수동 디바이스들을 사용하는 EMI 차폐부보다 더 양호하게 수행할 수 있다.
[0036]
도 4를 다시 참조하면, 기판(302)은 복수의 상호연결부들(402)을 포함할 수 있다. 복수의 상호연결부들(402)은, 각각의 수동 디바이스(312)를 접지에 전기적으로 커플링하기 위해, 각각의 수동 디바이스(312)와 접지 사이에 적어도 하나의 전기 경로(예컨대, 전기 연결)를 제공할 수 있다. 묘사된 예에서, 상호연결부(402)는 수동 디바이스들(312)의 각각의 전도성 콘택(예컨대, 각각의 단자)에 전기적으로 커플링된다. 복수의 상호연결부들(402)은 기판(302) 내에 그리고 기판(302) 위에 로케이팅될 수 있다. 도 4에 도시된 복수의 상호연결부(402)는, 트레이스들, 비아들 및/또는 패드들을 포함하는 몇몇 상호연결부들을 개념적으로 표현할 수 있다. 수동 디바이스들(312)은 복수의 상호연결부들(402)로부터 표면 상호연결부들 및/또는 임베딩된 상호연결부들에 커플링될 수 있다.
[0037]
일부 실시예들에서, 도 4에 도시된 바와 같이, 캡슐화 층(404)은, 캡슐화 층(404)이 전기 컴포넌트들(예컨대, 전기 컴포넌트(304)) 및 수동 디바이스들(312)을 캡슐화하도록, 기판(302)의 제1 표면(예컨대, 최상부 표면)에 커플링되고 기판(302)의 제1 표면(예컨대, 최상부 표면) 위에 로케이팅될 수 있다. 캡슐화 층(404)은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수 있다. 캡슐화 층(404)은 캡슐화를 위한 수단일 수 있다.
[0038]
아래의 도 14a - 도 14b에서 추가로 설명될 바와 같이, 캡슐화 층(404)이 형성되기 전에, 수동 디바이스들(312)(이들은 EMI 차폐부로서 구성됨)이 기판(302) 위에 제공된다. 이는 패키지의 제작 프로세스에서 단계들의 수를 감소시킬 수 있으며, 이는 궁극적으로 패키지를 위한 EMI 차폐부를 제공하는 비용-효과적인 방식을 제공할 수 있다. 수동 디바이스들(312)을 EMI 차폐부로서 사용하는 것은, EMI 차폐를 위한 금속 프레임이 요구되지 않거나 또는 (EMI 차폐를 위한 비아를 형성하기 위해) 페이스트로 채워진 공동(cavity)이 캡슐화 층에 제작될 필요가 없어서, EMI 차폐를 갖는 패키지를 제작하기 위한 단계들 및 비용들을 감소시킨다는 것을 의미할 수 있다. 더욱이, 수동 디바이스들을 EMI 차폐부의 일부로서 사용하는 것은, 패키지를 위한 EMI 차폐부를 설계하는 데 있어서 추가된 유연성을 제공하는데, 왜냐하면, 전체 기판 및/또는 패키지를 재설계할 필요 없이 수동 디바이스들의 로케이션, 크기 및/또는 형상이 상당히 쉽게 변경 및/또는 교체될 수 있기 때문이다.
[0039]
도 6을 참조하면, 하나 이상의 실시예들은 캡슐화 층(404)의 적어도 일부분 위에 배치된 전도성 층(602)을 포함할 수 있다. 도 6은 EMI 차폐부로서 구성된 수동 디바이스들을 포함하는 패키지(600)를 예시한다. 도 6의 패키지(600)는 도 4의 패키지(300)와 유사하며, 패키지(300)와 유사하거나 동일한 컴포넌트들을 포함한다. 도 6의 패키지(600)는 기판(302)의 측표면 및 캡슐화 층(404) 위에 배치된 전도성 층(602)을 포함한다. 전도성 층(602)은 전기 컴포넌트들 중 하나 이상 위에 EMI 차폐부(예컨대, 외부 EMI 차폐부)를 형성할 수 있다. 전도성 층(602)은 전기 전도성 층이다. 전도성 층(602)은 패키지(600)를 위한 등각성 EMI 차폐부로서 구성될 수 있다. 등각성 EMI 차폐부는 패키지를 위한 외부 EMI 차폐를 제공하는 EMI 차폐부일 수 있다. 묘사된 바와 같이, 전도성 층(602)이 수동 디바이스들(312) 각각과 전기적으로 커플링되는 것을 가능하게 하기 위해, 수동 디바이스들(312)의 하나 이상의 전도성 콘택들(예컨대, 단자들)에 대해 캡슐화 층(404)에 복수의 개구들(604)이 형성될 수 있다.
[0040]
도 3의 예에서, 수동 디바이스들(312)이 로케이팅되며, 2개의 전도성 콘택들(예컨대, 단자들) 각각이 접지 상호연결부에 커플링된다. 하나 이상의 다른 실시예들에서, 수동 디바이스들(312)이 로케이팅될 수 있으며, 단일 전도성 콘택(예컨대, 단자)만이 접지 상호연결부에 커플링된다. 그러나, 수동 디바이스들(312)은 상이한 방향들로 정렬 및/또는 배향될 수 있다. 도 7은, 수동 디바이스들(312) 각각이 도 3에서의 이들의 배향에 대해 90° 회전된, 패키지(700)의 일 실시예의 평면도를 예시한다. 묘사된 예에서, 각각의 수동 디바이스(312)에 대한 하나의 전도성 콘택(예컨대, 단자)만이 상호연결부에 연결되어 각각의 수동 디바이스(312)를 접지에 전기적으로 연결시킨다. 도 8은 도 7의 라인(8-8)을 따라 단면화된, 적어도 하나의 실시예에 따른 패키지(700)의 일 예의 프로파일 도면을 도시한다. 도시된 바와 같이, 기판(302)은 각각의 수동 디바이스(312)와 접지 사이에 적어도 하나의 전기 경로(예컨대, 전기 연결)를 제공하는 복수의 상호연결부들(402)을 포함한다. 묘사된 예에서, 상호연결부(402)는 수동 디바이스들(312) 각각의 단지 하나의 전도성 콘택(예컨대, 각각의 단자)에만 전기적으로 커플링된다. 추가적으로, 전도성 층(602)은 캡슐화 층(404) 위에 배치된 것으로 도시되며, 전도성 층(602)이 수동 디바이스들(312) 각각과 전기적으로 커플링되는 것을 가능하게 하기 위해, 수동 디바이스들(312)의 전도성 콘택들(예컨대, 단자들) 중 단지 하나에 대해 캡슐화 층(404)에 복수의 개구들(604)이 형성된다. 각각의 수동 디바이스(312)에 대한 단지 하나의 전도성 콘택(예컨대, 단자)이 접지 상호연결부에 연결된 실시예들은 저항기들, 커패시터들, 또는 다른 수동 디바이스들로서 구성된 수동 디바이스들(312)을 활용할 수 있다.
[0041]
일부 실시예들에서, 패키지 에지 EMI 차폐부를 형성하기 위해 하나 이상의 수동 디바이스들(312)이 활용될 수 있다. 패키지 에지 EMI 차폐부는 EMI 차폐부와 유사하다. 그러나, 패키지 에지 EMI 차폐부는 기판 및/또는 패키지의 주변부를 따라 로케이팅될 수 있다. 패키지 에지 EMI 차폐부는 패키지를 위한 적어도 하나의 외부 EMI 차폐 벽을 정의할 수 있다. 도 9는 기판(302)의 주변부(예컨대, 측방향 에지들)를 따라 로케이팅된 복수의 수동 디바이스들(312)에 의해 형성된 패키지 에지 EMI 차폐부(902)를 포함하는 패키지(900)의 평면도를 예시한다. 묘사된 예에서, 수동 디바이스들(312)은 (i) 적어도 하나의 구획적 EMI 차폐부 및 (ii) 패키지 에지 EMI 차폐부를 형성한다. 다른 예들과 유사하게, EMI 차폐부를 형성하는 수동 디바이스들(312) 각각은, 각각의 수동 디바이스(312)를 접지에 연결하는 것을 가능하게 하기 위해 상호연결부에 커플링될 수 있다. 추가로, 전도성 층(예컨대, 전기 전도성 층)이 캡슐화 층의 적어도 일부분 위에 형성될 수 있으며, 전도성 층은 캡슐화 층에 형성된 개구들을 통해 각각의 수동 디바이스(312)의 하나 이상의 전도성 콘택들에 커플링된다. 도 9는 다양한 크기들 및 형상들의 수동 디바이스들이 EMI 차폐부 및/또는 패키지 에지 EMI 차폐부를 형성하는 데 사용될 수 있음을 예시한다. 도 9는 수동 디바이스(912) 및 수동 디바이스(914)를 예시한다. 수동 디바이스(912) 및 수동 디바이스(914)는 수동 디바이스들(312)보다 더 길 수 있고 그리고/또는 더 넓을 수 있다. 수동 디바이스(912) 및 수동 디바이스(914)는 패키지(900)(또는 본 개시내용에서 설명하는 패키지들 중 임의의 패키지)를 위한 적어도 하나의 EMI 차폐부를 형성하기 위해 (별개로 그리고/또는 수동 디바이스들(312)과 함께) 사용될 수 있다. 일부 구현들에서, 패키지(900)(또는 본 개시내용에서 설명하는 패키지들 중 임의의 패키지)를 위한 적어도 하나의 EMI 차폐부(패키지 에지 EMI 차폐부를 포함함)를 형성하기 위해 더 작은 길이 및/또는 더 얇은 수동 디바이스들이 사용될 수 있다.
[0042]
일부 실시예들에서, 하나 이상의 전기 컴포넌트들이 또한, 기판(302)의 제2 표면(예컨대, 최하부 표면) 상에 로케이팅될 수 있다. 이제 도 10을 참조하면, 적어도 하나의 실시예에 따른, 기판(302)의 제2 표면(예컨대, 최하부 표면)의 평면도가 묘사된다. 도 10은 EMI 차폐부로서 구성된 수동 디바이스들을 포함하는 패키지(1000)의 저면도를 예시한다. 패키지(1000)는 패키지들(300 및 600)과 유사하며, 따라서 패키지들(300 및 600)과 유사하거나 동일한 컴포넌트들을 포함할 수 있다. 도 10에 도시된 바와 같이, 패키지(1000)는 기판(302), 수동 디바이스들(312), 하나 이상의 전기 컴포넌트들(1002, 1004), 및 복수의 솔더 상호연결부들(1010)을 포함한다. 전기 컴포넌트들(1002 및 1004) 및 복수의 솔더 상호연결부들(1010)은 기판(302)의 제2 표면(예컨대, 최하부 표면)에 커플링될 수 있다. 추가적으로, 하나 이상의 수동 디바이스들(312)은 하나 이상의 구획적 EMI 차폐부들 및/또는 패키지 에지 EMI 차폐부를 형성하기 위해 기판(302)의 제2 표면에 커플링될 수 있다.
[0043]
도 11은 도 10의 라인(11-11)을 따라 단면화된, 적어도 하나의 실시예에 따른 패키지(1000)의 프로파일 도면을 예시한다. 도 11에 도시된 바와 같이, 패키지(1000)는 기판(302), 전기 컴포넌트(1002), 캡슐화 층(1104) 및 전도성 층(1106), 및 복수의 솔더 상호연결부들(1010)을 포함한다. 전기 컴포넌트(304)는 기판(302)의 제1 표면에 커플링되고 기판(302)의 제1 표면 위에 로케이팅되고, 전기 컴포넌트(1002)는 기판(302)의 제2 표면에 커플링되고 기판(302)의 제2 표면 위에 로케이팅된다. 제1 표면 및 제2 표면 둘 모두는 또한, 상부에 로케이팅된 하나 이상의 수동 디바이스들(312)을 포함한다. 기판(302)은 각각의 수동 디바이스(312)와 접지 사이에 적어도 하나의 전기 경로(예컨대, 전기 연결)를 제공하는 복수의 상호연결부들(1102)을 포함한다. 도 11에 도시된 복수의 상호연결부(1102)는 몇몇 상호연결부들(예컨대, 트레이스들, 비아들, 패드들)을 개념적으로 표현할 수 있다. 추가로, 캡슐화 층(404)이 기판(302)의 제1 표면 위에 배치되고 기판(302)의 제1 표면에 커플링되는 한편, 제2 캡슐화 층(1104)이 기판(302)의 제2 표면 위에 배치되고 기판(302)의 제2 표면에 커플링된다. 캡슐화 층(404)은 기판(302)의 제1 표면 상의 수동 디바이스들(312) 및 전기 컴포넌트들(예컨대, 전기 컴포넌트들(304))을 캡슐화한다. 캡슐화 층(1104)은 기판(302)의 제2 표면 상의 수동 디바이스들(312) 및 전기 컴포넌트들(예컨대, 전기 컴포넌트들(1002))을 캡슐화한다.
[0044]
위에서 논의된 바와 같이, 다양한 실시예들은 전기 컴포넌트들 중 하나 이상 위에 EMI 차폐부(예컨대, 등각성 EMI 차폐부)를 형성하기 위해 각각의 캡슐화 층(404, 1104)의 적어도 일부분 위에 배치된 전도성 층(602, 1106)을 포함할 수 있다. 묘사된 바와 같이, 전도성 층들(602, 1106)이 수동 디바이스들(312)과 전기적으로 연결되는 것을 가능하게 하기 위해, 수동 디바이스들(312)의 하나 이상의 전도성 콘택들(예컨대, 단자들)에 대해 캡슐화 층들(404, 1104)에 복수의 개구들(604, 1108)이 형성된다. 전도성 층들(602 및 1106)은 전기 전도성 층들이다.
[0045]
하나 이상의 실시예들에서, 기판(302)의 제2 표면은 복수의 솔더 상호연결부들(1010)을 더 포함할 수 있다. 솔더 상호연결부들(1010)은 기판(302)의 제2 표면에 커플링된 수동 디바이스들(312) 및 전기 컴포넌트들(1002, 1004)에 대해 측방향으로 로케이팅될 수 있다.
[0046]
하나 이상의 실시예들에서, 수동 디바이스(312)는 다른 수동 디바이스(312)에 커플링되고 그 다른 수동 디바이스(312) 위에(예컨대, 다른 수동 디바이스(312)의 최상부 상에) 로케이팅될 수 있다. 도 12는 수동 디바이스(312)가 다른 수동 디바이스(312)에 커플링되고 그 다른 수동 디바이스(312) 위에 로케이팅되는, 패키지(300)의 프로파일 도면이다. 도시된 바와 같이, 제1 수동 디바이스(312A)가 기판(302)과 제2 수동 디바이스(312B) 사이에 로케이팅되도록, 제1 수동 디바이스(312A)가 기판(302)의 제1 표면에 커플링되고 기판(302)의 제1 표면 위에 로케이팅되고, 제2 수동 디바이스(312B)가 제1 수동 디바이스(312A)에 커플링되고 제1 수동 디바이스(312A) 위에 로케이팅된다. 묘사된 구성에서, 제1 수동 디바이스(312A)의 전도성 콘택들(1202)은 제2 수동 디바이스(312B)의 전도성 콘택들(1204)과 전기적으로 커플링되어, 상호연결부(402)에 커플링되는 제1 수동 디바이스(312A)에 의해 제2 수동 디바이스(312B)가 접지에 전기 연결되는 것을 가능하게 한다. 추가적으로, 묘사된 예에서, 전도성 층(602)은 캡슐화 층(404)의 개구들(604)에 의해 제2 수동 디바이스(312B)와 전기적으로 연결된다. 수동 디바이스(312B)는 적어도 하나의 솔더 상호연결부(미도시)를 통해 수동 디바이스(312A)에 커플링될 수 있다.
[0047]
도 12에 묘사된 예는, 하나의 다른 수동 디바이스(312)에 커플링되고 그 다른 수동 디바이스(312) 위에 로케이팅된 하나의 수동 디바이스(312)를 도시한다. 일부 실시예들에서, 수동 디바이스(312)는 2개의 다른 수동 디바이스들(312)에 커플링되고 그 2개의 다른 수동 디바이스들(312) 위에 로케이팅될 수 있다. 도 13은, 제1 수동 디바이스(312A) 및 제2 수동 디바이스(312B)가 기판(302)의 제1 표면에 커플링되고 기판(302)의 제1 표면 위에 로케이팅되고, 그리고 제3 수동 디바이스(312C)가 제1 수동 디바이스(312A) 및 제2 수동 디바이스(312B) 둘 모두에 커플링되고 제1 수동 디바이스(312A) 및 제2 수동 디바이스(312B) 둘 모두 위에 로케이팅되는 구성의 일 예들을 도시한다. 도 13은 하나가 다른 하나의 최상부 상에 놓이는 식으로 스택되는 스태거링된(staggered) 수동 디바이스들을 예시할 수 있다. 이 구성에서, 제1 수동 디바이스(312A)의 하나의 전도성 콘택(1302)은 제3 수동 디바이스(312C)의 전도성 콘택(1304)과 전기적으로 커플링되고, 제2 수동 디바이스(312B)의 하나의 전도성 콘택(1306)은 제3 수동 디바이스(312C)의 다른 전도성 콘택(1308)과 전기적으로 커플링된다. 전도성 콘택들 사이의 이러한 전기적 커플링들은, 상호연결부들(402)에 커플링되는 제1 수동 디바이스(312A) 및 제2 수동 디바이스(312B)에 의해 제3 수동 디바이스(312C)가 접지에 전기 연결되는 것을 가능하게 한다. 추가적으로, 묘사된 예에서, 전도성 층(602)은 캡슐화 층(404)의 개구들(604)에 의해 제3 수동 디바이스(312C)와 전기적으로 커플링된다. 수동 디바이스(312C)는 적어도 하나의 솔더 상호연결부(미도시)를 통해 수동 디바이스(312A) 및 수동 디바이스(312B)에 커플링될 수 있다.
[0048]
도 12 및 도 13의 실시예들이 단지 2개의 층들의 스택된 수동 디바이스들(312)을 도시하지만, 도 12 및 13에 도시된 2개의 층들의 최상부 상에 추가적인 수동 디바이스들(312)을 스택함으로써 추가적인 층들이 또한 형성될 수 있다는 것이 명백해야 한다. 스택되는 수동 디바이스들(312)의 수는 수동 디바이스들(312)에 의해 형성된 EMI 차폐부에 대한 원하는 높이에 따라 좌우될 수 있다.
[0049]
도 3 - 도 4 및 도 6 - 도 13은 EMI 차폐부(예컨대, 적어도 하나의 수동 디바이스를 통한 EMI 차폐를 위한 수단)로서 구성된 적어도 하나의 수동 디바이스를 포함하는 패키지들의 다양한 구현들을 예시한다. 수동 디바이스들(예컨대, 312)은, 패키지(들)를, 패키지들의 다른 구획들로부터 격리(예컨대, EMI 격리)되도록 구성된 여러 구획들로 세분화하도록 구성될 수 있다. 수동 디바이스들(예컨대, 312)은, 기판의 길이를 따르는 방향, 기판의 폭을 따르는 방향, 및/또는 기판을 따라 대각선 방향을 포함하는 다양한 방향들로 기판의 표면을 따라 그리고/또는 패키지에서 연장될 수 있다. 일부 구현들에서, EMI 차폐부로서 동작하도록 구성된 수동 디바이스들 중 2개 이상은 직접 터치할 수 있다. 수동 디바이스들(예컨대, 312)은, 수동 디바이스들이 직립(standing up)하는 것으로 간주될 수 있도록, 측방향으로(예컨대, X-Y 평면을 따라) 정렬될 수 있고 그리고/또는 수직으로(예컨대, Z-방향을 따라) 정렬될 수 있다. EMI 차폐부로서 사용되는 수동 디바이스들(예컨대, 312)은 통합 디바이스들 및/또는 다이들과 같은 다른 전기 컴포넌트들과의 전기적 연결이 없도록 구성될 수 있다.
EMI(Electromagnetic Interference) 차폐부로서 구성된 적어도 하나의 수동 디바이스를 포함하는 패키지를 제작하기 위한 예시적인 시퀀스
[0050]
도 14a - 도 14b는 EMI 차폐부로서 구성된 적어도 하나의 수동 디바이스를 포함하는 패키지를 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 14a - 도 14b의 시퀀스는 도 3, 도 4, 및/또는 도 6 - 도 13의 패키지들(300, 600, 700, 900, 1000), 또는 본 개시내용에서 설명된 패키지들 중 임의의 패키지를 제공 또는 제작하는 데 사용될 수 있다.
[0051]
도 14a - 도 14b의 시퀀스는 패키지를 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 대체 또는 교체될 수 있다. 도 14a - 도 14b의 시퀀스는 (웨이퍼의 일부로서) 한 번에 하나의 패키지 또는 여러 패키지들을 제작하는 데 사용될 수 있다.
[0052]
스테이지 1은, 도 14a에 도시된 바와 같이, 기판(302)이 제공된 후의 상태를 예시한다. 기판(302)은 공급자에 의해 제공되거나 또는 제작될 수 있다. 상이한 구현들은 기판(302)을 제작하기 위해 상이한 프로세스들을 사용할 수 있다. 기판(302)을 제작하는 데 사용될 수 있는 프로세스들의 예들은 SAP(semi-additive process) 및 mSAP(modified semi-additive process)를 포함한다. 기판(302)은 적어도 하나의 유전체 층(1402) 및 복수의 상호연결부들(402)을 포함한다. 기판(302)은 라미네이트 기판, 코어리스 기판, 유기 기판, 코어 층을 포함하는 기판 등일 수 있다.
[0053]
스테이지 2는, 전기 컴포넌트들(예컨대, 전기 컴포넌트(304)) 및 수동 디바이스(들)(312)가 기판(302)의 제1 표면(예컨대, 최상부 표면)에 커플링된 후의 상태를 예시한다. 전기 컴포넌트(304) 및 수동 디바이스(들)(312)는 복수의 솔더 상호연결부들을 통해 기판(302)의 복수의 상호연결부들(402)에 커플링될 수 있다. 적어도 일부 예들에서, 수동 디바이스(들)(312)는 솔더 상호연결부들을 통해 접지에 커플링되도록 구성될 수 있다. 기판 상에 전기 컴포넌트들 및 수동 디바이스(들)를 배치하기 위해 픽 앤 플레이스(pick and place) 프로세스가 사용될 수 있다. 복수의 솔더 상호연결부들을 통해 전기 컴포넌트들 및 수동 디바이스(들)를 커플링하기 위해 리플로우 솔더(reflow solder) 프로세스가 사용될 수 있다. 도 12 및 도 13을 참조하여 위에서 설명된 바와 같이, 수동 디바이스(들)(312)를 기판(302)에 커플링하는 것은 하나 이상의 제1 수동 디바이스들(312)을 기판(302)에 커플링하는 것, 및 하나 이상의 추가적인 수동 디바이스들(312)을 기판(302)에 커플링된 하나 이상의 제1 수동 디바이스들(312) 중 적어도 일부에 커플링하는 것을 포함할 수 있다. 더욱이, EMI 차폐부로서 구성되지 않은 수동 디바이스들이 또한 기판에 커플링될 수 있다. EMI 차폐부로서 구성되지 않은 수동 디바이스들은 전기 컴포넌트(304)를 포함하는 전자 회로의 일부인 그러한 수동 디바이스들일 수 있는 반면, EMI 차폐부로서 구성되는 수동 디바이스들은 전기 컴포넌트(304)를 포함하는 전자 회로의 일부가 아닌 그러한 수동 디바이스들일 수 있다. 예컨대, EMI 차폐부로서 구성되는 수동 디바이스들은, 하나 이상의 전기 컴포넌트들(예컨대, 304)의 능동 디바이스들(예컨대, 트랜지스터들)에 대한 전기적 커플링이 없도록 구성될 수 있다. 즉, EMI 차폐부로서 구성되는 수동 디바이스들은, 하나 이상의 전기 컴포넌트들(예컨대, 304)의 능동 디바이스들(예컨대, 트랜지스터들)에 전기적으로 커플링되지 않도록 구성될 수 있다.
[0054]
스테이지 3은, 캡슐화 층(404)이 전기 컴포넌트(예컨대, 전기 컴포넌트(304)) 및 수동 디바이스들(312)을 캡슐화하도록, 캡슐화 층(404)이 기판(302)의 제1 표면 위에 형성된 후의 상태를 예시한다. 캡슐화 층(404)을 형성 및/또는 배치하는 프로세스는 압축 및 이송 몰딩(compression and transfer molding) 프로세스, 시트 몰딩(sheet molding) 프로세스, 막 보조 몰딩(film assisted molding) 프로세스, 또는 액체 몰딩(liquid molding) 프로세스를 사용하는 것을 포함할 수 있다. 적어도 일부 구현들에서, 캡슐화 층(404)은 막 보조 몰딩 프로세스를 사용하여 형성 및/또는 배치되어, 최소 몰드 간극(minimum mold clearance)을 유발할 수 있다.
[0055]
스테이지 4는, 도 14b에 도시된 바와 같이, 개구들(604)(예컨대, 공동들)이 캡슐화 층(404)에 형성된 후의 상태를 예시한다. 에칭(예컨대, 포토에칭) 및/또는 레이저 드릴링(예컨대, 레이저 삭마)을 포함하는 드릴링 프로세스가 개구들(604)을 형성하는 데 사용될 수 있다. 묘사된 바와 같이, EMI 차폐부의 일부를 형성하는 각각의 수동 디바이스(312)에 대한 적어도 하나의 전도성 콘택에 대해 개구(604)가 형성될 수 있다.
[0056]
스테이지 5는, 전도성 층(602)이 캡슐화 층(404) 위에, 그리고 EMI 차폐부의 일부를 형성하는 수동 디바이스(312)의 적어도 일부에 대한 하나 이상의 전도성 콘택들의 노출된 부분들 상에 형성된 후의 상태를 예시한다. 상이한 구현들은 전도성 층(602)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 전도성 층(602)을 형성하기 위해 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 활용될 수 있다. 일부 구현들에서, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 전도성 층(602)을 형성하는 데 사용될 수 있다. 스테이지 5는 도 6의 패키지(600)를 예시할 수 있다.
EMI(Electromagnetic Interference) 차폐부로서 구성된 적어도 하나의 수동 디바이스를 포함하는 패키지를 제작하기 위한 방법의 예시적인 흐름도
[0057]
일부 구현들에서, EMI 차폐를 포함하는 패키지를 제작하는 것은 몇몇 프로세스들을 포함한다. 도 15는 EMI 차폐부를 포함하는 패키지를 제공 또는 제작하기 위한 방법(1500)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 15의 방법(1500)은 본 개시내용에서 설명된 도 3, 도 4, 및/또는 도 6 - 도 13의 패키지들(300, 600, 700, 900, 1000)을 제공 또는 제작하는 데 사용될 수 있다. 그러나, 방법(1500)은 본 개시내용에서 설명된 패키지들 중 임의의 패키지를 제공하거나 제작하는 데 사용될 수 있다.
[0058]
도 15의 방법(1500)은 적어도 하나의 수동 디바이스로 형성된 EMI 차폐부를 포함하는 패키지를 제공 또는 제작하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다.
[0059]
방법(1500)은 (1502에서) 기판(예컨대, 302)을 제공한다. 기판(302)은 공급자에 의해 제공되거나 또는 제작될 수 있다. 기판(302)은 제1 표면 및 제2 표면을 포함한다. 기판(302)은 적어도 하나의 유전체 층(1402) 및 복수의 상호연결부들(402)을 포함한다. 상이한 구현들은 상이한 기판들 및 상이한 구성들의 상호연결부들(402)을 제공할 수 있다. 도 14a의 스테이지 1은 기판을 제공하는 일 예를 예시 및 설명한다.
[0060]
방법(1500)은 (1504에서) 하나 이상의 전기 컴포넌트들을 기판(302)의 제1 표면 또는 제2 표면 중 적어도 하나에 커플링한다. 상이한 구현들은 상이한 전기 컴포넌트들 및/또는 상이한 수의 전기 컴포넌트들을 커플링할 수 있다. 전기 컴포넌트들은 전기 컴포넌트(304, 306, 308, 310, 1002, 1004)를 포함할 수 있다. 기판의 표면 상에 전기 컴포넌트들을 배치하기 위해 픽 앤 플레이스 프로세스가 사용될 수 있다. 솔더 상호연결부들을 통해 전기 컴포넌트를 기판에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수 있다. 도 14a의 스테이지 2는, 기판(302)의 표면에 커플링되는 다양한 전기 컴포넌트들의 예들을 예시 및 설명한다.
[0061]
방법(1500)은 (1506에서) 하나 이상의 수동 디바이스들(312)을 기판(302)의 제1 표면에 커플링한다. 하나 이상의 수동 디바이스들(312)은 기판(302)의 제1 표면 상의 복수의 상호연결부들(402) 중 하나 이상의 상호연결부들(402)에 커플링될 수 있다. 하나 이상의 수동 디바이스들(312)은 하나 이상의 전기 컴포넌트들에 대해 측방향으로 로케이팅될 수 있고, 하나 이상의 전기 컴포넌트들 중 적어도 일부분을 위한 EMI 차폐부의 적어도 일부분을 형성할 수 있다. 기판의 표면 상에 수동 컴포넌트들을 배치하기 위해 픽 앤 플레이스 프로세스가 사용될 수 있다. 솔더 상호연결부들을 통해 수동 컴포넌트들을 기판에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수 있다. 도 14a의 스테이지 2는, 기판(302)의 표면에 커플링되는 복수의 수동 디바이스들(312)의 예들을 예시 및 설명한다. EMI 차폐부로서 구성된 하나 이상의 수동 디바이스들은, EMI 차폐부로서 구성되지 않은 다른 수동 디바이스들을 배치하는 것과 동일한 프로세스 동안 기판 상에 배치될 수 있으며, 이는 패키지의 제작 프로세스에서 단계들의 수를 감소시킬 수 있다.
[0062]
수동 디바이스들(312)은 도 3 - 도 13을 참조하여 위에서 설명된 수동 디바이스들 중 임의의 수동 디바이스를 포함할 수 있다. 방법(1500)의 적어도 일부 구현들에서, 하나 이상의 수동 디바이스들(312)은 저항기로서 구성된 다이, 또는 도 5를 참조하여 본원에서 설명된 저항기(500)와 유사한 저항기일 수 있다. 하나 이상의 구현들에서, 저항기로서 구성된 수동 디바이스(312)는, 제로-옴 저항기로서 표시되고 그리고/또는 제로-옴 저항기로서 정격화된 저항기를 포함하는, 1,000 옴(1 킬로옴) 이하의 저항으로 구성된 저항기일 수 있다.
[0063]
수동 디바이스들(312)은 도 3, 도 4, 도 6 - 도 9, 도 12, 및 도 13을 참조하여 본원에 묘사되고 설명된 것들을 포함하는 다양한 방식들로 기판(302)의 제1 표면에 커플링될 수 있다. 예컨대, 하나 이상의 수동 디바이스들(312)은, 도 3, 도 4, 및 도 6 - 도 9를 참조하여 본원에서 설명된 바와 같이, 하나 또는 모든 전도성 콘택들(예컨대, 단자들)이 상호연결부에 커플링된 상태로 기판(302) 근처에 로케이팅될 수 있다. 일부 실시예들에서, 하나 이상의 수동 디바이스들(312)은 도 12 및 도 13을 참조하여 설명된 바와 같이, 하나가 다른 하나의 최상부 상에 놓이는 식으로 스택될 수 있다.
[0064]
방법은 (1508에서) 캡슐화 층(404)이 전기 컴포넌트(들) 및 수동 디바이스(들)(312)를 캡슐화하도록, 기판(302)의 제1 표면 위에 캡슐화 층(예컨대, 404)을 배치한다. 캡슐화 층(404)을 배치 및/또는 형성하는 프로세스는 압축 및 이송 몰딩 프로세스, 시트 몰딩 프로세스, 막 보조 몰딩 프로세스, 또는 액체 몰딩 프로세스를 사용하는 것을 포함할 수 있다. 적어도 일부 구현들에서, 막 보조 몰딩 프로세스를 사용하여 전도성 층(602)을 형성 및/또는 배치함으로써, 최소 몰드 간극이 획득될 수 있다. 도 14a의 스테이지 3은, 기판 위에 로케이팅되고 기판에 커플링되며 전기 컴포넌트들 및 수동 디바이스들을 캡슐화하는 캡슐화 층의 일 예를 예시 및 설명한다.
[0065]
방법은 (1510에서) 캡슐화 층(404)에 개구들(604)(예컨대, 공동들)을 형성한다. 에칭(예컨대, 포토에칭) 및/또는 레이저 드릴링(예컨대, 레이저 삭마)을 포함하는 드릴링 프로세스가 개구들(604)을 형성하는 데 사용될 수 있다. 묘사된 바와 같이, EMI 차폐부의 일부를 형성하는 각각의 수동 디바이스(312)에 대한 적어도 하나의 전도성 콘택에 대해 개구(604)가 형성될 수 있다. 도 14b의 스테이지 4는 캡슐화 층(404)에 형성된 개구들(604)의 일 예를 예시 및 설명한다.
[0066]
방법은 (1512에서) 캡슐화 층(404)의 적어도 일부 위에 그리고 개구(604) 중 하나 이상 내에 전도성 층(예컨대, 602)을 배치하여, 전도성 층(602)을 하나 이상의 수동 디바이스들(312)의 하나 이상의 전도성 콘택들(예컨대, 단자들)을 전기적으로 커플링한다. 상이한 구현들은 전도성 층(602)을 배치하기 위해 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 전도성 층(602)을 형성하기 위해 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 이용될 수 있다. 일부 구현들에서, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 전도성 층(602)을 형성하는 데 사용될 수 있다. 도 14b의 스테이지 5는 전도성 층(602)을 형성하는 일 예를 예시 및 설명한다.
예시적인 전자 디바이스들
[0067]
도 16은, 전술된 디바이스, 통합 디바이스, IC(integrated circuit) 패키지, IC(integrated circuit) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저(interposer), 패키지, PoP(package-on-package), SiP(System in Package), 또는 SoC(System on Chip) 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(1602), 랩톱 컴퓨터 디바이스(1604), 고정 로케이션 단말 디바이스(1606), 웨어러블 디바이스(1608), 또는 자동차(1610)는 본원에서 설명된 바와 같은 디바이스(1600)를 포함할 수 있다. 디바이스(1600)는 예컨대, 본원에서 설명된 디바이스들 및/또는 IC(integrated circuit) 패키지들 중 임의의 것일 수 있다. 도 16에 예시된 디바이스들(1602, 1604, 1606 및 1608) 및 차량(1610)은 단지 예시적이다. 다른 전자 디바이스들이 또한, 모바일 디바이스들, 핸드-헬드 PCS(personal communication systems) 유닛들, 휴대용 데이터 유닛들, 이를테면, 개인 휴대 정보 단말(personal digital assistant)들, GPS(global positioning system) 가능 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 로케이션 데이터 유닛들, 이를테면, 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예컨대, 시계들, 안경), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에 구현되는 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장하거나 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하는(그러나 이에 제한되지 않음) 디바이스(1600)를 특징으로 할 수 있다.
[0068]
본원에서 설명되는 다양한 특징들은, 추가적인 양상들, 이를테면, 임의의 단일 양상 또는 아래에 설명되고 그리고/또는 본원의 다른 곳에서 설명되는 하나 이상의 다른 프로세스들과 관련된 양상들의 임의의 조합을 포함할 수 있다.
[0069]
제1 양상에서, 패키지는, 제1 표면 및 제1 표면에 대향하는 제2 표면을 포함하는 기판, 기판의 제1 표면에 커플링된 적어도 하나의 전기 컴포넌트, 및 기판의 제1 표면에 커플링되고 그리고 적어도 하나의 전기 컴포넌트에 대해 측방향으로 로케이팅된 복수의 수동 디바이스들을 포함할 수 있으며, 복수의 수동 디바이스들은 EMI 차폐부를 형성한다. 복수의 수동 디바이스들은 적어도 하나의 전기 컴포넌트의 적어도 일부분 주위에 측방향으로 로케이팅될 수 있다. 다른 복수의 수동 디바이스들이 복수의 수동 디바이스들에 커플링되며, 복수의 수동 디바이스들은 다른 복수의 수동 디바이스들과 기판 사이에 로케이팅된다. 복수의 수동 디바이스들 중 적어도 하나는 1,000 옴 이하의 정격 저항을 포함하는 저항기로서 구성될 수 있다. 적어도 하나의 저항기는, 제1 길이방향 단부 및 대향하는 제2 길이방향 단부를 갖는 바디, 바디의 제1 길이방향 단부에 커플링된 제1 전도성 콘택, 바디의 제2 길이방향 단부에 커플링된 제2 전도성 콘택, 및 제1 전도성 콘택과 제2 전도성 콘택 사이에서 연장되고 그리고 제1 전도성 콘택과 제2 전도성 콘택에 전기적으로 커플링되는 저항성 엘리먼트를 포함할 수 있다. 복수의 수동 디바이스들 중 적어도 하나는 1,000 옴 이하의 정격 저항을 포함하는 저항기로서 구성된 다이로서 구성될 수 있다. 캡슐화 층이 적어도 하나의 전기 컴포넌트 및 복수의 수동 디바이스들 위에 배치될 수 있다. 전도성 층이 캡슐화 층의 적어도 일부분 위에 배치될 수 있으며, 전도성 층은 복수의 수동 디바이스들에 전기적으로 커플링된다. 적어도 하나의 추가적인 전기 컴포넌트는 기판의 제2 표면에 커플링될 수 있고, 다른 복수의 수동 디바이스들은 기판의 제2 표면에 커플링되고 그리고 적어도 하나의 추가적인 전기 컴포넌트의 적어도 일부분 주위에 측방향으로 로케이팅될 수 있으며, 다른 복수의 수동 디바이스들은 기판의 제2 표면에 커플링된 적어도 하나의 추가적인 전기 컴포넌트의 적어도 일부분 주위에 다른 EMI 차폐부를 형성한다. EMI 차폐부는 구획 EMI 차폐부 및/또는 에지 EMI 차폐부 중 적어도 하나로서 구성될 수 있다. 복수의 수동 디바이스들 각각은 적어도 하나의 상호연결부를 통해 접지에 커플링되도록 구성될 수 있다.
[0070]
제2 양상에서, 장치는, 제1 표면 및 제1 표면에 대향하는 제2 표면을 포함하는 기판, 기판의 제1 표면에 커플링된 적어도 하나의 전기 컴포넌트, 및 적어도 하나의 수동 디바이스를 통한 EMI 차폐를 위한 수단을 포함할 수 있으며, 적어도 하나의 수동 디바이스는 기판의 제1 표면에 커플링되고, 그리고 적어도 하나의 수동 디바이스는 적어도 하나의 전기 컴포넌트에 대해 측방향으로 로케이팅된다. 적어도 하나의 제2 수동 디바이스가 적어도 하나의 수동 디바이스에 커플링될 수 있으며, 적어도 하나의 수동 디바이스는 기판과 적어도 하나의 제2 수동 디바이스 사이에 로케이팅된다. 적어도 하나의 제2 수동 디바이스는 적어도 하나의 수동 디바이스에 대해 스태거링될 수 있다. 적어도 하나의 수동 디바이스는 1 킬로옴 이하의 정격 저항을 포함하는 저항기로서 구성될 수 있다. 저항기는, 제1 길이방향 단부 및 대향하는 제2 길이방향 단부를 포함하는 바디, 바디의 제1 길이방향 단부 근처에 로케이팅된 제1 전도성 콘택, 바디의 제2 길이방향 단부 근처에 로케이팅된 제2 전도성 콘택, 및 제1 전도성 콘택과 제2 전도성 콘택 사이에서 연장되고 그리고 제1 전도성 콘택과 제2 전도성 콘택에 전기적으로 커플링되는 저항성 엘리먼트를 포함할 수 있다. 적어도 하나의 수동 디바이스는 1 킬로옴 이하의 정격 저항을 포함하는 저항기로서 구성된 다이로서 구성될 수 있다. 장치는 적어도 하나의 전기 컴포넌트 위에 배치된 캡슐화를 위한 수단을 포함할 수 있다. 전도성 층이 캡슐화를 위한 수단의 적어도 일부분 위에 배치될 수 있으며, 전도성 층은 적어도 하나의 수동 디바이스에 전기적으로 커플링되고, 적어도 하나의 수동 디바이스는 패키지를 위한 구획적 EMI 차폐부로서 구성되고, 그리고 전도성 층은 패키지를 위한 등각성 EMI 차폐부로서 구성된다. 적어도 하나의 전기 컴포넌트가 기판의 제2 표면에 커플링될 수 있으며, 적어도 하나의 제2 수동 디바이스를 통한 제2 EMI 차폐를 위한 수단을 더 포함하며, 적어도 하나의 제2 수동 디바이스는 기판의 제2 표면에 커플링되고 그리고 기판의 제2 표면에 커플링된 적어도 하나의 전기 컴포넌트의 적어도 일부분을 측방향으로 둘러싼다. EMI 차폐를 위한 수단은 구획적 EMI 차폐부 및/또는 에지 EMI 차폐부 중 적어도 하나로서 구성될 수 있다. 적어도 하나의 수동 디바이스는 적어도 하나의 전기 컴포넌트의 적어도 일부분 주위에 측방향으로 로케이팅될 수 있다. 적어도 하나의 수동 디바이스는 적어도 하나의 상호연결부를 통해 접지에 커플링되도록 구성될 수 있다.
[0071]
제3 양상에서, 패키지를 제작하기 위한 방법은, 제1 표면, 대향하는 제2 표면, 및 복수의 상호연결부들을 포함하는 기판을 제공하는 단계, 적어도 하나의 전기 컴포넌트를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계, 및 적어도 하나의 수동 디바이스를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계를 포함할 수 있으며, 적어도 하나의 수동 디바이스는 EMI 차폐부의 적어도 일부분을 형성하도록 구성된다. 적어도 하나의 수동 디바이스를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는, 복수의 수동 디바이스들을 기판의 제1 표면 위의 복수의 상호연결부들의 개개의 상호연결부들에 커플링하는 단계를 포함할 수 있다. 적어도 하나의 수동 디바이스를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는, 적어도 제1 수동 디바이스를 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계, 및 적어도 제2 수동 디바이스를 적어도 제1 수동 디바이스의 적어도 일부분 상에 커플링하는 단계를 포함할 수 있으며, 적어도 제1 수동 디바이스는 기판과 적어도 제2 수동 디바이스 사이에 로케이팅된다. 적어도 하나의 수동 디바이스를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는, 1,000 옴 이하의 정격 저항을 포함하는 저항기로서 구성된 적어도 하나의 수동 디바이스를 커플링하는 단계를 포함할 수 있다. 적어도 하나의 수동 디바이스를 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는, 1,000 옴 이하의 정격 저항을 포함하는 저항기로서 구성된 적어도 하나의 다이를 커플링하는 단계를 포함할 수 있다. 적어도 하나의 전기 컴포넌트가 기판의 제2 표면 위의 하나 이상의 상호연결부들에 커플링될 수 있고, 적어도 하나의 추가적인 수동 디바이스가 기판의 제2 표면 위의 하나 이상의 상호연결부들에 커플링될 수 있으며, 적어도 하나의 추가적인 수동 디바이스는 기판의 제2 표면 위의 적어도 하나의 전기 컴포넌트의 적어도 일부분을 위한 제2 EMI 차폐부의 적어도 일부분을 형성한다.
[0072]
도 3 - 도 13, 도 14a - 도 14b, 및/또는 도 15 - 도 16에 예시된 컴포넌트들, 프로세스들, 특징들, 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합되거나, 여러 컴포넌트들, 프로세스들, 또는 기능들로 구현될 수 있다. 본 개시내용을 벗어나지 않으면서 추가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한 추가될 수 있다. 또한, 본 개시내용에서 도 3 - 도 13, 도 14a - 도 14b 및/또는 도 15 - 도 16 그리고 그것의 대응하는 설명이 다이들 및/또는 IC들로 제한되지 않는다는 것이 주목되어야 한다. 일부 구현들에서, 도 3 - 도 13, 도 14a - 도 14b, 및/또는 도 15 - 도 16 그리고 그것의 대응하는 설명은, 디바이스들 및/또는 통합 디바이스들을 제조, 생성, 제공, 및/또는 생산하기 위해 사용될 수 있다. 일부 구현들에서, 디바이스는 다이, 통합 디바이스, IPD(integrated passive device), 다이 패키지, IC(integrated circuit) 디바이스, 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package-on-package) 디바이스, 방열 디바이스 및/또는 인터포저를 포함할 수 있다.
[0073]
본 개시내용의 도면들은 다양한 부분들, 컴포넌트들, 오브젝트들, 디바이스들, 패키지들, 통합 디바이스들, 집적 회로들, 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수 있다는 것이 주목된다. 일부 경우들에서, 도면들은 실척대로는 아닐 수 있다. 일부 경우들에서, 명확성의 목적을 위해, 모든 컴포넌트들 및/또는 부분들이 도시되지는 않을 수 있다. 일부 경우들에서, 도면들에서의 다양한 부분들 및/또는 컴포넌트들의 포지션, 로케이션, 크기들, 및/또는 형상들은 예시적일 수 있다. 일부 구현들에서, 도면들의 다양한 컴포넌트들 및/또는 부분들은 선택적일 수 있다.
[0074]
"예시적인"이라는 단어는, "예, 경우, 또는 예시로서 기능하는" 것을 의미하도록 본원에서 사용된다. "예시적인" 것으로서 본원에서 설명된 임의의 구현 또는 양상이 반드시 본 개시내용의 다른 양상들에 비해 선호되거나 유리한 것으로 해석될 필요는 없다. 마찬가지로, "양상들"이라는 용어는 본 개시내용의 모든 양상들이 논의된 특징, 장점 또는 동작 모드를 포함할 것을 요구하지 않는다. "커플링된"이라는 용어는 2개의 오브젝트들 사이의 직접적 또는 간접적 커플링(예컨대, 기계적 커플링)을 지칭하기 위해 본원에서 사용된다. 예컨대, 오브젝트 A가 오브젝트 B를 물리적으로 터치하고, 오브젝트 B가 오브젝트 C를 터치하면, 오브젝트 A와 오브젝트 C는, 그들이 서로를 직접적으로 물리적으로 터치하지 않더라도, 서로 커플링된 것으로 계속해서 간주될 수 있다. "전기적으로 커플링된"이라는 용어는, 전류(예컨대, 신호, 전력, 접지)가 2개의 오브젝트들 사이에서 이동할 수 있도록 2개의 오브젝트들이 직접적으로 또는 간접적으로 함께 커플링되는 것을 의미할 수 있다. 전기적으로 커플링된 2개의 오브젝트들은 2개의 오브젝트들 사이에서 이동하는 전류를 가질 수 있거나 갖지 않을 수 있다. "캡슐화"라는 용어는 오브젝트가 다른 오브젝트를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있음을 의미한다. 본 출원에서, 다른 컴포넌트 위에 로케이팅된 하나의 컴포넌트의 맥락에서 사용되는 바와 같은 "위에"라는 용어는 다른 컴포넌트 상에 있는 그리고/또는 다른 컴포넌트에 있는(예컨대, 컴포넌트의 표면 상에 있거나 또는 컴포넌트에 임베딩된) 컴포넌트를 의미하기 위해 사용될 수 있음이 추가로 주목된다. 따라서, 예컨대, 제2 컴포넌트 위에 있는 제1 컴포넌트는, (1) 제1 컴포넌트가 제2 컴포넌트 위에 있지만, 제2 컴포넌트를 직접 터치하지는 않는다는 것, (2) 제1 컴포넌트가 제2 컴포넌트 상에(예컨대, 제2 컴포넌트의 표면 상에) 있는 것, 그리고/또는 (3) 제1 컴포넌트가 제2 컴포넌트 내에 있는 것(예컨대, 제2 컴포넌트에 임베딩된 것)을 의미할 수 있다. 본 개시내용에서 사용되는 바와 같은 "약 '값 X'" 또는 "대략 값 X"라는 용어는 '값 X'의 10% 이내를 의미한다. 예컨대, 약 1 또는 대략 1의 값은 0.9 내지 1.1 범위의 값을 의미할 것이다.
[0075]
일부 구현들에서, 상호연결부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이의 전기적 연결을 가능하게 하거나 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호연결부는 트레이스, 비아, 패드, 필라, 재분배 금속 층, 및/또는 UBM(under bump metallization) 층을 포함할 수 있다. 상호연결부는 하나 이상의 금속 컴포넌트들(예컨대, 시드 층 + 금속 층)을 포함할 수 있다. 일부 구현들에서, 상호연결부는 전류(예컨대, 데이터 신호, 접지 또는 전력)에 대한 전기 경로를 제공하도록 구성될 수 있는 전기 전도성 재료이다. 상호연결부는 회로의 일부일 수 있다. 상호연결부는 1개 초과의 엘리먼트 또는 컴포넌트를 포함할 수 있다. 상호연결부는 하나 이상의 상호연결부들에 의해 정의될 수 있다. 상이한 구현들은 유사한 또는 상이한 프로세스들을 사용하여 상호연결부들을 형성할 수 있다. 일부 구현들에서, 상호연결부들을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅, 및/또는 도금 프로세스가 상호연결부들을 형성하는 데 사용될 수 있다.
[0076]
또한, 본원에 포함된 다양한 개시내용들이, 순서도, 흐름도, 구조도, 또는 블록도로서 묘사되는 프로세스로서 설명될 수 있다는 것이 주목된다. 순서도가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들의 대부분은 병렬로 또는 동시에 수행될 수 있다. 게다가, 동작들의 순서는 재배열될 수 있다. 프로세스는 프로세스의 동작들이 완료될 때 종료된다.
[0077]
본원에서 설명되고 첨부 도면들에 도시된 예들과 연관된 다양한 특징들은 본 개시내용의 범위를 벗어나지 않으면서 상이한 예들 및 구현들로 구현될 수 있다. 따라서, 특정한 특정 구성들 및 어레인지먼트들이 첨부 도면들에서 설명되고 도시되었지만, 그러한 실시예들은 단지 예시적이며 본 개시내용의 범위를 제한하지 않는데, 왜냐하면, 설명된 실시예들에 대한 다양한 다른 추가들 및 수정들 그리고 설명된 실시예들로부터의 삭제들이 당업자에게 명백할 것이기 때문이다. 따라서, 본 개시내용의 범위는 다음의 청구항들의 문언(literal language) 및 법적인 등가물들에 의해서만 결정된다.
Claims (31)
- 패키지(package)로서,
제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 포함하는 기판;
상기 기판의 제1 표면에 커플링된 적어도 하나의 전기 컴포넌트; 및
상기 기판의 제1 표면에 커플링되고 그리고 상기 적어도 하나의 전기 컴포넌트에 대해 측방향으로 로케이팅된 복수의 수동 디바이스들을 포함하며,
상기 복수의 수동 디바이스들은 EMI(electromagnetic interference) 차폐부를 형성하는,
패키지. - 제1 항에 있어서,
상기 복수의 수동 디바이스들은 상기 적어도 하나의 전기 컴포넌트의 적어도 일부분 주위에 측방향으로 로케이팅되는,
패키지. - 제1 항에 있어서,
상기 복수의 수동 디바이스들에 커플링된 다른 복수의 수동 디바이스들을 더 포함하며,
상기 복수의 수동 디바이스들은 상기 기판과 상기 다른 복수의 수동 디바이스들 사이에 로케이팅되는,
패키지. - 제1 항에 있어서,
상기 복수의 수동 디바이스들 중 적어도 하나는 1,000 옴(ohm) 이하의 정격 저항을 포함하는 저항기로서 구성되는,
패키지. - 제4 항에 있어서,
상기 적어도 하나의 저항기는,
제1 길이방향 단부 및 대향하는 제2 길이방향 단부를 갖는 바디;
상기 바디의 제1 길이방향 단부에 커플링된 제1 전도성 콘택;
상기 바디의 제2 길이방향 단부에 커플링된 제2 전도성 콘택; 및
상기 제1 전도성 콘택과 상기 제2 전도성 콘택 사이에서 연장되고 그리고 상기 제1 전도성 콘택과 상기 제2 전도성 콘택에 전기적으로 커플링되는 저항성 엘리먼트를 포함하는,
패키지. - 제1 항에 있어서,
상기 복수의 수동 디바이스들 중 적어도 하나는 1,000 옴 이하의 정격 저항을 포함하는 저항기로서 구성된 다이로서 구성되는,
패키지. - 제1 항에 있어서,
상기 적어도 하나의 전기 컴포넌트 및 상기 복수의 수동 디바이스들 위에 배치된 캡슐화 층을 더 포함하는,
패키지. - 제7 항에 있어서,
상기 캡슐화 층의 적어도 일부분 위에 배치된 전도성 층을 더 포함하며,
상기 전도성 층은 상기 복수의 수동 디바이스들에 전기적으로 커플링되는,
패키지. - 제1 항에 있어서,
상기 기판의 제2 표면에 커플링된 적어도 하나의 추가적인 전기 컴포넌트; 및
상기 기판의 제2 표면에 커플링되고 그리고 상기 적어도 하나의 추가적인 전기 컴포넌트의 적어도 일부분 주위에 측방향으로 로케이팅된 다른 복수의 수동 디바이스들을 더 포함하며,
상기 다른 복수의 수동 디바이스들은 상기 기판의 제2 표면에 커플링된 상기 적어도 하나의 추가적인 전기 컴포넌트의 적어도 일부분 주위에 다른 EMI 차폐부를 형성하는,
패키지. - 제1 항에 있어서,
상기 EMI 차폐부는 구획 EMI 차폐부(compartment EMI shield) 및/또는 에지 EMI 차폐부(edge EMI shield) 중 적어도 하나로서 구성되는,
패키지. - 제1 항에 있어서,
상기 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는,
패키지. - 제1 항에 있어서,
상기 복수의 수동 디바이스들 각각은 적어도 하나의 상호연결부를 통해 접지에 커플링되도록 구성되는,
패키지. - 장치로서,
제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 포함하는 기판;
상기 기판의 제1 표면에 커플링된 적어도 하나의 전기 컴포넌트; 및
적어도 하나의 수동 디바이스를 통한 EMI(electromagnetic interference) 차폐를 위한 수단을 포함하며,
상기 적어도 하나의 수동 디바이스는 상기 기판의 제1 표면에 커플링되고, 그리고
상기 적어도 하나의 수동 디바이스는 상기 적어도 하나의 전기 컴포넌트에 대해 측방향으로 로케이팅되는,
장치. - 제13 항에 있어서,
상기 적어도 하나의 수동 디바이스에 커플링된 적어도 하나의 제2 수동 디바이스를 더 포함하며,
상기 적어도 하나의 수동 디바이스는 상기 기판과 상기 적어도 하나의 제2 수동 디바이스 사이에 로케이팅되는,
장치. - 제14 항에 있어서,
상기 적어도 하나의 제2 수동 디바이스는 상기 적어도 하나의 수동 디바이스에 대해 스태거링되는(staggered),
장치. - 제13 항에 있어서,
상기 적어도 하나의 수동 디바이스는 1 킬로옴 이하의 정격 저항을 포함하는 저항기로서 구성되는,
장치. - 제16 항에 있어서,
상기 저항기는,
제1 길이방향 단부 및 대향하는 제2 길이방향 단부를 포함하는 바디;
상기 바디의 제1 길이방향 단부 근처에 로케이팅된 제1 전도성 콘택;
상기 바디의 제2 길이방향 단부 근처에 로케이팅된 제2 전도성 콘택; 및
상기 제1 전도성 콘택과 상기 제2 전도성 콘택 사이에서 연장되고 그리고 상기 제1 전도성 콘택과 상기 제2 전도성 콘택에 전기적으로 커플링되는 저항성 엘리먼트를 포함하는,
장치. - 제13 항에 있어서,
상기 적어도 하나의 수동 디바이스는 1 킬로옴 이하의 정격 저항을 포함하는 저항기로서 구성된 다이로서 구성되는,
장치. - 제13 항에 있어서,
상기 적어도 하나의 전기 컴포넌트 위에 배치된 캡슐화를 위한 수단을 더 포함하는,
장치. - 제19 항에 있어서,
상기 캡슐화를 위한 수단의 적어도 일부분 위에 배치된 전도성 층을 더 포함하며,
상기 전도성 층은 상기 적어도 하나의 수동 디바이스에 전기적으로 커플링되고,
상기 적어도 하나의 수동 디바이스는 패키지를 위한 구획적 EMI 차폐부로서 구성되고, 그리고
상기 전도성 층은 상기 패키지를 위한 등각성 EMI 차폐부로서 구성되는,
장치. - 제13 항에 있어서,
상기 기판의 제2 표면에 커플링된 적어도 하나의 전기 컴포넌트; 및
적어도 하나의 제2 수동 디바이스를 통한 제2 EMI 차폐를 위한 수단을 더 포함하며,
상기 적어도 하나의 제2 수동 디바이스는 상기 기판의 제2 표면에 커플링되고 그리고 상기 기판의 제2 표면에 커플링된 상기 적어도 하나의 전기 컴포넌트의 적어도 일부분을 측방향으로 둘러싸는,
장치. - 제13 항에 있어서,
상기 EMI 차폐를 위한 수단은 구획적 EMI 차폐부 및/또는 에지 EMI 차폐부 중 적어도 하나로서 구성되는,
장치. - 제13 항에 있어서,
상기 적어도 하나의 수동 디바이스는 상기 적어도 하나의 전기 컴포넌트의 적어도 일부분 주위에 측방향으로 로케이팅되는,
장치. - 제13 항에 있어서,
상기 적어도 하나의 수동 디바이스는 적어도 하나의 상호연결부를 통해 접지에 커플링되도록 구성되는,
장치. - 제13 항에 있어서,
상기 장치는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택되는,
장치. - 패키지를 제작하기 위한 방법으로서,
제1 표면, 대향하는 제2 표면, 및 복수의 상호연결부들을 포함하는 기판을 제공하는 단계;
적어도 하나의 전기 컴포넌트를 상기 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계; 및
적어도 하나의 수동 디바이스를 상기 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계를 포함하며,
상기 적어도 하나의 수동 디바이스는 EMI(electromagnetic interference) 차폐부의 적어도 일부분을 형성하도록 구성되는,
패키지를 제작하기 위한 방법. - 제26 항에 있어서,
상기 적어도 하나의 수동 디바이스를 상기 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는,
복수의 수동 디바이스들을 상기 기판의 제1 표면 위의 상기 복수의 상호연결부들의 개개의 상호연결부들에 커플링하는 단계를 포함하는,
패키지를 제작하기 위한 방법. - 제26 항에 있어서,
상기 적어도 하나의 수동 디바이스를 상기 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는,
적어도 제1 수동 디바이스를 상기 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계; 및
적어도 제2 수동 디바이스를 상기 적어도 제1 수동 디바이스의 적어도 일부분 상에 커플링하는 단계를 포함하며,
상기 적어도 제1 수동 디바이스는 상기 기판과 상기 적어도 제2 수동 디바이스 사이에 로케이팅되는,
패키지를 제작하기 위한 방법. - 제26 항에 있어서,
상기 적어도 하나의 수동 디바이스를 상기 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는,
1,000 옴 이하의 정격 저항을 포함하는 저항기로서 구성된 적어도 하나의 수동 디바이스를 커플링하는 단계를 포함하는,
패키지를 제작하기 위한 방법. - 제26 항에 있어서,
상기 적어도 하나의 수동 디바이스를 상기 기판의 복수의 상호연결부들 중 하나 이상의 상호연결부들에 커플링하는 단계는,
1,000 옴 이하의 정격 저항을 포함하는 저항기로서 구성된 적어도 하나의 다이를 커플링하는 단계를 포함하는,
패키지를 제작하기 위한 방법. - 제26 항에 있어서,
적어도 하나의 전기 컴포넌트를 상기 기판의 제2 표면 위의 하나 이상의 상호연결부들에 커플링하는 단계; 및
적어도 하나의 추가적인 수동 디바이스를 상기 기판의 제2 표면 위의 하나 이상의 상호연결부들에 커플링하는 단계를 더 포함하며,
상기 적어도 하나의 추가적인 수동 디바이스는 상기 기판의 제2 표면 위의 적어도 하나의 전기 컴포넌트의 적어도 일부분을 위한 제2 EMI 차폐부의 적어도 일부분을 형성하는,
패키지를 제작하기 위한 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/925,217 | 2020-07-09 | ||
| US16/925,217 US11670599B2 (en) | 2020-07-09 | 2020-07-09 | Package comprising passive device configured as electromagnetic interference shield |
| PCT/US2021/034914 WO2022010593A1 (en) | 2020-07-09 | 2021-05-28 | Package comprising passive device configured as electromagnetic interference shield |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230038146A true KR20230038146A (ko) | 2023-03-17 |
Family
ID=76624186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227046021A KR20230038146A (ko) | 2020-07-09 | 2021-05-28 | 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11670599B2 (ko) |
| EP (1) | EP4179568A1 (ko) |
| KR (1) | KR20230038146A (ko) |
| CN (1) | CN115812251A (ko) |
| BR (1) | BR112022026844A2 (ko) |
| TW (1) | TW202213698A (ko) |
| WO (1) | WO2022010593A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220066036A1 (en) * | 2020-08-25 | 2022-03-03 | Lumentum Operations Llc | Package for a time of flight device |
| US20230044903A1 (en) * | 2021-08-04 | 2023-02-09 | Nxp Usa, Inc. | Semiconductor device with rf interposer and method therefor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4174419A (en) * | 1978-11-08 | 1979-11-13 | Allied Chemical Corporation | Stabilized magnetic shields |
| US6583987B2 (en) * | 1999-02-26 | 2003-06-24 | Intel Corporation | Electromagnetic interference and heatsinking |
| US7038572B2 (en) * | 2001-03-19 | 2006-05-02 | Vishay Dale Electronics, Inc. | Power chip resistor |
| KR101332332B1 (ko) | 2011-12-27 | 2013-11-22 | 앰코 테크놀로지 코리아 주식회사 | 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법 |
| US20170062352A1 (en) * | 2015-08-26 | 2017-03-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor chip module |
| TWI624915B (zh) | 2017-04-25 | 2018-05-21 | 力成科技股份有限公司 | 封裝結構 |
| JP6849058B2 (ja) | 2017-04-28 | 2021-03-24 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
-
2020
- 2020-07-09 US US16/925,217 patent/US11670599B2/en active Active
-
2021
- 2021-05-28 CN CN202180045873.2A patent/CN115812251A/zh active Pending
- 2021-05-28 EP EP21735046.1A patent/EP4179568A1/en active Pending
- 2021-05-28 TW TW110119433A patent/TW202213698A/zh unknown
- 2021-05-28 BR BR112022026844A patent/BR112022026844A2/pt unknown
- 2021-05-28 KR KR1020227046021A patent/KR20230038146A/ko active Search and Examination
- 2021-05-28 WO PCT/US2021/034914 patent/WO2022010593A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW202213698A (zh) | 2022-04-01 |
| US20220013472A1 (en) | 2022-01-13 |
| BR112022026844A2 (pt) | 2023-01-24 |
| EP4179568A1 (en) | 2023-05-17 |
| CN115812251A (zh) | 2023-03-17 |
| US11670599B2 (en) | 2023-06-06 |
| WO2022010593A1 (en) | 2022-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115244688A (zh) | 包括伪互连的封装 | |
| US11502049B2 (en) | Package comprising multi-level vertically stacked redistribution portions | |
| KR102558895B1 (ko) | 패키지들의 콘택-콘택 커플링을 포함하는 디바이스 | |
| EP4133521B1 (en) | Package comprising a substrate with interconnect routing over solder resist layer | |
| KR20230038146A (ko) | 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지 | |
| US11139224B2 (en) | Package comprising a substrate having a via wall configured as a shield | |
| US11452246B2 (en) | Patch substrate configured as a shield located over a cavity of a board | |
| KR102588535B1 (ko) | 기판간 구배 상호연결 구조를 포함하는 패키지 | |
| EP4320641A1 (en) | Package comprising passive component between substrates for improved power distribution network (pdn) performance | |
| CN116057679A (zh) | 包括嵌入在阻焊层中的互连件的衬底 | |
| US11545439B2 (en) | Package comprising an integrated device coupled to a substrate through a cavity | |
| US11985804B2 (en) | Package comprising a block device with a shield and method of fabricating the same | |
| WO2024044430A1 (en) | Package comprising a chiplet located between two metallization portions | |
| WO2023091285A1 (en) | Package comprising channel interconnects located between solder interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |