CN115812251A - 包括被配置为电磁干扰屏蔽件的无源设备的封装件 - Google Patents

包括被配置为电磁干扰屏蔽件的无源设备的封装件 Download PDF

Info

Publication number
CN115812251A
CN115812251A CN202180045873.2A CN202180045873A CN115812251A CN 115812251 A CN115812251 A CN 115812251A CN 202180045873 A CN202180045873 A CN 202180045873A CN 115812251 A CN115812251 A CN 115812251A
Authority
CN
China
Prior art keywords
substrate
passive device
passive
devices
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180045873.2A
Other languages
English (en)
Inventor
J·韩
D·F·雷
R·库玛尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115812251A publication Critical patent/CN115812251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

封装件被配置为包括电磁干扰(EMI)屏蔽件。根据一个示例，该封装件包括衬底(302)、电气部件(304)和EMI屏蔽件(602)。衬底包括第一表面和第二表面。电气部件可以耦合到衬底的第一侧。EMI屏蔽件由至少一个无源设备(312)形成。至少一个无源设备耦合到衬底的第一表面。至少一个无源设备位于至少一个电气部件的旁侧，并且沿着电气部件的至少一部分延伸。还包括其他方面、实施例和特征。

Description

包括被配置为电磁干扰屏蔽件的无源设备的封装件
相关申请的交叉引用
本专利申请要求于2020年7月9日向美国专利商标局提交的第16/925,217号非临时专利申请的优先权和权益，该申请的全部内容并入本文，如同下文所完整地阐述的一样，并且用于所有可适用目的。
技术领域
各种特征涉及包括集成设备的封装件，但更具体地，涉及包括集成设备、衬底和被配置为耦合到衬底的电磁干扰屏蔽件的无源设备的封装件。
背景技术
电子设备通常发射电磁辐射。这种电磁辐射可能阻止附近的电子部件正确运转。这通常被称为电磁干扰(EMI)。图1图示了封装件100，该封装件100包括衬底102，电气部件104、以及耦合到衬底102的金属框架106。金属框架106被配置为用于防止电磁辐射干扰电气部件104的EMI屏蔽件。
图2图示了封装件200，该封装件200包括衬底202、电气部件104、电气部件204、金属框架206a和金属框架206b。电气部件104、电气部件204、金属框架206a和金属框架206b耦合到衬底202。金属框架206a覆盖电气部件104并且为电气部件104提供EMI屏蔽。金属框架206b覆盖电气部件204并且为电气部件204提供EMI屏蔽。
上述解决方案相对昂贵，从而增加了电子设备的制造成本。目前需要有效的EMI屏蔽，该有效的EMI屏蔽有利于降低成本和提高构造和布置效率以及实现其他优点。
发明内容
以下呈现对本公开的一个或多个方面的简化概述，以便提供对这些方面的基本理解。本发明内容并非本公开的所有预期特征的广泛综述，既不旨在标识本公开的所有方面的关键元件或重要元件，也不旨在描绘本公开的任何方面或所有方面的范围。其唯一目的是以简化形式呈现本发明的一个或多个方面的一些概念，作为稍后呈现的具体实施方式的序言。
各种特征涉及包括EMI屏蔽件的封装件，但更具体地涉及包括如下项的封装件：衬底、至少一个电气部件、以及形成有至少一个无源设备的EMI屏蔽件。
一个示例提供一种封装件，该封装件包括衬底、电气部件和多个无源设备。衬底包括第一表面和与第一表面相对的第二表面。至少一个电气部件耦合到衬底的第一表面。多个无源设备耦合到衬底的第一表面，并且位于至少一个电气部件的旁侧。多个无源设备形成电磁干扰(EMI)屏蔽件。
另一示例提供一种装置，该装置包括衬底、电气部件和用于通过至少一个无源设备进行电磁干扰(EMI)屏蔽的器件。衬底包括第一表面和与第一表面相对的第二表面。至少一个电气部件耦合到衬底的第一表面。至少一个无源设备耦合到衬底的第一表面。至少一个无源设备位于至少一个电气部件的旁侧。
另一示例提供一种封装件的制造方法。该方法提供包括第一表面和第二表面的衬底，其中该衬底还包括多个互连。该方法将至少一个电气部件耦合到衬底的多个互连中的一个或多个互连。该方法将至少一个无源设备耦合到衬底的多个互连中的一个或多个互连，其中至少一个无源设备形成电磁干扰(EMI)屏蔽件的至少一部分。
本公开的这些和其他方面将在阅读以下具体实施方式之后变得更充分理解。在结合附图审阅本发明的特定示例性实施例的以下描述后，本发明的其他方面、特征和实施例对所属领域的技术人员而言变得显而易见。虽然本发明的特征可以相对于下文的某些实施例和附图进行讨论，但是本发明的所有实施例可以包括本文中所讨论的有利特征中的一个或多个有利特征。换言之，虽然一个或多个实施例可以被讨论为具有某些有利特征，但是这些特征中的一个或多个特征也可以根据本文中所讨论的本发明的不同实施例被使用。以类似方式，虽然示例性实施例可以在下文作为设备、系统或方法实施例进行讨论，但是应当理解，这样的示例性实施例可以在各种设备、系统和方法中得以实现。
附图说明
当结合附图考虑时，根据下文所阐述的具体实施方式，各种特征、性质和优点可以变得显而易见，附图中相同的附图标记始终对应标识。
图1图示了包括电气部件、EMI屏蔽件和衬底的封装件的剖面图。
图2图示了包括电气部件、EMI屏蔽件和衬底的封装件的剖面图。
图3图示了包括由一个或多个无源设备形成的EMI屏蔽件壁的封装件的平面图。
图4图示了根据至少一个实施例的图3中的封装件沿着图3中的线4-4的剖面图。
图5图示了根据至少一个实施例的电阻器的示例性框图。
图6图示了根据至少一个实施例的具有EMI屏蔽件的图3中的封装件沿着图3中的线4-4的剖面图。
图7图示了其中形成EMI屏蔽件的无源设备以旋转方位定位的封装件的实施例的平面图。
图8图示了根据至少一个实施例的图7中的封装件沿着图7的线8-8的示例的剖面图。
图9图示了包括由多个无源设备形成的封装件边缘EMI屏蔽件的封装件的平面图。
图10图示了根据至少一个实施例的双面封装件的衬底的第二表面(例如，底部表面)的平面图。
图11图示了根据至少一个实施例的图10的封装件沿着图10中的线11-11的剖面图。
图12图示了根据实施例的其中多个无源设备堆叠在其他无源设备上以形成EMI屏蔽件的图3的封装件的剖面图。
图13图示了根据实施例的其中多个无源设备堆叠在其他无源设备上以形成EMI屏蔽件的图3的封装件的剖面图。
图14A至图14B图示了用于制造包括EMI屏蔽件的封装件的示例性顺序。
图15图示了包括EMI屏蔽件的封装件的制造方法的示例性流程图。
图16图示了可以集成管芯、电子电路、集成设备、集成无源设备(IPD)、无源组件、封装件和/或本文中所描述的设备封装件的各种电子设备。
具体实施方式
在以下描述中，给出具体细节以提供对本公开的各个方面的透彻理解。然而，所属领域的技术人员应当理解，可以在没有这些特定细节的情况下实践这些方面。例如，可以在框图中示出电路以避免在不必要的细节上模糊这些方面。在其他实例中，可能未详细示出众所周知的电路、结构和技术，以免混淆本发明的各方面。
在一些实例中，本文中所呈现的说明并非任何特定封装件或装置的实际视图，而仅仅是用于描述本发明的理想化表示。附加地，附图之间共同的元件可以保留相同的数字标记。
本发明描述一种封装件，该封装件包括衬底、至少一个电气部件、以及由一个或多个无源设备形成的电磁干扰(EMI)屏蔽件。无源设备可以耦合到衬底的第一表面。EMI屏蔽件可以为封装件提供隔室屏蔽和/或封装件边缘屏蔽。使用一个或多个无源设备可以提供为封装件提供EMI屏蔽件的成本有效的方式，因为已经设计了无源设备、并且被配置为EMI屏蔽件的一个或多个无源设备可以在与放置其他无源设备(尚未被配置为EMI屏蔽件)相同的过程期间被放置在衬底上，从而可以减少封装件的制造过程中的步骤的数目。而且，使用无源设备作为EMI屏蔽件的一部分在为封装件设计EMI屏蔽件时提供了增加的灵活性。
包括被配置为电磁干扰(EMI)屏蔽件的至少一个无源设备的示例性封装件
本发明的各方面包括具有被配置为至少一个电磁干扰(EMI)屏蔽件的无源设备的封装件。图3图示了包括由一个或多个无源设备形成的EMI屏蔽件的封装件300的平面图。封装件300包括衬底302，位于衬底302上的一个或多个电气部件304、306、308、310，以及形成有一个或多个无源设备312的至少一个EMI屏蔽件(例如，314、316、318)，该一个或多个无源设备312耦合到衬底302并且位于衬底302之上并且沿着一个或多个电气部件304、306、308、310的至少一部分延伸。封装件300还可以包括包封层(其在下文在图4中进行进一步描述)。EMI屏蔽件314位于电气部件304和310的旁侧，并且沿着电气部件304和电气部件310的一部分定位。同样，EMI屏蔽件316位于电气部件306和308的旁侧，并且被耦合以沿着电气部件306和电气部件308中的每个电气部件的一部分延伸。EMI屏蔽件314、EMI屏蔽件316和EMI屏蔽件318可以被配置为用于封装件300的至少一个隔室EMI屏蔽件。EMI屏蔽件314、EMI屏蔽件316和/或EMI屏蔽件318可以帮助防止来自电气部件304、306、308和/或310的信号彼此干扰。EMI屏蔽件314、EMI屏蔽件316和/或EMI屏蔽件318可以帮助防止来自外部部件的信号干扰电气部件304、306、308和/或310。同样，EMI屏蔽件314、EMI屏蔽件316和/或EMI屏蔽件318可以帮助防止来自电子部件304、306、308和/或310的信号干扰外部部件。一个或多个EMI屏蔽件314、316和/或318可以是用于屏蔽电磁干扰(EMI)的器件。例如，可以通过至少一个无源设备(例如，312)来提供用于进行EMI屏蔽的器件。EMI屏蔽件314、EMI屏蔽件316和/或EMI屏蔽件318可以将封装件300细分成若干隔室(例如，320、322、324、326)，其中一个或多个特定隔室可能有助于将电气部件与来自其他电气部件的信号和/或外部信号隔离。一个或多个EMI屏蔽件314、316和/或318可以是EMI屏蔽件壁(例如，隔室EMI屏蔽件壁)。一个或多个EMI屏蔽件314、316和/或318可以是分开的EMI屏蔽件、或同一EMI屏蔽件的一部分。如图3所示，封装件300还可以包括至少一个无源设备319，该至少一个无源设备319未被配置为用作封装件300的EMI屏蔽件。至少一个无源设备319可以耦合到衬底302。至少一个无源设备319可以被配置为电气耦合到电气部件304、306、308和/或310中的一个或多个电气部件。
图4示出了根据至少一个实施例的封装件300沿着图3中的线4-4的剖面图。如所示出的，衬底302包括第一表面(例如，顶部表面)和相对的第二表面(例如，底部表面)。尽管所描绘的示例将第一表面称为顶部表面，但应当了解，在一些示例中，第一表面可以是指顶部表面，而在其他示例中，第一表面可以是指底部表面。同样，第二表面在一些示例中可以是指底部表面，而在其他示例中可以是指顶部表面。衬底302可以是层压衬底、无芯衬底、有机衬底、包括核心层的衬底等。电气部件304位于衬底302的第一表面上。电气部件304(或本发明中的任何电气部件)被描绘为集成电路(IC)管芯，但应当了解，电气部件304可以为生成EMI和/或对EMI敏感的任何电气部件。例如，电气部件可以包括集成设备、处理器、存储器、滤波器、传输器、接收器和/或其组合。集成设备可以包括管芯(例如，裸管芯)。集成设备可以包括射频(RF)设备、模拟设备、无源设备、滤波器、电容器、电感器、天线、传输器、接收器、表面声波(SAW)滤波器、体声波(BAW)滤波器、发光二极管(LED)集成设备、基于硅(Si)的集成设备、基于碳化硅(SiC)的集成设备、基于砷化镓的集成设备、基于氮化镓的集成设备、存储器、功率管理处理器和/或其组合。封装件300可以被实现为射频前端(RFFE)封装件的一部分，诸如毫米波RFFE封装件。可以在电子设备(例如，移动电话)中实现封装件300和/或所描述的封装件中的任一封装件。
如所示出的，一个或多个无源设备312中的每个无源设备耦合到衬底302的第一表面、并且位于衬底302的第一表面上。无源设备通常可以包括不能借助于另一电信号控制电流的任何电子设备或部件(例如，电阻器、电容器)。在一些实施例中，无源设备312可以是导通的无源设备、传统电阻器(例如，表面安装电阻器、轴向引线电阻器)和/或被配置为电阻器的管芯。被配置为电阻器的管芯可以包括衬底(例如，硅、玻璃、石英)和位于衬底之上的至少一个互连。参考图5，示出了根据至少一个实施例的电阻器的框图。如所示出的，电阻器500通常可以包括具有第一纵向端(例如，左侧)和第二纵向端(例如，右侧)的陶瓷本体502。第一导通触点504(例如，第一端子)与本体502的第一纵向端(例如，左侧)相邻定位，第二导通触点506(例如，第二端子)与本体502的第二纵向端(例如，右侧)相邻定位。电阻元件508在第一导通触点504与第二导通触点506之间延伸，并且与第一导通触点504和第二导通触点506电气连接。可以选择电阻元件508，使得电阻器500可以具有特定额定电阻(例如，以欧姆为单位)。电阻元件508可以包括导通元件(例如，电气导通元件)。这可以是当电阻元件508被配置为额定为低欧姆电阻器和/或零(0)欧姆电阻器时的情况。对于低欧姆电阻器和/或零(0)欧姆电阻器，电阻元件508可以包括非常低的电阻并且表现得更像5电气导通元件。电阻器500可以是电阻器件。尽管图5中描绘了电阻器结构的一般框图，但是本领域的普通技术人员应当理解，根据本公开的不同实施例，电阻器可以包括变化的结构。
在其中无源设备312被配置为电阻器的实施例中，一个或多个电阻器可以被配置为低欧姆电阻器。例如，无源设备312可以是额定电阻为1000欧姆(1千欧姆)或更小的电阻器。在其他实施例中，无源设备312可以是额定电阻为零(0)欧姆的电阻器。电阻器额定值可以使用传统色码或数字色码被标记在电阻器上。例如，零欧姆电阻器使用单个黑带、单个“0”或“000”进行标记以指示电阻器被额定为零欧姆电阻器。应当理解，零欧姆电阻器可以仅近似为零欧姆，并且可以仍然具有最小电阻。使用具有较低电阻值的无源设备的EMI屏蔽件的性能可能优于使用具有相对较高电阻值的无源设备的EMI屏蔽件的性能。
再次参考图4，衬底302可以包括多个互连402。多个互连件402可以在每个无源设备312与接地之间提供至少一个电气路径(例如，电气连接)，以将每个无源设备312电气耦合到接地。在所描绘的示例中，互连402电气耦合到无源设备312的每个导通触点(例如，每个端子)。多个互连402可以位于衬底302中和衬底302之上。图4所示的多个互连402可以在概念上表示若干互连，这些互连包括迹线、过孔和/或焊盘。无源设备312可以耦合到来自多个互连402的表面互连和/或嵌入式互连。
在一些实施例中，如图4所示，包封层404可以耦合到衬底302的第一表面(例如，顶部表面)并且位于该第一表面之上，使得包封层404包封电气部件(例如，电气部件304)和无源设备312。包封层404可以包括模具、树脂、环氧树脂和/或聚合物。包封层404可以是用于包封的器件。
如下文将在图14A至图14B中所进一步描述的，在形成包封层404之前，在衬底302之上提供无源设备312(其被配置为EMI屏蔽件)。这可以减少封装件的制造过程中的步骤的数目，这最终可以提供为封装件提供EMI屏蔽件的成本有效的方式。使用无源设备312作为EMI屏蔽件可能意味着：无需用于进行EMI屏蔽的金属框架，或无需在包封层中制造填充有膏的空腔(以形成用于进行EMI屏蔽的过孔)，从而减少了用于制造具有EMI屏蔽的封装件的步骤和成本。而且，因为可以在不必重新设计整个衬底和/或封装件的情况下相当容易地改变和/或替换无源设备的位置、尺寸和/或形状，所以使用无源设备作为EMI屏蔽件的一部分在为封装件设计EMI屏蔽件时增加了灵活性。
参考图6，一个或多个实施例可以包括导通层602，该导通层602设置在包封层404的至少一部分之上。图6图示了包括被配置为EMI屏蔽件的无源设备的封装件600。图6中的封装件600与图4中的封装件300类似，并且包括与封装件300类似或相同的部件。图6中的封装件600包括导通层602，该导通层602设置在衬底302的侧表面和包封层404之上之上。导通层602可以在一个或多个电气部件之上形成EMI屏蔽件(例如，外部EMI屏蔽件)。导通层602是电气导通层。导通层602可以被配置为封装件600的共形EMI屏蔽件。共形EMI屏蔽件可以是为封装件提供外部EMI屏蔽的EMI屏蔽件。如所描绘的，可以在包封层404中形成连接到无源设备312的一个或多个导通触点(例如，端子)的多个开口604，以促进导通层602与无源设备312中的每个无源设备电气耦合。
在图3的示例中，无源设备312以如下方式被定位：其中两个导通触点(例如，端子)中的每个导通触点耦合到接地互连。在一个或多个其他实施例中，无源设备312可以以如下的方式被定位：其中仅单个导通触点(例如，端子)耦合到接地互连。然而，无源设备312可以在不同方向上对准和/或定向。图7图示了封装件700的实施例的平面图，其中无源设备312中的每个无源设备相对于图3中的其方位旋转90°。在所描绘的示例中，每个无源设备312的仅一个导通触点(例如，端子)连接到互连，以将每个无源设备312电气连接到接地。图8示出了根据至少一个实施例的封装件700沿着图7的线8-8的示例的剖面图。如所示出的，衬底302包括多个互连402，该多个互连402提供每个无源设备312与接地之间的至少一个电气路径(例如，电气连接)。在所描绘的示例中，互连402电气耦合到无源设备312中的每个无源设备的仅一个导通触点(例如，每个端子)。附加地，导通层602被示为设置在包封层404之上，其中连接到无源设备312的导通触点(例如，端子)中的仅一个导通触点的多个开口604形成于包封层404中，以促进导通层602与无源设备312中的每个无源设备电气耦合。对于连接到接地互连的无源设备312中的每个无源设备312具有仅一个导通触点(例如，端子)的实施例，可以利用被配置为电阻器、电容器或其他无源设备的无源设备312。
在一些实施例中，可以利用一个或多个无源设备312来形成封装件边缘EMI屏蔽件。封装件边缘EMI屏蔽件与EMI屏蔽件类似。然而，封装件边缘EMI屏蔽件可以沿着衬底定位和/或沿封装件的外围定位。封装件边缘EMI屏蔽件可以限定用于封装件的至少一个外部EMI屏蔽件壁。图9图示了包括封装件边缘EMI屏蔽件902的封装件900的平面图，该封装件边缘EMI屏蔽件902由沿着衬底302的外围(例如，侧向边缘)定位的多个无源设备312形成。在所描绘的示例中，无源设备312形成：(i)至少一个隔室EMI屏蔽件；和(ii)封装件边缘EMI屏蔽件。与其他示例类似，形成EMI屏蔽件的无源设备312中的每个无源设备可以耦合到互连，以促进将每个无源设备312连接到接地。进一步地，可以在包封层的至少一部分之上形成导通层(例如，导通层)，其中通过形成于包封层中的开口，导通层被耦合到每个无源设备312的一个或多个导通触点。图9图示了可以使用各种尺寸和形状的无源设备来形成EMI屏蔽件和/或封装件边缘EMI屏蔽件。图9图示了无源设备912和无源设备914。无源设备912和无源设备914可以比无源设备312长和/或宽。无源设备912和无源设备914可以用于(单独地和/或与无源设备312结合)形成封装件900(或本公开中所描述的封装件中的任一封装件)的至少一个EMI屏蔽件。在一些实现方式中，可以使用长度更小和/或更薄的无源设备来形成用于封装件900(或本公开中所描述的封装件中的任一封装件)的至少一个EMI屏蔽件(包括封装件边缘EMI屏蔽件在内)。
在一些实施例中，一个或多个电气部件也可以位于衬底302的第二表面(例如，底部表面)上。现在，参考图10，描绘了根据至少一个实施例的衬底302的第二表面(例如，底部表面)的平面图。图10图示了包括被配置为EMI屏蔽件的无源设备的封装件1000的仰视图。封装件1000与封装件300和600类似，因此可以包括与封装件300和600类似或相同的部件。如图10所示，封装件1000包含衬底302，无源设备312，一个或多个电气部件1002、1004，以及多个焊料互连1010。电气部件1002和1004以及多个焊料互连1010可以耦合到衬底302的第二表面(例如，底部表面)。附加地，一个或多个无源设备312可以耦合到衬底302的第二表面，以形成一个或多个隔室EMI屏蔽件和/或封装件边缘EMI屏蔽件。
图11图示了根据至少一个实施例的封装件1000的沿着图10中的线11-11的剖面图。如图11所示，封装件1000包括衬底302、电气部件1002、包封层1104和导通层1106、以及多个焊料互连1010。电气部件304耦合到衬底302的第一表面并且位于衬底302的第一表面之上，并且电气部件1002耦合到衬底302的第二表面并且位于衬底302的第二表面之上。第一表面和第二表面还包括位于其上的一个或多个无源设备312。衬底302包括多个互连1102，该多个互连1102提供每个无源设备312与接地之间的至少一个电气路径(例如，电气连接)。图11所示的多个互连1102在概念上可以表示几个互连(例如，迹线、过孔、焊盘)。进一步地，包封层404设置在衬底302的第一表面之上并且耦合到衬底302的第一表面，而第二包封层1104设置在衬底302的第二表面之上并且耦合到衬底302的第二表面。包封层404包封衬底302的第一表面上的电气部件(例如，电气部件304)和无源设备312。包封层1104包封衬底302的第二表面上的电气部件(例如，电气部件1002)和无源设备312。
如上文所讨论的，各种实施例可以包括导通层602、1106，该导通层602、1106设置在每个包封层404、1104的至少一部分之上，以在电气部件中的一个或多个电气部件之上形成EMI屏蔽件(例如，共形EMI屏蔽件)。如所描绘的，连接到无源设备312的一个或多个导通触点(例如，端子)的多个开口604、1108形成于包封层404、1104中，以促进导通层602、1106与无源设备312电气连接。导通层602和1106是电气导通层。
在一个或多个实施例中，衬底302的第二表面还可以包括多个焊料互连1010。焊料互连1010可以相对于电气部件1002、1004及耦合到衬底302的第二表面的无源设备312而被侧向地定位。
在一个或多个实施例中，无源设备312可以耦合到另一无源设备312并且位于另一无源设备312之上(例如，在其顶部上)。图12为封装件300的剖面图，其中无源设备312耦合到另一无源设备312并且位于另一无源设备312之上。如所示出的，第一无源设备312A耦合到衬底302的第一表面并且位于衬底302的第一表面之上，第二无源设备312B耦合到第一无源设备312A并且位于第一无源设备312A之上，使得第一无源设备312A位于衬底302与第二无源设备312B之间。在所描绘的配置中，第一无源设备312A的导通触点1202与第二无源设备312B的导通触点1204电气耦合，从而通过将第一无源设备312A耦合到互连402来促进第二无源设备312B与接地的电气连接。附加地，在所描绘的示例中，导通层602通过包封层404中的开口604与第二无源设备312B电气连接。无源设备312B可以通过至少一个焊料互连(未示出)耦合到无源设备312A。
图12所描绘的示例示出了一个无源设备312耦合到另一无源设备312并且位于另一无源设备312之上。在一些实施例中，无源设备312可以耦合到两个其他无源设备312并且位于该两个其他无源设备312之上。图13示出如下项的配置的一个示例：第一无源设备312A和第二无源设备312B，其具有耦合到衬底302的第一表面并且位于该衬底302的第一表面之上；以及第三无源设备312C，其我耦合到第一无源设备312A和第二无源设备312B两者并且位于该第一无源设备312A和第二无源设备312B两者之上。图13可以图示堆叠在彼此顶部上的交错无源设备。在该配置中，第一无源设备312A的一个导通触点1302与第三无源设备312C的导通触点1304电气耦合，并且第二无源设备312B的一个导通触点1306与第三无源设备312C的另一导通触点1308电气耦合。导通触点之间的这些电气耦合有助于借助于被耦合到互连402的第一无源设备312A和第二无源设备312B而将第三无源设备312C电气连接到接地。附加地，在所描绘的示例中，导通层602通过包封层404中的开口604与第三无源设备312C电气耦合。无源设备312C可以通过至少一个焊料互连(未示出)耦合到无源设备312A和无源设备312B。
尽管图12和图13中的实施例仅示出了两个堆叠无源设备312层，但是应当显而易见的是，还可以通过在图12和图13中所示的两个层的顶部上堆叠附加无源设备312来形成附加层。堆叠的无源设备312的数目可以取决于由无源设备312形成的EMI屏蔽件的期望高度。
图3至图4和图6至图13图示了包括被配置为EMI屏蔽件的至少一个无源设备(例如，用于通过至少一个无源设备进行EMI屏蔽的器件)的封装件的各种实现方式。无源设备(例如，312)可以被配置为将一个或多个封装件细分成被配置为与封装件的其他隔室隔离(例如，EMI隔离)的若干隔室。无源设备(例如，312)可以在封装件中和/或沿着衬底的表面在各种方向(包括沿着衬底的长度、沿着衬底的宽度和/或沿衬底的对角线方向)上延伸。在一些实现方式中，被配置为作为EMI屏蔽件操作的无源设备中的两个或更多个无源设备可以直接接触。无源设备(例如，312)可以侧向(例如，沿着X-Y平面)对准，和/或无源设备(例如，312)可以垂直(例如，沿着Z方向)对准，使得无源设备可以被认为是直立式。用作EMI屏蔽件的无源设备(例如，312)可以被配置为没有与诸如集成设备和/或管芯之类的其他电气部件的电气连接。
用于制造封装件的示例性顺序，该封装件包括被配置为电磁干扰(EMI)屏蔽件的至少一个无源设备
图14A至图14B图示了用于提供或制造包括被配置为EMI屏蔽件的至少一个无源设备的封装件的示例性顺序。在一些实现方式中，图14A至图14B的顺序可以用于提供或制造图3、图4和/或图6至图13的封装件300、600、700、900、1000或本公开中所描述的封装件中的任一封装件。
应当指出，图14A至图14B的顺序可以组合一个或多个阶段，以便简化和/或阐明用于提供或制造封装件的顺序。在一些实现方式中，可以改变或修改过程的次序。在一些实现方式中，在没有脱离本公开的精神的情况下，可以替换或替换过程中的一个或多个过程。图14A至图14B的顺序可以用于一次制造一个封装件或几个封装件(作为晶片的一部分)。
如图14A所示，阶段1图示了提供衬底302之后的状态。衬底302可以由供应商提供或制造。不同的实现方式可以使用不同的过程来制造衬底302。可以用于制造衬底302的过程的示例包括半加成法(SAP)和改进半加成法(mSAP)。衬底302包括至少一个介电层1402和多个互连402。衬底302可以是层压衬底、无芯衬底、有机衬底、包括核心层的衬底等。
阶段2图示了电气部件(例如，电气部件304)和一个或多个无源设备312耦合到衬底302的第一表面(例如，顶部表面)之后的状态。电气部件304和一个或多个无源设备312可以通过多个焊料互连耦合到衬底302的多个互连402。在至少一些示例中，一个或多个无源设备312可以被配置为通过焊料被互连耦合到接地。拾取和放置过程可以用于将电气部件和一个或多个无源设备放置在衬底上。回流焊过程可以用于通过多个焊料互连来耦合电气部件和一个或多个无源设备。如上文参考图12和图13所描述的，将一个或多个无源设备312耦合到衬底302可以包含：将一个或多个第一无源设备312耦合到衬底302；以及将一个或多个附加无源设备312耦合到一个或多个第一无源设备312(这些第一无源设备312被耦合到衬底302)中的至少一些第一无源设备。而且，未被配置为EMI屏蔽件的无源设备也可以耦合到衬底。未被配置为EMI屏蔽件的无源设备可以是作为包括电子部件304的电子电路的一部分的那些无源设备，而被配置为EMI屏蔽件的无源设备可以是不作为包括电子部件304的电子电路的一部分的那些无源设备。例如，被配置为EMI屏蔽件的无源设备可以被配置为不与一个或多个电气部件(例如，304)的有源设备(例如，晶体管)电气耦合。也就是说，被配置为EMI屏蔽件的无源设备可以被配置为不被电气耦合到一个或多个电气部件(例如，304)的有源设备(例如，晶体管)。
阶段3图示了在衬底302的第一表面上形成包封层404以使得包封层404包封电气部件(例如，电气部件304)和无源设备312之后的状态。形成和/或设置包封层404的过程可以包括使用压缩和传递模塑过程、片材模塑过程、膜辅助模塑过程或液体模塑过程。在至少一些实现方式中，可以使用膜辅助模制过程来形成和/或设置包封层404，从而产生最小的模具间隙。
如图14B所示，阶段4图示了在包封层404中形成开口604(例如，空腔)之后的状态。钻孔过程可以用于形成开口604，包括蚀刻(例如，光刻)和/或激光钻孔(例如，激光烧蚀)。如所示出的，可以形成开口604，该开口被连接到形成EMI屏蔽件的一部分的每个无源设备312的至少一个导通触点。
阶段5图示了在包封层404之上和在形成EMI屏蔽件的一部分的至少一些无源设备312的一个或多个导通触点的经暴露部分上、形成导通层602之后的状态。不同的实现方式可以使用不同的过程来形成导通层602。在一些实现方式中，可以利用化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺来形成导通层602。在一些实现方式中，可以使用溅射工艺、喷涂工艺和/或电镀工艺来形成导通层602。阶段5可以图示图6的封装件600。
用于制造封装件的方法的示例性流程图，该封装件包括被配置为电磁干扰(EMI)屏蔽件的至少一个无源设备
在一些实现方式中，制造包括EMI屏蔽的封装件包括若干过程。图15图示了用于提供或制造包括EMI屏蔽件的封装件的方法1500的示例性流程图。在一些实现方式中，图15的方法1500可以用于提供或制造本公开中所描述的图3、图4和/或图6至图13的封装件300、600、700、900、1000。然而，方法1500可以用于提供或制造本公开中所描述的封装件中的任一封装件。
应当指出，图15的方法1500可以组合一个或多个过程以简化和/或阐明用于提供或制造包括由至少一个无源设备形成的EMI屏蔽件的封装件的方法。在一些实现方式中，可以改变或修改过程的次序。
方法1500(在1502处)提供衬底(例如，302)。衬底302可以由供应商提供或制造。衬底302包括第一表面和第二表面。衬底302包括至少一个介电层1402和多个互连402。不同的实现方式可以提供不同的衬底和互连402的不同配置。图14A的阶段1图示并描述了提供衬底的示例。
方法1500(在1504处)将一个或多个电子部件耦合到衬底302的第一表面或第二表面中的至少一个表面。不同的实现方式可以耦合不同的电气部件和/或不同数目的电气部件。电气部件可以包括电气部件304、306、308、310、1002、1004。拾取和放置过程可以用于将电子元件放置在衬底的表面上。回流焊接过程可以用于通过焊接互连将电气部件耦合到衬底。图14A的阶段2图示并描述了耦合到衬底302的表面的各种电气部件的示例。
方法1500(在1506处)将一个或多个无源设备312耦合到衬底302的第一表面。一个或多个无源设备312可以耦合到衬底302的第一表面上的多个互连402中的一个或多个互连402。一个或多个无源设备312可以相对于一个或多个电子部件位于旁侧，并且形成用于一个或多个电子部件的至少一部分的EMI屏蔽件的至少一部分。拾取和放置过程可以用于将无源部件放置在衬底的表面上。回流焊过程可以用于通过焊料互连将无源部件耦合到衬底。图14A的阶段2图示并描述了耦合到衬底302的表面的多个无源设备312的示例。在与放置未被配置为EMI屏蔽件的其他无源设备相同的过程期间，可以将被配置为EMI屏蔽件的一个或多个无源设备放置在衬底上，这可以减少封装件的制造过程中的步骤的数目。
无源设备312可以包括上文参考图3至图13所描述的无源设备中的任一无源设备。在方法1500的至少一些实现方式中，一个或多个无源设备312可以为被配置为电阻器的管芯或可以为与本文中参考图5所描述的电阻器500类似的电阻器。在一个或多个实现方式中，被配置为电阻器的无源设备312可以是配置有1000欧姆(1千欧姆)或更小的电阻的电阻器，该电阻器包括表示为和/或额定为零欧姆电阻器的电阻器在内。
无源设备312可以各种方式耦合到衬底302的第一表面，这些方式包括本文中参考图3、图4、图6至图9、图12和图13所描绘和描述的方式。例如，一个或多个无源设备312可以与衬底302相邻定位，其中一个或所有导通触点(例如，端子)耦合到互连，如本文中参考图3、图4和图6至图9所描述的。在一些实施例中，一个或多个无源设备312可以堆叠在彼此的顶部上，如参考图12和图13所描述的。
该方法(在1508处)在衬底302的第一表面之上设置包封层(例如，404)，使得包封层404包封电气部件和无源设备312。设置和/或形成包封层404的过程可以包括使用压送模塑工艺、片材模塑工艺、膜辅助模塑工艺或液体模塑工艺。在至少一些实现方式中，通过使用膜辅助模制工艺形成和/或布置导通层602，可以获得最小模具间隙。图14A的阶段3图示并描述包封层的示例，该包封层位于衬底之上并且耦合到衬底并且包封电气部件和无源设备。
该方法(在1510处)在包封层404中形成开口604(例如，空腔)。钻孔工艺可以用于形成开口604，包括蚀刻(例如，光刻)和/或激光钻孔(例如，激光烧蚀)。如所示出的，可以形成连接到形成EMI屏蔽件的一部分的每个无源设备312的至少一个导通触点的开口604。图14B的阶段4图示并描述形成于包封层404中的开口604的示例。
方法(在1512处)将导通层(例如，602)设置在包封层404的至少一部分之上并且设置到开口604中的一个或多个开口中，以将导通层602电气耦合到一个或多个无源设备312的一个或多个导通触点(例如，端子)。不同的实现方式可以使用不同的过程来设置导通层602。在一些实现方式中，可以采用化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺来形成导通层602。在一些实现方式中，可以使用溅射工艺、喷涂工艺和/或电镀工艺来形成导通层602。图14B的阶段5图示并描述了形成导通层602的示例。
示例性电子设备
图16图示了可以与前述设备、集成设备、集成电路(IC)封装件、集成电路(IC)设备、半导体设备、集成电路、管芯、内插器、封装件、封装件上封装件(PoP)、系统级封装件(SiP)或芯片上系统(SoC)中的任一个集成的各种电子设备。例如，移动电话设备1602、膝上型计算机设备1604、固定位置终端设备1606、可穿戴式设备1608或机动车辆1610可以包括如本文中所描述的设备1600。设备1600可以为(例如)本文中所描述的设备和/或集成电路(IC)封装件中的任一个。图16所示的设备1602、1604、1606和1608以及车辆1610仅是示例性的。其他电子设备也可以以设备1600为特征，该设备1600包括但不限于设备群组(例如，电子设备)，该设备群组包括移动设备、手持个人通信系统(PCS)单元、诸如个人数字助理之类的便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如读表设备之类的固定位置数据单元、通信设备、智能电话、平板计算机、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、在机动车辆(例如，自主车辆)中实现的电子设备、或存储或检索数据或计算机指令的任何其他设备、或其任何组合。
本文中所描述的各种特征可以包括附加方面，诸如下文所描述的任何单个方面或各方面的任何组合和/或与本文中别处所描述的一个或多个其他过程结合。
在第一方面中，一种封装件可以包括衬底，该衬底包括第一表面和与第一表面相对的第二表面；至少一个电气部件，该至少一个电气部件耦合到衬底的第一表面；以及多个无源设备，该多个无源设备耦合到衬底的第一表面并且位于至少一个电气部件的旁侧，其中多个无源设备形成EMI屏蔽件。多个无源设备可以在至少一个电气部件的至少一部分周围被旁侧地定位。另一多个无源设备可以耦合到多个无源设备，其中多个无源设备位于衬底与另一多个无源设备之间。多个无源设备中的至少一个无源设备可以被配置为包括1000欧姆或更小的额定电阻的电阻器。至少一个电阻器可以包括具有第一纵向端和相对的第二纵向端的本体、耦合到本体的第一纵向端的第一导通触点、耦合到本体的第二纵向端的第二导通触点、以及在第一导通触点与第二导通触点之间延伸并且电气耦合到第一导通触点和第二导通触点的电阻元件。多个无源设备中的至少一个无源设备可以被配置为管芯，该管芯被配置为包括1000欧姆或更小的的额定电阻值电阻器。包封层可以设置在至少一个电气部件和多个无源设备之上。导通层可以设置在包封层的至少一部分之上，该导通层电气耦合到多个无源设备。至少一个附加电气部件可以耦合到衬底的第二表面，并且另一多个无源设备可以耦合到衬底的第二表面并且在至少一个附加电气部件的至少一部分周围被旁侧地定位，其中另一多个无源设备在耦合到衬底的第二表面的至少一个附加电气部件的至少一部分周围形成另一EMI屏蔽件。EMI屏蔽件可以被配置为隔室EMI屏蔽件和/或边缘EMI屏蔽件中的至少一个EMI屏蔽件。多个无源设备中的每个无源设备可以被配置为通过至少一个互连耦合到接地。
在第二方面中，一种装置可以包含：衬底，该衬底包含第一表面和与该第一表面相对的第二表面；至少一个电气部件，该至少一个电气部件耦合到衬底的第一表面；以及用于通过至少一个无源设备进行EMI屏蔽的器件，其中至少一个无源设备耦合到衬底的第一表面，并且其中至少一个无源设备位于至少一个电气部件的旁侧。至少一个第二无源设备可以耦合到至少一个无源设备，其中至少一个无源设备位于衬底与至少一个第二无源设备之间。至少一个第二无源设备可以相对于该至少一个无源设备交错。至少一个无源设备可以被配置为包括1千欧姆或更小的额定电阻值的电阻器。电阻器可以包括：本体，该本体包括第一纵向端和相对的第二纵向端；第一导通触点，该第一导通触点与本体的第一纵向端相邻定位；第二导通触点，该第二导通触点与本体的第二纵向端相邻定位；以及电阻元件，该电阻元件在第一导通触点与第二导通触点之间延伸并且电气耦合到第一导通触点和第二导通触点。至少一个无源设备可以被配置为管芯，该管芯被配置为包括1千欧姆或更小的额定电阻值的电阻器。该装置可以包括用于包封的器件，该用于包封的器件设置在至少一个电气部件之上。导通层可以设置在用于包封的器件的至少一部分之上，导通层电气耦合到至少一个无源设备，其中至少一个无源设备被配置为用于封装件的隔室EMI屏蔽件，并且其中导通层被配置为用于封装件的共形EMI屏蔽件。至少一个电气部件可以耦合到衬底的第二表面，并且通过至少一个第二无源设备耦合到用于进行第二EMI屏蔽的器件，其中至少一个第二无源设备耦合到衬底的第二表面，并且旁侧地包围耦合到衬底的第二表面的至少一个电气部件的至少一部分。用于进行EMI屏蔽的器件可以被配置为隔室EMI屏蔽件和/或边缘EMI屏蔽件中的至少一个EMI屏蔽件。至少一个无源设备可以在至少一个电气部件的至少一部分周围被旁侧地定位。至少一个无源设备可以被配置为通过至少一个互连耦合到接地。
在第三方面中，一种封装件的制造方法可以包括：提供衬底，该衬底包括第一表面、相对的第二表面和多个互连；将至少一个电气部件耦合到衬底的多个互连中的一个或多个互连；以及将至少一个无源设备耦合到衬底的多个互连中的一个或多个互连，其中至少一个无源设备被配置为形成EMI屏蔽件的至少一部分。将至少一个无源设备耦合到衬底的多个互连中的一个或多个互连可以包括：将多个无源设备耦合到衬底的第一表面之上的多个互连中的相应互连。将至少一个无源设备耦合到衬底的多个互连中的一个或多个互连可以包括：将至少第一无源设备耦合到多个互连中的一个或多个互连；以及将至少第二无源设备耦合在至少第一无源设备的至少一部分上，其中至少第一无源设备位于衬底与至少第二无源设备之间。将至少一个无源设备耦合到衬底的多个互连中的一个或多个互连可以包括：耦合至少一个无源设备，该至少一个无源设备被配置为包括1000欧姆或更小的额定电阻值的电阻器。将至少一个无源设备耦合到衬底的多个互连中的一个或多个互连可以包括：耦合至少一个管芯，该至少一个管芯被配置为包括1000欧姆或更小的额定电阻值的电阻器。至少一个电气部件可以耦合到衬底的第二表面之上的一个或多个互连，并且至少一个附加无源设备可以耦合到衬底的第二表面之上的一个或多个互连，至少一个附加无源设备形成用于衬底的第二表面之上的至少一个电气部件的至少一部分的第二EMI屏蔽件的至少一部分。
图3至图13、图14A至图14B和/或图15至图16所示的部件、过程、特征和/或功能中的一个或多个部件、过程、特征和/或功能可以被重新布置和/或组合为单个部件、过程、特征和/或功能，或体现为若干部件、过程或功能。在没有脱离本公开的情况下，还可以添加附加元件、部件、过程和/或功能。还应当指出，图3至图13、图14A至图14B和/或图15至图16及其在本公开中的对应描述不限于管芯和/或IC。在一些实现方式中，图3至图13、图14A至图14B和/或图15至图16及其对应描述可以用于制造、创建、提供和/或生产设备和/或集成设备。在一些实现方式中，设备可以包括管芯、集成设备、集成无源设备(IPD)、管芯封装件、集成电路(IC)设备、设备封装件、集成电路(IC)封装件、晶片、半导体设备、封装件上封装件(PoP)设备、散热设备和/或内插器。
应当指出，本发明中的图式可以表示各种零件、部件、对象、设备、封装件、集成设备、集成电路和/或晶体管的实际表示和/或概念表示。在一些实例中，附图可以不按比例绘制。在一些实例中，为了清楚起见，没有示出所有部件和/或部分。在一些实例中，附图中各种零件和/或部件的位置、地点、尺寸和/或形状可以是示例性的。在一些实现方式中，附图中的各种部件和/或零件可以是可选的。
词语“示例性”在本文中用于意指“充当示例、实例或说明”。本文中被描述为“示例性”的任何实现方式或方面不一定解释为比本发明的其他方面优选或有利。同样，术语“方面”不要求本公开的所有方面包括所讨论的特征、优点或操作模式。本文中所使用的术语“耦合”是指两个对象之间的直接耦合或间接耦合(例如，机械耦合)。例如，如果对象A物理触摸对象B，而对象B触摸对象C，则对象A和C仍可以被认为彼此耦合-即使它们不直接物理彼此触摸。术语“电气耦合”可以是指两个对象直接或间接耦合在一起，使得电流(例如，信号、功率、接地)可以在两个对象之间行进。电气耦合的两个对象可以具有或不具有在这两个对象之间行进的电流。术语“封装件”是指对象可以部分封装件或完全封装件另一对象。还应当指出，在本申请中在一个部件位于另一部件之上的上下文中使用的术语“之上”可以用于意指在另一部件上和/或在另一部件中(例如，在部件的表面上或嵌入在部件中)的部件。因此，例如，第二部件之上的第一部件可以意味着(1)第一部件在第二部件之上但不直接接触第二部件；(2)第一部件在第二部件上(例如，在第二部件的表面上)；和/或(3)第一部件在第二部件中(例如，嵌入在第二部件中)。本公开中使用的术语“大约'值X'”或“近似约值X”意指在'值X'的10％内。例如，大约1或近似1的值将意味着范围0.9至1.1内的值。
在一些实现方式中，互连是允许或便于两个点、元件和/或部件之间的电气连接的设备或封装件的元件或部件。在一些实现方式中，互连可以包括迹线、过孔、焊盘、柱、再分布金属层和/或凸块下金属化(UBM)层。互连可以包括一个或多个金属部件(例如，种子层+金属层)。在一些实现方式中，互连是电气导通材料，该电气导通材料可以被配置为提供用于电流(例如，数据信号、接地或功率)的电气路径。互连可以是电路的一部分。互连可以包括多于一个的元件或部件。互连可以由一个或多个互连来定义。不同的实现方式可以使用类似或不同的过程来形成互连。在一些实现方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺用于形成互连。例如，可以使用溅射工艺、喷涂工艺和/或电镀工艺来形成互连。
此外，应当指出，本文中所包含的各种公开内容可以被描述为被描绘为流程图、流程图表、结构图或框图的过程。尽管流程图可以将操作描述为顺序过程，但许多操作可以并行或同时执行。另外，可以重新布置操作次序。过程在完成其操作时终止。
在没有脱离本公开的范围的情况下，可以在不同的示例和实现方式中实现与本文中所描述并且在附图中示出的示例相关联的各种特征。因此，尽管已经在附图中描述和示出了某些特定构造和布置，但是这样的实施例仅仅是说明性的，而非限制本公开的范围，因为对于本领域的普通技术人员而言，对所描述的实施例的各种其他添加和修改以及对所描述的实施例的删除是显而易见的。因此，本公开的范围仅由所附权利要求的文字语言和法律等同物来确定。

Claims (31)

1.一种封装件，包括：
衬底，包括第一表面和与所述第一表面相对的第二表面；
至少一个电气部件，耦合到所述衬底的所述第一表面；以及
多个无源设备，耦合到所述衬底的所述第一表面并且位于所述至少一个电气部件的旁侧，其中所述多个无源设备形成电磁干扰(EMI)屏蔽件。
2.根据权利要求1所述的封装件，其中所述多个无源设备在在所述至少一个电气部件的至少一部分周围被旁侧地定位。
3.根据权利要求1所述的封装件，还包括另一多个无源设备，所述另一多个无源设备耦合到所述多个无源设备，其中所述多个无源设备位于所述衬底与所述另一多个无源设备之间。
4.根据权利要求1所述的封装件，其中所述多个无源设备中的至少一个无源设备被配置为包括1000欧姆或更小的额定电阻值的电阻器。
5.根据权利要求4所述的封装件，其中至少一个电阻器包括：
本体，具有第一纵向端和相对的第二纵向端；
第一导通触点，耦合到所述本体的所述第一纵向端；
第二导通触点，耦合到所述本体的所述第二纵向端；以及
电阻元件，在所述第一导通触点与所述第二导通触点之间延伸，并且电气耦合到所述第一导通触点和所述第二导通触点。
6.根据权利要求1所述的封装件，其中所述多个无源设备中的至少一个无源设备被配置为管芯，所述管芯被配置为包括1000欧姆或更小的额定电阻值的电阻器。
7.根据权利要求1所述的封装件，还包括包封层，所述包封层设置在所述至少一个电气部件和所述多个无源设备之上。
8.根据权利要求7所述的封装件，还包括导通层，所述导通层设置在所述包封层的至少一部分之上，所述导通层电气耦合到所述多个无源设备。
9.根据权利要求1所述的封装件，还包括：
至少一个附加电气部件，耦合到所述衬底的所述第二表面；以及
另一多个无源设备，耦合到所述衬底的所述第二表面并且在所述至少一个附加电气部件的至少一部分周围被旁侧地定位，其中所述另一多个无源设备在耦合到所述衬底的所述第二表面的所述至少一个附加电气部件的至少一部分周围形成另一EMI屏蔽件。
10.根据权利要求1所述的封装件，其中所述EMI屏蔽件被配置为隔室EMI屏蔽件和/或边缘EMI屏蔽件中的至少一个屏蔽件。
11.根据权利要求1所述的封装件，其中所述封装件被并入设备中，所述设备选自由以下项组成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可佩戴设备、膝上型计算机、服务器、物联网设备和机动车辆中的设备。
12.根据权利要求1所述的封装件，其中所述多个无源设备中的每个无源设备被配置为通过至少一个互连耦合到接地。
13.一种装置，包括：
衬底，包括第一表面和与所述第一表面相对的第二表面；
至少一个电气部件，耦合到所述衬底的所述第一表面；以及
用于通过至少一个无源设备进行电磁干扰(EMI)屏蔽的器件，
其中所述至少一个无源设备耦合到所述衬底的所述第一表面，以及
其中所述至少一个无源设备位于所述至少一个电气部件的旁侧。
14.根据权利要求13所述的装置，还包括至少一个第二无源设备，所述至少一个第二无源设备耦合到所述至少一个无源设备，其中所述至少一个无源设备位于所述衬底与所述至少一个第二无源设备之间。
15.根据权利要求14所述的装置，其中所述至少一个第二无源设备相对于所述至少一个无源设备交错。
16.根据权利要求13所述的装置，其中所述至少一个无源设备被配置为包括1千欧姆或更小的额定电阻值的电阻器。
17.根据权利要求16所述的装置，其中所述电阻器包括：
本体，包括第一纵向端和相对的第二纵向端；
第一导通触点，与所述本体的所述第一纵向端相邻定位；
第二导通触点，与所述本体的所述第二纵向端相邻定位；以及
电阻元件，在所述第一导通触点与所述第二导通触点之间延伸，并且电气耦合到所述第一导通触点和所述第二导通触点。
18.根据权利要求13所述的装置，其中所述至少一个无源设备被配置为管芯，所述管芯被配置为包括1千欧姆或更小的额定电阻值的电阻器。
19.根据权利要求13所述的装置，还包括用于包封的器件，所述用于包封的器件设置在所述至少一个电气部件之上。
20.根据权利要求19所述的装置，还包括导通层，所述导通层设置在所述用于包封的器件的至少一部分之上，所述导通层电气耦合到所述至少一个无源设备，
其中所述至少一个无源设备被配置为用于封装件的隔室EMI屏蔽件，并且
其中所述导通层被配置为用于所述封装件的共形EMI屏蔽件。
21.根据权利要求13所述的装置，还包括：
至少一个电气部件，耦合到所述衬底的所述第二表面；以及
用于通过至少一个第二无源设备进行第二EMI屏蔽的器件，其中所述至少一个第二无源设备耦合到所述衬底的所述第二表面，并且旁侧地包围耦合到所述衬底的所述第二表面的所述至少一个电气部件的至少一部分。
22.根据权利要求13所述的装置，其中所述用于进行EMI屏蔽的器件被配置为隔室EMI屏蔽件和/或边缘EMI屏蔽件中的至少一个屏蔽件。
23.根据权利要求13所述的装置，其中所述至少一个无源设备在所述至少一个电气部件的至少一部分周围被旁侧地定位。
24.根据权利要求13所述的装置，其中所述至少一个无源设备被配置为通过至少一个互连件耦合到接地。
25.根据权利要求13所述的装置，其中所述装置选自由以下各项组成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可佩戴设备、膝上型计算机、服务器、物联网设备和机动车辆中的设备。
26.一种用于制造封装件的方法，包括：
提供衬底，所述衬底包括第一表面、相对的第二表面和多个互连；
将至少一个电气部件耦合到所述衬底的所述多个互连中的一个或多个互连；以及
将至少一个无源设备耦合到所述衬底的所述多个互连中的一个或多个互连，其中所述至少一个无源设备被配置为形成电磁干扰(EMI)屏蔽件的至少一部分。
27.根据权利要求26所述的方法，其中将至少一个无源设备耦合到所述衬底的所述多个互连中的一个或多个互连包括：
将多个无源设备耦合到所述衬底的第一表面之上的所述多个互连中的相应互连。
28.根据权利要求26所述的方法，其中将至少一个无源设备耦合到所述衬底的所述多个互连中的一个或多个互连包括：
将至少第一无源设备耦合到所述多个互连中的一个或多个互连；以及
将至少第二无源设备耦合在所述至少第一无源设备的至少一部分上，其中所述至少第一无源设备位于所述衬底与所述至少第二无源设备之间。
29.根据权利要求26所述的方法，其中将至少一个无源设备耦合到所述衬底的所述多个互连中的一个或多个互连包括：
耦合至少一个无源设备，所述至少一个无源设备被配置为包括1000欧姆或更小的额定电阻值的电阻器。
30.根据权利要求26所述的方法，其中将至少一个无源设备耦合到所述衬底的所述多个互连中的一个或多个互连包括：
耦合至少一个管芯，所述至少一个管芯被配置为包括1000欧姆或更小的额定电阻值的电阻器。
31.根据权利要求26的方法，还包括：
将至少一个电气部件耦合到所述衬底的所述第二表面之上的一个或多个互连；以及
将至少一个附加无源设备耦合到所述衬底的所述第二表面之上的一个或多个互连件，所述至少一个附加无源设备形成用于所述衬底的所述第二表面之上的所述至少一个电气部件的至少一部分的第二EMI屏蔽件的至少一部分。
CN202180045873.2A 2020-07-09 2021-05-28 包括被配置为电磁干扰屏蔽件的无源设备的封装件 Pending CN115812251A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/925,217 2020-07-09
US16/925,217 US11670599B2 (en) 2020-07-09 2020-07-09 Package comprising passive device configured as electromagnetic interference shield
PCT/US2021/034914 WO2022010593A1 (en) 2020-07-09 2021-05-28 Package comprising passive device configured as electromagnetic interference shield

Publications (1)

Publication Number Publication Date
CN115812251A true CN115812251A (zh) 2023-03-17

Family

ID=76624186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180045873.2A Pending CN115812251A (zh) 2020-07-09 2021-05-28 包括被配置为电磁干扰屏蔽件的无源设备的封装件

Country Status (7)

Country Link
US (1) US11670599B2 (zh)
EP (1) EP4179568A1 (zh)
KR (1) KR20230038146A (zh)
CN (1) CN115812251A (zh)
BR (1) BR112022026844A2 (zh)
TW (1) TW202213698A (zh)
WO (1) WO2022010593A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
US20230044903A1 (en) * 2021-08-04 2023-02-09 Nxp Usa, Inc. Semiconductor device with rf interposer and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174419A (en) * 1978-11-08 1979-11-13 Allied Chemical Corporation Stabilized magnetic shields
US6583987B2 (en) * 1999-02-26 2003-06-24 Intel Corporation Electromagnetic interference and heatsinking
US7038572B2 (en) * 2001-03-19 2006-05-02 Vishay Dale Electronics, Inc. Power chip resistor
KR101332332B1 (ko) 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
US20170062352A1 (en) * 2015-08-26 2017-03-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor chip module
TWI624915B (zh) 2017-04-25 2018-05-21 力成科技股份有限公司 封裝結構
JP6849058B2 (ja) 2017-04-28 2021-03-24 株式会社村田製作所 回路モジュールおよびその製造方法

Also Published As

Publication number Publication date
TW202213698A (zh) 2022-04-01
US20220013472A1 (en) 2022-01-13
BR112022026844A2 (pt) 2023-01-24
KR20230038146A (ko) 2023-03-17
EP4179568A1 (en) 2023-05-17
US11670599B2 (en) 2023-06-06
WO2022010593A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
CN115244688A (zh) 包括伪互连的封装
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
CN115812251A (zh) 包括被配置为电磁干扰屏蔽件的无源设备的封装件
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US20210210452A1 (en) Integrated passive device (ipd) coupled to front side of integrated device
US11545439B2 (en) Package comprising an integrated device coupled to a substrate through a cavity
US11985804B2 (en) Package comprising a block device with a shield and method of fabricating the same
WO2024044430A1 (en) Package comprising a chiplet located between two metallization portions
WO2024044429A1 (en) Package comprising a chiplet located between an integrated device and a metallization portion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination