TW201545303A - 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置 - Google Patents

包括無機層中的高密度互連和有機層中的重分佈層的集成裝置 Download PDF

Info

Publication number
TW201545303A
TW201545303A TW104112735A TW104112735A TW201545303A TW 201545303 A TW201545303 A TW 201545303A TW 104112735 A TW104112735 A TW 104112735A TW 104112735 A TW104112735 A TW 104112735A TW 201545303 A TW201545303 A TW 201545303A
Authority
TW
Taiwan
Prior art keywords
interconnects
layer
dielectric layer
implementations
die
Prior art date
Application number
TW104112735A
Other languages
English (en)
Other versions
TWI575693B (zh
Inventor
顧世群
拉朵克拉提柏
金東旭
李載植
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201545303A publication Critical patent/TW201545303A/zh
Application granted granted Critical
Publication of TWI575693B publication Critical patent/TWI575693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

一些新穎特徵涉及集成裝置(例如，集成封裝)，其包括集成裝置的基底部分、第一晶粒(例如，第一晶片級晶粒)、和第二晶粒(例如，第二晶片級晶粒)。基底部分包括第一無機電介質層，位於第一無機電介質層中的第一組互連，不同於第一無機電介質層的第二電介質層，以及第二電介質層中的一組重分佈金屬層。第一晶粒耦合至基底部分的第一表面。第二晶粒耦合至基底部分的第一表面，第二晶粒經由第一組互連電耦合至第一晶粒。

Description

包括無機層中的高密度互連和有機層中的重分佈層的集成裝置 【優先權主張/權益要求】
本專利申請案主張2014年5月5日提出申請的題為「Integrated Device Comprising High Density Interconnects In Inorganic Layers And Redistributions Layers In Organic Layers(包括無機層中的高密度互連和有機層中的重分佈層的集成裝置)」的美國臨時申請案第61/988,853號和2014年7月4日提出申請的題為「Integrated Device Comprising High Density Interconnects In Inorganic Layers And Redistributions Layers In Organic Layers(包括無機層中的高密度互連和有機層中的重分佈層的集成裝置)」的美國非臨時申請案第14/324,136號的優先權，這兩篇申請案經由援引明確納入於此。
各種特徵係關於包括無機層中的高密度互連和有機層中的重分佈層的集成裝置。
圖1圖示了習知集成封裝100，其包括基板102、第一晶粒106、第二晶粒108、第一組焊球116、第二組焊球118和第三組焊球120。第一晶粒106經由第一組焊球116耦合到基板102。第二晶粒108經由第二組焊球118耦合到基板102。第三組焊球120耦合到基板102。通常，第三組焊球120耦合至印刷電路板(PCB)(未圖示)。
習知的集成封裝(諸如圖1中描述的集成封裝)具有某些限制和不利態樣。例如，圖1的集成封裝100的基板102通常由有機層壓(例如，剛性或柔性)或矽(Si)中介層(interposer)製成。將此類材料用作基板在嘗試製造低剖面集成封裝時產生設計問題。亦即，這些材料由於其製造限制而產生顯著的設計懲罰。儘管有機層壓基板可能製造起來便宜，但是它們不能被用於製造高密度互連。另一態樣，矽中介層製造製程可能成本過高，但是能夠製造高密度互連。
因此，需要整體上製造成本較低的、具有高密度互連的集成封裝。理想地，此類集成封裝亦將提供儘可能少的佔用空間。
本文中描述的各種特徵、裝置和方法提供包括無機層中的高密度互連和有機層中的重分佈層的集成裝置。
第一實例提供一種集成裝置，其包括基底部分、第一晶粒和第二晶粒。基底部分用於集成裝置。基底部分包括第一無機電介質層、第一組互連、第二電介質層、和一組重分佈金屬層。第一組互連在第一無機電介質層中。第二電介 質層不同於第一無機電介質層。該組重分佈金屬層在第二電介質層中。第一晶粒耦合至基底部分的第一表面。第二晶粒耦合至基底部分的第一表面。第二晶粒經由第一組互連電耦合至第一晶粒。
根據一態樣，第二電介質層是有機電介質層。
根據一態樣，第一組互連包括第一間距，該第一間距小於該組重分佈金屬層的第二間距。
根據一個態樣，第一組互連包括約4微米(μm)或更小的第一間隙(pitch)。
根據一態樣，第一組互連包括第一晶種層和第一金屬層，其中第一晶種層耦合至第一金屬層的水平部分和第一金屬層的側面部分。
根據一個態樣，第一組互連包括第一晶種層和第一金屬層，並且該組重分佈金屬層包括第二晶種層和第二金屬層，第二晶種層僅位於第一組互連的水平平面表面上。
根據一態樣，第一組互連包括第一晶種層和第一金屬層，並且該組重分佈金屬層包括第二晶種層和第二金屬層，第二晶種層僅位於第一組互連的底部平面表面上。
根據一個態樣，集成裝置包括封裝第一晶粒和第二晶粒的封裝材料。
根據一態樣，集成裝置包括穿過封裝材料的第二組互連，該第二組互連被配置成用作層疊封裝(PoP)裝置中的一組封裝到封裝互連。
根據一個態樣，第二組互連是至少焊球、及/或穿透 封裝通孔(TEV)中的一者。
根據一態樣，第一晶粒包括第一組互連柱，第一晶粒經由第一組互連柱電耦合至該組重分佈金屬層。
根據一個態樣，第一無機電介質層中的第一組互連是耦合至第二電介質層中的該組重分佈金屬層的一組通孔。
根據一態樣，基底部分是中介層。
根據一個態樣，集成裝置包括將第一晶粒耦合至基底部分的第二組互連。
根據一態樣，第二組互連包括至少凸塊下、具有氧到氧的銅-銅鍵合互連、及/或銅-銅/氧-氧混合鍵合中的一者。
根據一個態樣，集成裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
第二實例提供了一種用於製造集成裝置的方法。該方法形成集成裝置的基底部分，其中形成基底部分包括形成第一無機電介質層，在第一無機電介質層中形成第一組互連，形成不同於第一無機電介質層的第二電介質層，以及在第二電介質層中形成一組重分佈金屬層。該方法將第一晶粒耦合至基底部分的第一表面。該方法將第二晶粒耦合至基底部分的第一表面。第二晶粒經由第一組互連電耦合至第一晶粒。
根據一態樣，第二電介質層是有機電介質層。
根據一個態樣，第一組互連包括第一間距，該第一 間距小於該組重分佈金屬層的第二間距。
根據一態樣，第一組互連包括約4微米(μm)或更小的第一間隙。
根據一個態樣，第一組互連包括第一晶種層和第一金屬層，其中第一晶種層耦合至第一金屬層的水平部分和第一金屬層的側面部分。
根據一態樣，第一組互連包括第一晶種層和第一金屬層，並且該組重分佈金屬層包括第二晶種層和第二金屬層，第二晶種層僅位於第一組互連的水平平面表面上。
根據一個態樣，第一組互連包括第一晶種層和第一金屬層，並且該組重分佈金屬層包括第二晶種層和第二金屬層，第二晶種層僅位於第一組互連的底部平面表面上。
根據一態樣，該方法形成封裝第一晶粒和第二晶粒的封裝材料。
根據一個態樣，該方法形成穿過封裝材料的第二組互連，該第二組互連被配置成用作層疊封裝(PoP)裝置中的一組封裝到封裝互連。
根據一態樣，第二組互連是至少焊球、及/或穿透封裝通孔(TEV)中的一者。
根據一個態樣，第一晶粒包括第一組互連柱，第一晶粒經由第一組互連柱電耦合至該組重分佈金屬層。
根據一態樣，第一無機電介質層中的第一組互連是耦合至第二電介質層中的該組重分佈金屬層的一組通孔。
根據一個態樣，該方法形成將第一晶粒耦合至基底 部分的第二組互連。
根據一態樣，第二組互連包括至少凸塊下、具有氧到氧的銅-銅鍵合互連、及/或銅-銅/氧-氧混合鍵合中的一者。
根據一個態樣，集成裝置被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦、及/或膝上型電腦中的至少一者中。
100‧‧‧集成封裝
102‧‧‧基板
106‧‧‧第一晶粒
108‧‧‧第二晶粒
116‧‧‧第一組焊球
118‧‧‧第二組焊球
120‧‧‧第三組焊球
200‧‧‧集成裝置
202‧‧‧第一電介質層
203‧‧‧第二電介質層
204‧‧‧第一組焊球
206‧‧‧第一晶粒
208‧‧‧第二晶粒
216‧‧‧第一組互連
218‧‧‧第二組互連
220‧‧‧封裝材料
222‧‧‧底部填料
230‧‧‧第一組重分佈互連
232‧‧‧第一凸塊下(UBM)層
240‧‧‧第二組重分佈互連
242‧‧‧第二凸塊下(UBM)層
250‧‧‧第三組重分佈互連
252‧‧‧第三凸塊下(UBM)層
260‧‧‧第四組重分佈互連
262‧‧‧第四凸塊下(UBM)層
270‧‧‧封裝互連
272‧‧‧焊盤
280‧‧‧第一組高密度互連
282‧‧‧第二組高密度互連
284‧‧‧第三組高密度互連
302‧‧‧第一電介質層
304‧‧‧第二有機電介質層
320‧‧‧第一晶種層
322‧‧‧第二金屬層
322a‧‧‧第一金屬部分層
322b‧‧‧第二金屬部分層
402‧‧‧第一電介質層
404‧‧‧第二電介質層
420‧‧‧第一晶種層
422‧‧‧第二金屬層
440‧‧‧第三晶種層
442‧‧‧第四金屬層
502‧‧‧第一無機電介質層
504‧‧‧第二有機電介質層
506‧‧‧第三有機電介質層
520‧‧‧第一晶種層
522‧‧‧第二金屬層
560‧‧‧第三晶種層
562‧‧‧第四金屬層
602‧‧‧第一無機電介質層
604‧‧‧第一介面層
605‧‧‧第二介面層
606‧‧‧第二有機電介質層
620‧‧‧第一晶種層
622‧‧‧第二金屬層
660‧‧‧第三晶種層
662‧‧‧第四金屬層
702‧‧‧電介質層
704‧‧‧第一金屬層
706‧‧‧光致抗蝕層
708‧‧‧腔
710‧‧‧第二金屬層
712‧‧‧互連
805‧‧‧方塊
810‧‧‧方塊
815‧‧‧方塊
820‧‧‧方塊
825‧‧‧方塊
902‧‧‧電介質層
904‧‧‧腔
906‧‧‧第一金屬層
908‧‧‧第二金屬層
910‧‧‧第二金屬層
912‧‧‧互連
1000‧‧‧載體
1005‧‧‧方塊
1010‧‧‧方塊
1015‧‧‧方塊
1020‧‧‧方塊
1025‧‧‧方塊
1100‧‧‧第一載體
1102‧‧‧第一電介質層
1104‧‧‧第一組互連
1105‧‧‧第二電介質層
1106‧‧‧第二組互連
1107‧‧‧第三電介質層
1108‧‧‧腔
1110‧‧‧第三組互連
1120‧‧‧第一晶粒
1122‧‧‧第一組互連
1124‧‧‧互連
1126‧‧‧底部填料
1130‧‧‧第二晶粒
1132‧‧‧第二組互連
1140‧‧‧封裝材料
1142‧‧‧腔
1144‧‧‧互連
1150‧‧‧第二載體
1159‧‧‧腔
1160‧‧‧電介質層
1161‧‧‧第一重分佈互連
1162‧‧‧第一重分佈互連
1163‧‧‧第一重分佈互連
1164‧‧‧第一重分佈互連
1170‧‧‧電介質層
1171‧‧‧第二重分佈互連
1172‧‧‧第二重分佈互連
1173‧‧‧第二重分佈互連
1174‧‧‧第二重分佈互連
1180
1181‧‧‧第三重分佈互連
1182‧‧‧第三重分佈互連
1183‧‧‧第三重分佈互連
1184‧‧‧第三重分佈互連
1190‧‧‧電介質層
1191‧‧‧第一凸塊下金屬化(UBM)層
1192‧‧‧第二UBM層
1193‧‧‧第三UBM層
1194‧‧‧第四UBM層
1195‧‧‧第一焊球
1196‧‧‧第二焊球
1197‧‧‧第三焊球
1198‧‧‧第四焊球
1200‧‧‧集成裝置
1202‧‧‧第一電介質層
1203‧‧‧第二電介質層
1204‧‧‧第一組焊球
1206‧‧‧第一晶粒
1208‧‧‧第二晶粒
1216‧‧‧第一組互連
1218‧‧‧第二組互連
1220‧‧‧封裝材料
1222‧‧‧底部填料
1230‧‧‧第一組重分佈互連
1232‧‧‧第一UBM層
1240‧‧‧第二組重分佈互連
1242‧‧‧第二UBM層
1250‧‧‧第三組重分佈互連
1252‧‧‧第三UBM層
1260‧‧‧第四組重分佈互連
1262‧‧‧第四凸塊下(UBM)層
1270‧‧‧封裝互連
1272‧‧‧焊盤
1280‧‧‧第一組高密度互連
1282‧‧‧第二組高密度互連
1305‧‧‧方塊
1310‧‧‧方塊
1315‧‧‧方塊
1320‧‧‧方塊
1325‧‧‧方塊
1330‧‧‧方塊
1335‧‧‧方塊
1340‧‧‧方塊
1345‧‧‧方塊
1401‧‧‧基板
1402‧‧‧較低層金屬和電介質層
1404‧‧‧焊盤
1406‧‧‧鈍化層
1408‧‧‧第一絕緣層
1409‧‧‧腔
1410‧‧‧第一金屬重分佈層
1411‧‧‧腔
1413‧‧‧腔
1414‧‧‧第二絕緣層
1416‧‧‧第三絕緣層
1417‧‧‧腔
1420‧‧‧第二金屬重分佈層
1425‧‧‧焊盤
1429‧‧‧焊盤
1430‧‧‧第一金屬層
1432‧‧‧第二金屬層
1440‧‧‧金屬層
1442‧‧‧金屬層
1450‧‧‧金屬層
1452‧‧‧金屬層
1470‧‧‧UBM層
1480‧‧‧焊球
1500‧‧‧集成裝置
1502‧‧‧行動電話
1504‧‧‧膝上型電腦
1506‧‧‧固定位置終端
在結合附圖理解下面闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相似的元件符號貫穿始終作相應標識。
圖1圖示了習知的集成裝置的剖面圖。
圖2圖示了集成裝置的實例。
圖3圖示了使用半加成圖案化(SAP)製程形成的金屬層的實例。
圖4圖示了使用鑲嵌製程形成的金屬層的實例。
圖5圖示了使用鑲嵌製程和半加成圖案化(SAP)製程形成的(諸)金屬層的實例。
圖6圖示了使用鑲嵌製程和SAP製程形成的具有兩個介面層的(諸)金屬層的實例。
圖7圖示了半加成圖案化(SAP)製程的實例。
圖8圖示了半加成圖案化(SAP)製程的流程圖的實例。
圖9圖示了鑲嵌製程的實例。
圖10圖示了鑲嵌製程的流程圖的實例。
圖11(包括圖11A、11B、11C、11D、11E)圖示了用於提供/製造集成裝置的示例性序列。
圖12圖示了集成裝置的另一實例。
圖13圖示了用於提供/製造集成裝置的方法的流程圖的實例。
圖14(包括圖14A、14B、14C)圖示了用於提供/製造集成裝置的示例性序列。
圖15圖示了可集成本文所描述的集成裝置、基板、半導體裝置、晶粒、積體電路及/或PCB的各種電子設備。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。然而，本發明所屬領域中普通熟習此項技術者將理解，沒有這些具體細節亦可實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免模糊本案的這些態樣。
綜覽
一些新穎特徵涉及集成裝置(例如，集成封裝)，其包括集成裝置的基底部分、第一晶粒(例如，第一晶圓級晶粒)、和第二晶粒(例如，第二晶圓級晶粒)。在一些實現中，基底部分包括重分佈部分。基底部分包括第一無機電介質層，位於第一無機電介質層中的第一組互連，不同於第一無機電介質層的第二電介質層，以及第二電介質層中的一組重 分佈金屬層。第一晶粒耦合至基底部分的第一表面。第二晶粒耦合至基底部分的第一表面，第二晶粒經由第一組互連電耦合至第一晶粒。集成裝置亦包括底部填料。底部填料位於第一晶粒與基底部分之間。底部填料亦位於第二晶粒與基底部分之間。在一些實現中，第二電介質層是有機電介質層。在一些實現中，第一組互連包括第一間隙，該第一間隙小於該組重分佈金屬層的第二間隙。在一些實現中，第一組互連包括約4微米(μm)或更小的第一間隙。在一些實現中，第一組互連包括第一晶種層和第一金屬層，並且該組重分佈金屬層包括第二晶種層和第二金屬層。在一些實現中，第二晶種層僅位於第一組互連的水平平面表面上。在一些實現中，集成裝置進一步包括封裝第一晶粒和第二晶粒的封裝材料。在一些實現中，集成裝置包括穿過封裝材料的第二組互連。第二組互連被配置成用作層疊封裝(PoP)裝置中的一組封裝到封裝互連。在一些實現中，第二組互連是至少焊球、及/或穿透封裝通孔(TEV)中的一者。
術語和定義
互連是允許或者促成兩個點、元件及/或組件之間的電連接的元件或元件。在一些實現中，互連可以包括跡線、通孔、焊盤、柱、重分佈金屬層、重分佈互連、及/或凸塊下金屬化(UBM)層。在一些實現中，互連是為信號(例如，資料信號、接地信號、功率信號)提供電路徑的導電材料。互連可以包括為信號提供電路經的一個元件/元件或者若干元件/元件。例如，互連可以由若干類似及/或不同的互連形成。
包括混合基板中的高密度晶粒間互連的示例性集成裝置，該混合基板包括有機和無機電介質層
圖2概念地圖示包括若干晶粒的集成裝置(例如，半導體裝置、集成封裝)的側視圖的實例。具體地，圖2圖示了集成裝置200(例如，集成封裝)，其包括第一電介質層202、第二電介質層203、第一組焊球204、第一晶粒206、第二晶粒208、封裝材料220、以及底部填料222。
第一電介質層202不同於第二電介質層203。第一電介質層202是有機電介質層。第二電介質層203是無機電介質層。在一些實現中，第一電介質層202包括若干有機電介質層。在一些實現中，有機電介質層可以包括至少聚醯亞胺、苯并噁唑(PBO)及/或聚合物層中的一者。在一些實現中，第二電介質層203包括若干無機電介質層。在一些實現中，無機電介質層可以包括至少氧化矽、氮化矽、碳化矽、包含SiN SiO2膜的碳中的一者。在一些實現中，第二電介質層203是聚合物膜。
圖2圖示了第一電介質層202包括一組金屬層。具體地，第一電介質層202包括第一組重分佈互連230、第一凸塊下(UBM)層232、第二組重分佈互連240、第二凸塊下(UBM)層242、第三組重分佈互連250、第三凸塊下(UBM)層252、第四組重分佈互連260、以及第四凸塊下(UBM)層262。在一些實現中，第一、第二、第三和第四重分佈互連230、240、250和260是電介質層202中的重分佈層。這些重分佈層可以包括通孔。不同實現可以具有不同數目的重分佈金屬層(例 如，1個、2個或更多金屬層)。在一些實現中，第一組重分佈互連230的一部分可以被嵌入到第二電介質層203中以供電連接。在一些實現中，第一電介質層202及/或第二電介質層是集成裝置200的基底部分的一部分。在一些實現中，第一電介質層202是基底部分的重分佈部分的一部分。
在一些實現中，第一電介質層202中的金屬層是使用半加成圖案化(SAP)製程來製造的。在圖7-8中進一步描述了SAP製程的實例。在一些實現中，使用SAP製程的一個結果是：至少一個重分佈層具有兩個金屬層，即第一晶種金屬層和第二金屬層。在一些實現中，第一晶種金屬層是僅沿重分佈層的基底部分形成的。
圖2亦圖示了第二電介質層203包括一組金屬層。在一些實現中，第二電介質層203中的該組金屬層是比第一電介質層202中的金屬層具有更高密度(例如，更小間隙)的互連。具體地，第二電介質層203包括第一組高密度互連280、第二組高密度互連282、以及第三組高密度互連284。在一些實現中，第三組高密度互連284可以是通孔結構。在一些實現中，第三組高密度互連284可以是可任選的。第一組高密度互連280是電耦合第一晶粒206和第二晶粒208的晶粒間互連。第二組高密度互連282是電耦合至第一電介質層202中的金屬層的互連。例如，在一些實現中，第二組高密度互連282電耦合至第一電介質層202中的重分佈金屬層之一。在一些實現中，第二組高密度互連282電耦合至第三組高密度互連284。在這種情況下，第三組高密度互連284電耦合至第一電介質層202中 的重分佈金屬層(例如，互連230、240、250、260)中的一者或多者。第二組高密度互連282是經由焊盤272電耦合至封裝互連270的互連。在一些實現中，第二電介質層203中的該組金屬層中的至少一些金屬層具有約4微米(μm)或更小的間隙。
在一些實現中，第二組高密度互連282可以包括高密度跡線及/或通孔。在一些實現中，第三組高密度互連284可以包括高密度跡線及/或通孔。在一些實現中，第二電介質層203中的金屬層是使用鑲嵌製程來製造的。在圖9-10中進一步描述了鑲嵌製程的實例。在一些實現中，使用鑲嵌製程的一個結果是：至少一個互連具有第一金屬層和可任選的第二金屬層。
不同實現可將不同材料用於封裝材料220。例如，封裝材料220可以包括至少模塑膠、環氧樹脂及/或聚合物填料中的一者。封裝互連270和焊盤272位於封裝材料220內。圖2圖示了封裝互連270是焊球。然而，在一些實現中，封裝互連270可以是另一互連。
晶粒(例如，第一晶粒206、第二晶粒208)可以表示不同類型的晶粒，諸如記憶體晶粒及/或處理器。在一些實現中，第一晶粒206及/或第二晶粒208是晶圓級晶粒。
第一晶粒206經由第一組互連216耦合至電介質層202的第一表面。在一些實現中，第一組互連216是金屬柱(例如，金屬層)。在一些實現中，金屬柱是銅柱。第一組互連216可以包括或者可以不包括焊球。在一些實現中，第一晶粒 206經由第一組互連216、第一組重分佈互連230、第一UBM層232、第二組重分佈互連240、及/或第二UBM層242電耦合至該組焊球204中的至少一個焊球。在一些實現中，這些互連(例如，互連216)可以是金屬焊盤，從而不需要底部填料222。
第二晶粒208經由第二組互連218耦合至電介質層202的第一表面。在一些實現中，第二組互連218是金屬柱(例如，金屬層)。在一些實現中，金屬柱是銅柱。第二組互連218可以包括或者可以不包括焊球。在一些實現中，第二晶粒208經由第二組互連218、第三組重分佈互連250、及/或第三UBM層252電耦合至該組焊球204中的至少一個焊球。
在一些實現中，集成裝置200包括基底部分。基底部分可以包括重分佈部分。在一些實現中，基底部分包括第一電介質層202、第二電介質層203、第一組重分佈互連230、第一凸塊下(UBM)層232、第二組重分佈互連240、第二凸塊下(UBM)層242、第三組重分佈互連250、第三凸塊下(UBM)層252、第四組重分佈互連260、第四凸塊下(UBM)層262、第一組高密度互連280、第二組高密度互連282、及/或第三組高密度互連284。
在一些實現中，重分佈部分包括第一電介質層202、第一組重分佈互連230、第一凸塊下(UBM)層232、第二組重分佈互連240、第二凸塊下(UBM)層242、第三組重分佈互連250、第三凸塊下(UBM)層252、第四組重分佈互連260、及/或第四凸塊下(UBM)層262。
圖2圖示了經由底部填料222來封裝第一組互連216和第二組互連218。在一些實例中，底部填料222是可任選的。
圖3圖示了使用半加成圖案化(SAP)製程形成的金屬層的詳細剖面圖。具體地，圖3圖示了第一電介質層302、第二有機電介質層304、第一晶種層320和第二金屬層322。第一晶種層320是金屬層(例如，TiCu、TiWCu)。在一些實現中，第一晶種層320是經由第一沉積製程(例如，實體氣相沉積(PVD)或鍍敷製程)形成的。第二金屬層322是經由第二沉積製程(例如，鍍敷製程)形成的。第二金屬層322包括第一金屬部分層322a和第二金屬部分層322b。在一些實現中，第一金屬部分層322a是金屬跡線。在一些實現中，第二金屬部分層322b是通孔/通孔結構。如圖3中所示，第一晶種層320形成在第二金屬層322的基底部分中。圖3圖示了不在第二金屬層322的側平面部分中形成第一晶種層320。更具體地，圖3圖示了在第二金屬層322的基底部分(例如，底部部分)上、但是不在第二金屬層322的邊界側面部分上形成第一晶種層320。如前述，第二金屬層322包括第一金屬部分層322a和第二金屬部分層322b。第一晶種層320形成在第一金屬部分層322a和第二金屬部分層322b兩者的基底部分上。第一晶種層320形成在第二金屬部分層322b的側面部分/壁(例如，通孔/通孔結構的側面部分/壁)上，但是未形成在第一金屬部分層322a的側面部分/壁/邊界上。這些金屬層可以使用半加成圖案化(SAP)製程來形成。如以上提及的，在一些實現中，圖7-8 圖示了半加成圖案化(SAP)製程的實例。
圖4圖示了使用鑲嵌製程形成的金屬層的詳細剖面圖。具體地，圖4圖示了第一電介質層402(例如，無機電介質、聚合物)、第二電介質層404(例如，無機電介質、聚合物)、第一晶種層420、第二金屬層422、第三晶種層440、和第四金屬層442。第一晶種層420及/或第三晶種層440是金屬層(例如，TiTiN/Cu,TaTaN/Cu)。在一些實現中，第一晶種層420及/或第三晶種層440是經由第一沉積製程(例如，化學氣相沉積(CVP)或者實體氣相沉積(PVD))形成的。第二金屬層422及/或第四金屬層442是經由第二沉積製程(例如，鍍敷製程)形成的。如圖4中所示，第一晶種層420形成在第二金屬層422的基底水平平面部分和側面平面部分(例如，垂直平面部分)中。類似地，第三晶種層440形成在第四金屬層442的基底水平平面部分和側面平面部分(例如，垂直平面部分)中。如以上提及的，在一些實現中，圖9-10圖示了鑲嵌製程的實例。
圖5圖示了使用鑲嵌製程和半加成圖案化(SAP)製程形成的金屬層的詳細剖面圖。具體地，圖5圖示了第一無機電介質層502、第二有機電介質層504、第三有機電介質層506、第一晶種層520、和第二金屬層522、第三晶種層560、以及第四金屬層562。第一晶種層520和第三晶種層是金屬層(例如，銅層)。在一些實現中，第一晶種層520是經由第一沉積製程(例如，PVD、CVD或鍍敷製程)形成的。第二金屬層522是經由第二沉積製程(例如，鍍敷製程)形成的。
圖6圖示了使用鑲嵌製程和半加成圖案化(SAP)製程形成的金屬層的詳細剖面圖。圖6圖示了如何使用鑲嵌製程和SAP製程來形成具有兩個介面層604和605(例如，電介質層)的金屬層的實例，這兩個介面層可以是有機膜和無機膜的組合。具體地，圖6圖示了第一無機電介質層602、第一介面層604、第二介面層605、第二有機電介質層606、第一晶種層620、和第二金屬層622、第三晶種層660、以及第四金屬層662。在一些實現中，第一和第二介面層604和605是包括無機膜和有機膜的電介質層。例如，在一些實現中，第一介面層604包括無機膜並且第二介面層605包括有機膜。
第一晶種層620和第三晶種層是金屬層(例如，銅層)。在一些實現中，第一晶種層620是經由第一沉積製程(例如，PVD、CVD、鍍敷製程)形成的。第二金屬層622是經由第二沉積製程(例如，鍍敷製程)形成的。
示例性半加成圖案化(SAP)製程
圖7圖示了用於使用半加成圖案化(SAP)製程來形成互連以在一或多個電介質層中提供及/或形成互連的序列。如圖7中所示，階段1圖示了在提供(例如，形成)電介質層702之後的集成裝置(例如，基板)的狀態。在一些實現中，階段1圖示了電介質層702包括第一金屬層704。在一些實現中，第一金屬層704是晶種層。在一些實現中，可以在提供(例如，接收或形成)電介質層702之後在電介質層702上提供(例如，形成)第一金屬層704。階段1圖示了在電介質層702的第一表面上提供(例如，形成)第一金屬層704。在一些實現 中，第一金屬層704是經由使用沉積製程(例如，PVD、CVD、鍍敷製程)來提供的。
階段2圖示了在第一金屬層704上選擇性地提供(例如，形成)光致抗蝕層706(例如，光顯影抗蝕層)之後的集成裝置的狀態。在一些實現中，選擇性地提供抗蝕層706包括在第一金屬層704上提供第一抗蝕層706並且經由顯影(例如，使用顯影製程)來選擇性地移除抗蝕層706的諸部分。階段2圖示了提供抗蝕層706，從而形成腔708。
階段3圖示了在腔708中形成第二金屬層710之後的集成裝置的狀態。在一些實現中，在第一金屬層704的暴露部分上方形成第二金屬層710。在一些實現中，第二金屬層710是經由使用沉積製程(例如，鍍敷製程)來提供的。
階段4圖示了在移除抗蝕層706之後的集成裝置的狀態。不同實現可將不同製程用於移除抗蝕層706。
階段5圖示了在選擇性地移除第一金屬層704的諸部分之後的集成裝置的狀態。在一些實現中，移除第一金屬層704的未被第二金屬層710覆蓋的一或多個部分。如階段5中所示，剩餘的第一金屬層704和第二金屬層710可以在集成裝置及/或基板中形成及/或限定互連712(例如，跡線、通孔、焊盤)。在一些實現中，移除第一金屬層704，以使得位於第二金屬層710下方的第一金屬層704的尺寸(例如，長度、寬度)小於第二金屬層710的尺寸(例如，長度、寬度)，這可導致底切，如圖7的階段5處所示。在一些實現中，以上提及的程序可被反覆運算若干次以在集成裝置及/或基板的一或多個 電介質層中提供及/或形成若干互連。
圖8圖示了用於使用(SAP)製程以在一或多個電介質層中提供及/或形成互連的方法的流程圖。方法提供(在805)電介質層(例如，電介質層702)。在一些實現中，提供電介質層包括形成電介質層。在一些實現中，提供電介質層包括形成第一金屬層(例如，第一金屬層704)。在一些實現中，第一金屬層是晶種層。在一些實現中，可以在提供(例如，接收或形成)電介質層之後在該電介質層上提供(例如，形成)第一金屬層。在一些實現中，第一金屬層是經由使用沉積製程(例如，實體氣相沉積(PVD)或鍍敷製程)提供的。
方法在第一金屬層上選擇性地提供(在810)光致抗蝕層(例如，光顯影抗蝕層706)。在一些實現中，選擇性地提供抗蝕層包括在第一金屬層上提供第一抗蝕層並且選擇性地移除抗蝕層的諸部分(這提供一或多個腔)。
方法隨後在光致抗蝕層的腔中提供(在815)第二金屬層(例如，第二金屬層710)。在一些實現中，在第一金屬層的暴露部分上方形成第二金屬層。在一些實現中，第二金屬層是經由使用沉積製程(例如，鍍敷製程)來提供的。
方法進一步移除(在820)抗蝕層。不同實現可將不同製程用於移除抗蝕層。該方法亦選擇性地移除(在825)第一金屬層的諸部分。在一些實現中，移除第一金屬層的未被第二金屬層覆蓋的一或多個部分。在一些實現中，任何剩餘的第一金屬層和第二金屬層可以在集成裝置及/或基板中形成 及/或限定一或多個互連(例如，跡線、通孔、焊盤)。在一些實現中，以上提及的方法可被反覆運算若干次以在集成裝置及/或基板的一或多個電介質層中提供及/或形成若干互連。
示例性鑲嵌製程
圖9圖示了用於使用鑲嵌製程來形成互連以在電介質層中提供及/或形成互連的序列。如圖9中所示，階段1圖示了在提供(例如，形成)電介質層902之後的集成裝置的狀態。在一些實現中，電介質層902是無機層(例如，無機膜)。
階段2圖示了在電介質層902中形成腔904之後的集成裝置的狀態。不同實現可將不同製程用於在電介質層902中提供腔904。
階段3圖示了在電介質層902上提供第一金屬層906之後的集成裝置的狀態。如階段3中所示，在電介質層902的第一表面上提供第一金屬層906。在電介質層902上提供第一金屬層906，以使得第一金屬層906佔據包括腔904的輪廓在內的電介質層902的輪廓。在一些實現中，第一金屬層906是晶種層。在一些實現中，第一金屬層906是經由使用沉積製程(例如，實體氣相沉積(PVD)、化學氣相沉積(CVP)、或鍍敷製程)來提供的。
階段4圖示了在腔904中和電介質層902的表面中形成第二金屬層908之後的集成裝置的狀態。在一些實現中，在第一金屬層906的暴露部分上方形成第二金屬層908。在一些實現中，第二金屬層908是經由使用沉積製程(例如，鍍敷製程)來提供的。
階段5圖示了在移除第二金屬層908的諸部分和第一金屬層906的諸部分之後的集成裝置的狀態。不同實現可使用不同製程來移除第二金屬層908和第一金屬層906。在一些實現中，化學機械拋光(CMP)製程被用於移除第二金屬層908的諸部分和第一金屬層906的諸部分。如階段5中所示，剩餘的第一金屬層906和第二金屬層908可以在集成裝置及/或基板中形成及/或限定互連912(例如，跡線、通孔、焊盤)。如階段5中所示，以在第二金屬層910的基底部分和(諸)側面部分上形成第一金屬層906的方式來形成互連912。在一些實現中，腔904可以包括兩級電介質中的溝及/或孔的組合，以使得可以在單個沉積步驟中形成通孔和互連(例如，金屬跡線)。在一些實現中，以上提及的製程可被反覆運算若干次以在集成裝置及/或基板的一或多個電介質層中提供及/或形成若干互連。
圖10圖示了用於使用鑲嵌製程來形成互連以在電介質層中提供及/或形成互連的方法的流程圖。該方法提供(在1005)電介質層(例如，電介質層902)。在一些實現中，提供電介質層包括形成電介質層。在一些實現中，提供電介質層包括從供應商接收電介質層。在一些實現中，電介質層是無機層(例如，無機膜)。
該方法在電介質層中形成(在1010)至少一個腔(例如，腔904)。不同實現可將不同製程用於在電介質層中提供腔。
該方法在電介質層上提供(在1015)第一金屬層( 例如，第一金屬層906)。在一些實現中，在電介質層的第一表面上提供(例如，形成)第一金屬層。在一些實現中，在電介質層上提供第一金屬層，以使得第一金屬層佔據包括腔的輪廓在內的電介質層的輪廓。在一些實現中，第一金屬層是晶種層。在一些實現中，第一金屬層906是經由使用沉積製程(例如，PVD、CVD或鍍敷製程)來提供的。
該方法在腔中和電介質層的表面中提供(在1020)第二金屬層(例如，第二金屬層908)。在一些實現中，在第一金屬層的暴露部分上方形成第二金屬層。在一些實現中，第二金屬層是經由使用沉積製程(例如，鍍敷製程)來提供的。在一些實現中，第二金屬層與第一金屬層相似或相同。在一些實現中，第二金屬層不同於第一金屬層。
該方法隨後移除(在1025)第二金屬層的諸部分和第一金屬層的諸部分。不同實現可使用不同製程來移除第二金屬層和第一金屬層。在一些實現中，化學機械拋光(CMP)製程被用於移除第二金屬層的諸部分和第一金屬層的諸部分。在一些實現中，剩餘的第一金屬層和第二金屬層可以形成及/或限定互連(例如，互連912)。在一些實現中，互連可以包括集成裝置及/或基板中的至少跡線、通孔、及/或焊盤中的一者。在一些實現中，以在第二金屬層的基底部分和(諸)側面部分上形成第一金屬層的方式來形成互連。在一些實現中，以上提及的方法可被反覆運算若干次以在集成裝置及/或基板的一或多個電介質層中提供及/或形成若干互連。
用於提供/製造包括混合基板中的高密度晶粒間互連的集成裝 置的示例性序列，該混合基板包括有機和無機電介質層
在一些實現中，製造集成裝置(例如，集成封裝)及/或基板包括若干程序。圖11(包括圖11A-11E)圖示了用於提供集成裝置的示例性序列。在一些實現中，圖11A-11E的序列可被用於提供/製造圖2的集成裝置及/或本案中描述的其他集成裝置。
應當注意，圖11A-11E的序列可以組合一或多個階段以簡化及/或闡明用於提供包括若干晶粒的集成裝置的序列。
在一些實現中，圖11A-11E的程序圖示了一新穎程序，該新穎程序提供了具有高密度互連(例如，互連之間的間隙約為4微米或更小)的集成裝置及/或避免使用不必要的大著陸焊盤(例如，大凸塊焊盤)的集成裝置。
圖10A的階段1圖示了在提供第一載體(例如，載體1000)之後的狀態。在一些實現中，該載體是基板及/或晶圓。不同實現可以將不同材料用於該載體(例如，矽基板、玻璃基板、陶瓷基板)。
階段2圖示了在第一載體1100的第一表面(例如，頂表面)上提供第一電介質層1102之後的狀態。在一些實現中，在第一載體1100上形成第一電介質層1102。不同的實現可以將不同的材料用於第一電介質層1102。例如，在一些實現中，第一電介質層1102是至少無機電介質層(例如，無機膜、SiO2、SiN、SiC或其組合)中的一者。
階段3圖示了在第二電介質層1105中提供(例如，形成)第一組互連1104和第二組互連1106之後的狀態。在一些 實現中，第二電介質層1105是無機電介質層。在一些實現中，第一組互連1104是高密度通孔(例如，具有約2微米(μm)或更小的直徑的通孔)。在一些實現中，第二組互連1106是高密度跡線(例如，具有約4微米(μm)或更小的間隙的跡線)。在一些實現中，第一組互連1104及/或第二組互連1106中的一或多個互連包括第一金屬層(例如，晶種層)和第二金屬層，如圖4及/或9中所示出和描述的。在一些實現中，第一組互連1104是可任選的。亦即，形成第二組互連1106，但不形成第一組互連1104。在一些實現中，第一組互連1104和第二組互連1106是經由使用圖9-10中描述和圖示的程序來形成的。應當注意，在一些實現中，在電介質層1105中可以僅有一個金屬層或者有兩個以上金屬層。
階段4圖示了在提供(例如，形成)第三電介質層1107並且在第三電介質層中形成一組腔1108(例如，孔)之後的狀態。在一些實現中，第三電介質層1107是無機電介質層。在一些實現中，第三電介質層1107是有機電介質層。
階段5圖示了在第三電介質層1107中/上形成第三組互連1110之後的狀態。在一些實現中，第三組互連1110中的一或多個互連包括第一金屬層(例如，晶種層)和第二金屬層，如圖3及/或7中所示出和描述的。第三組互連1110可以形成焊盤、通孔、及/或跡線(例如，配置成耦合至晶粒的焊球、凸塊、柱的跡線)。
如圖11B中所示，階段6圖示了在第一晶粒1120和第二晶粒1130耦合至第三電介質層1107及/或第三組互連1110之 後的狀態。具體地，階段6圖示了第一晶粒1120和第二晶粒1130的前側(有效側)耦合至第三電介質層1107及/或第三組互連1110。
第一晶粒1120包括第一組互連1122(例如，凸塊、銅柱、銅焊盤)。第二晶粒1130包括第二組互連1132(例如，凸塊、銅柱、銅焊盤)。如階段6處所示，第一晶粒1120的第一組互連1122耦合至第三組互連1110。類似地，第二晶粒1130的第二組互連1132耦合至第三組互連1110。在一些實現中，銅-銅或氧-氧/銅-銅混合鍵合可被用於互連1110與互連1122及/或1132之間的接合。
階段6亦圖示了第一晶粒1120和第二晶粒1130經由一組互連1124電耦合在一起。在一些實現中，該組互連1124是來自第一組互連1106的互連子集。在一些實現中，該組互連1124是包括約4微米(μm)或更小的間隙的高密度互連。
階段6進一步圖示了提供(例如，形成)底部填料1126。在一些實現中，提供底部填料1126，以使得底部填料1126覆蓋第一組互連1122及/或第二組互連1132。在一些實現中，提供底部填料1126是可任選的。不同實現可以使用不同製程(例如，毛細作用或者預塗敷)來提供底部填料1126。
階段7圖示了提供(例如，形成)封裝材料1140之後的狀態。封裝材料1140基本上或者完全圍繞或封裝第一晶粒1120和第二晶粒1130。不同實現可以將不同材料用於封裝材料1140，諸如模塑膠及/或環氧樹脂。應當注意，在一些實現中，可以在提供封裝材料之前提供(例如，形成)一組互連 (例如，焊球或金屬樁/柱)。
階段8圖示了在封裝材料1140中形成一或多個腔1142之後的狀態。在一些實現中，使用鐳射製程(例如，使用鐳射來鑽孔)以在封裝材料1140中形成腔。應當注意，腔1142的形狀僅是示例性的。不同實現可將不同形狀用於腔1142。在一些實現中，在階段8之後，可以任選地移除封裝材料1140的諸部分以使封裝材料1140變薄或者使晶粒1120及/或1130暴露。
階段9圖示了在用導電材料填充一或多個腔1142以形成一組互連1144之後的狀態。在一些實現中，該組互連1144是用銅或焊料來形成的。如以上所提及的，在一些實現中，在提供封裝材料1140(例如，封裝層)之前提供(例如，形成)該組互連1144。在一些實現中，在階段9之後，可以任選地移除封裝材料1140的諸部分以使封裝材料1140變薄或者使晶粒1120及/或1130暴露。
圖11C的階段10圖示了在封裝材料1140上提供(例如，形成)第二載體1150之後的狀態。在一些實現中，使用鍵合劑(例如，膠水)來將第二載體1150鍵合到封裝材料1140。在一些實現中，第二載體1150是鍵合帶。在一些實現中，第二載體1150是基板及/或晶圓。
階段11圖示了移除第一載體1100之後的狀態。在一些實現中，移除第一載體1100包括研磨、蝕刻及/或拋光第一載體1100。在一個實例中，若載體1100是矽(Si)載體，則載體1100被研磨至較小厚度並且隨後使用化學製品(諸如TMAH 、KOH)移除所有矽載體直至到達電介質層1102，其可以包括(SiO2、SiN或SiC等)。在一些實現中，亦可以移除電介質層1102的一些或全部。
階段12圖示了在電介質層1102的剩餘表面上提供(例如，形成、圖案化)電介質層1160之後的狀態。在一些實現中，電介質層1160是有機層。階段12亦圖示了在電介質層1102及/或1160中蝕刻一或多個腔1159之後的狀態。在一些實現中，如圖7-8中描述的SAP製程可被用於形成一或多個腔。
如圖11D中所示的階段13圖示了在電介質層1160中形成若干第一重分佈互連1161-1164之後的狀態。在一些實現中，一或多個第一重分佈互連1161-1164包括第一金屬層(例如，晶種層)和第二金屬層。在一些實現中，使用圖7-8中描述和圖示的半加成圖案化(SAP)來形成第一重分佈互連1161-1164中的一或多個互連。如以上在階段3處所提及的，在一些實現中，第一組互連1104是可任選的。亦即，形成第二組互連1106，但不形成第一組互連1104。在這種情況下，第一重分佈互連1161-1164耦合(例如，直接耦合)至第二組互連1106，而不是耦合至第一組互連1104。
階段14圖示了在形成電介質層1170和在電介質層1170中形成若干第二重分佈互連1171-1174之後的狀態。在一些實現中，第二重分佈互連1171-1174中的一或多個互連包括第一金屬層(例如，晶種層)和第二金屬層。在一些實現中，使用圖7-8中描述和圖示的半加成圖案化(SAP)來形成第二重分佈互連1171-1174中的一或多個。
階段15圖示了形成電介質層1180和在電介質層1180中形成若干第三重分佈互連1181-1184之後的狀態。在一些實現中，第三重分佈互連1181-1184中的一或多個互連包括第一金屬層(例如，晶種層)和第二金屬層。在一些實現中，使用圖7-8中描述和圖示的半加成圖案化(SAP)來形成第三重分佈互連1181-1184中的一或多個。
如圖11E中所示的階段16圖示了在提供至少一個凸塊下金屬化(UBM)層之後的狀態。具體地，階段16圖示了在提供第一凸塊下金屬化(UBM)層1191、第二UBM層1192、第三UBM層1193以及第四UBM層1194之後的狀態。在電介質層1190上提供這些UBM層。階段11圖示了該組電介質層1190。在一些實現中，該組電介質層1190包括電介質層1160、1170和1180。在一些實現中，焊球可以耦合至重分佈互連而不是UBM層。在一些實現中，提供UBM層是可任選的。
階段17圖示了在UBM層上提供至少一個焊球之後的狀態。具體地，第一焊球1195耦合至第一UBM層1191，第二焊球1196耦合至第二UBM層1192，第三焊球1197耦合至第三UBM層1193，並且第四焊球1198耦合至第四UBM層1194。
階段18圖示了在移除(例如，拋光)第二載體1150之後的狀態。如階段18處所示的，移除載體1150的至少一部分(例如，移除整個載體1150)。在一些實現中，亦移除封裝材料1140的至少一部分。
包括混合基板中的高密度晶粒間互連的示例性集成裝置，該混合基板包括有機和無機電介質層
圖12概念地圖示了包括暴露的(例如，側面部分沒有封裝的)若干晶粒的集成裝置(例如，半導體裝置、集成封裝)的側視圖的另一實例。具體地，圖12圖示了集成裝置1200(例如，集成封裝)，其包括第一電介質層1202、第二電介質層1203、第一組焊球1204、第一晶粒1206、第二晶粒1208、封裝材料1220以及底部填料1222。
圖12類似於圖2，除了圖12具有暴露的一或多個晶粒。亦即，晶粒的一些部分(例如，頂面)沒有封裝材料1220。在一些實現中，這種配置允許集成裝置的更好的熱耗散及/或散熱。在一些實現中，可以提供封裝材料1220，以使得封裝材料1220不覆蓋晶粒1206及/或1208的頂面。在一些實現中，可以提供封裝材料1220，以使得封裝材料1220覆蓋這些晶粒。在這種情況下，可以移除(例如，磨掉)封裝材料1220的諸部分以使晶粒1206及/或1208暴露。不同實現可以不同地(例如，在製造程序的不同階段期間)移除封裝材料1220。參照回到圖11A-11E，在一些實現中，可以在圖11A-11E中所示的序列的階段8或9之後移除封裝材料1220的諸部分。在一些實現中，可以在階段18之後移除封裝材料1220的諸部分。
不同實現可以將不同材料用於封裝材料1220。例如，封裝材料1220可以包括至少模塑膠、環氧樹脂及/或聚合物填料中的一者。封裝互連1270和焊盤1272位於封裝材料1220內。圖12圖示了封裝互連1270是焊球。然而，在一些實現中，封裝互連1270可以是另一互連。
第一電介質層1202不同於第二電介質層1203。第一 電介質層1202是有機電介質層。第二電介質層1203是無機電介質層。在一些實現中，第一電介質層1202包括若干有機電介質層。在一些實現中，有機電介質層可以包括至少聚醯亞胺、苯并噁唑(PBO)及/或聚合物層中的一者。在一些實現中，第二電介質層1203包括若干無機電介質層。在一些實現中，無機電介質層可以包括至少氧化矽、氮化矽、碳化矽、包含SiN SiO2膜的碳中的一者。在一些實現中，第二電介質層1203是聚合物膜。
圖12圖示了第一電介質層1202包括一組金屬層。具體地，第一電介質層1202包括第一組重分佈互連1230、第一凸塊下(UBM)層1232、第二組重分佈互連1240、第二凸塊下(UBM)層1242、第三組重分佈互連1250、第三凸塊下(UBM)層1252、第四組重分佈互連1260、以及第四凸塊下(UBM)層1262。在一些實現中，第一、第二、第三和第四重分佈互連1230、1240、1250和1260是電介質層1202中的重分佈層。這些重分佈層可以包括通孔。不同實現可以具有不同數目的重分佈金屬層(例如，1個、2個或更多個金屬層)。在一些實現中，第一組重分佈互連1230的一部分可以被嵌入到第二電介質層1203中以供電連接。
在一些實現中，第一電介質層1202中的金屬層是使用半加成圖案化(SAP)製程來製造的。在圖7-8中進一步描述了SAP製程的實例。在一些實現中，使用SAP製程的一個結果是：至少一個重分佈層具有兩個金屬層，即第一晶種金屬層和第二金屬層。在一些實現中，第一晶種金屬層僅沿重分 佈層的基底部分形成。
圖12亦圖示了第二電介質層1203包括一組金屬層。在一些實現中，第二電介質層1203中的該組金屬層是比第一電介質層1202中的金屬層具有更高密度(例如，更小間隙)的互連。具體地，第二電介質層1203包括第一組高密度互連1280、第二組高密度互連1282、以及第三組高密度互連1284。在一些實現中，第三組高密度互連1284可以是通孔結構。在一些實現中，第三組高密度互連1284可以是任選的。第一組高密度互連1280是電耦合第一晶粒1206和第二晶粒1208的晶粒間互連。第二組高密度互連1282是電耦合至第一電介質層1202中的金屬層的互連。例如，第二組高密度互連1282電耦合至第一電介質層1202中的重分佈金屬層之一。第二組高密度互連1282是經由焊盤1272電耦合至封裝互連1270的互連。在一些實現中，第二電介質層1203中的該組金屬層中的至少一些金屬層具有約4微米(μm)或更小的間隙。
在一些實現中，第二電介質層1203中的金屬層是使用鑲嵌製程來製造的。在圖9-10中進一步描述了鑲嵌製程的實例。在一些實現中，使用鑲嵌製程的一個結果是：至少一個互連具有第一金屬層和可任選的第二金屬層。
晶粒(例如，第一晶粒1206、第二晶粒1208)可以表示不同類型的晶粒，諸如記憶體晶粒及/或處理器。在一些實現中，第一晶粒1206及/或第二晶粒1208是晶圓級晶粒。
第一晶粒1206經由第一組互連1216耦合至電介質層1202的第一表面。在一些實現中，第一組互連1216是金屬柱 (例如，金屬層)。在一些實現中，金屬柱是銅柱。第一組互連1216可以包括或者可以不包括焊球。在一些實現中，第一晶粒1206經由第一組互連1216、第一組重分佈互連1230、第一UBM層1232、第二組重分佈互連1240、及/或第二UBM層1242電耦合至該組焊球1204中的至少一個焊球。在一些實現中，這些互連(例如，互連1216)可以是金屬焊盤，從而不需要底部填料1222。
第二晶粒1208經由第二組互連1218耦合至電介質層1202的第一表面。在一些實現中，第二組互連1218是金屬柱(例如，金屬層)。在一些實現中，金屬柱是銅柱。第二組互連1218可以包括或者可以不包括焊球。在一些實現中，第二晶粒1208經由第二組互連1218、第三組重分佈互連1250、及/或第三UBM層1252電耦合至該組焊球1204中的至少一個焊球。
圖12圖示了經由底部填料1222來封裝第一組互連1216和第二組互連1218。在一些情形中，底部填料1222是可任選的。
用於提供/製造包括混合基板中的高密度晶粒間互連的集成裝置的示例性方法，該混合基板包括有機和無機電介質層
在一些實現中，製造集成裝置(例如，集成封裝)及/或基板包括若干程序。圖13圖示了用於提供集成裝置的方法的示例性流程圖。在一些實現中，圖13的方法可被用於提供/製造圖2的集成裝置及/或本案中描述的其他集成裝置。
應當注意，圖13的流程圖可以組合一或多個步驟及/ 或程序以簡化及/或闡明用於提供/製造包括若干晶粒的集成裝置的序列。
在一些實現中，圖13的流程圖圖示了一新穎方法/程序，其提供了具有高密度互連(例如，互連之間的間隙約為4微米或更小)的集成裝置及/或避免使用不必要的大著陸焊盤(例如，大凸塊焊盤)的集成裝置。
該方法提供(在1305)第一載體。在一些實現中，第一載體是基板及/或晶圓。不同實現可以將不同材料用於該載體(例如，矽基板、玻璃基板、陶瓷基板)。
該方法使用第一製程來提供(在1310)第一組互連。第一組互連包括第一密度。在一些實現中，提供(例如，形成)第一組互連包括在第一載體的第一表面(例如，頂表面)上提供第一電介質層。不同實現可以將不同材料用於第一電介質層。例如，在一些實現中，第一電介質層是至少無機電介質層(例如，無機膜、SiO2、SiN、SiC或其組合)中的一者。在一些實現中，提供第一組互連包括提供(例如，形成)第二電介質層和第一組互連(例如，互連1104、1106)。在一些實現中，第二電介質層是無機電介質層。第一組互連可以包括高密度通孔(例如，具有約2微米(μm)或更小的直徑的通孔)及/或高密度跡線(例如，具有約4微米(μm)或更小的間隙的跡線)。圖11A的階段3圖示了在提供第一組互連之後的狀態的實例。在一些實現中，第一組互連中的一或多個互連包括第一金屬層(例如，晶種層)和第二金屬層，如圖4及/或9中所示出和描述的。在一些實現中，第一組互連 是經由使用圖9-10中描述和圖示的製程(例如，鑲嵌製程)來形成的。在一些實現中，可以提供(例如，形成)額外的互連和電介質並且這些額外的互連和電介質耦合至第一組互連。在一些實現中，這些額外的互連中的一或多個可包括第一金屬層(例如，晶種層)和第二金屬層，如圖3及/或7中所示出和描述的。在一些實現中，這些額外的互連中的一或多個可包括第一金屬層(例如，晶種層)和第二金屬層，如圖4及/或9中所示出和描述的。
該方法(在1315)提供至少一個集成裝置(例如，第一晶粒)並且將該至少一個集成裝置耦合至第一組互連。例如，第一晶粒和第二晶粒的前側(有效側)可以耦合至第一組互連。在一些實現中，將集成裝置耦合至第一組互連可以包括在該集成裝置與第一組互連之間提供(例如，形成)底部填料。在一些實現中，提供底部填料，以使得該底部填料覆蓋第一組互連。在一些實現中，提供底部填料是可任選的。不同實現可以使用不同製程(例如，毛細作用或預塗敷)來提供底部填料。
該方法在集成裝置上提供(在1320)封裝層(例如，模塑膠)。封裝層實質上或完全圍繞或封裝集成裝置。不同實現可以將不同材料用於封裝層，諸如模塑膠及/或環氧樹脂。應當注意，在一些實現中，可以在提供封裝材料之前提供(例如，形成)一組互連(例如，焊球或金屬樁/柱)。
該方法提供(在1325)一組穿透封裝互連(例如，穿透封裝通孔)。在一些實現中，提供該組穿透封裝互連包括 在封裝層中提供(例如，形成)一組腔並且用導電材料來填充(例如，鍍敷)這些腔。在一些實現中，使用鐳射製程(例如，使用鐳射來鑽孔)以在封裝層中形成腔。在一些實現中，用銅或焊料來形成腔中的該組互連。如以上所提及的，在一些實現中，在提供封裝層之前提供(例如，形成)該組互連。在一些實現中，可任選地移除封裝層的諸部分以使封裝層變薄或者使封裝層中的集成裝置暴露。
該方法在封裝層上提供(在1330)第二載體。在一些實現中，使用鍵合劑(例如，膠水)來將第二載體耦合(例如，鍵合)至封裝層。在一些實現中，第二載體是鍵合帶。在一些實現中，第二載體是基板及/或晶圓。
該方法隨後移除(在1335)第一載體。在一些實現中，移除第一載體包括研磨、蝕刻及/或拋光第一載體。在一個實例中，若載體是矽(Si)載體，則該載體被研磨至較小厚度並且隨後使用化學製品(諸如TMAH、KOH)以移除所有矽載體直至到達電介質層1102，其可以包括(SiO2、SiN或SiC等)。在一些實現中，亦可以移除耦合至第一載體的電介質層的一些或全部。
該方法使用第二製程來提供(在1340)第二組互連。第二組互連包括第二密度。在一些實現中，提供(例如，形成)第二組互連包括提供一或多個電介質層和一或多個互連。在一些實現中，電介質層是有機層。在一些實現中，第二組互連是重分佈互連。在一些實現中，一或多個重分佈互連包括第一金屬層(例如，晶種層)和第二金屬層。在一些 實現中，使用圖7-8中描述和圖示的半加成圖案化(SAP)來形成第一重分佈互連中的一或多個。
在一些實現中，提供(在1340)第二組互連包括提供至少一個凸塊下金屬化(UBM)層。在一些實現中，焊球可以耦合至重分佈互連及/或UBM層。在一些實現中，提供UBM層是可任選的。
該方法移除(在1345)第二載體。在一些實現中，移除第二載體包括拋光及/或研磨第二載體。在一些實現中，亦移除封裝層的至少一部分。
用於提供/製造重分佈層的示例性序列
在一些實現中，提供包括重分佈層的集成裝置包括若干製程。圖14(包括圖14A-14C)圖示了用於提供包括若干重分佈層的集成裝置(例如，晶粒)的示例性序列。在一些實現中，圖14A-14C的序列可被用於提供/製造圖2、3、5-6的集成裝置及/或重分佈層及/或本案中描述的其他集成裝置(例如，晶粒)及/或重分佈層。亦應當注意，圖14A-14C的序列可被用於提供/製造亦包括電路元件的集成裝置。進一步應當注意，圖14A-14C的序列可以組合一或多個階段以簡化及/或闡明用於提供包括重分佈層的集成裝置的序列。
如圖14A的階段1中所示，提供基板(例如，基板1401)。在一些實現中，基板1401是晶圓。不同實現可以將不同材料用於該基板(例如，矽基板、玻璃基板、陶瓷基板)。
另外，在階段1，在基板1401上提供若干較低層金屬層和電介質層(例如，較低層金屬和電介質層1402)。不同實 現可以提供不同數目的較低層金屬層和電介質層(例如，M1金屬層、M2金屬層、M3金屬層、M4金屬層、M5金屬層、M6金屬層、M7金屬層)。
在一些實現中，亦提供電路、線路及/或互連。然而，出於簡化和清楚的目的，在較低層金屬層和電介質層1402中未圖示電路、線路及/或互連。
此外，在階段1處，在較低層金屬層和電介質層1402上提供至少一個焊盤(例如，焊盤1404、1425、1429)。在一些實現中，焊盤1404耦合至較低層金屬層之一(例如，頂部的較低層金屬層、M7金屬層)。在一些實現中，焊盤1404是鋁焊盤。然而，不同實現可以將不同材料用於焊盤1404。不同實現可以使用不同製程來在較低層金屬層和電介質層1402上提供焊盤。例如，在一些實現中，光刻及/或蝕刻製程可被用於在較低層金屬層和電介質層1402上提供焊盤1404。
另外，在階段1處，在較低層金屬層和電介質層1402上提供鈍化層(例如，鈍化層1406)。不同實現可以將不同材料用於鈍化層1406。如階段4中所示，在較低層金屬層和電介質層1402上提供鈍化層1406，以使得焊盤1404的至少一部分被暴露。應當注意，取代較低層金屬層，在一些實現中，可以提供其他金屬層。例如，可以在階段1處提供經由鑲嵌製程限定的金屬層。
在階段2，在鈍化層1406和焊盤1404、1425和1429上提供第一絕緣層(例如，第一絕緣層1408)。在一些實現中，第一絕緣層1408是電介質層。不同實現可以將不同材料用 於第一絕緣層1408。例如，第一絕緣層1408可以是苯并噁唑(PbO)層或者聚合物層。
在階段3，在第一絕緣層1408中提供/建立若干腔(例如，腔、溝)。如階段3中進一步示出的，在焊盤1404上建立腔1409。類似地，在焊盤1425上建立腔1411，並且在焊盤1429上建立腔1413。不同實現可以不同地建立腔(例如，腔1009)。例如，可以經由蝕刻第一絕緣層1408來提供/建立腔1409。
在圖14B的階段4，提供第一金屬重分佈層。具體地，在焊盤1404和第一絕緣層1408上提供第一金屬重分佈層1410。如階段4中所示，第一金屬重分佈層1410耦合至焊盤1404。第一金屬重分佈層1410亦包括第一金屬層1430和第二金屬層1432。亦即，在一些實現中，第一金屬層1430和第二金屬層1432與第一金屬重分佈層1410在相同的層上。在一些實現中，第一和第二金屬層1430和1432是通孔。在一些實現中，第一金屬重分佈層1410是銅層。出於清楚的目的，金屬層1410、1430和1432被示為一個層。然而，在一些實現中，金屬層1410、1430及/或1432中的一或多個可以包括兩個金屬層，即第一金屬層(例如，晶種層)和第二金屬層。在圖3、5、6、7和8中描述了包括晶種層的重分佈層的實例。類似地，出於清楚的目的，圖14B-14C中描述的其他重分佈層被圖示為一個金屬層，但是在一些實現中可以包括兩個金屬層(例如，第一晶種層和第二金屬層)。
在階段5，提供若干絕緣層和若干重分佈層。具體地 ，提供第二絕緣層1414和第三絕緣層1416。此外，提供第二金屬重分佈層1420。另外，提供若干金屬層(1440、1450、1442、1452)。在一些實現中，金屬層是重分佈層的一部分。在一些實現中，一些金屬層包括通孔。例如，在一些實現中，金屬層1442和1452是通孔並且金屬層1440和1450是跡線。
在階段6，在絕緣層1416中提供腔1417。絕緣層1416中的腔1417在第二金屬重分佈層1420的一部分之上。
在圖14C的階段7，提供凸塊下金屬化(UBM)層。具體地，在絕緣層1416的腔1417中提供凸塊下金屬化(UBM)層1470。在一些實現中，UBM層1470是銅層。
在階段8，在UBM層上提供焊球。具體地，焊球1480耦合至UBM層1470。
示例性電子設備
圖15圖示了可集成有前述集成裝置、半導體裝置、積體電路、晶粒、中介層或封裝中的任一者的各種電子設備。例如，行動電話1502、膝上型電腦1504以及固定位置終端1506可包括如本文所述的集成裝置1500。集成裝置1500可以是例如本文所述的積體電路、基板、晶粒、封裝或層疊封裝(PoP)裝置中的任一者。圖15中所圖示的設備1502、1504、1506僅是示例性的。其他電子設備亦能以集成裝置1500為其特徵，此類電子設備包括但不限於行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、啟用GPS的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單位(諸如儀錶讀取設備)、 通訊設備、智慧型電話、平板電腦或者儲存或檢索資料或電腦指令的任何其他設備，或者其任何組合。
圖2、3、4、5、6、7、8、9、10、11A-11E、12、13、14A-14C及/或15中圖示的組件、步驟、特徵及/或功能之中的一或多個可以被重新安排及/或組合成單個組件、步驟、特徵或功能，或可以實施在數個元件、步驟、或功能中。亦可添加額外的元件、組件、步驟、及/或功能而不會脫離本案。亦應當注意，本案中的圖2、3、4、5、6、7、8、9、10、11A-11E、12、13、14A-14C及/或15及其相應描述不限於晶粒及/或IC。在一些實現中，圖2、3、4、5、6、7、8、9、10、11A-11E、12、13、14A-14C及/或15及其相應描述可被用於製造、建立、提供、及/或生產集成裝置。在一些實現中，集成裝置可以包括晶粒封裝、積體電路(IC)、晶圓、半導體裝置、基板及/或中介層。
措辭「示例性」在本文中用於表示「用作示例、例子或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C可仍被認為是彼此耦合的--即便它們並非彼此直接實體接觸。
亦應注意，這些實施例可能是作為被圖示為流程圖、流程圖表、結構圖、或方塊圖的程序來描述的。儘管流程 圖可能會把諸操作描述為順序程序，但是這些操作中有許多操作能夠並行或併發地執行。另外，這些操作的次序可以被重新安排。程序在其操作完成時終止。
本文中所描述的本案的各種態樣可實現於不同系統中而不會脫離本案。應注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範圍。由此，本發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本發明所屬領域中熟習此項技術者將是顯而易見的。
200‧‧‧集成裝置
202‧‧‧第一電介質層
203‧‧‧第二電介質層
204‧‧‧第一組焊球
206‧‧‧第一晶粒
208‧‧‧第二晶粒
216‧‧‧第一組互連
218‧‧‧第二組互連
220‧‧‧封裝材料
222‧‧‧底部填料
230‧‧‧第一組重分佈互連
232‧‧‧第一凸塊下(UBM)層
240‧‧‧第二組重分佈互連
242‧‧‧第二凸塊下(UBM)層
250‧‧‧第三組重分佈互連
252‧‧‧第三凸塊下(UBM)層
260‧‧‧第四組重分佈互連
262‧‧‧第四凸塊下(UBM)層
270‧‧‧封裝互連
272‧‧‧焊盤
280‧‧‧第一組高密度互連
282‧‧‧第二組高密度互連
284‧‧‧第三組高密度互連

Claims (31)

  1. 一種集成裝置，包括：該集成裝置的一基底部分，該基底部分包括：一第一無機電介質層；該第一無機電介質層中的一第一組互連；不同於該第一無機電介質層的一第二電介質層；及該第二電介質層中的一組重分佈金屬層；耦合至該基底部分的一第一表面的一第一晶粒；及耦合至該基底部分的該第一表面的一第二晶粒，該第二晶粒經由該第一組互連電耦合至該第一晶粒。
  2. 如請求項1之集成裝置，其中該第二電介質層是一有機電介質層。
  3. 如請求項1之集成裝置，其中該第一組互連包括一第一間距，該第一間距小於該一組重分佈金屬層的一第二間距。
  4. 如請求項1之集成裝置，其中該第一組互連包括約4微米(μm)或更小的一第一間隙。
  5. 如請求項1之集成裝置，其中該第一組互連包括一第一晶種層和一第一金屬層，其中該第一晶種層耦合至該第一金屬層的一水平部分和該第一金屬層的側面部分。
  6. 如請求項1之集成裝置，其中該第一組互連包括一第一晶種層和一第一金屬層，並且該一組重分佈金屬層包括一第二晶種層和一第二金屬層，該第二晶種層僅位於該第一組互連的一水平平面表面上。
  7. 如請求項1之集成裝置，其中該第一組互連包括一第一晶種層和一第一金屬層，並且該一組重分佈金屬層包括一第二晶種層和一第二金屬層，該第二晶種層僅位於該第一組互連的一底部平面表面上。
  8. 如請求項1之集成裝置，進一步包括封裝該第一晶粒和該第二晶粒的一封裝材料。
  9. 如請求項8之集成裝置，進一步包括穿過該封裝材料的一第二組互連，該第二組互連被配置成用作層疊封裝(PoP)裝置中的一組封裝到封裝互連。
  10. 如請求項9之集成裝置，其中該第二組互連是至少一焊球及/或一穿透封裝通孔(TEV)中的一者。
  11. 如請求項1之集成裝置，其中該第一晶粒包括一第一組互連柱，該第一晶粒經由該第一組互連柱電耦合至該一組重分佈金屬層。
  12. 如請求項1之集成裝置，其中該第一無機電介質層中的該第一組互連是耦合至該第二電介質層中的該一組重分佈金屬層的一組通孔。
  13. 如請求項1之集成裝置，其中該基底部分是一中介層。
  14. 如請求項1之集成裝置，進一步包括將該第一晶粒耦合至該基底部分的一第二組互連。
  15. 如請求項14之集成裝置，其中該第二組互連包括至少一凸塊下、具有氧到氧的一銅-銅鍵合互連、及/或一銅-銅/氧-氧混合鍵合中的一者。
  16. 如請求項1之集成裝置，其中該集成裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
  17. 一種用於製造一集成裝置的方法，包括以下步驟：形成該集成裝置的一基底部分，其中形成該基底部分包括：形成一第一無機電介質層；形成該第一無機電介質層中的一第一組互連； 形成不同於該第一無機電介質層的一第二電介質層；及形成該第二電介質層中的一組重分佈金屬層；將一第一晶粒耦合至該基底部分的一第一表面；及將一第二晶粒耦合至該基底部分的該第一表面，該第二晶粒經由該第一組互連電耦合至該第一晶粒。
  18. 如請求項17之方法，其中該第二電介質層是一有機電介質層。
  19. 如請求項17之方法，其中該第一組互連包括一第一間距，該第一間距小於該一組重分佈金屬層的一第二間距。
  20. 如請求項17之方法，其中該第一組互連包括約4微米(μm)或更小的一第一間隙。
  21. 如請求項17之方法，其中該第一組互連包括一第一晶種層和一第一金屬層，其中該第一晶種層耦合至該第一金屬層的一水平部分和該第一金屬層的側面部分。
  22. 如請求項17之方法，其中該第一組互連包括一第一晶種層和一第一金屬層，並且該一組重分佈金屬層包括一第二晶種層和一第二金屬層，該第二晶種層僅位於該第一組互連的一水平平面表面上。
  23. 如請求項17之方法，其中該第一組互連包括一第一晶種層和一第一金屬層，並且該一組重分佈金屬層包括一第二晶種層和一第二金屬層，該第二晶種層僅位於該第一組互連的一底部平面表面上。
  24. 如請求項17之方法，進一步包括形成封裝該第一晶粒和該第二晶粒的一封裝材料。
  25. 如請求項24之方法，進一步包括形成穿過該封裝材料的一第二組互連，該第二組互連被配置成用作層疊封裝(PoP)裝置中的一組封裝到封裝互連。
  26. 如請求項25之方法，其中該第二組互連是至少一焊球及/或一穿透封裝通孔(TEV)中的一者。
  27. 如請求項17之方法，其中該第一晶粒包括一第一組互連柱，該第一晶粒經由該第一組互連柱電耦合至該一組重分佈金屬層。
  28. 如請求項17之方法，其中該第一無機電介質層中的該第一組互連是耦合至該第二電介質層中的該一組重分佈金屬層的一組通孔。
  29. 如請求項17之方法，進一步包括形成將該第一晶粒耦合至該基底部分的一第二組互連。
  30. 如請求項29之方法，其中該第二組互連包括至少一凸塊下、具有氧到氧的一銅-銅鍵合互連、及/或一銅-銅/氧-氧混合鍵合中的一者。
  31. 如請求項17之方法，其中該集成裝置被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦、及/或一膝上型電腦中的至少一者中。
TW104112735A 2014-05-05 2015-04-21 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置 TWI575693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461988853P 2014-05-05 2014-05-05
US14/324,136 US9418877B2 (en) 2014-05-05 2014-07-04 Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers

Publications (2)

Publication Number Publication Date
TW201545303A true TW201545303A (zh) 2015-12-01
TWI575693B TWI575693B (zh) 2017-03-21

Family

ID=54355782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112735A TWI575693B (zh) 2014-05-05 2015-04-21 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置

Country Status (6)

Country Link
US (1) US9418877B2 (zh)
EP (1) EP3140860A1 (zh)
JP (1) JP2017514314A (zh)
CN (1) CN106463496B (zh)
TW (1) TWI575693B (zh)
WO (1) WO2015171288A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104087A (zh) * 2016-02-22 2017-08-29 联发科技股份有限公司 半导体封装结构及其形成方法
TWI795532B (zh) * 2018-03-27 2023-03-11 美商英特爾股份有限公司 嵌入的多晶粒互連橋封裝、半導體裝置封裝、操作嵌入的多晶粒互連橋設備的方法及計算系統

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9455160B2 (en) * 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
US10685904B2 (en) * 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
CN104538318B (zh) * 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出型圆片级芯片封装方法
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US9449935B1 (en) * 2015-07-27 2016-09-20 Inotera Memories, Inc. Wafer level package and fabrication method thereof
KR102530537B1 (ko) 2016-04-11 2023-05-10 삼성전자주식회사 반도체 패키지
US10026716B2 (en) * 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US10475769B2 (en) 2016-06-23 2019-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US9997471B2 (en) 2016-07-25 2018-06-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
WO2018063400A1 (en) 2016-09-30 2018-04-05 Intel Corporation Multi-chip package with high density interconnects
CN107958876A (zh) * 2016-10-14 2018-04-24 钰桥半导体股份有限公司 具有嵌入式元件及加强层的线路板及其制法
CN107958883A (zh) * 2016-10-14 2018-04-24 钰桥半导体股份有限公司 具有散热座的散热增益型面对面半导体组件及制作方法
CN108022897A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
US10032702B2 (en) * 2016-12-09 2018-07-24 Dyi-chung Hu Package structure and manufacturing method thereof
US20180166419A1 (en) * 2016-12-12 2018-06-14 Nanya Technology Corporation Semiconductor package
US10002852B1 (en) * 2016-12-15 2018-06-19 Dyi-chung Hu Package on package configuration
WO2018125066A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Package substrate having copper alloy sputter seed layer and high density interconnects
CN109983570A (zh) * 2016-12-29 2019-07-05 英特尔公司 具有晶片级有源管芯和外部管芯底座的半导体封装
US20190279935A1 (en) * 2016-12-29 2019-09-12 Intel Corporation Semiconductor package having package substrate containing non-homogeneous dielectric layer
KR20180086804A (ko) 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
CN107195625A (zh) * 2017-07-05 2017-09-22 中芯长电半导体（江阴）有限公司 双面塑封扇出型系统级叠层封装结构及其制备方法
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US10797022B2 (en) * 2017-10-06 2020-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN107768344B (zh) * 2017-10-26 2019-01-11 长鑫存储技术有限公司 半导体封装系统整合装置及其制造方法
US10861814B2 (en) * 2017-11-02 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10522501B2 (en) * 2017-11-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US10510634B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method
US10504871B2 (en) 2017-12-11 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102028715B1 (ko) * 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
TWI658547B (zh) * 2018-02-01 2019-05-01 財團法人工業技術研究院 晶片封裝模組及包含其之電路板結構
US10593628B2 (en) * 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10510645B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Planarizing RDLs in RDL-first processes through CMP process
US10867925B2 (en) 2018-07-19 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
DE102018118016A1 (de) * 2018-07-25 2020-01-30 Tdk Electronics Ag Substrat
TWI796522B (zh) * 2019-03-26 2023-03-21 新加坡商Ｐｅｐ創新私人有限公司 半導體器件封裝方法及半導體器件
US11315831B2 (en) 2019-07-22 2022-04-26 International Business Machines Corporation Dual redistribution layer structure
US11694906B2 (en) 2019-09-03 2023-07-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11605552B2 (en) 2020-02-21 2023-03-14 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US11915949B2 (en) 2020-02-21 2024-02-27 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US11310911B2 (en) * 2020-07-14 2022-04-19 Qualcomm Incorporated Three-dimensional (3D) integrated circuit (IC) integration of an embedded chip and a preformed metal routing structure
US20220406752A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die with tapered sidewall in package and fabricating method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286283A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 半導体装置の製造方法
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
JP3856130B2 (ja) 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004273591A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
JP4611943B2 (ja) * 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7468544B2 (en) * 2006-12-07 2008-12-23 Advanced Chip Engineering Technology Inc. Structure and process for WL-CSP with metal cover
US20080246126A1 (en) 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
KR101095409B1 (ko) 2007-07-25 2011-12-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
JP5545217B2 (ja) * 2008-10-20 2014-07-09 住友ベークライト株式会社 スプレー塗布用ポジ型感光性樹脂組成物及びそれを用いた貫通電極の製造方法
US8344495B2 (en) 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8193610B2 (en) * 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US9385009B2 (en) * 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP
US8637992B2 (en) 2011-11-30 2014-01-28 Invensas Corporation Flip chip package for DRAM with two underfill materials
US8963316B2 (en) * 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104087A (zh) * 2016-02-22 2017-08-29 联发科技股份有限公司 半导体封装结构及其形成方法
US10483211B2 (en) 2016-02-22 2019-11-19 Mediatek Inc. Fan-out package structure and method for forming the same
TWI795532B (zh) * 2018-03-27 2023-03-11 美商英特爾股份有限公司 嵌入的多晶粒互連橋封裝、半導體裝置封裝、操作嵌入的多晶粒互連橋設備的方法及計算系統

Also Published As

Publication number Publication date
CN106463496B (zh) 2019-03-26
EP3140860A1 (en) 2017-03-15
US20150318262A1 (en) 2015-11-05
TWI575693B (zh) 2017-03-21
JP2017514314A (ja) 2017-06-01
US9418877B2 (en) 2016-08-16
WO2015171288A1 (en) 2015-11-12
CN106463496A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
TWI575693B (zh) 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置
KR101872510B1 (ko) 재배선 층들 상에 스택된 다이들을 포함하는 통합 디바이스
US11637084B2 (en) Semiconductor package having a through intervia through the molding compound and fan-out redistribution layers disposed over the respective die of the stacked fan-out system-in-package
TWI670778B (zh) 封裝結構及其形成方法
US11362070B2 (en) Microelectronic device assemblies and packages including multiple device stacks and related methods
US10083919B2 (en) Packaging for high speed chip to chip communication
US9230936B2 (en) Integrated device comprising high density interconnects and redistribution layers
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
JP2018530160A (ja) 集積回路（ＩＣ）パッケージの間にギャップコントローラを備えるパッケージオンパッケージ（ＰｏＰ）デバイス
EP3105787B1 (en) Integrated device comprising via with side barrier layer traversing encapsulation layer
JP6192859B2 (ja) カプセル封止層の中にビアとしてワイヤを備える集積デバイス
US20220375902A1 (en) Microelectronic device assemblies and packages and related methods and systems
US20220302090A1 (en) Microelectronic device assemblies and packages including multiple device stacks and related methods

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees