JP2012009510A - 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法 - Google Patents
金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2012009510A JP2012009510A JP2010141916A JP2010141916A JP2012009510A JP 2012009510 A JP2012009510 A JP 2012009510A JP 2010141916 A JP2010141916 A JP 2010141916A JP 2010141916 A JP2010141916 A JP 2010141916A JP 2012009510 A JP2012009510 A JP 2012009510A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- fine pattern
- palladium
- metal fine
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】プリント配線板の端子部分のように、基材上に設けた金属微細パターンの表面に無電解ニッケル−パラジウム−金メッキを行う際に、下地である樹脂表面に金属の異常析出が起きるのを抑えることができる金属微細パターン付き基材の製造方法を提供し、さらに、当該製造方法によって品質に優れためっき処理面を有する、金属微細パターン付き基材、プリント配線板及び半導体装置を提供する。
【解決手段】下地となる樹脂からなる支持表面に設けられた溝に、金属微細パターンの下部を埋め込み、当該金属微細パターンの溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、前記メッキを行う領域における支持表面からの突出高さＸと、パターン間の最小距離をＹの比（Ｘ／Ｙ）が０．８未満となるようにする金属微細パターン付き基材の製造方法。
【選択図】図１
【解決手段】下地となる樹脂からなる支持表面に設けられた溝に、金属微細パターンの下部を埋め込み、当該金属微細パターンの溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、前記メッキを行う領域における支持表面からの突出高さＸと、パターン間の最小距離をＹの比（Ｘ／Ｙ）が０．８未満となるようにする金属微細パターン付き基材の製造方法。
【選択図】図１
Description
本発明は、金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法に関する。
プリント配線板上の回路は、半田接合、ワイヤボンディング等の接続信頼性を確保する目的で金メッキが行われる。
金めっきの代表的な方法の一つとして、無電解ニッケル−金メッキ法がある。この方法では、メッキ対象にクリーナー等の適宜の方法により前処理を行った後、パラジウム触媒を付与し、その後さらに無電解ニッケルメッキ処理及び無電解金メッキ処理を順次行う。ＥＮＩＧ法（Electroless Nickel Immersion Gold）は、無電解ニッケル−金メッキ法の一つであり、無電解金メッキ処理段階において、置換金メッキ処理（Immersion Gold）を行う方法である。
端子部分をＥＮＩＧ法で金メッキした場合、その端子部分をワイヤボンディングするために加熱処理する際、金被膜上にニッケルが拡散し接続信頼性が低下する問題がある。ニッケル拡散の問題に対し、ニッケル−金被膜上に金無電解メッキ処理をさらに行い、金の膜厚を厚くすることによって耐熱性を確保できる。
金めっきの代表的な方法の一つとして、無電解ニッケル−金メッキ法がある。この方法では、メッキ対象にクリーナー等の適宜の方法により前処理を行った後、パラジウム触媒を付与し、その後さらに無電解ニッケルメッキ処理及び無電解金メッキ処理を順次行う。ＥＮＩＧ法（Electroless Nickel Immersion Gold）は、無電解ニッケル−金メッキ法の一つであり、無電解金メッキ処理段階において、置換金メッキ処理（Immersion Gold）を行う方法である。
端子部分をＥＮＩＧ法で金メッキした場合、その端子部分をワイヤボンディングするために加熱処理する際、金被膜上にニッケルが拡散し接続信頼性が低下する問題がある。ニッケル拡散の問題に対し、ニッケル−金被膜上に金無電解メッキ処理をさらに行い、金の膜厚を厚くすることによって耐熱性を確保できる。
しかし、環境対策の観点から今後必須とされる鉛フリー半田の溶融温度は２６０℃程度に達し、従来の鉛半田の溶融温度よりも高い。このため鉛フリー半田対応を考慮すると、端子部分の金メッキについては、従来よりも更に高耐熱性であることが必要とされる。ＥＮＩＧ法では、鉛フリー半田を行う際の高温加熱に対して充分に対処できない場合があり、また、高耐熱性を確保すべく金の膜厚を厚くすればするほどコスト高になるという問題がある。
上記問題を解決するために、無電解ニッケル−パラジウム−金メッキ法の適用が検討され始めている。この方法では、上記無電解ニッケル−金メッキ法の無電解ニッケルメッキ処理の後、無電解パラジウムメッキ処理を行い、続いて無電解金メッキ処理を行う。
ＥＮＥＰＩＧ法（Electroless Nickel Electroless Palladium Immersion Gold）は、無電解ニッケル−パラジウム−金メッキ法の一つであり、無電解ニッケル−パラジウム−金メッキ法の無電解金メッキ処理段階において、置換金メッキ処理（Immersion Gold）を行う方法である（特許文献１）。無電解ニッケル−パラジウム−金メッキ法では、回路や端子部分における導体材料の拡散防止および耐食性向上、ニッケル酸化防止および拡散防止が可能である。また、無電解ニッケル−パラジウム−金メッキ法は、無電解パラジウムめっき被膜を設けることによって、金によるニッケル酸化を防止することができるので、熱負荷の大きい鉛フリー半田接合の信頼性が向上し、さらに金の膜厚を厚くしなくてもニッケル拡散が生じないため、無電解ニッケル−金メッキ法よりも低コスト化できる利点もある。
ＥＮＥＰＩＧ法（Electroless Nickel Electroless Palladium Immersion Gold）は、無電解ニッケル−パラジウム−金メッキ法の一つであり、無電解ニッケル−パラジウム−金メッキ法の無電解金メッキ処理段階において、置換金メッキ処理（Immersion Gold）を行う方法である（特許文献１）。無電解ニッケル−パラジウム−金メッキ法では、回路や端子部分における導体材料の拡散防止および耐食性向上、ニッケル酸化防止および拡散防止が可能である。また、無電解ニッケル−パラジウム−金メッキ法は、無電解パラジウムめっき被膜を設けることによって、金によるニッケル酸化を防止することができるので、熱負荷の大きい鉛フリー半田接合の信頼性が向上し、さらに金の膜厚を厚くしなくてもニッケル拡散が生じないため、無電解ニッケル−金メッキ法よりも低コスト化できる利点もある。
上述したように無電解ニッケル−パラジウム−金メッキ法は、無電解ニッケル−金メッキ法と比べて、高熱負荷に対する接続信頼性が高い。しかし、プリント配線板の回路に無電解ニッケル−パラジウム−金メッキを行うと、無電解パラジウムメッキ処理段階において、導体回路を支持している樹脂表面の端子部分の周囲に金属が異常析出し、メッキ処理面の品質を落とし、甚だしい場合には、隣接する端子間でショートを起こす原因となることが発見された。
また、回路の微細化に伴い回路間隔が狭くなるほど、隣接する導体回路間の樹脂表面に異常析出が発生しやすくなることも発見された。
また、回路の微細化に伴い回路間隔が狭くなるほど、隣接する導体回路間の樹脂表面に異常析出が発生しやすくなることも発見された。
本発明は、上記問題点を解消するためになされたものであって、プリント配線板の端子部分、或いはプリント配線板以外の電子部品の導体回路表面、その他にも樹脂基材上に支持された金属微細パターンの表面をメッキ処理の対象とし、そのようなメッキ処理対象面に無電解ニッケル−パラジウム−金メッキを行う際に、下地である樹脂表面に金属の異常析出が起きるのを抑えることができるメッキ処理品の製造方法を提供することを目的とする。
さらに本発明は、品質に優れたメッキ処理面を有する金属微細パターン付き基材、プリント配線板及び半導体装置を提供することを目的とする。
さらに本発明は、品質に優れたメッキ処理面を有する金属微細パターン付き基材、プリント配線板及び半導体装置を提供することを目的とする。
上記目的は、下記発明（１）〜（１５）により達成される。
（１）金属微細パターン付き基材であって、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれており、
前記金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における金属微細パターンの支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする、金属微細パターン付き基材。
（２）前記金属微細パターンのニッケル−パラジウム−金メッキ層を有する領域のラインアンドスペース（Ｌ／Ｓ）が５〜１００μｍ／５〜１００μｍである、上記（１）に記載の金属微細パターン付き基材。
（３）プリント配線板であって、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれており、
前記導体回路の少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における導体回路の支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする、プリント配線板。
（４）前記導体回路のニッケル−パラジウム−金メッキ層を有する領域のラインアンドスペース（Ｌ／Ｓ）が５〜１００μｍ／５〜１００μｍである、上記（３）に記載のプリント配線板。
（５）前記導体回路のニッケル−パラジウム−金メッキ層を有する領域が、端子を形成する領域である、上記（３）又は（４）に記載のプリント配線板。
（６）前記（５）に記載のプリント配線板に半導体素子を搭載し、当該プリント配線板の端子と半導体素子の出入力部を接続したことを特徴とする半導体装置。
（７）金属微細パターン付き基材の製造方法であって、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれてなる処理用基材を準備する工程と、
前記処理用基材の金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする、金属微細パターン付き基材の製造方法。
（８）前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域のラインアンドスペース（Ｌ／Ｓ）を５〜１００μｍ／５〜１００μｍとなるようにする、上記（７）に記載の金属微細パターン付き基材の製造方法。
（９）前記処理用基材を準備する工程において、処理用基材の支持表面にレーザーによって溝を形成し、当該溝に金属を堆積させることによって金属微細パターンを形成する、上記（７）又は（８）に記載の金属微細パターン付き基材の製造方法。
（１０）前記処理用基材を準備する工程において、金属微細パターン転写シートの金属微細パターンを、処理用基材の加熱軟化させた支持表面に転写する、上記（７）又は（８）に記載の金属微細パターン付き基材の製造方法。
（１１）プリント配線板の製造方法であって、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれてなる処理用配線板を準備する工程と、
前記処理用配線板の導体回路の少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする、プリント配線板の製造方法。
（１２）前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域のラインアンドスペース（Ｌ／Ｓ）を５〜１００μｍ／５〜１００μｍとなるようにする、上記（１１）に記載のプリント配線板の製造方法。
（１３）前記導体回路のニッケル−パラジウム−金メッキ層を行う領域が、端子を形成する領域である、上記（１１）又は（１２）に記載のプリント配線板の製造方法。
（１４）前記処理用配線板を準備する工程において、処理用配線板の支持表面にレーザーによって溝を形成し、当該溝に金属を堆積させることによって導体回路を形成する、上記（１１）乃至（１３）のいずれか１に記載のプリント配線板の製造方法。
（１５）前記処理用配線板を準備する工程において、導体回路転写シートの導体回路を、処理用配線板の加熱軟化させた支持表面に転写する、上記（１１）乃至（１３）のいずれか１に記載のプリント配線板の製造方法。
（１）金属微細パターン付き基材であって、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれており、
前記金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における金属微細パターンの支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする、金属微細パターン付き基材。
（２）前記金属微細パターンのニッケル−パラジウム−金メッキ層を有する領域のラインアンドスペース（Ｌ／Ｓ）が５〜１００μｍ／５〜１００μｍである、上記（１）に記載の金属微細パターン付き基材。
（３）プリント配線板であって、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれており、
前記導体回路の少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における導体回路の支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする、プリント配線板。
（４）前記導体回路のニッケル−パラジウム−金メッキ層を有する領域のラインアンドスペース（Ｌ／Ｓ）が５〜１００μｍ／５〜１００μｍである、上記（３）に記載のプリント配線板。
（５）前記導体回路のニッケル−パラジウム−金メッキ層を有する領域が、端子を形成する領域である、上記（３）又は（４）に記載のプリント配線板。
（６）前記（５）に記載のプリント配線板に半導体素子を搭載し、当該プリント配線板の端子と半導体素子の出入力部を接続したことを特徴とする半導体装置。
（７）金属微細パターン付き基材の製造方法であって、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれてなる処理用基材を準備する工程と、
前記処理用基材の金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする、金属微細パターン付き基材の製造方法。
（８）前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域のラインアンドスペース（Ｌ／Ｓ）を５〜１００μｍ／５〜１００μｍとなるようにする、上記（７）に記載の金属微細パターン付き基材の製造方法。
（９）前記処理用基材を準備する工程において、処理用基材の支持表面にレーザーによって溝を形成し、当該溝に金属を堆積させることによって金属微細パターンを形成する、上記（７）又は（８）に記載の金属微細パターン付き基材の製造方法。
（１０）前記処理用基材を準備する工程において、金属微細パターン転写シートの金属微細パターンを、処理用基材の加熱軟化させた支持表面に転写する、上記（７）又は（８）に記載の金属微細パターン付き基材の製造方法。
（１１）プリント配線板の製造方法であって、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれてなる処理用配線板を準備する工程と、
前記処理用配線板の導体回路の少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする、プリント配線板の製造方法。
（１２）前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域のラインアンドスペース（Ｌ／Ｓ）を５〜１００μｍ／５〜１００μｍとなるようにする、上記（１１）に記載のプリント配線板の製造方法。
（１３）前記導体回路のニッケル−パラジウム−金メッキ層を行う領域が、端子を形成する領域である、上記（１１）又は（１２）に記載のプリント配線板の製造方法。
（１４）前記処理用配線板を準備する工程において、処理用配線板の支持表面にレーザーによって溝を形成し、当該溝に金属を堆積させることによって導体回路を形成する、上記（１１）乃至（１３）のいずれか１に記載のプリント配線板の製造方法。
（１５）前記処理用配線板を準備する工程において、導体回路転写シートの導体回路を、処理用配線板の加熱軟化させた支持表面に転写する、上記（１１）乃至（１３）のいずれか１に記載のプリント配線板の製造方法。
本発明によれば、金属微細パターン付き基材の金属微細パターンを樹脂表面に埋め込み、露出した導体回路の表面をメッキ処理することによって、メッキ浴に対する導体回路の露出面積が小さくなるので、金属微細パターンの存在によって生じる反応活性場（メッキ浴の反応活性が高い空間）を小さくすることができる。
また、金属微細パターンを樹脂表面に埋め込むことによって、樹脂表面の回路凹凸（回路頂上部と樹脂表面の高低差）が小さくなるため、樹脂表面の洗浄性が向上し、パラジウム触媒の除去性が向上する。
従って本発明によれば、金属微細パターン付き基材の金属微細パターンの周囲における金属の異常析出を防止することができる。
さらに本発明では、金属微細パターンの露出面積を小さくするために導体回路を樹脂表面に埋め込むので、金属微細パターンの厚さを薄くする（回路断面積を小さくする）必要が無い。従って本発明によれば、金属の異常析出を防止することができるだけでなく、信号の伝達速度が遅くなる問題を回避することができる。
また、金属微細パターンを樹脂表面に埋め込むことによって、樹脂表面の回路凹凸（回路頂上部と樹脂表面の高低差）が小さくなるため、樹脂表面の洗浄性が向上し、パラジウム触媒の除去性が向上する。
従って本発明によれば、金属微細パターン付き基材の金属微細パターンの周囲における金属の異常析出を防止することができる。
さらに本発明では、金属微細パターンの露出面積を小さくするために導体回路を樹脂表面に埋め込むので、金属微細パターンの厚さを薄くする（回路断面積を小さくする）必要が無い。従って本発明によれば、金属の異常析出を防止することができるだけでなく、信号の伝達速度が遅くなる問題を回避することができる。
本発明は、プリント配線板以外の電子部品の導体回路表面に対しても好適に適用することができ、さらには、電子部品以外の様々な分野において、樹脂基材上に支持された金属微細パターンをめっきする場合にも好適に適用することができ、品質の良いめっき面が得られる。
プリント配線板の導体回路に無電解ニッケル−パラジウム−金メッキを行う際に、導体回路の周囲に異常析出が起こる原因は、次のように考えられる。
プリント配線板の導体回路に無電解ニッケル−パラジウム−金メッキを行う際に、前処理として、パラジウム触媒を被処理面に付与してからニッケル無電解めっきを行うが、パラジウム触媒付与工程の段階で、端子表面に選択的に金属Ｐｄを充分量付着させたまま、支持体である樹脂表面からＰｄ２＋イオンを完全に除去することが困難であることが原因の一つと考えられる。樹脂表面に残留したＰｄ２＋イオンは、無電解パラジウムメッキ浴中で０（ゼロ）価に還元され、この還元されたＰｄが核となって金属Ｐｄ粒が成長すると考えられる。
プリント配線板の導体回路に無電解ニッケル−パラジウム−金メッキを行う際に、前処理として、パラジウム触媒を被処理面に付与してからニッケル無電解めっきを行うが、パラジウム触媒付与工程の段階で、端子表面に選択的に金属Ｐｄを充分量付着させたまま、支持体である樹脂表面からＰｄ２＋イオンを完全に除去することが困難であることが原因の一つと考えられる。樹脂表面に残留したＰｄ２＋イオンは、無電解パラジウムメッキ浴中で０（ゼロ）価に還元され、この還元されたＰｄが核となって金属Ｐｄ粒が成長すると考えられる。
さらに、導体回路周囲の樹脂表面に異常析出が限局的に発生する理由は、端子の近傍は、メッキ浴の反応活性が高くなっており、ニッケル被膜からニッケルが溶出し、ニッケル溶出地点近傍の樹脂表面でＮｉからＰｄへの置換（溶出Ｎｉ＋樹脂表面Ｐｄ２＋→Ｎｉ２＋＋Ｐｄ）が多発するためと考えられる。
特に、隣接しあう導体回路の間に挟まれた領域は、導体回路の密集した空間であるためメッキ浴の反応活性が極めて高くなると考えられる。また、回路が微細化し導体回路間の距離が小さくなるほど、導体回路の密集の度合いが高くなるため、隣接しあう導体回路の間に挟まれた領域では、メッキ浴の反応活性が高くなると考えられる。
特に、隣接しあう導体回路の間に挟まれた領域は、導体回路の密集した空間であるためメッキ浴の反応活性が極めて高くなると考えられる。また、回路が微細化し導体回路間の距離が小さくなるほど、導体回路の密集の度合いが高くなるため、隣接しあう導体回路の間に挟まれた領域では、メッキ浴の反応活性が高くなると考えられる。
本発明者は、導体回路を樹脂表面に埋め込むことによって、導体回路周囲の金属析出を抑えることが可能となり、特に、隣接する導体回路の間に挟まれた領域の金属析出を抑えることが可能となることを発見した。
導体回路を樹脂表面に埋め込むことによって、メッキ浴に対する導体回路の露出面積が小さくなるので、導体回路の存在によって生じる反応活性場（メッキ浴の反応活性が高い空間）を小さくすることができる。
また、導体回路を樹脂表面に埋め込むことによって、樹脂表面の回路凹凸（回路頂上部と樹脂表面の高低差）が小さくなるため、樹脂表面の洗浄性が向上し、パラジウム触媒の除去性が向上する。
導体回路を樹脂表面に埋め込むことによって、メッキ浴に対する導体回路の露出面積が小さくなるので、導体回路の存在によって生じる反応活性場（メッキ浴の反応活性が高い空間）を小さくすることができる。
また、導体回路を樹脂表面に埋め込むことによって、樹脂表面の回路凹凸（回路頂上部と樹脂表面の高低差）が小さくなるため、樹脂表面の洗浄性が向上し、パラジウム触媒の除去性が向上する。
導体回路を樹脂表面に埋め込まなくても、導体回路の厚さを薄くする（高さを低くする）ことでもメッキ浴に対する導体回路の露出面積を小さくし、且つ、樹脂表面の回路凹凸を小さくすることは可能であるが、その場合には導体回路の横断面積が小さくなるので電気抵抗が増大し、信号の伝達速度が遅くなるという問題が生じる。特に、回路が微細化するほど、このような信号の伝達速度が遅くなる問題が大きくなる。
これに対し本発明では、導体回路の露出面積を小さくするために導体回路を樹脂表面に埋め込むので、導体回路の厚さを薄くする必要が無い。従って、本発明によれば、金属の異常析出を防止することができるだけでなく、信号の伝達速度が遅くなる問題を回避することができる。
これに対し本発明では、導体回路の露出面積を小さくするために導体回路を樹脂表面に埋め込むので、導体回路の厚さを薄くする必要が無い。従って、本発明によれば、金属の異常析出を防止することができるだけでなく、信号の伝達速度が遅くなる問題を回避することができる。
また、上述したように、プリント配線板の導体回路に無電解ニッケル−パラジウム−金メッキを行う際の異常析出は、導体回路の微細化によって導体回路間の距離が小さくなるほど起きやすくなり、且つ、信号の伝達速度も導体回路の微細化によって回路の横断面積が小さくなるほど遅くなるが、本発明は、微細化した導体回路に無電解ニッケル−パラジウム−金メッキを行う場合に効果的に金属析出を防止することができ、且つ、信号の伝達速度が遅くなる問題を回避することができる。
本発明は、プリント配線板以外の電子部品の導体回路表面に対しても好適に適用することができ、さらには、電子部品以外の様々な分野において、樹脂基材上に支持された金属微細パターンをめっきする場合にも好適に適用することができ、品質の良いめっき面が得られる。
上記知見に基づき、下記発明が提供される。
本発明の金属微細パターン付き基材は、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれており、
前記金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における金属微細パターンの支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする。
本発明の金属微細パターン付き基材は、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれており、
前記金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における金属微細パターンの支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする。
また、本発明のプリント配線板は、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれており、
前記導体回路の少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における導体回路の支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする。
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれており、
前記導体回路の少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における導体回路の支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする。
また、本発明の半導体装置は、上記本発明のプリント配線板に半導体素子を搭載し、当該プリント配線板の端子と半導体素子の出入力部を接続したことを特徴とする。
また、本発明の金属微細パターン付き基材の製造方法は、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれてなる処理用基材を準備する工程と、
前記処理用基材の金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする。
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれてなる処理用基材を準備する工程と、
前記処理用基材の金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする。
また、本発明のプリント配線板の製造方法は、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれてなる処理用配線板を準備する工程と、
前記処理用配線板の導体回路の少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする。
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれてなる処理用配線板を準備する工程と、
前記処理用配線板の導体回路の少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする。
以下、プリント配線板の最外層に銅回路を形成し、その端子領域にめっきを行う場合を例とし、本発明を説明する。
先ず、プリント配線板の構造について説明する。
図１は、本発明に属するプリント配線板の一例の横断面を模式的に示す図である。プリント配線板１は、コア基板２を有し、その両面に導体回路層を有する。コア基板２の上面側には４層の導体回路層３ａ、３ｂ、３ｃ、３ｄが、層間絶縁層４ａ、４ｂ、４ｃを介して順次積層されており、下面側には４層の導体回路層５ａ、５ｂ、５ｃ、５ｄが、層間絶縁層４ｄ、４ｅ、４ｆを介して順次積層されている。導体回路層３ａ〜３ｄ及び５ａ〜５ｄは、コア基板または層間絶縁層からなる支持表面に形成されている。尚、最外層回路３ｄは、層間絶縁層４ｃに設けられた溝に埋め込まれており、最外層回路３ｄ以外の導体回路層（３ａ〜ｃ、５ａ〜ｄ）は、支持表面に埋め込まれていても、埋め込まれていなくてもよい。上下面の各導体回路層は、バイアホールを通じて層間接続されている。コア基板上面側の最外層回路３ｄは、大部分がソルダーレジスト層６によって被覆されているが、端子領域７はソルダーレジスト層から露出している。端子領域７の最外層回路３ｄは、溝から突出している部分がニッケル−パラジウム−金メッキ層８で被覆されている。コア基板下面側の最外層回路５ｄは、マザーボード等との接続のための開口部６ａを持つように、ソルダーレジスト層６によって被覆されている。プリント配線板１は、前記開口部６ａから露出したパッド部７ｃ上に、ハンダボール等のコンタクト部材を設けることにより、マザーボード等と接続することができる。前記開口部６ａは、パッド部７ｃとソルダーレジスト６との間に隙間を設けた構造でもよいし、パッド部７ｃの周囲がソルダーレジスト６によって被覆された構造でもよい。図１にはパッド部７ｃとソルダーレジスト６間に隙間を設けた構造の開口部６ａを示す。前記開口部６ａは、前記端子領域７のように複数の接続端子を含まず、異常析出によるショートが起こることがないため、前記開口部６ａの表面処理（不図示）は、無電解ニッケルーパラジウムー金メッキでもよいし、その他公知の表面処理方法によるものでもよい。
尚、プリント配線板１はコア基板の両面に層間絶縁層の積層構造を有するが、本発明のプリント配線板はこれに限定されず、コア基板の片面のみに層間絶縁層を有する構造でもよく、層間絶縁層を有さず、コア基板のみの構造でもよい。
先ず、プリント配線板の構造について説明する。
図１は、本発明に属するプリント配線板の一例の横断面を模式的に示す図である。プリント配線板１は、コア基板２を有し、その両面に導体回路層を有する。コア基板２の上面側には４層の導体回路層３ａ、３ｂ、３ｃ、３ｄが、層間絶縁層４ａ、４ｂ、４ｃを介して順次積層されており、下面側には４層の導体回路層５ａ、５ｂ、５ｃ、５ｄが、層間絶縁層４ｄ、４ｅ、４ｆを介して順次積層されている。導体回路層３ａ〜３ｄ及び５ａ〜５ｄは、コア基板または層間絶縁層からなる支持表面に形成されている。尚、最外層回路３ｄは、層間絶縁層４ｃに設けられた溝に埋め込まれており、最外層回路３ｄ以外の導体回路層（３ａ〜ｃ、５ａ〜ｄ）は、支持表面に埋め込まれていても、埋め込まれていなくてもよい。上下面の各導体回路層は、バイアホールを通じて層間接続されている。コア基板上面側の最外層回路３ｄは、大部分がソルダーレジスト層６によって被覆されているが、端子領域７はソルダーレジスト層から露出している。端子領域７の最外層回路３ｄは、溝から突出している部分がニッケル−パラジウム−金メッキ層８で被覆されている。コア基板下面側の最外層回路５ｄは、マザーボード等との接続のための開口部６ａを持つように、ソルダーレジスト層６によって被覆されている。プリント配線板１は、前記開口部６ａから露出したパッド部７ｃ上に、ハンダボール等のコンタクト部材を設けることにより、マザーボード等と接続することができる。前記開口部６ａは、パッド部７ｃとソルダーレジスト６との間に隙間を設けた構造でもよいし、パッド部７ｃの周囲がソルダーレジスト６によって被覆された構造でもよい。図１にはパッド部７ｃとソルダーレジスト６間に隙間を設けた構造の開口部６ａを示す。前記開口部６ａは、前記端子領域７のように複数の接続端子を含まず、異常析出によるショートが起こることがないため、前記開口部６ａの表面処理（不図示）は、無電解ニッケルーパラジウムー金メッキでもよいし、その他公知の表面処理方法によるものでもよい。
尚、プリント配線板１はコア基板の両面に層間絶縁層の積層構造を有するが、本発明のプリント配線板はこれに限定されず、コア基板の片面のみに層間絶縁層を有する構造でもよく、層間絶縁層を有さず、コア基板のみの構造でもよい。
図２は、端子領域７の一部を拡大してみた平面図である。本発明において端子領域とは、
回路層を電子部品（素子や回路など）と接続するためにソルダーレジスト層６等の絶縁材料で被覆されずに露出した領域であり、電気的接続点となるパッド部７ａと、パッド部近傍の回路７ｂを含む。
回路層を電子部品（素子や回路など）と接続するためにソルダーレジスト層６等の絶縁材料で被覆されずに露出した領域であり、電気的接続点となるパッド部７ａと、パッド部近傍の回路７ｂを含む。
図３は、図２におけるＡＡ断面、すなわち溝９と当該溝に埋め込まれた端子近傍７ｂの横断面を模式的に示す図である。層間絶縁層４ｃには、溝９が設けられており、端子近傍７ｂの下側部分が溝の中に埋め込まれている。
溝９は、底面９ａと側面９ｂを有し、これら底面と側面からなる溝表面が、端子近傍７ｂの下側部分と接触している。端子近傍７ｂの上側部分は、溝から突出しており、ニッケル−パラジウム−金メッキ層８で被覆されている。詳細には図示されていないが、ニッケル−パラジウム−金メッキ層とは、メッキ処理面側から、ニッケル被膜、パラジウム被膜、金被膜の順序で積層されている複合メッキ層である。
尚、図３に示す回路の断面図は長方形であるが、本発明のプリント配線板が有する回路の断面図の形状は、特に限定されず、長方形又は正方形であることが好ましいが、例えば、台形等であってもよい。
溝９は、底面９ａと側面９ｂを有し、これら底面と側面からなる溝表面が、端子近傍７ｂの下側部分と接触している。端子近傍７ｂの上側部分は、溝から突出しており、ニッケル−パラジウム−金メッキ層８で被覆されている。詳細には図示されていないが、ニッケル−パラジウム−金メッキ層とは、メッキ処理面側から、ニッケル被膜、パラジウム被膜、金被膜の順序で積層されている複合メッキ層である。
尚、図３に示す回路の断面図は長方形であるが、本発明のプリント配線板が有する回路の断面図の形状は、特に限定されず、長方形又は正方形であることが好ましいが、例えば、台形等であってもよい。
本発明において「埋め込まれている」とは、金属微細パターンを形成する材料によって、支持表面の溝が充填されている状態のことを意味する。そして、導体回路等の金属微細パターンが溝に埋め込まれた状態は、金属微細パターンと溝のパターンが一致して重なり合い、且つ、金属微細パターンの少なくとも下部が支持表面中に陥没した外観を呈する。
本発明において金属微細パターンの高さ（厚さ）は、溝の深さよりも大きくてもよいし、溝の深さと等しくてもよいし、溝の深さよりも小さくてもよい。ここで、金属微細パターンの高さ（厚さ）とは、溝の底面から金属微細パターンの頂上までの高さのことであり、支持表面からの「突出高さ」ではない。
本発明において金属微細パターンの高さ（厚さ）は、溝の深さよりも大きくてもよいし、溝の深さと等しくてもよいし、溝の深さよりも小さくてもよい。ここで、金属微細パターンの高さ（厚さ）とは、溝の底面から金属微細パターンの頂上までの高さのことであり、支持表面からの「突出高さ」ではない。
金属微細パターンの高さが溝の深さよりも大きい場合とは、図３に示した状態である。つまり、金属微細パターン（この例では端子近傍７ｂ）を形成する材料が、支持表面（この例では層間絶縁層４ｃ）の溝９を完全に充填し、さらに金属微細パターンが支持表面から突出している状態を意味する。
また、金属微細パターンの高さが溝の深さと等しい場合とは、図４（Ａ）に示すような状態である。つまり、金属微細パターンを形成する材料が、支持表面の溝９を完全に充填し、金属微細パターン７ｂ’の頂上面が支持表面４ｃ’と面一になっている状態を意味する。溝の表面と接触していない部分は、金属微細パターン７ｂ’の頂上面だけであり、この頂上面だけがニッケル−パラジウム−金メッキ層８で被覆されている。
また、金属微細パターンの高さが溝の深さよりも小さい場合とは、図４（Ｂ）に示すような状態である。つまり、金属微細パターン７ｂ’を形成する材料が、支持表面４ｃ’の溝の深さの途中まで充填され、金属微細パターン７ｂ’が支持表面から凹んでいる状態を意味する。溝の表面と接触していない部分は、金属微細パターン７ｂ’の頂上面だけであり、この頂上面だけがニッケル−パラジウム−金メッキ層８で被覆されている。
また、金属微細パターンの高さが溝の深さと等しい場合とは、図４（Ａ）に示すような状態である。つまり、金属微細パターンを形成する材料が、支持表面の溝９を完全に充填し、金属微細パターン７ｂ’の頂上面が支持表面４ｃ’と面一になっている状態を意味する。溝の表面と接触していない部分は、金属微細パターン７ｂ’の頂上面だけであり、この頂上面だけがニッケル−パラジウム−金メッキ層８で被覆されている。
また、金属微細パターンの高さが溝の深さよりも小さい場合とは、図４（Ｂ）に示すような状態である。つまり、金属微細パターン７ｂ’を形成する材料が、支持表面４ｃ’の溝の深さの途中まで充填され、金属微細パターン７ｂ’が支持表面から凹んでいる状態を意味する。溝の表面と接触していない部分は、金属微細パターン７ｂ’の頂上面だけであり、この頂上面だけがニッケル−パラジウム−金メッキ層８で被覆されている。
端子領域７における導体回路の突出高さは、導体回路周囲の金属析出を効果的に抑えるために制限される。
すなわち本発明においては図５に示すように、ニッケル−パラジウム−金メッキ層８を有する領域における金属微細パターン７ｂ’の支持表面４ｃ’からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるように寸法を調整する。ここで、突出高さＸが０となる場合とは、金属微細パターンの高さが溝の深さと等しい場合（図４（Ａ））である。また、突出高さＸを０とみなす場合とは、金属微細パターンの高さが溝の深さよりも小さい場合（図４（Ｂ））である。尚、金属微細パターンの高さが溝の深さよりも小さい場合の実際の突出高さＸは、特に限定されないが、−２０μｍ≦Ｘ＜０であることが好ましく、特に−１５≦Ｘ＜０であることが好ましい。ここで、突出高さＸが負の値である場合は、金属微細パターンが支持表面に対して凹んでいることを意味する。
また、パターン間の最小距離Ｙとは、例えば図２に示す平面図の場合なら、小文字符号ｙで示す距離であり、図５に示す断面図の場合なら、大文字符号Ｙで示す距離であり、すなわち回路形状によらず回路間の最小距離である。例えば、回路形状が台形であるならば底面、逆台形であるならば上面、円柱形であるならば回路中央における回路間の距離である。
すなわち本発明においては図５に示すように、ニッケル−パラジウム−金メッキ層８を有する領域における金属微細パターン７ｂ’の支持表面４ｃ’からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるように寸法を調整する。ここで、突出高さＸが０となる場合とは、金属微細パターンの高さが溝の深さと等しい場合（図４（Ａ））である。また、突出高さＸを０とみなす場合とは、金属微細パターンの高さが溝の深さよりも小さい場合（図４（Ｂ））である。尚、金属微細パターンの高さが溝の深さよりも小さい場合の実際の突出高さＸは、特に限定されないが、−２０μｍ≦Ｘ＜０であることが好ましく、特に−１５≦Ｘ＜０であることが好ましい。ここで、突出高さＸが負の値である場合は、金属微細パターンが支持表面に対して凹んでいることを意味する。
また、パターン間の最小距離Ｙとは、例えば図２に示す平面図の場合なら、小文字符号ｙで示す距離であり、図５に示す断面図の場合なら、大文字符号Ｙで示す距離であり、すなわち回路形状によらず回路間の最小距離である。例えば、回路形状が台形であるならば底面、逆台形であるならば上面、円柱形であるならば回路中央における回路間の距離である。
上記プリント配線板１は、端子領域７の周囲の樹脂表面、特に隣接しあう回路間に挟まれた位置の樹脂表面の異常析出が少ないため、めっき処理面の品質に優れており、ショートが起こり難い。ニッケル−パラジウム−金メッキによる異常析出は、導体回路が微細化し導体回路間の距離が小さくなるほど起きやすくなり、且つ、信号の伝達速度も導体回路が微細化し回路の横断面積が小さくなるほど遅くなるが、本発明によれば、導体回路の無電解ニッケル−パラジウム−金メッキを行いたい領域のラインアンドスペースが５〜１００μｍの範囲において、金属析出を効果的に防止することができる。
図６は、上記プリント配線板１を用いた半導体装置の片面のみの横断面を模式的に示す図である。半導体装置１０は、プリント配線板１に半導体素子１１を搭載してなる。
プリント配線板１の上面側の最外層回路３ｄは、ソルダーレジスト層６で被覆されているが、端子領域はソルダーレジスト層から露出しており、当該端子領域の溝から突出した部分はニッケル−パラジウム−金メッキ層８で被覆されている。
半導体素子１１は、プリント配線板１のソルダーレジスト層６上に、エポキシ樹脂等のダイボンド材硬化層１３を介して固着されている。半導体素子１１は、上面に電極パッド１２を有しており、この電極パッド１２と、プリント配線板１の最外層回路の接続端子とが、金線１４により接続している。
半導体装置１０の半導体素子搭載側は、エポキシ樹脂等の封止材１５により封止されている。
図６は、ワイヤボンディングにより半導体素子を接続した例を示すが、本発明は、エリアアレイ型パッケージ等、他の接続方式の端子部分を金メッキする場合にも適用される。
プリント配線板１の上面側の最外層回路３ｄは、ソルダーレジスト層６で被覆されているが、端子領域はソルダーレジスト層から露出しており、当該端子領域の溝から突出した部分はニッケル−パラジウム−金メッキ層８で被覆されている。
半導体素子１１は、プリント配線板１のソルダーレジスト層６上に、エポキシ樹脂等のダイボンド材硬化層１３を介して固着されている。半導体素子１１は、上面に電極パッド１２を有しており、この電極パッド１２と、プリント配線板１の最外層回路の接続端子とが、金線１４により接続している。
半導体装置１０の半導体素子搭載側は、エポキシ樹脂等の封止材１５により封止されている。
図６は、ワイヤボンディングにより半導体素子を接続した例を示すが、本発明は、エリアアレイ型パッケージ等、他の接続方式の端子部分を金メッキする場合にも適用される。
次に、図１のプリント配線板１を製造する方法を説明する。先ず、無電解ニッケル−パラジウム−金メッキを行う処理用配線板を準備する。
プリント配線板１の場合、処理用配線板としては、図１に示したプリント配線板１から、ニッケル−パラジウム−金メッキ層８が欠如した構造を有する積層体を準備する。
ここで、プリント配線板を製造する場合の「処理用配線板」とは、無電解ニッケル−パラジウム−金メッキを行う対象となる中間製品であり、コア基板の表面又はコア基板上に積層された導体回路層を被覆する層間絶縁層の表面に溝を設け、その溝に導体回路の少なくとも下部を埋め込み、導体回路の溝の表面と接触していない部分の少なくとも一部領域がニッケル−パラジウム−金メッキ処理が行えるようにメッキ処理環境から露出させた構造を有する。
また、プリント配線板以外の金属微細パターン付き基材を製造する場合の「処理用基材」とは、樹脂からなる支持表面を有する基材であって、その支持表面に設けられた溝に導体回路の少なくとも下部を埋め込んだ構造を有する。なお、この基材は、表面が樹脂からなり、金属微細パターンを埋め込み可能であれば、深い部分が樹脂以外の材料からなるものであってもよい。
プリント配線板１の場合、処理用配線板としては、図１に示したプリント配線板１から、ニッケル−パラジウム−金メッキ層８が欠如した構造を有する積層体を準備する。
ここで、プリント配線板を製造する場合の「処理用配線板」とは、無電解ニッケル−パラジウム−金メッキを行う対象となる中間製品であり、コア基板の表面又はコア基板上に積層された導体回路層を被覆する層間絶縁層の表面に溝を設け、その溝に導体回路の少なくとも下部を埋め込み、導体回路の溝の表面と接触していない部分の少なくとも一部領域がニッケル−パラジウム−金メッキ処理が行えるようにメッキ処理環境から露出させた構造を有する。
また、プリント配線板以外の金属微細パターン付き基材を製造する場合の「処理用基材」とは、樹脂からなる支持表面を有する基材であって、その支持表面に設けられた溝に導体回路の少なくとも下部を埋め込んだ構造を有する。なお、この基材は、表面が樹脂からなり、金属微細パターンを埋め込み可能であれば、深い部分が樹脂以外の材料からなるものであってもよい。
導体回路層が層間絶縁層等の樹脂からなる支持表面に埋め込まれた構造を形成する方法としては、例えば、樹脂からなる支持表面にレーザー加工により、導体回路と同じパターンを有する溝を形成し、溝を形成した支持表面に導体層を形成した後、溝以外の領域の導体層を除去する方法（レーザートレンチ加工法）がある。
また別の方法として、キャリアフィルム上に所定パターン状の導体回路を設けた導体回路転写シートと、樹脂からなる支持表面を有する基材を準備し、前記基材の支持表面を加熱軟化させた状態で前記転写シートを重ね、キャリアフィルムを剥離や溶解などの手法で除去し、導体回路を転写する方法（転写法）がある。
転写法の一形態としては、感光性のドライフィルムレジストを用い、フォトリソグラフィーのプロセスにより、ニッケル箔上に電解銅めっきの手法で回路を形成し、当該ニッケル箔の回路が形成されている面を、加熱軟化させた状態の支持表面に接触するように積層し、プレス成形した後、ニッケル箔をエッチング除去する方法がある。
また別の方法として、キャリアフィルム上に所定パターン状の導体回路を設けた導体回路転写シートと、樹脂からなる支持表面を有する基材を準備し、前記基材の支持表面を加熱軟化させた状態で前記転写シートを重ね、キャリアフィルムを剥離や溶解などの手法で除去し、導体回路を転写する方法（転写法）がある。
転写法の一形態としては、感光性のドライフィルムレジストを用い、フォトリソグラフィーのプロセスにより、ニッケル箔上に電解銅めっきの手法で回路を形成し、当該ニッケル箔の回路が形成されている面を、加熱軟化させた状態の支持表面に接触するように積層し、プレス成形した後、ニッケル箔をエッチング除去する方法がある。
図７Ａ、図７Ｂは、レーザー加工による手順を説明する図である。尚、図７Ａ及び図７Ｂは、プリント配線板の片面のみを示す模式図である。以下において、レーザー加工により処理用配線板を製造する手順を詳しく説明する。
先ず、手順（ａ）において、コア基板２の上面側に３層の導体回路層（３ａ、３ｂ、３ｃ）を層間絶縁層（４ａ、４ｂ）を介して積層し、下面側に導体回路層５を形成し、各導体回路層を層間接続した積層体を準備する。
コア基板はガラスエポキシ基板等、公知のものを用いることができる。コア基板上への導体回路層のビルドアップも公知の材料を用い、セミアディティブ法（ＳＡＰ）等、公知の方法により行うことができる。
また、絶縁層４ｃ’’をキャリアフィルム１６に積層した樹脂シートを準備する。樹脂シートも、層間絶縁層を転写可能な公知のものを用いることができる。
先ず、手順（ａ）において、コア基板２の上面側に３層の導体回路層（３ａ、３ｂ、３ｃ）を層間絶縁層（４ａ、４ｂ）を介して積層し、下面側に導体回路層５を形成し、各導体回路層を層間接続した積層体を準備する。
コア基板はガラスエポキシ基板等、公知のものを用いることができる。コア基板上への導体回路層のビルドアップも公知の材料を用い、セミアディティブ法（ＳＡＰ）等、公知の方法により行うことができる。
また、絶縁層４ｃ’’をキャリアフィルム１６に積層した樹脂シートを準備する。樹脂シートも、層間絶縁層を転写可能な公知のものを用いることができる。
絶縁層４ｃ’’を構成する樹脂組成物は、熱硬化性樹脂を含む樹脂組成物で構成されていることが好ましい。これにより、樹脂層の耐熱性を向上させることができる。
また前記絶縁層４ｃ’’は、ガラス繊維基材等の基材を含んでいても良い。
熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、トリアジン樹脂、ベンゾシクロブテン樹脂、シアネート樹脂、ビスマレイミド化合物等が挙げられる。
これらの中でも、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ビスマレイミド化合物およびベンゾシクロブテン樹脂の中から選ばれる１種以上の樹脂が好ましく、特にシアネート樹脂が好ましい。これにより、樹脂層の熱膨張係数を小さくすることができる。さらに、樹脂層の電気特性（低誘電率、低誘電正接）、機械強度等にも優れる。
また前記絶縁層４ｃ’’は、ガラス繊維基材等の基材を含んでいても良い。
熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、トリアジン樹脂、ベンゾシクロブテン樹脂、シアネート樹脂、ビスマレイミド化合物等が挙げられる。
これらの中でも、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ビスマレイミド化合物およびベンゾシクロブテン樹脂の中から選ばれる１種以上の樹脂が好ましく、特にシアネート樹脂が好ましい。これにより、樹脂層の熱膨張係数を小さくすることができる。さらに、樹脂層の電気特性（低誘電率、低誘電正接）、機械強度等にも優れる。
シアネート樹脂としては、具体的にはノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。ノボラック型シアネート樹脂は、樹脂層の熱膨張係数を小さくすることができ、樹脂層の機械強度、電気特性（低誘電率、低誘電正接）にも優れる。
シアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００が好ましく、特に６００〜３，０００が好ましい。重量平均分子量が前記下限値未満であると樹脂層を硬化物の機械的強度が低下する場合があり、さらに樹脂層を作製した場合にタック性が生じ、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上限値を超えると硬化反応が速くなり、基板（特に回路基板）とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。尚、シアネート樹脂等の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
ビスマレイミド化合物としては、特に限定されることはないが、例えば、４，４'−ジフェニルメタンビスマレイミド、ｍ−フェニレンビスマレイミド、ｐ−フェニレンビスマレイミド、２，２'−［４−（４−マレイミドフェノキシ）フェニル］プロパン、ビス−（３−エチル−５−メチル−４−マレイミドフェニル）メタン、４−メチル−１，３−フェニレンビスマレイミド、Ｎ，Ｎ'−エチレンジマレイミド、Ｎ，Ｎ'−ヘキサメチレンジマレイミド等が挙げられ、ポリマレイミドとしては、ポリフェニルメタンマレイミド等が挙げられる。これらの中でも、低吸水率等を考慮すると、２，２'−ビス［４−（４−マレイミドフェノキシ）フェニル］プロパン、ビス−（３−エチル−５−メチル−４−マレイミドフェニル）メタンが好ましい。
熱硬化性樹脂の含有量は、特に限定されないが、樹脂組成物全体の５〜５０重量％が好ましく、特に１０〜４０重量％が好ましい。含有量が下限値未満であると樹脂層を形成するのが困難となる場合があり、上限値を超えると樹脂層の強度が低下する場合がある。
熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、エポキシ樹脂（実質的にハロゲン原子を含まない）を併用することが好ましい。
エポキシ樹脂としては、例えばビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等が挙げられる。
エポキシ樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
エポキシ樹脂としては、例えばビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等が挙げられる。
エポキシ樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
エポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の１〜５５重量％が好ましく、特に５〜４０重量％が好ましい。含有量が前記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると低熱膨張性、耐熱性が低下する場合がある。
エポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。重量平均分子量が前記下限値未満であると樹脂層の表面にタック性が生じる場合が有り、前記上限値を超えると半田耐熱性が低下する場合がある。重量平均分子量を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。エポキシ樹脂の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
本発明のプリント配線板の樹脂層を構成する樹脂組成物は、無機充填材を含むものとすることができる。樹脂層を構成する樹脂組成物中に含むことができる無機充填材の平均粒径としては、０．０５μｍ以上０．５μｍ以下であることが好ましい。これにより、絶縁信頼性が高く、信号応答性に優れた微細配線形成が可能となる。
無機充填材の平均粒子径の測定は、例えばレーザー回折散乱法により測定することができる。無機充填材を水中で超音波により分散させ、レーザー回折式粒度分布測定装置（ＨＯＲＩＢＡ製、ＬＡ−５００）により、無機充填材の粒度分布を体積基準で作成し、そのメディアン径（Ｄ５０）を平均粒子径とすることで測定することができる。
樹脂層を構成する樹脂組成物中に含むことができる無機充填材の最大粒径としては、２．０μｍ以下であることが好ましい。これにより、絶縁信頼性が高く、信号応答性に優れた微細配線形成が可能となる。また、特に限定はされないが、無機充填材の最大粒径は１．８μｍ以下がより好ましく、１．５μｍ以下が特に好ましい。これにより絶縁信頼性、信号応答性を高める作用を効果的に発現させることができる。
樹脂層を構成する樹脂組成物中に含むことができる無機充填材の平均粒径が上記上限値を上回るか、もしくは無機充填材の最大粒径が上記上限値を上回ると、無機充填材がレーザー加工を阻害し、樹脂層に溝を形成できない箇所が生じる場合がある。さらにはレーザー光で溝を形成する時間が長くなるため、作業性が低下する可能性が生じる。また、レーザー加工後に溝側壁面に残留した無機充填材により、めっき後の導体層の表面凹凸が大きくなる。これにより、配線の精度が悪くなり、高密度プリント配線板においては絶縁信頼性を害する場合がある。さらには１ＧＨｚを超える高周波数領域においては表皮効果により信号応答性を害する場合がある。
樹脂層を構成する樹脂組成物中に含むことができる無機充填材の平均粒径が上記下限値未満となると、樹脂組成物の熱膨張係数・弾性率の物理的性質を低下させ、半導体素子搭載時の実装信頼性を害する。
樹脂層を構成する樹脂組成物中に含むことができる無機充填材としては、特に限定されるものではないが、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等を挙げることができる。無機充填材として、これらの中の１種類を単独で用いることもできるし、２種類以上を併用したりすることもできる。これらの中でも特に、低熱膨張性、難燃性、及び弾性率に優れる点から、シリカが好ましく、溶融シリカがより好ましい。これらの中でもその形状は球状シリカが好ましい。
樹脂シートのキャリアフィルム１６は、絶縁層４ｃ’’を導体回路層の上に転写できる離型性を有している。キャリアフィルムは特に限定されないが、高分子フィルムまたは金属箔を用いることができる。高分子フィルムとしては、例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル樹脂、フッ素系樹脂、ポリイミド樹脂などの耐熱性を有した熱可塑性樹脂フィルムを用いることができる。金属箔としては、例えば、銅及び／又は銅系合金、アルミ及び／又はアルミ系合金、鉄及び／又は鉄系合金、銀及び／又は銀系合金、金及び金系合金、亜鉛及び亜鉛系合金、ニッケル及びニッケル系合金、錫及び錫系合金等の金属箔などを用いることができる。
キャリアフィルムの厚みは特に限定されないが、厚みが１０〜７０μｍのものを用いると、樹脂シートを製造する際の取り扱い性が良好であり好ましい。
キャリアフィルム上の絶縁層の厚さは特に限定されないが、１〜６０μｍが好ましく、特に５〜４０μｍが好ましい。樹脂層の厚さは、絶縁信頼性を向上させる上で前記下限値以上が好ましく、多層プリント配線板の薄膜化を達成する上で前記上限値以下が好ましい。
キャリアフィルム上の絶縁層の厚さは特に限定されないが、１〜６０μｍが好ましく、特に５〜４０μｍが好ましい。樹脂層の厚さは、絶縁信頼性を向上させる上で前記下限値以上が好ましく、多層プリント配線板の薄膜化を達成する上で前記上限値以下が好ましい。
樹脂シートの製造方法は特に限定されないが、例えば、樹脂組成物を溶剤などに溶解、分散させて樹脂ワニスを調製し、各種コーター装置を用いて樹脂ワニスをキャリアフィルム上に塗工した後、これを乾燥する方法や、スプレイ装置を用いて、樹脂ワニスをキャリアフィルム上に噴霧塗工した後、これを乾燥する方法等が挙げられる。これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスをキャリアフィルム上に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な樹脂層の厚みを有する樹脂シートを効率よく製造することができる。
また、樹脂シートのキャリアフィルムは、表面が粗化されたものでもよく、無粗化のものでもよい。樹脂シートのキャリアフィルムの表面を粗化する方法としては、例えば、エッチング薬液により化学的に粗化する方法、研磨機を用いて物理的に粗化する方法等が挙げられる。
また、樹脂シートのキャリアフィルムは、表面が粗化されたものでもよく、無粗化のものでもよい。樹脂シートのキャリアフィルムの表面を粗化する方法としては、例えば、エッチング薬液により化学的に粗化する方法、研磨機を用いて物理的に粗化する方法等が挙げられる。
次に、手順（ｂ）において、上記手順（ａ）で準備した積層体の上面側に、樹脂シートの絶縁層側を向き合わせて重ねた後、手順（ｃ）において、キャリアフィルムを剥離し、層間絶縁層４ｃを形成する。
層間絶縁層４ｃのキャリアフィルムを剥離した側の表面４ｃ’は、粗化処理されていても良い。前記粗化処理の方法としては、例えば（ア）層間絶縁層４ｃとの接触面が粗化されているキャリアフィルムを用い、当該粗化されたキャリアフィルムを剥離することで、剥離した層間絶縁層４ｃの表面４ｃ’を粗化する方法、（イ）層間絶縁層４ｃとの接触面が粗化されているキャリアフィルムを用い、当該粗化されたキャリアフィルムを剥離した層間絶縁層４ｃの表面４ｃ’を、プラズマ処理及び／又はデスミア処理することにより粗化する方法、（ウ）無粗化のキャリアフィルムを用い、当該無粗化のキャリアフィルムを剥離した層間絶縁層４ｃの表面４ｃ’を、プラズマ処理及び／又はデスミア処理することにより粗化する方法等が挙げられる。
尚、キャリアフィルムは、手順（ｃ）で剥離せずに、後述の手順（ｄ）におけるレーザー加工の後に剥離してもよい。
層間絶縁層４ｃのキャリアフィルムを剥離した側の表面４ｃ’は、粗化処理されていても良い。前記粗化処理の方法としては、例えば（ア）層間絶縁層４ｃとの接触面が粗化されているキャリアフィルムを用い、当該粗化されたキャリアフィルムを剥離することで、剥離した層間絶縁層４ｃの表面４ｃ’を粗化する方法、（イ）層間絶縁層４ｃとの接触面が粗化されているキャリアフィルムを用い、当該粗化されたキャリアフィルムを剥離した層間絶縁層４ｃの表面４ｃ’を、プラズマ処理及び／又はデスミア処理することにより粗化する方法、（ウ）無粗化のキャリアフィルムを用い、当該無粗化のキャリアフィルムを剥離した層間絶縁層４ｃの表面４ｃ’を、プラズマ処理及び／又はデスミア処理することにより粗化する方法等が挙げられる。
尚、キャリアフィルムは、手順（ｃ）で剥離せずに、後述の手順（ｄ）におけるレーザー加工の後に剥離してもよい。
次に、手順（ｄ）においてレーザー光１７を照射し、層間絶縁層４ｃの表面に溝９を形成する。レーザー加工の際には、最終的に溝に沿って形成される導体回路のニッケル−パラジウム−金メッキを行いたい領域において、支持表面からの回路の突出高さＸと、回路パターン間の最小距離Ｙの比（Ｘ／Ｙ）を、上述したように０．８未満となるように溝の寸法、形状を調整する。
また、溝９は、特に限定されないが、前記溝９の深さが層間絶縁層４ｃの厚みの５０％以下になるように形成されることが好ましい。
また、溝９は、特に限定されないが、前記溝９の深さが層間絶縁層４ｃの厚みの５０％以下になるように形成されることが好ましい。
レーザー光は、エキシマレーザー又はＹＡＧレーザーであることが好ましい。これらのレーザーを使用することにより、精度・形状よく微細配線形成が可能となる。特に限定はされないが、エキシマレーザーのレーザー波長は、１９３ｎｍ、３０８ｎｍ、２４８ｎｍであることがより好ましく、１９３ｎｍ、２４８ｎｍであることが特に好ましい。これにより、精度良く、また形状よく微細配線形成できる作用を効果的に発現させることができる。ＹＡＧレーザーの波長は３５５ｎｍであることが好ましい。他の波長では層間絶縁層を構成する樹脂組成物がレーザー光を吸収せず、微細配線が形成できない可能性がある。
次に、手順（ｅ）において、層間絶縁層４ｃにバイアホール１８を形成して層間接続の経路を確保した後、無電解めっきによって層間絶縁層４ｃの表面に無電解めっき層１９を形成する。無電解めっき層１９の金属の種類は、特に限定されないが、銅やニッケル等が好ましい。
尚、溝９及びバイアホール１８を形成後に、密着性向上のため、デスミア工程を適宜追加しても良い。
次に、必要に応じて手順（ｆ）を行い、電解めっき層２０を形成する。電解めっきには硫酸銅電解めっきが使用できる。
尚、溝９及びバイアホール１８を形成後に、密着性向上のため、デスミア工程を適宜追加しても良い。
次に、必要に応じて手順（ｆ）を行い、電解めっき層２０を形成する。電解めっきには硫酸銅電解めっきが使用できる。
次に、手順（ｇ）において、溝以外の領域の無電解めっき層１９及び電解めっき層２０を除去することにより、溝９の部分のみに最外層回路３ｄを形成する。特に限定はされないが、無電解めっき層１９及び電解めっき層２０を除去する方法は、化学エッチング処理、研磨処理、バフ研磨処理等が好ましい。これにより、樹脂表面上の無電解めっき層１９及び電解めっき層２０のみを効果的に除去し、溝９の部分のみに導体回路を残すことが可能である。
そして、手順（ｈ）において、最外層回路３ｄの上にソルダーレジスト層６を形成し、その際にソルダーレジスト層６から端子領域７（不図示）の部分のみ露出させることで、処理用配線板が得られる。
そして、手順（ｈ）において、最外層回路３ｄの上にソルダーレジスト層６を形成し、その際にソルダーレジスト層６から端子領域７（不図示）の部分のみ露出させることで、処理用配線板が得られる。
上記手順（ａ）から（ｈ）を経て得られた処理用配線板は、最外層回路のうち端子領域７だけがソルダーレジスト層から露出しているので、最外層回路の端子領域に対し無電解ニッケル−パラジウム−金メッキを選択的に行うことができる。
本発明において、導体回路または金属微細パターンの一部領域に対してだけ無電解ニッケル−パラジウム−金メッキを行いたい場合には、ソルダーレジスト層のような永久レジスト以外に、可溶性レジストや成形品マスクなどの他のメッキ処理用マスクを用いてもよい。
本発明において、導体回路または金属微細パターンの一部領域に対してだけ無電解ニッケル−パラジウム−金メッキを行いたい場合には、ソルダーレジスト層のような永久レジスト以外に、可溶性レジストや成形品マスクなどの他のメッキ処理用マスクを用いてもよい。
図８は、無電解ニッケル−パラジウム−金メッキの手順を示すブロック図である。以下において、前記無電解ニッケル−パラジウム−金メッキの手順を詳しく説明する。
本発明によりプリント配線板の最外層銅回路にめっきを行う場合、パラジウム触媒付与工程に先立つ前処理として、当該端子部分に必要に応じ１つ又は２つ以上の方法で表面処理を行うことができる。図８には、前処理としてクリーナー（Ｓ１ａ）、ソフトエッチング（Ｓ１ｂ）、酸処理（Ｓ１ｃ）、プレディップ（Ｓ１ｄ）を示したが、それ以外の処理を行っても良い。
前記前処理の後、パラジウム触媒の付与、無電解ニッケルメッキ、無電解パラジウムメッキ、及び無電解金メッキを順次行うことで、ニッケル−パラジウム−金（Ｎｉ−Ｐｄ−Ａｕ）被膜が形成される。
本発明の無電解ニッケル−パラジウム−金メッキ方法において、前処理（Ｓ１）、パラジウム触媒付与工程（Ｓ２）、無電解ニッケルめっき処理（Ｓ３）、無電解パラジウムめっき処理（Ｓ４）、無電解金めっき処理（Ｓ５）は、従来と同様に行えばよい。
本発明によりプリント配線板の最外層銅回路にめっきを行う場合、パラジウム触媒付与工程に先立つ前処理として、当該端子部分に必要に応じ１つ又は２つ以上の方法で表面処理を行うことができる。図８には、前処理としてクリーナー（Ｓ１ａ）、ソフトエッチング（Ｓ１ｂ）、酸処理（Ｓ１ｃ）、プレディップ（Ｓ１ｄ）を示したが、それ以外の処理を行っても良い。
前記前処理の後、パラジウム触媒の付与、無電解ニッケルメッキ、無電解パラジウムメッキ、及び無電解金メッキを順次行うことで、ニッケル−パラジウム−金（Ｎｉ−Ｐｄ−Ａｕ）被膜が形成される。
本発明の無電解ニッケル−パラジウム−金メッキ方法において、前処理（Ｓ１）、パラジウム触媒付与工程（Ｓ２）、無電解ニッケルめっき処理（Ｓ３）、無電解パラジウムめっき処理（Ｓ４）、無電解金めっき処理（Ｓ５）は、従来と同様に行えばよい。
以下、Ｓ１〜Ｓ５の各処理段階について順次説明する。
＜前処理（Ｓ１）＞
（１）クリーナー処理（Ｓ１ａ）
前処理の一つであるクリーナー処理（Ｓ１ａ）は、酸性タイプ又はアルカリタイプのクリーナー液を端子表面に接触させることにより、端子表面からの有機被膜除去、端子表面の金属活性化、端子表面の濡れ性向上を図るために行われる。
酸性タイプのクリーナーは、主として端子表面の極薄い部分をエッチングして表面を活性化するものであり、銅端子に有効なものとしては、オキシカルボン酸、アンモニア、食塩、界面活性剤を含有する液（例えば、上村工業（株）のＡＣＬ−００７）が用いられる。
銅端子に有効な別の酸性タイプクリーナーとしては、硫酸、界面活性剤、塩化ナトリウムを含有する液（例えば、上村工業（株）のＡＣＬ−７３８）を用いても良く、この液は濡れ性が高い。
アルカリ性タイプのクリーナーは、主として有機被膜を除去するものであり、銅端子に有効なものとしては、ノニオン界面活性剤、２−エタノールアミン、ジエチレントリアミンを含有する液（例えば、上村工業（株）のＡＣＬ−００９）が用いられる。
クリーナー処理を行うには、端子部分に浸漬、スプレイ等の方法で上記いずれかのクリーナー液を接触させた後、水洗すればよい。
＜前処理（Ｓ１）＞
（１）クリーナー処理（Ｓ１ａ）
前処理の一つであるクリーナー処理（Ｓ１ａ）は、酸性タイプ又はアルカリタイプのクリーナー液を端子表面に接触させることにより、端子表面からの有機被膜除去、端子表面の金属活性化、端子表面の濡れ性向上を図るために行われる。
酸性タイプのクリーナーは、主として端子表面の極薄い部分をエッチングして表面を活性化するものであり、銅端子に有効なものとしては、オキシカルボン酸、アンモニア、食塩、界面活性剤を含有する液（例えば、上村工業（株）のＡＣＬ−００７）が用いられる。
銅端子に有効な別の酸性タイプクリーナーとしては、硫酸、界面活性剤、塩化ナトリウムを含有する液（例えば、上村工業（株）のＡＣＬ−７３８）を用いても良く、この液は濡れ性が高い。
アルカリ性タイプのクリーナーは、主として有機被膜を除去するものであり、銅端子に有効なものとしては、ノニオン界面活性剤、２−エタノールアミン、ジエチレントリアミンを含有する液（例えば、上村工業（株）のＡＣＬ−００９）が用いられる。
クリーナー処理を行うには、端子部分に浸漬、スプレイ等の方法で上記いずれかのクリーナー液を接触させた後、水洗すればよい。
（２）ソフトエッチング処理（Ｓ１ｂ）
他の前処理であるソフトエッチング処理（Ｓ１ｂ）は、端子表面の極薄い部分をエッチングして酸化膜の除去を図るために行われる。銅端子に有効なソフトエッチング液としては、過硫酸ソーダと硫酸を含有する酸性液が用いられる。
ソフトエッチング処理を行うには、端子部分に浸漬、スプレイ等の方法で上記ソフトエッチング液を接触させた後、水洗すればよい。
他の前処理であるソフトエッチング処理（Ｓ１ｂ）は、端子表面の極薄い部分をエッチングして酸化膜の除去を図るために行われる。銅端子に有効なソフトエッチング液としては、過硫酸ソーダと硫酸を含有する酸性液が用いられる。
ソフトエッチング処理を行うには、端子部分に浸漬、スプレイ等の方法で上記ソフトエッチング液を接触させた後、水洗すればよい。
（３）酸洗処理（Ｓ１ｃ）
他の前処理である酸洗処理（Ｓ１ｃ）は、端子表面又はその近傍の樹脂表面からスマット（銅微粒子）を除去するために行われる。
銅端子に有効な酸洗液としては、硫酸が用いられる。
酸洗処理を行うには、端子部分に浸漬、スプレイ等の方法で上記酸洗液を接触させた後、水洗すればよい。
他の前処理である酸洗処理（Ｓ１ｃ）は、端子表面又はその近傍の樹脂表面からスマット（銅微粒子）を除去するために行われる。
銅端子に有効な酸洗液としては、硫酸が用いられる。
酸洗処理を行うには、端子部分に浸漬、スプレイ等の方法で上記酸洗液を接触させた後、水洗すればよい。
（４）プレディップ処理（Ｓ１ｄ）
他の前処理であるプレディップ処理（Ｓ１ｄ）は、パラジウム触媒付与工程に先立ち、触媒付与液とほぼ同じ濃度の硫酸に浸ける処理であり、端子表面の親水性を上げて触媒付与液中に含有されるＰｄイオンに対する付着性を向上したり、触媒付与液への水洗水の流入を避けて触媒付与液の繰り返し再使用を可能としたり、酸化膜除去を図るために行われる。プレディップ液としては、硫酸が用いられる。
プレディップ処理を行うには、端子部分を上記プレディップ液に浸漬する。なお、プレディップ処理後に水洗は行わない。
他の前処理であるプレディップ処理（Ｓ１ｄ）は、パラジウム触媒付与工程に先立ち、触媒付与液とほぼ同じ濃度の硫酸に浸ける処理であり、端子表面の親水性を上げて触媒付与液中に含有されるＰｄイオンに対する付着性を向上したり、触媒付与液への水洗水の流入を避けて触媒付与液の繰り返し再使用を可能としたり、酸化膜除去を図るために行われる。プレディップ液としては、硫酸が用いられる。
プレディップ処理を行うには、端子部分を上記プレディップ液に浸漬する。なお、プレディップ処理後に水洗は行わない。
＜パラジウム触媒付与工程（Ｓ２）＞
Ｐｄ２＋イオンを含有する酸性液（触媒付与液）を端子表面に接触させて、イオン化傾向（Ｃｕ＋Ｐｄ２＋→Ｃｕ２＋＋Ｐｄ）により端子表面でＰｄ２＋イオンを金属Ｐｄへ置換する。端子表面に付着したＰｄは、無電解めっきの触媒として作用する。Ｐｄ２＋イオン供給源であるパラジウム塩として、硫酸パラジウム又は塩化パラジウムを用いることができる。
硫酸パラジウムは、吸着力が塩化パラジウムより弱く、Ｐｄ除去されやすいため、細線形成に適している。銅端子に有効な硫酸パラジウム系触媒付与液としては、硫酸、パラジウム塩、及び、銅塩を含有する強酸液（例えば、上村工業（株）のＫＡＴ−４５０）や、オキシカルボン酸、硫酸、及び、パラジウム塩を含有する強酸液（例えば、上村工業（株）のＭＮＫ−４）が用いられる。
一方、塩化パラジウムは、吸着力、置換性が強く、Ｐｄ除去されにくいため、めっき未着が起こり易い条件で無電解めっきを行う場合に、めっき未着を防止する効果が得られる。
パラジウム触媒付与工程を行うには、端子部分に浸漬、スプレイ等の方法で上記触媒付与液を接触させた後、水洗すればよい。
Ｐｄ２＋イオンを含有する酸性液（触媒付与液）を端子表面に接触させて、イオン化傾向（Ｃｕ＋Ｐｄ２＋→Ｃｕ２＋＋Ｐｄ）により端子表面でＰｄ２＋イオンを金属Ｐｄへ置換する。端子表面に付着したＰｄは、無電解めっきの触媒として作用する。Ｐｄ２＋イオン供給源であるパラジウム塩として、硫酸パラジウム又は塩化パラジウムを用いることができる。
硫酸パラジウムは、吸着力が塩化パラジウムより弱く、Ｐｄ除去されやすいため、細線形成に適している。銅端子に有効な硫酸パラジウム系触媒付与液としては、硫酸、パラジウム塩、及び、銅塩を含有する強酸液（例えば、上村工業（株）のＫＡＴ−４５０）や、オキシカルボン酸、硫酸、及び、パラジウム塩を含有する強酸液（例えば、上村工業（株）のＭＮＫ−４）が用いられる。
一方、塩化パラジウムは、吸着力、置換性が強く、Ｐｄ除去されにくいため、めっき未着が起こり易い条件で無電解めっきを行う場合に、めっき未着を防止する効果が得られる。
パラジウム触媒付与工程を行うには、端子部分に浸漬、スプレイ等の方法で上記触媒付与液を接触させた後、水洗すればよい。
＜無電解ニッケルめっき処理（Ｓ３）＞
無電解ニッケルメッキ浴としては、例えば、水溶性ニッケル塩、還元剤及び錯化剤を含有するメッキ浴を用いることができる。無電解ニッケルメッキ浴の詳細は、例えば、特開平８−２６９７２６号公報などに記載されている。
水溶性ニッケル塩としては、硫酸ニッケル、塩化ニッケル等を用い、その濃度を０．０１〜１モル／リットル程度とする。
還元剤としては、次亜リン酸、次亜リン酸ナトリウム等の次亜リン酸塩、ジメチルアミンボラン、トリメチルアミンボラン、ヒドラジン等を用い、その濃度を０．０１〜１モル／リットル程度とする。
錯化剤としては、りんご酸、こはく酸、乳酸、クエン酸などやそのナトリウム塩などのカルボン酸類、グリシン、アラニン、イミノジ酢酸、アルギニン、グルタミン酸等のアミノ酸類を用い、その濃度を０．０１〜２モル／リットル程度とする。
このメッキ浴を、ｐＨ４〜７に調整し、浴温度４０〜９０℃程度で使用する。このメッキ浴に還元剤として次亜リン酸を用いる場合、銅端子表面で次の主反応がＰｄ触媒によって進行し、Ｎｉめっき被膜が形成される。
Ｎｉ２＋ ＋ Ｈ２ＰＯ２ − ＋ Ｈ２Ｏ ＋２ｅ− → Ｎｉ ＋ Ｈ２ＰＯ３ − ＋ Ｈ２
無電解ニッケルメッキ浴としては、例えば、水溶性ニッケル塩、還元剤及び錯化剤を含有するメッキ浴を用いることができる。無電解ニッケルメッキ浴の詳細は、例えば、特開平８−２６９７２６号公報などに記載されている。
水溶性ニッケル塩としては、硫酸ニッケル、塩化ニッケル等を用い、その濃度を０．０１〜１モル／リットル程度とする。
還元剤としては、次亜リン酸、次亜リン酸ナトリウム等の次亜リン酸塩、ジメチルアミンボラン、トリメチルアミンボラン、ヒドラジン等を用い、その濃度を０．０１〜１モル／リットル程度とする。
錯化剤としては、りんご酸、こはく酸、乳酸、クエン酸などやそのナトリウム塩などのカルボン酸類、グリシン、アラニン、イミノジ酢酸、アルギニン、グルタミン酸等のアミノ酸類を用い、その濃度を０．０１〜２モル／リットル程度とする。
このメッキ浴を、ｐＨ４〜７に調整し、浴温度４０〜９０℃程度で使用する。このメッキ浴に還元剤として次亜リン酸を用いる場合、銅端子表面で次の主反応がＰｄ触媒によって進行し、Ｎｉめっき被膜が形成される。
Ｎｉ２＋ ＋ Ｈ２ＰＯ２ − ＋ Ｈ２Ｏ ＋２ｅ− → Ｎｉ ＋ Ｈ２ＰＯ３ − ＋ Ｈ２
＜無電解パラジウムめっき処理（Ｓ４）＞
無電解パラジウムメッキ浴としては、例えば、パラジウム化合物、錯化剤、還元剤、不飽和カルボン酸化合物を含有するメッキ浴を用いることができる。
パラジウム化合物としては、例えば、塩化パラジウム、硫酸パラジウム、酢酸パラジウム、硝酸パラジウム、テトラアンミンパラジウム塩酸塩などを用い、その濃度をパラジウム基準として、０．００１〜０．５モル／リットル程度とする。
錯化剤としては、アンモニア、或いはメチルアミン、ジメチルアミン、メチレンジアミン、ＥＤＴＡ等のアミン化合物などを用い、その濃度を０．００１〜１０モル／リットル程度とする。
還元剤としては、次亜リン酸、或いは次亜リン酸ナトリウム、次亜リン酸アンモニウム等の次亜リン酸塩などを用い、その濃度を０．００１〜５モル／リットル程度とする。
不飽和カルボン酸化合物としては、アクリル酸、メタクリル酸、マレイン酸等の不飽和カルボン酸、それらの無水物、それらのナトリウム塩、アンモニウム塩等の塩、それらのエチルエステル、フェニルエステル等の誘導体などを用い、その濃度を０．００１〜１０モル／リットル程度とする。
このメッキ浴を、ｐＨ４〜１０に調整し、浴温度４０〜９０℃程度で使用する。このメッキ浴に還元剤として次亜リン酸を用いる場合、銅端子表面（実際にはニッケル表面）で次の主反応が進行し、Ｐｄめっき被膜が形成される。
Ｐｄ２＋ ＋ Ｈ２ＰＯ２ − ＋ Ｈ２Ｏ→ Ｐｄ ＋ Ｈ２ＰＯ３ − ＋ ２Ｈ＋
無電解パラジウムメッキ浴としては、例えば、パラジウム化合物、錯化剤、還元剤、不飽和カルボン酸化合物を含有するメッキ浴を用いることができる。
パラジウム化合物としては、例えば、塩化パラジウム、硫酸パラジウム、酢酸パラジウム、硝酸パラジウム、テトラアンミンパラジウム塩酸塩などを用い、その濃度をパラジウム基準として、０．００１〜０．５モル／リットル程度とする。
錯化剤としては、アンモニア、或いはメチルアミン、ジメチルアミン、メチレンジアミン、ＥＤＴＡ等のアミン化合物などを用い、その濃度を０．００１〜１０モル／リットル程度とする。
還元剤としては、次亜リン酸、或いは次亜リン酸ナトリウム、次亜リン酸アンモニウム等の次亜リン酸塩などを用い、その濃度を０．００１〜５モル／リットル程度とする。
不飽和カルボン酸化合物としては、アクリル酸、メタクリル酸、マレイン酸等の不飽和カルボン酸、それらの無水物、それらのナトリウム塩、アンモニウム塩等の塩、それらのエチルエステル、フェニルエステル等の誘導体などを用い、その濃度を０．００１〜１０モル／リットル程度とする。
このメッキ浴を、ｐＨ４〜１０に調整し、浴温度４０〜９０℃程度で使用する。このメッキ浴に還元剤として次亜リン酸を用いる場合、銅端子表面（実際にはニッケル表面）で次の主反応が進行し、Ｐｄめっき被膜が形成される。
Ｐｄ２＋ ＋ Ｈ２ＰＯ２ − ＋ Ｈ２Ｏ→ Ｐｄ ＋ Ｈ２ＰＯ３ − ＋ ２Ｈ＋
＜無電解金めっき処理（Ｓ５）＞
無電解金メッキ浴としては、例えば、水溶性金化合物、錯化剤、及びアルデヒド化合物を含有するメッキ浴を用いることができる。無電解金メッキ浴の詳細は、例えば、特開２００８−１４４１８８号公報などに記載されている。
水溶性金化合物としては、例えば、シアン化金、シアン化金カリウム、シアン化金ナトリウム、シアン化金アンモニウム等のシアン化金塩を用い、その濃度を金基準で０．０００１〜１モル／リットル程度とする。
錯化剤としては、例えば、リン酸、ホウ酸、クエン酸、グルコン酸、酒石酸、乳酸、リンゴ酸、エチレンジアミン、トリエタノールアミン、エチレンジアミン四酢酸などを用い、その濃度を０．００１〜１モル／リットル程度とする。
アルデヒド化合物（還元剤）としては、例えば、ホルムアルデヒド、アセトアルデヒド等の脂肪族飽和アルデヒド、グリオキサール、スクシンジアルデヒド等の脂肪族ジアルデヒド、クロトンアルデヒド等の脂肪族不飽和アルデヒド、ベンズアルデヒド、ｏ−，ｍ−又はｐ−ニトロベンズアルデヒド等の芳香族アルデヒド、グルコース、ガラクトース等のアルデヒド基（−ＣＨＯ）を有する糖類などを用い、その濃度を０．０００１〜０．５モル／リットル程度とする。
このメッキ浴を、ｐＨ５〜１０に調整し、浴温度４０〜９０℃程度で使用する。このメッキ浴を用いる場合、銅端子表面（実際にはパラジウム表面）で次の２つの置換反応が進行し、Ａｕめっき被膜が形成される。
Ｐｄ ＋ Ａｕ＋ → Ｐｄ２＋ ＋ Ａｕ ＋ ｅ−
ｅ−（Ａｕ自動触媒の作用により、メッキ浴中成分を酸化して獲得する）＋ Ａｕ＋→Ａｕ
無電解金メッキ浴としては、例えば、水溶性金化合物、錯化剤、及びアルデヒド化合物を含有するメッキ浴を用いることができる。無電解金メッキ浴の詳細は、例えば、特開２００８−１４４１８８号公報などに記載されている。
水溶性金化合物としては、例えば、シアン化金、シアン化金カリウム、シアン化金ナトリウム、シアン化金アンモニウム等のシアン化金塩を用い、その濃度を金基準で０．０００１〜１モル／リットル程度とする。
錯化剤としては、例えば、リン酸、ホウ酸、クエン酸、グルコン酸、酒石酸、乳酸、リンゴ酸、エチレンジアミン、トリエタノールアミン、エチレンジアミン四酢酸などを用い、その濃度を０．００１〜１モル／リットル程度とする。
アルデヒド化合物（還元剤）としては、例えば、ホルムアルデヒド、アセトアルデヒド等の脂肪族飽和アルデヒド、グリオキサール、スクシンジアルデヒド等の脂肪族ジアルデヒド、クロトンアルデヒド等の脂肪族不飽和アルデヒド、ベンズアルデヒド、ｏ−，ｍ−又はｐ−ニトロベンズアルデヒド等の芳香族アルデヒド、グルコース、ガラクトース等のアルデヒド基（−ＣＨＯ）を有する糖類などを用い、その濃度を０．０００１〜０．５モル／リットル程度とする。
このメッキ浴を、ｐＨ５〜１０に調整し、浴温度４０〜９０℃程度で使用する。このメッキ浴を用いる場合、銅端子表面（実際にはパラジウム表面）で次の２つの置換反応が進行し、Ａｕめっき被膜が形成される。
Ｐｄ ＋ Ａｕ＋ → Ｐｄ２＋ ＋ Ａｕ ＋ ｅ−
ｅ−（Ａｕ自動触媒の作用により、メッキ浴中成分を酸化して獲得する）＋ Ａｕ＋→Ａｕ
尚、上記無電解ニッケル−パラジウム−金メッキでは、パラジウム触媒付与工程（Ｓ２）の後、無電解パラジウムめっき処理（Ｓ４）を行う前の任意の段階で、樹脂表面に付着したＰｄ触媒を除去する工程（ポストディップ工程）を行ってもよい。ポストディップ工程としては、例えば、ＫＣＮを用いてＰｄ２＋イオンとＫＣＮを反応させ、錯イオンを形成し触媒として不活性にさせる方法や、酸性液を用いてＰｄ２＋イオンを洗い流す方法等がある。
上記手順を経て、プリント配線板の回路に品質の良いＮｉ−Ｐｄ−Ａｕめっき被膜が形成され、且つ、端子周囲の樹脂表面には異常析出が無い品質の良いめっき処理面が確保される。
上記方法で製造された本発明のプリント配線板上に半導体素子を実装し、接続信頼性の高い半導体装置を製造することができる。
上記方法で製造された本発明のプリント配線板上に半導体素子を実装し、接続信頼性の高い半導体装置を製造することができる。
以下において、実施例を示して本発明を更に詳細に説明するが、これに限定されるものではない。
＜実施例１＞
（テストピースの作成）
ノボラック型シアネート樹脂（ロンザジャパン株式会社製、プリマセットＰＴ−３０、重量平均分子量約７００）２０重量部、メトキシナフタレンジメチレン型エポキシ樹脂（大日本インキ化学工業株式会社製、ＥＸＡ−７３２０）３５重量部、フェノキシ樹脂（ジャパンエポキシレジン社製、ｊＥＲ４２７５）５重量部、イミダゾール化合物（四国化成工業株式社製、キュアゾール１Ｂ２ＰＺ（１−ベンジル−２−フェニルイミダゾール））０．２重量部をメチルエチルケトンに溶解、分散させた。さらに、球状溶融シリカ（電気化学工業株式会社製、ＳＦＰ−２０Ｍ）を、積層型カートリッジフィルター（住友スリーエム株式会社製）を用いて最大粒子径２．０μｍを上回る粒子を濾過分離し、平均粒子径を０．４μｍにして、４０重量部添加した。さらに、エポキシシランカップリング剤（ＧＥ東芝シリコーン株式会社製、Ａ−１８７）０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌し、固形分５０重量％の樹脂ワニスを調製した。
（テストピースの作成）
ノボラック型シアネート樹脂（ロンザジャパン株式会社製、プリマセットＰＴ−３０、重量平均分子量約７００）２０重量部、メトキシナフタレンジメチレン型エポキシ樹脂（大日本インキ化学工業株式会社製、ＥＸＡ−７３２０）３５重量部、フェノキシ樹脂（ジャパンエポキシレジン社製、ｊＥＲ４２７５）５重量部、イミダゾール化合物（四国化成工業株式社製、キュアゾール１Ｂ２ＰＺ（１−ベンジル−２−フェニルイミダゾール））０．２重量部をメチルエチルケトンに溶解、分散させた。さらに、球状溶融シリカ（電気化学工業株式会社製、ＳＦＰ−２０Ｍ）を、積層型カートリッジフィルター（住友スリーエム株式会社製）を用いて最大粒子径２．０μｍを上回る粒子を濾過分離し、平均粒子径を０．４μｍにして、４０重量部添加した。さらに、エポキシシランカップリング剤（ＧＥ東芝シリコーン株式会社製、Ａ−１８７）０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌し、固形分５０重量％の樹脂ワニスを調製した。
上記で得られた樹脂ワニスを、厚さ２５μｍのＰＥＴ（ポリエチレンテレフタレート）キャリアフィルムの片面に、コンマコーター装置を用いて乾燥後の樹脂フィルムの厚さが４０μｍとなるように塗工し、これを１６０℃の乾燥装置で１０分間乾燥して、樹脂シートを作製した。
この樹脂シートを内層回路基板の表裏に重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、温度１００℃、圧力１ＭＰａにて真空加熱加圧成形させ、その後、熱風乾燥装置にて１８０℃で４５分間加熱硬化行い、樹脂層付き基板を得た。
なお、内層回路基板としては、下記のものを使用した。
・絶縁層：ハロゲンフリー ＦＲ-５材、厚さ０．４ｍｍ
・導体層：銅箔厚み１８μｍ、Ｌ／Ｓ＝１２０／１８０μｍ、クリアランスホール１ｍｍΦ、３ｍｍΦ、スリット２ｍｍ
なお、内層回路基板としては、下記のものを使用した。
・絶縁層：ハロゲンフリー ＦＲ-５材、厚さ０．４ｍｍ
・導体層：銅箔厚み１８μｍ、Ｌ／Ｓ＝１２０／１８０μｍ、クリアランスホール１ｍｍΦ、３ｍｍΦ、スリット２ｍｍ
キャリアフィルム（ＰＥＴ）を剥離した後、１９３ｎｍの波長を有するエキシマレーザーにより樹脂層付き基板の樹脂層にラインアンドスペース（Ｌ／Ｓ）＝４０／４０、狙い深さ１５μｍの溝を形成した。
得られた積層体を６０℃の膨潤液（アトテックジャパン株式会社製、スウェリングディップ セキュリガント Ｐ５００）に１０分間浸漬し、さらに８０℃の過マンガン酸カリウム水溶液（アトテックジャパン株式会社製、コンセントレート コンパクト ＣＰ）に２０分浸漬後、中和してデスミア処理を行った。
これを脱脂、触媒付与、活性化の工程を経た後、無電解銅めっき層約０．２μｍを形成させた。
次に、無電解銅めっき層を電極として電解銅めっき（奥野製薬工業株式会社製、トップルチナα）を３Ａ／ｄｍ２、６０分行って、樹脂表層から厚さ約２０μｍの導体層を形成した。
導体層表面に、ドライフィルムレジスト（東京応化工業社製 ＡＲ３２０）をロールラミネートし、所定のネガフィルムを用い、露光・現像し、導体回路に必要なめっきレジストを形成した。パターン状の露出部をフラッシュエッチング処理（荏原電産のＳＡＣプロセス）により除去した後、ドライフィルムを剥離（剥離液：三菱ガス化学製Ｒ−１００、剥離時間：２４０秒）した。
次に絶縁樹脂層を温度２００℃、６０分間で完全硬化させた後、回路粗化処理（粗化処理液：メック（株）製ＣＺ８１０１、１μｍ粗化条件）を実施し、ラインアンドスペース（Ｌ／Ｓ）＝４０μｍ／４０μｍ、突出高さ（Ｘ）＝２０μｍ、Ｘ／Ｙ＝０．５０の銅回路を有するテストピースを作成した。
（無電解ニッケル−パラジウム−金メッキ工程（ＥＮＥＰＩＧ工程））
次の手順で、上記テストピースにＥＮＥＰＩＧ工程を行い、実施例１の４層プリント配線板を得た。
（１）クリーナー処理
クリーナー液として上村工業（株）製ＡＣＬ−００７を用い、上記テストピースを液温５０℃のクリーナー液に５分間浸漬した後、３回水洗した。
（２）ソフトエッチング処理
クリーナー処理後、ソフトエッチング液として過硫酸ソーダと硫酸の混液を用い、上記テストピースを液温２５℃のソフトエッチング液に１分間浸漬した後、３回水洗した。
（３）酸洗処理
ソフトエッチング処理後、上記テストピースを液温２５℃の硫酸に１分間浸漬した後、３回水洗した。
（４）プレディップ処理
酸洗処理後、上記テストピースを液温２５℃の硫酸に１分間浸漬した。
（５）パラジウム触媒付与工程
プレディップ処理後、配線部分にパラジウム触媒を付与するために、パラジウム触媒付与液として上村工業（株）製ＫＡＴ−４５０を用いた。上記テストピースを、液温２５℃の当該パラジウム触媒付与液に２分間浸漬した後、３回水洗した。
（６）無電解Ｎｉめっき処理
パラジウム触媒付与工程の後、上記テストピースを液温８０℃の無電解Ｎｉメッキ浴（上村工業（株）製ＮＰＲ−４）に３５分間浸漬した後、３回水洗した。
（７）無電解Ｐｄめっき処理
無電解Ｎｉめっき処理後、上記テストピースを液温５０℃の無電解Ｐｄメッキ浴（上村工業（株）製ＴＰＤ−３０）に１５分間浸漬した後、３回水洗した。
（８）無電解Ａｕめっき処理
無電解Ｐｄめっき処理後、上記テストピースを液温８０℃の無電解Ａｕメッキ浴（上村工業（株）製ＴＷＸ−４０）に１８分間浸漬した後、３回水洗した。
次の手順で、上記テストピースにＥＮＥＰＩＧ工程を行い、実施例１の４層プリント配線板を得た。
（１）クリーナー処理
クリーナー液として上村工業（株）製ＡＣＬ−００７を用い、上記テストピースを液温５０℃のクリーナー液に５分間浸漬した後、３回水洗した。
（２）ソフトエッチング処理
クリーナー処理後、ソフトエッチング液として過硫酸ソーダと硫酸の混液を用い、上記テストピースを液温２５℃のソフトエッチング液に１分間浸漬した後、３回水洗した。
（３）酸洗処理
ソフトエッチング処理後、上記テストピースを液温２５℃の硫酸に１分間浸漬した後、３回水洗した。
（４）プレディップ処理
酸洗処理後、上記テストピースを液温２５℃の硫酸に１分間浸漬した。
（５）パラジウム触媒付与工程
プレディップ処理後、配線部分にパラジウム触媒を付与するために、パラジウム触媒付与液として上村工業（株）製ＫＡＴ−４５０を用いた。上記テストピースを、液温２５℃の当該パラジウム触媒付与液に２分間浸漬した後、３回水洗した。
（６）無電解Ｎｉめっき処理
パラジウム触媒付与工程の後、上記テストピースを液温８０℃の無電解Ｎｉメッキ浴（上村工業（株）製ＮＰＲ−４）に３５分間浸漬した後、３回水洗した。
（７）無電解Ｐｄめっき処理
無電解Ｎｉめっき処理後、上記テストピースを液温５０℃の無電解Ｐｄメッキ浴（上村工業（株）製ＴＰＤ−３０）に１５分間浸漬した後、３回水洗した。
（８）無電解Ａｕめっき処理
無電解Ｐｄめっき処理後、上記テストピースを液温８０℃の無電解Ａｕメッキ浴（上村工業（株）製ＴＷＸ−４０）に１８分間浸漬した後、３回水洗した。
＜実施例２＞
ラインアンドスペース（Ｌ／Ｓ）＝２０μｍ／２０μｍ、突出高さ（Ｘ）＝１５μｍ、とし、Ｘ／Ｙ＝０．７５にした以外は実施例１と同様にして４層プリント配線板を作製した。
ラインアンドスペース（Ｌ／Ｓ）＝２０μｍ／２０μｍ、突出高さ（Ｘ）＝１５μｍ、とし、Ｘ／Ｙ＝０．７５にした以外は実施例１と同様にして４層プリント配線板を作製した。
＜実施例３＞
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、電解銅めっき後、電解銅２０μｍをエッチダウンすることで突出高さ（Ｘ）＝０μｍとし、Ｘ／Ｙ＝０にした以外は実施例１と同様にして４層プリント配線板を作製した。
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、電解銅めっき後、電解銅２０μｍをエッチダウンすることで突出高さ（Ｘ）＝０μｍとし、Ｘ／Ｙ＝０にした以外は実施例１と同様にして４層プリント配線板を作製した。
＜実施例４＞
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、電解銅めっき後、電解銅２５μｍをエッチダウンすることで突出高さ（Ｘ）＜０μｍ（実際はＸ＝−５μｍ）とし、Ｘ／Ｙ＝０にした以外は実施例１と同様にして４層プリント配線板を作製した。
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、電解銅めっき後、電解銅２５μｍをエッチダウンすることで突出高さ（Ｘ）＜０μｍ（実際はＸ＝−５μｍ）とし、Ｘ／Ｙ＝０にした以外は実施例１と同様にして４層プリント配線板を作製した。
＜比較例１＞
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、突出高さ（Ｘ）＝２０μｍ、とし、Ｘ／Ｙ＝０．８０にした以外は実施例１と同様にして４層プリント配線板を作製した。
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、突出高さ（Ｘ）＝２０μｍ、とし、Ｘ／Ｙ＝０．８０にした以外は実施例１と同様にして４層プリント配線板を作製した。
＜比較例２＞
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、突出高さ（Ｘ）＝２５μｍ、とし、Ｘ／Ｙ＝１．００にした以外は実施例１と同様にして４層プリント配線板を作製した。
ラインアンドスペース（Ｌ／Ｓ）＝２５μｍ／２５μｍ、突出高さ（Ｘ）＝２５μｍ、とし、Ｘ／Ｙ＝１．００にした以外は実施例１と同様にして４層プリント配線板を作製した。
各実施例及び比較例で得られたプリント配線板について、以下の評価を行った。評価項目を内容と共に示し、得られた結果を表１に示す。
＜異常析出の有無＞
プリント配線板の端子部分を、電子顕微鏡（反射電子像）により観察することで異常析出の有無を評価した。
○：異常析出なし
△：回路際に若干の異常析出あり
×：スペース全面に異常析出あり
プリント配線板の端子部分を、電子顕微鏡（反射電子像）により観察することで異常析出の有無を評価した。
○：異常析出なし
△：回路際に若干の異常析出あり
×：スペース全面に異常析出あり
＜絶縁試験＞
実施例及び比較例で得たプリント配線板の配線間のショートの有無を導通試験機（ＨＩＯＫＩ：Ｘ＝ＹＣ Ｈｉｇｈｔｅｓｔｅｒ１１１６）を用いて検証した。
○：導通なし
×：導通あり
実施例及び比較例で得たプリント配線板の配線間のショートの有無を導通試験機（ＨＩＯＫＩ：Ｘ＝ＹＣ Ｈｉｇｈｔｅｓｔｅｒ１１１６）を用いて検証した。
○：導通なし
×：導通あり
実施例１〜４で得られたプリント配線板は、配線間の異常析出が無い又は少なく、ＥＮＥＰＩＧ工程後においても配線間の絶縁を保つことができた。一方、比較例１、２で得られたプリント配線板は、異常析出が確認され、配線間のショートが確認された。従って、導体回路を樹脂表面に埋め込み、当該導体回路の支持表面からの突出高さＸと、回路パターン間の最小距離Ｙとの比（Ｘ／Ｙ）が０．８未満であることを特徴とする本発明のプリント配線板は、回路周囲における金属の異常析出が防止され、配線間の絶縁に効果的であるということがわかる。
１ プリント配線板
２ コア基板
３（３ａ、３ｂ、３ｃ、３ｄ） 上面側の導体回路層
４（４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ） 層間絶縁層
４ｃ’ 支持表面
４ｃ’’ 絶縁層
５（５ａ、５ｂ、５ｃ、５ｄ） 下面側の導体回路層
６ ソルダーレジスト層
６ａ 開口部
７ 端子領域
７ａ パッド部
７ｂ パッド部近傍の回路
７ｂ’ 金属微細パターン
７ｃ パッド部
８ ニッケル−パラジウム−金メッキ層
９ 溝
１０ 半導体装置
１１ 半導体素子
１２ 電極パッド
１３ ダイボンド材硬化層
１４ 金線
１５ 封止材
１６ キャリアフィルム
１７ レーザー光
１８ バイアホール
１９ 無電解めっき層
２０ 電解めっき層
２ コア基板
３（３ａ、３ｂ、３ｃ、３ｄ） 上面側の導体回路層
４（４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ） 層間絶縁層
４ｃ’ 支持表面
４ｃ’’ 絶縁層
５（５ａ、５ｂ、５ｃ、５ｄ） 下面側の導体回路層
６ ソルダーレジスト層
６ａ 開口部
７ 端子領域
７ａ パッド部
７ｂ パッド部近傍の回路
７ｂ’ 金属微細パターン
７ｃ パッド部
８ ニッケル−パラジウム−金メッキ層
９ 溝
１０ 半導体装置
１１ 半導体素子
１２ 電極パッド
１３ ダイボンド材硬化層
１４ 金線
１５ 封止材
１６ キャリアフィルム
１７ レーザー光
１８ バイアホール
１９ 無電解めっき層
２０ 電解めっき層
Claims (15)
- 金属微細パターン付き基材であって、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれており、
前記金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における金属微細パターンの支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする、金属微細パターン付き基材。 - 前記金属微細パターンのニッケル−パラジウム−金メッキ層を有する領域のラインアンドスペース（Ｌ／Ｓ）が５〜１００μｍ／５〜１００μｍである、請求項１に記載の金属微細パターン付き基材。
- プリント配線板であって、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれており、
前記導体回路の少なくとも一部領域における前記溝の表面と接していない部分が、ニッケル−パラジウム−金メッキ層で被覆されており、
前記ニッケル−パラジウム−金メッキ層を有する領域における導体回路の支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満であることを特徴とする、プリント配線板。 - 前記導体回路のニッケル−パラジウム−金メッキ層を有する領域のラインアンドスペース（Ｌ／Ｓ）が５〜１００μｍ／５〜１００μｍである、請求項３に記載のプリント配線板。
- 前記導体回路のニッケル−パラジウム−金メッキ層を有する領域が、端子を形成する領域である、請求項３又は４に記載のプリント配線板。
- 前記請求項５に記載のプリント配線板に半導体素子を搭載し、当該プリント配線板の端子と半導体素子の出入力部を接続したことを特徴とする半導体装置。
- 金属微細パターン付き基材の製造方法であって、
金属微細パターンの少なくとも下部が、樹脂からなる支持表面に設けられた溝に埋め込まれてなる処理用基材を準備する工程と、
前記処理用基材の金属微細パターンの少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする、金属微細パターン付き基材の製造方法。 - 前記金属微細パターンの無電解ニッケル−パラジウム−金メッキを行う領域のラインアンドスペース（Ｌ／Ｓ）を５〜１００μｍ／５〜１００μｍとなるようにする、請求項７に記載の金属微細パターン付き基材の製造方法。
- 前記処理用基材を準備する工程において、処理用基材の支持表面にレーザーによって溝を形成し、当該溝に金属を堆積させることによって金属微細パターンを形成する、請求項７又は８に記載の金属微細パターン付き基材の製造方法。
- 前記処理用基材を準備する工程において、金属微細パターン転写シートの金属微細パターンを、処理用基材の加熱軟化させた支持表面に転写する、請求項７又は８に記載の金属微細パターン付き基材の製造方法。
- プリント配線板の製造方法であって、
導体回路の少なくとも下部が、コア基板又は絶縁層からなる支持表面に設けられた溝に埋め込まれてなる処理用配線板を準備する工程と、
前記処理用配線板の導体回路の少なくとも一部領域における前記溝の表面と接していない部分に、無電解ニッケル−パラジウム−金メッキを行う工程を含み、
前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域における支持表面からの突出高さをＸ（ただし、Ｘ≦０（ゼロ）の場合は、Ｘ＝０とみなす）とし、回路パターン間の最小距離をＹとしたときの比（Ｘ／Ｙ）が０．８未満となるようにすることを特徴とする、プリント配線板の製造方法。 - 前記導体回路の無電解ニッケル−パラジウム−金メッキを行う領域のラインアンドスペース（Ｌ／Ｓ）を５〜１００μｍ／５〜１００μｍとなるようにする、請求項１１に記載のプリント配線板の製造方法。
- 前記導体回路のニッケル−パラジウム−金メッキ層を行う領域が、端子を形成する領域である、請求項１１又は１２に記載のプリント配線板の製造方法。
- 前記処理用配線板を準備する工程において、処理用配線板の支持表面にレーザーによって溝を形成し、当該溝に金属を堆積させることによって導体回路を形成する、請求項１１乃至１３のいずれか１項に記載のプリント配線板の製造方法。
- 前記処理用配線板を準備する工程において、導体回路転写シートの導体回路を、処理用配線板の加熱軟化させた支持表面に転写する、請求項１１乃至１３のいずれか１項に記載のプリント配線板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010141916A JP2012009510A (ja) | 2010-06-22 | 2010-06-22 | 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法 |
| KR1020110058032A KR20110139105A (ko) | 2010-06-22 | 2011-06-15 | 금속 미세 패턴 부착 기재, 프린트 배선판 및 반도체 장치, 및 금속 미세 패턴 부착 기재 및 프린트 배선판의 제조 방법 |
| TW100121202A TW201230902A (en) | 2010-06-22 | 2011-06-17 | Substrate with fine metal pattern, print circuit board and semiconductor device; and production method of substrate with fine metal pattern, print circuit board and semiconductor device |
| CN2011101839778A CN102316668A (zh) | 2010-06-22 | 2011-06-21 | 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010141916A JP2012009510A (ja) | 2010-06-22 | 2010-06-22 | 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012009510A true JP2012009510A (ja) | 2012-01-12 |
Family
ID=45429366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010141916A Pending JP2012009510A (ja) | 2010-06-22 | 2010-06-22 | 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2012009510A (ja) |
| KR (1) | KR20110139105A (ja) |
| CN (1) | CN102316668A (ja) |
| TW (1) | TW201230902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058728A (ja) * | 2011-08-17 | 2013-03-28 | Daisho Denshi Co Ltd | プリント配線板およびその製造方法 |
| WO2022154914A1 (en) * | 2021-01-13 | 2022-07-21 | Qualcomm Incorporated | Substrate comprising interconnects in a core layer configured for skew matching |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101410395B1 (ko) * | 2013-01-17 | 2014-06-20 | 한진화학(주) | 이중사출식 안테나 도금방법 |
| KR101484938B1 (ko) * | 2014-11-05 | 2015-01-21 | (주)오알켐 | 이온 팔라듐 촉매를 사용한 이물질 발생이 없는 다층 인쇄 회로 기판의 동도금 방법 |
| US9881884B2 (en) | 2015-08-14 | 2018-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
| US11540397B2 (en) * | 2018-04-12 | 2022-12-27 | Fuji Corporation | Printed substrate forming method |
| US10622292B2 (en) * | 2018-07-06 | 2020-04-14 | Qualcomm Incorporated | High density interconnects in an embedded trace substrate (ETS) comprising a core layer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058986A (ja) * | 1998-08-04 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
| JP2006339609A (ja) * | 2005-06-06 | 2006-12-14 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2007103648A (ja) * | 2005-10-04 | 2007-04-19 | Hitachi Chem Co Ltd | プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 |
| JP2008266668A (ja) * | 2007-04-16 | 2008-11-06 | C Uyemura & Co Ltd | 無電解金めっき方法及び電子部品 |
| JP2010021302A (ja) * | 2008-07-10 | 2010-01-28 | Kaneka Corp | プリント配線板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3851320B2 (ja) * | 2004-03-25 | 2006-11-29 | Ｔｄｋ株式会社 | 回路装置及びその製造方法 |
-
2010
- 2010-06-22 JP JP2010141916A patent/JP2012009510A/ja active Pending
-
2011
- 2011-06-15 KR KR1020110058032A patent/KR20110139105A/ko not_active Application Discontinuation
- 2011-06-17 TW TW100121202A patent/TW201230902A/zh unknown
- 2011-06-21 CN CN2011101839778A patent/CN102316668A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058986A (ja) * | 1998-08-04 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
| JP2006339609A (ja) * | 2005-06-06 | 2006-12-14 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2007103648A (ja) * | 2005-10-04 | 2007-04-19 | Hitachi Chem Co Ltd | プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 |
| JP2008266668A (ja) * | 2007-04-16 | 2008-11-06 | C Uyemura & Co Ltd | 無電解金めっき方法及び電子部品 |
| JP2010021302A (ja) * | 2008-07-10 | 2010-01-28 | Kaneka Corp | プリント配線板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058728A (ja) * | 2011-08-17 | 2013-03-28 | Daisho Denshi Co Ltd | プリント配線板およびその製造方法 |
| WO2022154914A1 (en) * | 2021-01-13 | 2022-07-21 | Qualcomm Incorporated | Substrate comprising interconnects in a core layer configured for skew matching |
| US11955409B2 (en) | 2021-01-13 | 2024-04-09 | Qualcomm Incorporated | Substrate comprising interconnects in a core layer configured for skew matching |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110139105A (ko) | 2011-12-28 |
| TW201230902A (en) | 2012-07-16 |
| CN102316668A (zh) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5428667B2 (ja) | 半導体チップ搭載用基板の製造方法 | |
| US6630743B2 (en) | Copper plated PTH barrels and methods for fabricating | |
| JP2012009510A (ja) | 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法 | |
| KR100328807B1 (ko) | 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법 | |
| US20130058062A1 (en) | Method for manufacturing base material having gold-plated metal fine pattern, base material having gold-plated metal fine pattern, printed wiring board, interposer, and semiconductor device | |
| KR19980032168A (ko) | 와이어 본딩용 다층 인쇄 회로판의 제조 방법 | |
| KR102105988B1 (ko) | 감광성 수지 표면에 금속층을 형성하는 방법 | |
| TWI610814B (zh) | 附孔積層體的製造方法、附孔積層體、多層基板的製造方法及底層形成用組成物 | |
| JP2002076618A (ja) | 多層プリント配線板の製造方法 | |
| JP5938948B2 (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP2011258597A (ja) | 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法 | |
| JP5682678B2 (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP2013089913A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP2015057812A (ja) | プリント配線基板の製造方法、それに用いられる積層体、積層フィルム、及び非硬化性樹脂組成物並びに前記製造方法により得られるプリント配線基板 | |
| JP4370490B2 (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
| JP2012209392A (ja) | パターン状金属膜を有する積層体の製造方法、被めっき層形成用組成物 | |
| TW453141B (en) | Printed circuit board and its manufacture method | |
| JP2007077439A (ja) | ポリイミド樹脂材の表面金属化方法 | |
| KR20210053937A (ko) | 적층체 | |
| JP2016216814A (ja) | 無電解めっき方法及び配線板の製造方法 | |
| JP3865088B2 (ja) | ワイヤボンディング用多層プリント配線板の製造方法 | |
| JP2023028520A (ja) | プリント配線板の製造方法及び半導体パッケージの製造方法 | |
| JP2023150471A (ja) | プリント配線板の製造方法、プリント配線板及び半導体パッケージ | |
| KR20150116583A (ko) | 미세배선용 양면 연성 동박 적층체 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120703 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |