JP2013089913A - 半導体チップ搭載用基板及びその製造方法 - Google Patents

半導体チップ搭載用基板及びその製造方法 Download PDF

Info

Publication number
JP2013089913A
JP2013089913A JP2011232021A JP2011232021A JP2013089913A JP 2013089913 A JP2013089913 A JP 2013089913A JP 2011232021 A JP2011232021 A JP 2011232021A JP 2011232021 A JP2011232021 A JP 2011232021A JP 2013089913 A JP2013089913 A JP 2013089913A
Authority
JP
Japan
Prior art keywords
layer
plating
copper
nickel
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011232021A
Other languages
English (en)
Inventor
Yoshinori Ejiri
芳則 江尻
Kiyoshi Hasegawa
清 長谷川
Shuichi Hatakeyama
修一 畠山
Sadao Ito
定夫 伊藤
Michio Moriike
教夫 森池
Katsuhisa Ishijima
克久 石島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2011232021A priority Critical patent/JP2013089913A/ja
Publication of JP2013089913A publication Critical patent/JP2013089913A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】微細配線を形成する場合であっても、ブリッジの発生を十分に低減でき、しかも優れたワイヤボンディング性を有する半導体チップ搭載用基板を製造可能な方法を提供すること。
【解決手段】本発明に係る半導体チップ搭載用基板製造方法は、基板の表面の導体回路の少なくとも一部を覆うように、電解ニッケルめっきによりニッケル層を形成する工程と、基板に対してデスミア処理を施す工程と、クエン酸を含む溶液に基板を浸漬する工程と、ニッケル層の少なくとも一部を覆うように、無電解めっきによりパラジウム層又は金層を形成する無電解めっき工程とをこの順序で備える。
【選択図】図2

Description

本発明は、半導体チップ搭載用基板及びその製造方法に関する。
近年、パソコン、携帯電話、無線基地局、光通信装置、サーバ及びルータ等の電子機器において、大小問わず、機器の小型化、軽量化、高性能化及び高機能化が進んでいる。また、CPU、DSP及び各種メモリ等のLSIの高速化並びに高機能化とともに、SoC(System on a chip)やSiP(System In Package)等の高密度実装技術の開発も行われている。
このため、半導体チップ搭載用基板やマザーボードには、ビルドアップ方式の多層配線基板が使用されるようになっている。また、パッケージの多ピン狭ピッチ化といった実装技術の進歩により、半導体チップ搭載用基板は、QFP(Quad Flat Package)からBGA(Ball Grid Array)/CSP(Chip SizePackage)実装へと進化している。
半導体チップ搭載用基板と半導体チップとの接続には、例えば、金ワイヤボンディングが用いられる。また、半導体チップと接続された半導体チップ搭載用基板は、はんだボールによって配線板(マザーボード)と接続される。そのため、半導体チップ搭載用基板は、通常、半導体チップ又は配線板に接続するための接続端子をそれぞれ有している。これらの接続端子には、金ワイヤ又ははんだとの良好な金属接合を確保するために、金めっきが施されることが多い。
従来、接続端子に金めっきを施す方法としては、電解金めっきが広く適用されてきた。しかし、最近では、半導体チップ搭載用基板の小型化による配線の高密度化に伴って、接続端子の表面に電解金めっきを施すための配線を確保することが困難になりつつある。そこで、接続端子への金めっき方法として、電解めっきをするためのリード線が不要である無電解金めっき(置換金めっきや還元金めっき)のプロセスが注目され始めている。例えば、下記非特許文献1に記載されているように、端子部分の銅箔表面に、無電解めっきによるニッケル層/無電解めっきによる金層を形成することが知られている。
しかしながら、非特許文献2に記載されている通り、無電解ニッケルめっき/無電解金めっきの方法では、電解ニッケルめっき/電解金めっきの方法と比較して、はんだ接続信頼性や熱処理後のワイヤボンディング性が低下することが知られている。
また、配線に無電解ニッケルめっきを行うと、「ブリッジ」と呼ばれる、配線間に無電解めっきによるニッケル層が析出する現象が発生し、これにより短絡不良が引き起こされる場合がある。このブリッジを抑制するためには、例えば、特許文献1、2に示すようなブリッジを抑制するための前処理液及び前処理方法が提案されている。また、特許文献3に示すように、ブリッジを抑制するための無電解めっき用触媒液も提案されている。また、特許文献4には、銅回路間の絶縁樹脂表面をデスミア処理により除去するウェットプロセスが記載されている。
特開平9−241853号公報 特許第3387507号 特開平11−124680号公報 特開2006−316350号公報
「サーキットテクノロジー」、社団法人プリント回路学会誌、1993年、第8巻、第5号、p.368−372 「表面技術」、2006年、第57巻、第9号、p.616−621
ところで、近年では、セミアディティブ法等の配線形成方法の利用によって、パターン間の間隔が20μmを下回るような超微細パターン、例えば、配線幅/配線間隔(以下、「L/S」と略す。)=25μm/15μmという微細配線を有する製品が量産化され始めている。
このような超微細パターンを有する基板において、銅からなる回路に電解ニッケルめっきを施した後、無電解金めっきを施して接続端子を形成する従来技術があり、例えば、次のような方法が知られている。
(1)内層回路を表面に有する内層板と、前記内層回路と一部で接続するように絶縁層を隔てて前記内層板上に設けられた第1の銅層と、を有する積層体における前記第1の銅層上に、導体回路となるべき部分を除いてめっきレジストを形成するめっきレジスト形成工程、
(2)前記第1の銅層上の前記導体回路となるべき部分に、電解銅めっきにより第2の銅層を形成して、前記第1の銅層及び前記第2の銅層からなる前記導体回路を得る導体回路形成工程、
(3)前記導体回路上の少なくとも一部に、電解ニッケルめっきにより、ニッケル層を形成するニッケル層形成工程、
(4)前記めっきレジストを除去するめっきレジスト除去工程、
(5)前記めっきレジストに覆われていた部分の前記第1の銅層をエッチングにより除去するエッチング工程、
(6)前記ニッケル層が形成された前記導体回路上の少なくとも一部に、無電解金めっきにより金層を形成する金層形成工程、
により実施することが知られている。すなわち、銅からなる導体回路上の特定部位に、電解ニッケルめっき(工程(3))/無電解金めっき(工程(6))を行い、これによって接続端子を形成する。
前述の通り、半導体チップ搭載用基板の小型化による配線の高密度化に伴って、接続端子部分を、従来の電解ニッケル/電解金めっき方法に代えて、リード線不要な無電解めっき技術を用いることが必須となりつつある。そのため、上記のような電解ニッケルめっきと無電解金めっきを組み合わせた方法が適用されてきている。
しかしながら、本発明者らが検討を行った結果、L/S=25μm/15μm程度の微細配線上に、0.5μmの厚さの無電解金めっきを施す場合、導体間の絶縁層表面上に金めっき層が析出する「ブリッジ」と呼ばれる現象が発生し、導体間の絶縁信頼性を充分に確保することが困難であることが判明した。このブリッジの発生原因の一つとして、エッチング工程後に、導体回路間の絶縁層表面に残った銅層が挙げられ、この銅層を核として、無電解金めっき層が成長するため絶縁信頼性が低下する。これに対し、エッチング工程後にデスミア工程を追加し、導体回路間の絶縁層表面に残った銅層を除去することで絶縁信頼性を向上させる方法がある。
この方法では、導体回路上の少なくとも一部に、電解めっきによるニッケル層が形成されており、エッチング工程後に、デスミア処理工程を追加し、無電解パラジウムめっき又は無電解金めっきを行う。この方法によれば、ブリッジを抑制することができるが、電解めっきによるニッケル層上に、無電解めっきによるパラジウム層又は金層の成長が起こりづらい。また、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は金層との密着性が低く、ワイヤボンディングを行うと、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は金層との間で剥離が発生することが明らかとなった。
本発明は、このような事情に鑑みてなされたものであり、微細配線を形成する場合であっても、ブリッジの発生を十分に低減でき、しかも優れたワイヤボンディング性を有する半導体チップ搭載用基板を製造可能な方法及びこれにより得られる半導体チップ搭載用基板を提供することを目的とする。
上記目的を達成するため、本発明者らが鋭意検討を行ったところ、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は金層との密着性が低いことによるワイヤボンディング性の低下の一因として、デスミア処理工程の追加によるニッケル層表面の酸化が挙げられるのではないかと推測した。すなわち、デスミア処理により酸化されたニッケルは、一般的に無電解ニッケルめっきや無電解金めっきの前処理等で行われている過硫酸アンモニウムなどによるエッチング工程では容易にとることができずに残っている。このため、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は金層との密着性が低くなると本発明者らは考えた。なお、特許文献4の無電解めっきの前処理におけるデスミア処理では、デスミア処理により絶縁樹脂表面に残った銅表面が酸化するものの、その後の無電解ニッケルめっき/無電解金めっきの前処理等で行われている過硫酸アンモニウムなどによるエッチング工程で酸化された銅を容易に除去することが可能であると考えられる。このため、銅とその上に形成する無電解めっきによるニッケル層との良好な密着性を得ることができると考えられる。
そこで、本発明者らは、試行錯誤の上、デスミア処理により酸化された電解めっきによるニッケル層の表面の一部を、クエン酸を含む溶液に浸漬することにより除去もしくは還元することで、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は金層との密着性を改善することができることを見出した。本発明者らはこれらの知見に基づき、以下の発明を完成させるに至った。
すなわち、本発明は、半導体チップ搭載用基板の製造方法であって、基板の表面の導体回路の少なくとも一部を覆うように、電解ニッケルめっきによりニッケル層を形成する工程と、基板に対してデスミア処理を施す工程と、クエン酸を含む溶液に基板を浸漬する工程と、ニッケル層の少なくとも一部を覆うように、無電解めっきによりパラジウム層又は金層を形成する無電解めっき工程と、をこの順序で備える。
上述の半導体チップ搭載用基板の製造方法では、デスミア処理を施す工程と無電解めっき工程との間に、クエン酸を含む溶液に基板を浸漬する工程を備える。よって、デスミア処理により酸化された電解めっきによるニッケル層の表面の一部を、除去もしくは還元することができる。これにより、電解めっきによるニッケル層の表面に、無電解めっきによってパラジウム又は金を十分に析出させることができる。このため、ニッケル層とパラジウム層又は金層との間の密着性を十分に改善させることができる。よって、微細配線を形成する場合であっても、優れたワイヤボンディング性を有する半導体チップ搭載用基板を製造できる。
また、本発明の半導体チップ搭載用基板の製造方法では、デスミア処理により、導体回路間の絶縁層表面に残った銅層を除去することでブリッジの発生を十分に低減でき、絶縁信頼性を向上させることができる。更に、デスミア処理を行わない場合、ニッケル層とソルダーレジストとの接着性が吸湿耐熱試験後に低くなる場合があるが、デスミア処理の追加により電解ニッケルめっき表面が酸化され、この酸化されたニッケルは、ソルダーレジストとの接着性を向上させる効果がある。よって、基板に対するソルダーレジストの密着性を高めて信頼性を更に向上させることが可能となる。
従来のように、基板の表面の導体回路上の少なくとも一部に、無電解めっきによるニッケル層を形成させ、形成した電解めっきによるニッケル層上に無電解めっきによるパラジウム又は金層を形成させる場合(無電解ニッケルめっき/無電解パラジウムめっき又は金めっき)、上述した非特許文献2に記載のように、無電解めっきによるニッケル層が、置換金めっき反応によって溶解し、脆弱層が形成されることがある。この脆弱層は、一般的に適用される無電解ニッケルめっきは、無電解ニッケル−リン合金めっきであり、その後の置換金めっき反応ではニッケルのみが溶出し易いため、リンが濃縮されて溶解し残ることにより形成されると考えられる。そして、このような脆弱層の形成によって、はんだ接続信頼性が低下する。
これに対し、本発明の半導体チップ搭載用基板の製造方法は、基板の表面の導体回路の少なくとも一部を覆うように、電解ニッケルめっきによりニッケル層を形成し、このニッケル層の少なくとも一部を覆うように、無電解めっきによりパラジウム層又は金層を形成する(電解ニッケルめっき/無電解パラジウムめっき又は金めっき)。この場合、電解めっきによるニッケル層は高純度のニッケルからなる。よって、その後、置換金めっき反応でもニッケルが溶出するだけで、無電解ニッケル−リン合金めっきの場合のような脆弱層は生じにくい。したがって、本発明におけるニッケル層とパラジウム層又は金層とによれば、極めて高いはんだ接続信頼性が得られると考える。
また、この半導体チップ搭載用基板の製造方法において、ニッケル層上へのパラジウム層又は金層の形成は、無電解パラジウム及び無電解金めっきにより行っている。このため、電解めっきを行う場合のようなリード線を用いる必要がなく、微細配線を形成しても独立端子となるべき部分に良好にパラジウムめっき及び金めっきを行うことができる。そのため、半導体チップ搭載用基板の更なる小型化・高密度化にも対応することができる。
また、本発明の別の形態は、半導体チップ搭載用基板の製造方法であって、(A)内層回路を表面に有する内層板と、内層回路と一部で接続するように絶縁層を隔てて内層板上に設けられた第1の銅層とを有する積層体を準備し、第1の銅層上に、導体回路となるべき部分を除いてめっきレジストを形成する工程と、(B)第1の銅層の導体回路となるべき部分の表面に、電解銅めっきにより第2の銅層を形成して、第1の銅層及び第2の銅層からなる導体回路を得る工程と、(C)導体回路の少なくとも一部を覆うように、電解ニッケルめっきによりニッケル層を形成する工程と、(D)めっきレジストを除去する工程と、(E)第1の銅層のうち、めっきレジストに覆われていた部分をエッチングにより除去する工程と、(F)エッチング工程後の内層板にデスミア処理を施し、絶縁層の表面であって導体回路の間に残存する第1の銅層を絶縁層の一部とともに除去する工程と、(G)クエン酸を含む溶液に積層体を浸漬する工程と、(H)ニッケル層の少なくとも一部を覆うように、無電解めっきによりパラジウム層又は金層を形成する無電解めっき工程と、をこの順序で備える。
上記半導体チップ搭載用基板の製造方法では、第1の銅層上に、導体回路となるべき部分を除いて電解めっき用のめっきレジストを形成した後、電解銅めっきにより第2の銅層を形成し、続けて電解ニッケルめっきによりニッケル層を形成している。このように、電解ニッケルめっきを行う際に、導体回路となるべき部分以外にめっきレジストが存在しているため、これによって導体回路の側面にニッケルめっきが施されることを防止できる。さらに、めっきレジストを除去する工程、エッチング工程後に、さらにデスミア処理を追加することで、L/S=15μm/15μm程度の微細配線とする場合であっても、ブリッジの形成が大幅に低減される。
上記本発明の半導体チップ搭載用基板の製造方法は、(H)工程の実施に先立って、ニッケル層の表面のうちパラジウム層又は金層を形成すべき箇所のみが露出するように、ニッケル層の表面にソルダーレジストを形成する工程を更に備えることが好ましい。このようにすれば、パラジウム層又は金層を形成しない部位の導体回路を保護することができ、導体回路上の目的とする位置にパラジウム層又は金層を形成することが容易となるほか、パラジウムめっき又は金めっきによるブリッジの形成も防ぐことが可能となる。
(A)工程は、樹脂組成物からなる絶縁層及びその一方面上に積層された銅箔からなる樹脂付き銅箔を、絶縁層が内層板側を向くように内層板上に積層するステップと、樹脂付き銅箔にバイアホールを形成して、内層回路の一部を露出させるステップと、銅箔及びバイアホール内を覆うように、還元型の銅めっきにより銅めっき層を形成して、銅箔及び銅めっき層からなる第1の銅層を有する積層体を得るステップと、積層体における第1の銅層上に、導体回路となるべき部分を除いてめっきレジストを形成するステップと、を有するものとしてもよい。
この場合、第1の銅層を備える積層体を良好に得ることが可能となる。また、銅箔からなる樹脂付き銅箔及び還元型の銅めっきによる銅めっき層を、シード層として機能させることができるため、銅箔及び銅めっき層からなる第1の銅層の上部に更に第2の銅層を積層して導体回路を形成することが可能である。なお、シード層とは、電解めっきを行うための下地となる金属層をいう。
上記樹脂付き銅箔は、銅箔の厚さが、5μm以下であることが好ましい。この場合、シード層である銅箔が薄いため、めっきレジストの除去後、導体回路以外の部分に残ったシード層(銅箔)を除去することが容易となり、導体回路を更に良好に形成することが可能となる。
また、(A)工程は、導電性を有しないフィルムを、内層板上に積層して絶縁層を形成するステップと、絶縁層にバイアホールを形成して、内層回路の一部が露出させるステップと、絶縁層及びバイアホール内を覆うように還元型の銅めっきにより銅めっき層を形成して、銅めっき層からなる第1の銅層を有する積層体を得るステップと、積層体における第1の銅層上に、導体回路となるべき部分を除いてめっきレジストを形成するステップと、を有するものとしてもよい。
この場合も、第1の銅層を備える積層体を良好に得ることが可能となる。また、還元型の銅めっきによる銅めっき層を、シード層として機能させることができるため、銅めっき層からなる第1の銅層の上部に更に第2の銅層を積層して導体回路を形成することが可能である。
また、このように銅めっき層のみがシード層となる場合は、銅箔及び銅めっき層がシード層となる場合と比較して厚さを薄くし易いため、例えばエッチング工程においてシード層を除去し易くする観点では好ましい。ただし、シード層が銅箔及び銅めっき層により形成される場合は、還元型の銅めっきを行う前に付与する触媒が、銅箔表面に付着することになるため、絶縁層の表面(インタースティシャルバイアホール(IVH)内を除く)には直接付与されることがない。絶縁層に触媒が付着していると、シード層の除去後にも絶縁層表面に触媒が残る場合があるため、この触媒の作用によって導体回路間にめっき層が析出し、これにより短絡不良が引き起こされる場合がある。したがって、このような触媒に起因する短絡不良を発生しにくくする観点からは、シード層は、銅箔及び銅めっき層によって形成されることが好ましい。
無電解めっき工程において、ニッケル層の少なくとも一部を覆うように無電解めっきによりパラジウム層を形成した後、当該パラジウム層の少なくとも一部を覆うように無電解めっきにより金層を形成してもよい。この場合、導体回路の不要な位置にまでパラジウム層が形成されることがないため、導体回路とソルダーレジストとの密着性を良好に保ったまま、ニッケルの拡散を防止する効果が良好に得られるようになる。
上記パラジウム層は、置換パラジウムめっきを行った後、還元型のパラジウムめっきを行って形成してもよい。これにより、置換及び還元を同時に生じさせた場合に比して、ニッケル層からのニッケルの溶出を抑制することができ、ワイヤボンディング性を高める効果がより良好に得られるようになる。
上記金層は、置換金めっきを行った後、還元型の金めっきを行って形成してもよい。これにより、金層よりも下層に形成されているニッケル層や上記金属層中の金属との良好な密着性が得られ、更に良好なワイヤボンディング性が得られるようになる。
このようにして形成される金層の厚さが0.005μm以上であると好ましい。このような厚さの金層が形成されることで、ワイヤボンディングの実施が容易となる傾向にある。
そして、このような半導体チップ搭載用基板の製造方法において、例えば、上記導体回路の少なくとも一部が、はんだ接続用端子やワイヤボンディング用端子等の接続用の端子であることが好ましい。特にこの部分に、「ニッケル層及びパラジウム層」又は「ニッケル層、パラジウム層及び金層」を形成することで、ワイヤボンディング性及びはんだ接続信頼性が良好な半導体チップ搭載用基板が得られる。
本発明はまた、上記本発明の製造方法により得られる半導体チップ搭載用基板を提供するものである。かかる半導体チップ搭載用基板は、上述の如く、製造時におけるブリッジの発生が無いため短絡不良を生じ難く、しかも、優れたワイヤボンディング性、はんだ接続信頼性およびソルダーレジストとの密着性を有するものとなる。
なお、本発明において、無電解めっきとは、異種金属のイオン化傾向の差を利用しめっきする置換めっき及びめっき液中の還元剤の作用によりめっきする還元型のめっきの総称である。また、本発明の方法における「この順序で」なる規定は、各工程をこの順序で連続的に実施する場合のみならず、本発明の目的の達成を阻害しない範囲において各工程の間に他の工程を実施する場合をも意味する。
本発明によれば、微細配線を形成する場合であっても、ブリッジの発生を十分に低減でき、しかも優れたワイヤボンディング性を有する半導体チップ搭載用基板を製造可能な方法を提供できる。
さらに、本発明によれば、ブリッジの発生が低減されており、しかも優れたワイヤボンディング性、はんだ接続信頼性およびソルダーレジストとの密着性の全てが十分に高水準である半導体チップ搭載用基板を提供することが可能となる。
第1実施形態に係る半導体チップ搭載用基板の製造過程を模式的に示す工程図である。 第1実施形態に係る半導体チップ搭載用基板の製造過程を模式的に示す工程図である。 金層8形成後の導体回路50の部分の断面構成を拡大して示す模式図である。 無電解めっき工程を行った場合における、金層8形成後の導体回路50の部分の断面構成を拡大して示す模式図である。 第2実施形態に係る半導体チップ搭載用基板の製造過程を模式的に示す工程図である。 第2実施形態に係る半導体チップ搭載用基板の製造過程を模式的に示す工程図である。 金層8形成後のニッケル層6が形成された導体回路50の部分の断面構成を拡大して示す模式図である。
以下、図面を参照して本発明の好適な実施の形態について説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明については省略することとする。
[第1実施形態]
図1及び2は、第1実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、銅箔付き樹脂を用いて外層回路の形成を行うセミアディティブ法による半導体チップ搭載用基板の製造方法の例である。第1実施形態では、積層体の準備工程及びめっきレジスト形成工程((A)工程)、導体回路形成工程((B)工程)、ニッケル層形成工程((C)工程)、めっきレジスト除去工程((D)工程)、エッチング工程((E)工程)、デスミア工程((F)工程)、ソルダーレジスト形成工程((F ')工程)、浸漬工程((G)工程)、無電解めっき工程((H)工程)をこの順で備える。以下、各工程について詳細に説明する。
((A)工程)
本実施形態においては、まず、図1(a)に示すように、内層板1を準備する。内層板1は、内層用基板100と、その表面に設けられた内層回路102と、内層用基板を貫通するように形成され、両表面の内層回路102同士を電気的に接続する内層用ビア104とを備えている。かかる内層板1における各構成としては、回路基板に適用される公知の構成を特に制限なく適用することができる。
内層板1の形成方法としては、例えば、次のような方法が適用できる。まず、内層用基板100の両表面に、金属層としての銅箔を積層した後、この銅箔の不要な箇所をエッチングにより除去することにより内層回路102を形成する方法(サブトラクト法)や、内層用基板100の両表面の必要な箇所にのみ、還元型の銅めっきにより銅からなる内層回路102を形成する方法(アディティブ法)が挙げられる。また、内層用基板100の表面上、又はその表面に更に形成した所定の層(ビルドアップ層)上に、薄い金属層(シード層)を形成し、さらに電解銅めっきにより内層回路102に対応した所望のパターンを形成した後、このパターンを形成しなかった部分の薄い金属層をエッチングで除去することによって、内層回路102を形成する方法(セミアディティブ法)等も挙げられる。
次に、図1(b)に示すように、内層板1の両表面上に、樹脂を主成分とする絶縁層21と銅箔22とが積層された樹脂付き銅箔2を、その絶縁層21が内層板1側に向くようにして積層する(図1(b))。樹脂付き銅箔2の積層は、例えば、内層板1に対してラミネート又はプレスすることによって行うことができる。例えば、一般的な真空プレス機を適用することができる。この際、加熱・加圧の条件は、層間絶縁樹脂である絶縁層21の構成材料の特性にあった条件が好ましい。例えば、温度150℃〜250℃、圧力1MPa〜5MPaとすることができる。本実施形態では、このような樹脂付き銅箔2における銅箔22がシード層として機能し、これにより後述する銅めっき層3や第2の銅層5の形成を行うことが可能となる。なお、積層される前の樹脂付き銅箔2の絶縁層21は、Bステージ状態である。
樹脂付き銅箔2における銅箔22は、その厚さが5μm以下であると好ましく、3μm以下であるとより好ましい。また、銅箔の厚さを5μm以下にすることで、後述するエッチングを容易に行うことが可能となり、微細配線を形成することが容易となる。
銅箔22としては、ピーラブルタイプ又はエッチャブルタイプのものを使用することが好ましい。銅箔22がピーラブルタイプの場合、キャリアを引き剥がすことで、またエッチャブルタイプの場合、キャリアをエッチングすることで、所望の厚さを有する銅箔とすることができる。例えば、ピーラブルタイプの場合、キャリアとの剥離層となる金属酸化物又は有機物層を、エッチングなどで除去することで、キャリアを引き剥がすことができる。また、エッチャブルタイプにおいて、金属箔を銅箔、キャリアをAl箔とした場合、アルカリ溶液を用いることで、キャリアのみをエッチングすることができる。銅箔22は、給電層として機能する範囲で薄ければ薄いほど微細配線形成に適することから、そのような厚さとするために、更にエッチングを行って厚さを低減することができる。その場合、ピーラブルタイプの場合、離型層の除去と同時にエッチングを行うと効率的で好ましい。
絶縁層21を構成する樹脂は、絶縁性を有する樹脂であり、そのような樹脂としては、熱硬化性樹脂、熱可塑性樹脂やそれらの混合樹脂を適用できる。なかでも、熱硬化性を有する有機絶縁材料が好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等が挙げられる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。なお、絶縁層21には、必要に応じてシリカフィラー等の無機充填剤等を配合してもよく、また、ガラスクロス等を含むプリプレグを用いてもよい。
次に、図1(c)に示すように、内層板1に積層された樹脂付き銅箔2の所定の部位に、樹脂付き銅箔2を貫通して内層板1に達する貫通孔(ビア穴)を形成する。これによりIVH30を形成して、内層回路102の一部を露出させる。貫通孔は、例えば、紫外線波長のレーザ光を直接照射して穴加工を行うことで形成することができる。紫外波長のレーザとしては、UV−YAGレーザの第3高調波(波長355nm)を用いると、比較的高いエネルギーが得られ、加工速度を早くできることから好ましい。
また、IVH30の形成においては、レーザエネルギー分布を調整し、ビア穴の断面形状をテーパ形状にすると、穴内のめっき付き性が向上するため好ましい。さらに、加工速度の観点からは、ビア穴径が50μm以下であることが好ましい。また、ビア穴のアスペクト比(ビア穴高さ/ビア穴の底の直径)は信頼性を確保する観点から1以下であることが好ましく、IVH30の形成に際しては、このような絶縁層21の厚さとビア穴径との関係となるよう設計することが好ましい。なお、ビア穴内には、スミアが発生していることがあるため、ビア穴の形成後には、過マンガン酸塩、クロム酸塩、過マンガン酸等を用いた洗浄を行うことにより、スミアの除去を行うことが好ましい。
次に、図1(d)に示すように、樹脂付き銅箔2が積層された内層板1の全表面を覆うように、還元型の銅めっきにより銅めっき層3を形成する。これにより、内層板1と、内層板1の内層回路102と一部で接続するように絶縁層21を隔てて設けられた銅箔2及び銅めっき層3からなる第1の銅層32とを有する積層体110が得られる。この積層体110では、銅箔22の表面及びIVH30内が連続的に第1の銅層32によって覆われた状態となるため、絶縁層21の表面上に形成された銅箔22と内層回路102との電気的な接続が可能となる。
銅めっき層3は、一般的な配線板の形成に用いられる還元型の銅めっき方法を用いて形成すれば良く、めっきすべき部位に、還元型の銅めっきの核となる触媒を付与しておき、これに還元型の銅めっき層を薄付けすることで形成することができる。触媒としては、貴金属イオンやパラジウムコロイドを用いることができ、特にパラジウムは樹脂への密着性が高いことから好ましい。還元型の銅めっきには、硫酸銅、錯化剤、ホルマリン、水酸化ナトリウムを主成分とする、一般的な配線板の形成に用いられる還元型の銅めっき液を用いることができる。
銅めっき層3の厚さとしては、IVH30部のへの給電が可能となるような厚さがあれば良く、0.1〜1.0μmであると好ましい。銅めっき層3が0.1μmより薄いと、IVH30内部の内層回路102を構成する銅と、樹脂付き銅箔2における銅箔22との間の給電が十分に得られないおそれがある。一方、1μmより厚いと、後述する導体回路となるべき部分以外の銅をエッチングにより除去するエッチング工程において、エッチングをしなければならない銅の厚さが増えるため、回路形成性が低下して微細配線の形成が困難になるおそれがある。銅めっき層3の厚さが0.1〜1μmであることで、内層回路102と銅箔22との給電が十分に得られ、しかも、エッチング工程におけるエッチングが容易となって良好な回路形成性が得られるようになる。
次に、図1(e)に示すように、第1の銅層32上の所望の位置に、電解めっきレジストであるめっきレジスト4を形成する(めっきレジスト形成工程)。このめっきレジスト4を形成する部位は、第1の銅層32における導体回路となるべき部分(IVH30を含む)を除く部分である。めっきレジスト4は、後述する材料を用いた公知のめっきレジスト形成方法を適用することによって形成することが可能である。なお、導体回路となるべき部分には、位置合わせに用いる位置合わせ用のパターン等も含む。
めっきレジスト4の厚さは、その後めっきする導体の合計の厚さと同程度か、それよりも厚くすることが好適である。めっきレジスト4は、樹脂から構成されるものであると好ましい。樹脂から構成されるめっきレジストとしては、PMER P−LA900PM(東京応化株式会社製、商品名)のような液状レジストや、HW−425(日立化成工業株式会社、商品名)、RY−3025(日立化成工業株式会社、商品名)等のドライフィルムのレジストがある。
((B)工程)
次に、図1(f)に示すように、第1の銅層32の表面上に、電解銅めっきにより第2の銅層5を形成し、第1の銅層32と第2の銅層5とが積層された導体回路50を得る(導体回路形成工程)。この工程においては、電解銅めっきにより、めっきレジスト4が形成されていない部分にのみ第2の銅層5が形成される。したがって、第2の銅層5は、第1の銅層32上の導体回路50となるべき部分に形成されることになる。
第2の銅層5の形成領域は、上記のようにめっきレジスト4によって決定される。そのため、電解銅めっきは、第1の銅層32のいずれかの部分にリード線を取り付けて行えばよく、配線を高密度化する場合であっても十分に対応可能である。電解銅めっきは、半導体チップ搭載用基板の製造において使用される公知の硫酸銅電解めっきやピロリン酸電解めっきを用いて行うことができる。
第2の銅層5の厚さは、導体回路として使用できる程度の厚さであればよく、目的とするスペースにもよるものの、1〜30μmの範囲であると好ましく、3〜25μmの範囲であるとより好ましく、3〜20μmの範囲であると更に好ましい。
((C)工程)
次に、図2(g)に示すように、第2の銅層5の表面上に、更に電解ニッケルめっきによりニッケル層6を形成する(ニッケル層形成工程)。この工程でも、電解ニッケルめっきにより、めっきレジスト4が形成されていない部分にのみニッケル層6が形成される。したがって、ニッケル層6は、導体回路50上の全領域に形成されることになる。この工程でも、導体回路50のいずれかの部分にリード線を取り付けて電解ニッケルめっきを実施すればよい。
電解ニッケルめっきは、例えば、導体回路形成工程後の基板全体を、電解ニッケルめっき液に浸漬することで行うことができる。電解ニッケルめっき液としては、ワット浴(硫酸ニッケル、塩化ニッケル、ホウ酸を主成分とするニッケルめっき浴)、スルファミン酸浴(スルファミン酸ニッケルとホウ酸を主成分とするニッケルめっき浴)、ホウフッ化浴等を用いることができる。なかでも、ワット浴からの析出層が、素地となる導体回路50との密着性がよく、耐食性を高くできる傾向にある。そのため、電解ニッケルめっきには、ワット浴を用いることが好ましい。
また、ワット浴を用いてめっきを行うと、ニッケル層6におけるニッケルの結晶粒径も大きくできる傾向にある。そのため、かかる観点からもワット浴を用いることが好ましい。これは、後述する無電解めっき工程において、無電解金めっきにより金層8を形成する場合、金層8は下地のニッケルの結晶の大きさをある程度引き継いで結晶成長するエピタキシャル成長により形成されることから、ニッケルの結晶粒が大きいほど、大きな結晶粒を有する金めっき層が形成されるためである。
ニッケル層6は、導体回路50と反対側の面、すなわち後述するような金層8やパラジウム層13と接触する側の面でのニッケルの結晶粒径の平均値が0.25μm以上となるように形成することが好ましい。このニッケル層6表面の結晶粒径(平均値)は、0.5μm以上であると好ましく、1μm以上であるとより好ましく、結晶粒の大きさが大きいほどよい。他方、ニッケル層6表面の結晶粒径(平均値)の上限はなく、大きければ大きいほどよい。なお、ニッケル層6表面の結晶粒径(平均値)は、端子部分を収束イオンビーム加工観察装置(FIB:Focused Ion Beam System)を用いて加工することで断面を露出させ、金層8と接しているニッケル層6の断面を、電子線後方散乱(Electron Backscatter Diffraction;EBSD)法によって測定することができる。一般的に、電解ニッケルめっき液には光沢剤が添加されるが、光沢剤は結晶粒を小さくすることで光沢を得るものである。そのため、上記のような結晶粒径を得るために、電解ニッケルめっき液は、光沢剤の添加が極力少ないものが好ましく、光沢剤を含有していないものが特に好ましい。光沢剤の添加が少ない電解ニッケルめっき液を用いる場合、半光沢のニッケル層6が形成され易く、光沢剤を含有しない電解ニッケルめっき液を用いる場合、無光沢のニッケル層6が形成され易い。
ここで、後述する無電解金めっきにより形成される金層8における金の結晶粒が小さいと、ニッケル層6からの金層8へのニッケルの拡散を抑制する効果が低くなる傾向にある。その場合、例えばワイヤボンディング前に熱処理が行われると、ニッケルが金層8の表面に粒界拡散してしまい、その後、ワイヤボンディングを行ったときに、金ワイヤと金層8表面との接続信頼性が低下してしまう場合がある。これに対し、金層8における金の結晶粒が大きければ大きいほど、ニッケル層6からのニッケルの金層8内での粒界拡散を抑制する効果が高くなる傾向にある。金の結晶粒が小さくてもニッケルの拡散を抑制するには、電解ニッケルめっきにより形成するニッケル層6の表面におけるニッケルの結晶粒径が大きいほど好ましく、無光沢又は半光沢であると好適である。
電解ニッケルめっきにより形成するニッケル層6の厚さは、0.4〜10μmであることが好ましく、0.6〜8μmであるとより好ましく、1〜6μmであると更に好ましい。ニッケル層6の厚さを0.4μm以上とすることで、下層の銅からなる導体回路のバリヤ層としての効果が充分に得られ、これによりはんだ接続信頼性が向上する。また、0.4μm以上とすると、ニッケルの結晶粒が充分に成長することから、無電解めっき工程において、ニッケルの粒界拡散を抑制するために充分な大きさの結晶粒の金層8が得られ易くなる。ただし、10μmを越えてもこれらの効果がそれ以上大きくは向上せず、経済的でないので、ニッケル層6の厚さは10μm以下とすることが好ましい。
また、電解ニッケルめっきにおいては、電流密度も結晶成長に影響を与える傾向にある。具体的には、電解ニッケルめっきの際の電流密度は、0.3〜4A/dmであることが好ましく、0.5〜3A/dmであることがより好ましく、0.8〜2.5A/dmであることが更に好ましい。この電流密度を0.3A/dm以上とすることで、ニッケルの結晶粒が充分に成長し、バリヤ層としての効果が高まるため本実施形態の効果が良好に得られるようになる。上記範囲内で電流密度が高いほど、ニッケルの結晶粒を大きくできるため、電流密度は高いほど好ましい。ただし、電流密度を4A/dm以下とすることで、ざらつきのあるめっきの発生(一般に「やけ」と呼ばれる)を抑制することができる傾向にある。
((D)工程)
このようなニッケル層形成工程に続いて、図2(h)に示すように、電解めっきレジストであるめっきレジスト4を除去する(めっきレジスト除去工程)。これにより、めっきレジスト4に覆われていた部分の第1の銅層32(銅めっき層3)が露出する。めっきレジスト4の除去は、アルカリ性剥離液、硫酸、又はその他の市販のレジスト剥離液を用いて、めっきレジスト4を剥離すること等により行うことができる。
((E)工程)
それから、図2(i)に示すように、めっきレジスト4に覆われていた部分の第1の銅層32(銅箔22及び銅めっき層3)をエッチングにより除去する(エッチング工程)。これにより、導体回路となるべき部分以外の銅(第1の銅層32)が全て除去され、第1の銅層32及び第2の銅層3からなる導体回路50の表面をニッケル層6が覆う回路パターンが形成される。
エッチングは、めっきレジスト4を除去した後の基板を、エッチング液に浸漬することにより行うことができる。エッチング液としては、ハロゲン以外の酸及び過酸化水素を主成分とし、主成分に加えて溶媒、添加剤からなる溶液を適用することができる。この溶媒としては、コスト、取り扱い性、安全性の面から水が好ましく用いられ、水にはアルコール等が添加されていても構わない。また、添加剤としては過酸化水素の安定剤等が挙げられる。さらに、ハロゲン以外の酸としては、硫酸、硝酸等が挙げられ、好ましくは硫酸が用いられる。このようなエッチング液を用いてエッチングを行う場合、設計通りのトップ幅、ボトム幅等を有する回路パターンを得るためには、銅めっき層3のエッチング速度が銅箔22のエッチング速度の80%以下となるように調整することが好ましい。
また、ハロゲン以外の酸として硫酸を用いる場合、エッチング液の主成分の濃度として、10〜300g/Lの硫酸および10〜200g/Lの過酸化水素水を用いることが好ましい。このような濃度以下では、エッチング速度が遅くなるため、作業性が悪くなる傾向にある。また、この濃度以上では、エッチング速度が速くなり過ぎ、エッチング量のコントロールが難しくなるおそれがある。
第1の銅層32のエッチング速度は、1〜15μm/分となるようにコントロールすることが、良好な作業性を得る観点から好ましい。また、結晶構造の差異によるエッチング速度の差は、エッチング液の温度に依存することから、エッチングの際には、エッチング液の温度は20〜50℃とすることが好ましく、20〜40℃とすることがより好ましい。さらに、エッチング時間は、所望の導体パターン幅が形成されるような時間を適宜求めて適用すればよいが、作業性やエッチングの均一性等を良好にする観点からは、10秒〜10分の範囲とすることが好ましい。
((F)工程)
エッチング工程後には、図2(i)において、デスミア工程を追加し、導体回路間の絶縁層表面に残った第1の銅層32を絶縁層の一部とともに除去する。デスミア工程で用いる溶液としては、アルカリ性の溶液あるいは酸化力の大きな酸化剤を含有する溶液さらにはそれらを組み合わせた溶液により処理する方法があげられるが、第1の銅層32間の絶縁層表面を0.002μm以上エッチングする溶液による処理であればよく、特に限定はしない。アルカリ性の溶液としては、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム等のアルカリ金属やアルカリ土類金属の水酸化物、エチレンジアミン、メチルアミン、2−アミノエタノール等のアミノ基を含有した化合物を少なくとも一種以上含む溶液を用いることが可能で、さらに錯化剤を含む溶液であることが好ましい。酸化力の大きな酸化剤を含有する溶液としては、過マンガン酸塩、マンガン酸塩、クロム酸、クロム酸塩、重クロム酸塩を少なくとも一種以上含む溶液として用いることが可能である。また市販品としては、2−アミノエタノールを含むRESIST STRIPPER 9296(富士化学工業株式会社製、商品名)が挙げられる。
((F’)工程)
デスミア工程後には、図2(j)に示すように、後述するパラジウム層又は金層形成工程を実施する前に、ニッケル層6が形成された導体回路50の少なくとも一部が露出するように、表面にソルダーレジスト7を形成するソルダーレジスト形成工程を行うことが好ましい(ソルダーレジスト形成工程)。ソルダーレジスト7は、例えば、ニッケル層6が形成された導体回路50(回路パターン)のうちのワイヤボンディング用端子やはんだ接続用端子となるべき部分以外を覆うように形成することができる。このようなソルダーレジスト7を無電解めっき工程前に形成することによって、所望の位置にのみ金層8を形成することが可能となり、無電解金めっきの際に導体回路を保護することができるほか、コストの低減も図ることが可能となる。
ソルダーレジスト7としては、熱硬化型や紫外線硬化型の樹脂のものが使用でき、なかでも、レジスト形状を精度良く加工することができる紫外線硬化型のものが好ましい。例えば、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の樹脂材料を用いることができる。ソルダーレジストのパターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を高める観点から、感光性のソルダーレジスト、カバーレイフィルム、フィルム状レジストを用い、これらを用いた公知のパターン形成方法を適用して行うことがより好ましい。
((G)工程)
図2(k)の無電解金めっきによる金層8の形成前に、ソルダーレジスト形成工程後の内層板1を、クエン酸を含む溶液に浸漬させる(浸漬工程)。本実施形態で使用するクエン酸は、クエン酸の無水物、クエン酸の水和物、クエン酸塩あるいはクエン酸塩の水和物であればよく、具体的には、クエン酸無水物、クエン酸一水和物、クエン酸ナトリウム、クエン酸カリウム等を使用することができる。その濃度は、0.01〜3mol/Lであることが好ましく、0.03〜2mol/Lの範囲がより好ましく、0.05〜1mol/Lの範囲であることが特に好ましい。0.01mol/L以上とすることで、無電解パラジウムめっき層あるいは無電解金めっき層との密着性を改善する効果が充分に得られやすくなる。一定量までは濃度が高い方が効果が向上するが、3mol/Lを超えると、効果がそれ以上にほとんど向上せず、経済的な理由から3mol/L以下とすることが好ましい。
クエン酸を含む溶液への浸漬は、70〜95℃で、1〜20分間行うことが好ましい。また、浸漬後、水洗いすることが好ましい。なお、めっき液の中には、クエン酸を含むものもあるが、ここでいう「クエン酸を含む溶液」は、このようなめっき液を包含するものではなく、めっき用の金属塩は包含しないものである。
また、クエン酸を含む溶液は、発明の効果が得られる範囲でめっき液などに含まれる還元剤、pH調整剤等の緩衝剤などを加えることも可能であるが、還元剤、pH調整剤などは少量が好ましく、クエン酸のみの水溶液が最も好ましい。クエン酸を含む溶液のpHは、好ましくは5〜10であり、より好ましくは6〜9である。
pH調整剤としては、酸又はアルカリであれば特に限定されず、酸としては、塩酸、硫酸、硝酸などが使用でき、アルカリとしては、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、等のアルカリ金属やアルカリ土類金属の水酸化物溶液が挙げられる。前述したように、クエン酸の効果を阻害しない範囲で使用することができる。例えば、硝酸のみを100ml/L含む溶液で処理を行い、表面の酸化ニッケルを除去したとしても、電解ニッケルと無電解パラジウム又は無電解金めっき層との接着性を改善するに至らなかった。理由は定かではないが、この理由としては、デスミア処理で形成された酸化ニッケルの形状に微細な凹凸があり、硝酸によるエッチング後、表面の酸化ニッケルそのものは除去されるが、エッチングによる凹凸が無電解パラジウムめっき層や無電解金めっき層との接着性を低下させると考えられる。また、クエン酸を含む溶液に、硝酸を100ml/Lといった高濃度で含有させると、クエン酸のみを含む溶液で処理した場合と比較して、接着性を改善する効果が低下する。
還元剤としては、還元性のあるものであれば特に限定されず、次亜リン酸、ホルムアルデヒド、ジメチルアミンボラン、水素化ホウ素ナトリウムなどが挙げられる。
((H)工程)
その後、図2(k)に示すように、ニッケル層6が形成された導体回路50(回路パターン)のうち、ソルダーレジスト7を形成しなかった部分に対し、無電解金めっきにより金層8を形成する(無電解めっき工程)。これにより、ニッケル層6が形成された導体回路50の上面及び側面を覆うように金層8が形成され、この部分が、ワイヤボンディング用端子やはんだ接続用端子等の接続端子として好適に機能できるようになる。
金層8は、例えば、置換・還元金めっきを行う、又は置換金めっきを行った後に還元型の金めっきを行う無電解金めっきなどによって形成することができる。無電解金めっきは、本実施形態による効果が得られる限り、どちらの手法を用いて行ってもよいが、置換金めっきを行った後に還元型の金めっきを行う方法は、下層の金属(この場合はニッケル)との良好な密着性が得られる観点から好ましく、また置換・還元金めっきを行う方法は、めっきの際に下層の金属(この場合はニッケル)を溶出させ難く、良好な金層8を形成できる傾向にある。
置換金めっき後、還元型の金めっきを行う場合、具体的には、HGS―100(日立化成工業株式会社製、商品名)のような置換金めっき液により、0.01〜0.1μm程度の金めっき下地層(置換金めっき層)を形成した後、その上に、HGS―2000(日立化成工業株式会社製、商品名)のような還元型の無電解金めっき液により、0.1〜1μm程度の金めっき仕上げ層(還元型の金めっき層)を形成する方法が挙げられる。ただし、無電解金めっきの手法はこれに限定されず、通常行われる金めっきに適した方法であれば制限なく適用できる。
図3は、金層8形成後の導体回路50の部分の断面構成を拡大して示す模式図である。ここでは、金層8を形成するための無電解金めっきを、上記のような置換金めっき後、還元型の金めっきを行うことにより実施した場合の例を示す。図3に示すように、この部分では、内層板1(図示せず)の表面に形成された絶縁層21上に、銅箔22、銅めっき層3、第2の銅層5及びニッケル層6がこの順に積層され、これらの積層構造の上面及び側面を覆うように置換金めっき層11及び還元型の金めっき層9からなる金層8が形成されている。
置換金めっき層11は、ニッケル層6が形成された導体回路50の上面及び側面に形成することができる。置換金めっきに用いるめっき液には、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。なかでも、シアン化合物を含むものが好ましい。この理由としては、導体回路50を構成している銅における置換金めっきの均一性は、シアンを含むめっき液を用いた方が、シアンを含まないものを用いた場合と比較して良好であることが挙げられる。このようなシアンを含むめっき液で置換金めっきを行った後に、後述するような還元型の金めっきを行うと、金層8が均一に成長し易い傾向にある。
還元型の金めっき層9は、置換金めっき層11の表面上に形成される。置換金めっきに続いて還元型の金めっきを行うことで、厚い金層8を形成することが可能となる。還元型の金めっきに用いるめっき液は、還元剤を含むことで、自己触媒的に金層を形成できる。このめっき液にも、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。
還元型の金めっきに用いるめっき液の還元剤としては、酸化により水素ガスが発生しないものが好ましい。これにより、酸化に伴って発生した水素ガスによる、金めっきの異常析出を抑制することが可能となる。ここで、水素ガスが発生しない、もしくは発生しにくい還元剤としては、アスコルビン酸、尿素系化合物、フェニル系化合物等が挙げられる。なお、水素ガスが発生する還元剤としては、ホスフィン酸塩、ヒドラジンがある。このような還元剤を含む金めっき液は、60〜80℃程度の温度で使用可能なものが好ましい。
置換・還元金めっきは、置換金めっきと還元型の金めっき反応を同一の液で行うものであり、置換金めっきと同様に、ニッケル層6が形成された導体回路50の上面及び側面に金層8を形成できる。このようなめっき液には、シアン化合物を含むものと含まないものがあり、いずれのめっき液でも使用することができる。また、置換・還元金めっきを行った後に、金層の厚膜化のために更に無電解金めっきを行うこともできる。
このようにして形成される金層8は、99重量%以上の純度の金からなることが好ましい。金層8の金の純度が99重量%未満であると、この部分を端子として適用する際に接続の信頼性が低下する場合がある。接続信頼性をより高める観点からは、金層の純度は、99.5重量%以上であることがより好ましい。
また、金層8の厚さは、0.005〜3μmとすることが好ましく、0.03〜1μmとすることがより好ましく、0.1μm〜0.5μmとすることが更に好ましい。金層8の厚さを0.005μm以上とすることで、この部分を端子とした際にワイヤボンディングを行うことが容易となる傾向にある。一方、3μmを超えても、それ以上効果が大きく向上しないため、経済的な観点からも3μm以下とすることが好ましい。
以上の工程により、内層板1の両面に、絶縁層21を隔てて外層回路である導体回路50が形成され、更にこの導体回路50の必要部分に、ニッケル層6及び金層8が形成された構成を有する半導体チップ搭載用基板10が得られる。このような半導体チップ搭載用基板10は、ニッケル層6及び金層8が形成された導体回路50の部分がワイヤボンディング用端子やはんだ接続用端子として機能することができ、この部分でチップ部品等との接続を行うことが可能である。
図4は、めっきレジスト除去工程後にパラジウム層13を形成した場合における、金層8形成後の導体回路50の部分の断面構成を拡大して示す模式図である。図4に示すように、この部分では、内層板1(図示せず)の表面に形成された絶縁層21上に、銅箔22、銅めっき層3、第2の銅層5及びニッケル層6が積層され、これらの積層構造の上面及び側面を覆うようにパラジウム層13が形成された後、更にこのパラジウム層13を覆うように置換金めっき層11及び還元型の金めっき層9からなる金層8が形成されている。
パラジウム層13を形成する場合、パラジウム層は、無電解パラジウムめっきにより形成することが好ましい。無電解パラジウムめっきとして、置換パラジウムめっきや還元剤を用いる還元型パラジウムめっきが適用できる。無電解パラジウムめっきによるパラジウム層の形成方法としては、特に、置換パラジウムめっきを行った後、還元型パラジウムめっきを行う方法が好ましい。これは、電解ニッケルめっきにより形成したニッケル層6上では、そのままでは無電解パラジウムめっき反応が起こりづらい傾向にあるためである。あらかじめ置換パラジウムめっきでパラジウムを置換析出させておき、その後に還元型パラジウムめっきによりパラジウム層を析出させることで、良好にパラジウム層を形成することができる。
パラジウム層13の厚さは、0.03〜0.5μmであると好ましく、0.01〜0.3μmであるとより好ましく、0.03〜0.2μmであると更に好ましい。パラジウム層の厚さが0.5μmを超えると、パラジウム層の形成による効果がそれ以上は向上せず、経済的でない傾向にある。一方、0.03μmよりも薄いと、パラジウム層が析出していない部分が含まれ易く、パラジウム層を形成することによる接続信頼性の向上効果が十分に得られなくなるおそれがある。
無電解パラジウムめっきに用いるめっき液のパラジウムの供給源としては、特に限定されないが、塩化パラジウム、塩化パラジウムナトリウム、塩化パラジウムアンモニウム、硫酸パラジウム、硝酸パラジウム、酢酸パラジウム、酸化パラジウム等のパラジウム化合物等が挙げられる。具体的には、酸性塩化パラジウム「PdCl/HCl」、硝酸テトラアンミンパラジウム「Pd(NH(NO3)2」、ジニトロジアンミンパラジウム「Pd(NH(NO」、ジシアノジアンミンパラジウム「Pd(CN)(NH」、ジクロロテトラアンミンパラジウム「Pd(NHCl」、スルファミン酸パラジウム「Pd(NHSO」、硫酸ジアンミンパラジウム「Pd(NHSO」、シュウ酸テトラアンミンパラジウム「Pd(NH」、硫酸パラジウム「PdSO」等を適用することができる。また、めっき液に添加する緩衝剤等についても特に限定されない。
無電解パラジウムめっきにより形成されるパラジウム層は、パラジウムの純度が90質量%以上であると好ましく、99重量%以上であるとより好ましく、100重量%に近いと特に好ましい。パラジウムの純度が90重量%未満であると、その形成時にニッケル層6上への析出が起こりづらくなり、ワイヤボンディング性やはんだ接続信頼性が低下する場合がある。
無電解パラジウムめっきに用いる還元剤に、ギ酸化合物を使用すると、得られるパラジウム層の純度が99重量%以上になり易くなり、均一な析出は可能となる。また、還元剤に次亜リン酸や亜リン酸等のリン含有化合物や、ホウ素含有化合物を使用する場合は、得られるパラジウム層がパラジウム−リン合金やパラジウム−ホウ素合金になるため、その場合は、パラジウムの純度が90重量%以上となるように還元剤の濃度、pH、浴温などを調節することが好ましい。
[第2実施形態]
図5及び6は、第2実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、ビルドアップフィルムを積層した後に銅めっき層を形成する工程を含む、セミアディティブ法による半導体チップ搭載用基板の製造方法の例である。
(積層体の準備工程)
本実施形態においては、まず、図5(a)に示すように、内層板1を準備する。この内層板1は、上述した第1実施形態と同様にして準備することができる。次に、図5(b)に示すように、内層板1の両表面上に、ビルドアップフィルムをラミネート又はプレスすることにより積層して、絶縁層15を形成する。このビルドアップフィルムは、導電性を有しないフィルムであり、絶縁性を有する樹脂材料等から構成される。このような樹脂材料としては、上述した樹脂付き導体箔2における樹脂を主成分とする絶縁層21と同様の構成材料を適用でき、シリカフィラーなどの無機充填剤等が配合されていてもよい。なお、積層前のビルドアップフィルムはBステージ状態である。
次に、図5(c)に示すように、内層板1に積層された絶縁層15の所定の部位に、絶縁層15を貫通して内層板1に達する貫通孔(ビア穴)を形成することでインタースティシャルバイアホール(IVH)30を形成し、内層回路102の一部を露出させる。この貫通孔の形成も、第1実施形態における樹脂付き銅箔2に対する貫通孔の形成と同様にして行うことができる。
次いで、図5(d)に示すように、絶縁層15が積層された内層板1の全表面を覆うように、還元型の銅めっきにより銅めっき層3を形成する。これにより、内層板1と、内層板1の内層回路102と一部で接続するように絶縁層15を隔てて設けられた銅めっき層3のみからなる第1の銅層32を備える積層体120が得られる。この積層体120では、銅めっき層3がIVH30の内部にまで連続的に形成されるため、絶縁層15の表面上に形成された銅めっき層3(第1の銅層32)と内層回路102との電気的な接続が可能となる。
このような積層体120を形成した後には、いずれも第1実施形態と同様にして、めっきレジスト形成工程、導体回路形成工程((B)工程)、ニッケル層形成工程((C)工程)、めっきレジスト除去工程((D)工程)、エッチング工程((E)工程)、デスミア工程((F)工程)、ソルダーレジスト形成工程((F ')工程)、浸漬工程((G)工程)、無電解めっき工程((H)工程)を順次実施する。
まず、図5(e)に示すように、積層体120における第1の銅層32(銅めっき層3)上の導体回路となるべき部分(IVH30を含む)を除く部分に、電解めっきレジストであるめっきレジスト4を形成する(めっきレジスト形成工程)。次いで、図5(f)に示すように、第1の銅層32の表面上に、電解銅めっきにより第2の銅層5を形成し、第1の銅層32と第2の銅層5とが積層された導体回路50を得る(導体回路形成工程)。
それから、図6(g)に示すように、第2の銅層5の表面上に、更に電解ニッケルめっきによりニッケル層6を形成(ニッケル層形成工程)した後、図6(h)に示すように、電解めっきレジストであるめっきレジスト4を除去する(めっきレジスト除去工程)。その後、図6(i)に示すように、めっきレジスト4に覆われていた部分の第1の銅層32(銅めっき層3)をエッチングにより除去(エッチング工程)した後、デスミア工程により導体回路間の絶縁層表面に残った第1の銅層32を除去した後、図6(j)に示すように、ニッケル層6が形成された導体回路50の少なくとも一部が露出するように、表面にソルダーレジスト7を形成するソルダーレジスト形成工程を行う。
図6(k)の無電解金めっきによる金層8の形成前に、クエン酸を含む溶液により処理を行う(浸漬工程)。そして、図6(k)に示すように、ニッケル層6が形成された導体回路50(回路パターン)のうち、ソルダーレジスト7を形成しなかった部分に対し、無電解金めっきにより金層8を形成する(無電解めっき工程)。これにより、ニッケル層6が形成された導体回路50の上面及び側面を覆うように金層8が形成される。
図7は、金層8形成後のニッケル層6が形成された導体回路50の部分の断面構成を拡大して示す模式図である。図7に示すように、この部分では、内層板1(図示せず)の表面に形成された絶縁層15上に、銅めっき層3、第2の銅層5及びニッケル層6がこの順に積層され、これらの積層構造の上面及び側面を覆うように置換金めっき層11及び還元型の金めっき層9からなる金層8が形成されている。
以上の工程により、内層板1の両面に、絶縁層15を隔てて外層回路である導体回路50が形成され、更にこの導体回路50の必要部分に、ニッケル層6及び金層8が形成された構成を有する半導体チップ搭載用基板10が得られる。このような半導体チップ搭載用基板10は、ニッケル層6及び金層8が形成された導体回路50の部分がワイヤボンディング用端子やはんだ接続用端子として機能することができ、この部分でチップ部品等との接続を行うことが可能である。
以上、本発明の好適な実施形態について説明したが、上述したような実施形態の製造方法によれば、微細配線を形成する場合であっても、ブリッジの発生を十分に低減でき、しかも優れたワイヤボンディング性、はんだ接続信頼性およびソルダーレジストとの密着性を得ることが可能な半導体チップ搭載用基板が得られるようになる。これらの効果が得られる要因は、必ずしも明らかではないが、以下のようなものであると本発明者は推測する。
(ブリッジ)
従来、無電解金めっきによってブリッジが発生し易い要因としては、(1)配線間のエッチング残渣、(2)還元型の銅めっきにより銅配線を形成した際に、配線間に残った銅めっき用のPd触媒残渣が作用していると考えられる。
すなわち、微細配線化が進み、配線と配線の間の無電解金めっき反応の活性が高くなるため、上述したような(1)(2)の残渣に無電解金めっきが析出し易くなり、これがブリッジの要因となる。
これに対し、上記実施形態では、エッチング工程後にデスミア工程を追加し、導体回路間の絶縁層表面に残った(1)配線間のエッチング残渣、(2)還元型の銅めっきにより銅配線を形成した際に、配線間に残った還元型の銅めっき用のPd触媒残渣を除去する。これにより、残渣への還元型の金めっきの析出を抑制することができるため、絶縁信頼性を向上させることができる。
(はんだ接続信頼性)
従来のように内層回路上の少なくとも一部に、電解めっきによりニッケル層を形成させ、形成したニッケル層上に無電解めっきによりパラジウム層又は金層を形成させる場合、上述した非特許文献2に記載のように、ニッケル層が、置換金めっき反応によって溶解し、脆弱層が形成されることがある。この脆弱層は、一般的に適用される無電解ニッケルは、無電解ニッケル−リン合金めっきであり、その後の置換金めっき反応ではニッケルのみが溶出し易いため、リンが濃縮されて溶解し残ることにより形成されると考えられる。そして、このような脆弱層の形成によって、はんだ接続信頼性が低下する。
これに対し、上記実施形態のように、内層回路上の少なくとも一部に、電解めっきによりニッケル層を形成させ、形成したニッケル層上に無電解めっきによりパラジウム層又は金層を形成させる場合、電解ニッケルでは純ニッケルを析出できる。このため、その後の置換金めっき反応でもニッケルが溶出するだけで、無電解ニッケル−リン合金めっきの場合のような脆弱層は生じない。したがって、上記実施形態における電解ニッケル/無電解金めっきによれば、極めて高いはんだ接続信頼性が得られると考える。
(ソルダーレジストとの密着性)
従来方法では、電解めっきによるニッケル層を形成後、ソルダーレジスト形成の間にデスミア処理を行うことがなく、電解ニッケルめっき表面がほとんど酸化されていなかった。このため、電解めっきによるニッケル層とソルダーレジストの接着性は吸湿耐熱試験後に低くなる場合があるが、デスミア処理工程の追加により電解ニッケルめっき表面が酸化され、この酸化されたニッケルは、ソルダーレジストとの接着性を向上させる効果がある。これにより、基板に対するソルダーレジストの密着性が極めて高い。
(ワイヤボンディング性)
電解めっきによるニッケル層を形成後に、デスミア工程を行うと、電解ニッケルめっき表面が酸化され、その酸化された電解ニッケルめっき表面に無電解パラジウム又は無電解金めっき層を形成すると、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は金層との密着性が低く、特にワイヤボンディングを行うと、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は無電解めっきによる金層との間で剥離が発生する。しかし、デスミア工程後、無電解パラジウム又は無電解金めっき処理前に、クエン酸を含む溶液に浸漬することにより、デスミア工程により酸化された電解ニッケルめっきの表面の一部を、除去もしくは還元することで、電解めっきによるニッケル層と無電解めっきによるパラジウム層又は金層との密着性を改善することができる。
以上、本発明に係る半導体チップ搭載用基板及びその製造方法の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
例えば、上記の実施形態では、第2の銅層3(導体回路)の全ての領域上に電解ニッケルめっきによりニッケル層6を形成したが、ニッケル層6は、第2の銅層3上の所定の位置に部分的に形成するようにしてもよい。具体的には、第2の銅層3を形成した後に、当該銅層3上のニッケル層6を形成する部分を除いてレジスト(上部レジスト)を形成し、ニッケル層形成工程において、この上部レジストが形成されていない第2の銅層3上にのみニッケル層6を形成することができる。この場合、導体回路(第2の銅層3)上のはんだ接続用端子やワイヤボンディング用端子としない領域は、ニッケル層6によって覆われることがなく、上部に形成されるソルダーレジスト7と直接接するようになる。そして、ソルダーレジスト7は、ニッケルよりも銅に対する密着性が高い場合が多いため、上記構成とすることによってソルダーレジスト7の密着性を高め、信頼性を更に向上させることが可能となる。
また、上述した実施形態では、内層板の両表面上に外層導体回路を形成させる例を説明したが、必ずしもこれに限定されず、例えば内層板の一方の表面側のみ外層導体回路を形成するようにしてもよい。さらに、上記で得られた半導体チップ搭載用基板を更に内層板として用い、同様の工程を繰り返すことで、複数層の外装導体回路を備える多層板としてもよい。
[実施例1]
(半導体チップ搭載用基板の製造)
(1a)内層板の準備
まず、図1(a)に示すように、絶縁基材に厚さ18μmの銅箔を両面に貼り合わせた、厚さ0.2mmのガラス布基材エポキシ銅張積層板であるMCL−E−679(日立化成工業株式会社製、商品名)を準備し、その不要な箇所の銅箔をエッチングにより除去し、スルーホールを形成して、表面に内層回路が形成された内層板(内層板1)を得た。
(1b)樹脂付き銅箔の積層
図1(b)に示すように、内層板の両面に、3μmの厚さの銅箔22に接着剤(絶縁層21)を塗布したMCF−7000LX(日立化成工業株式会社製、商品名)を、170℃、30kgf/cmの条件で60分間加熱加圧してラミネートした。
(1c)IVHの形成
図1(c)に示すように、炭酸ガスインパクトレーザー穴あけ機L−500(住友重機械工業株式会社製、商品名)により、銅箔22上から直径80μmの非貫通孔であるIVH30をあけた。さらに、IVH30形成後の基板を過マンガン酸カリウム65g/Lと水酸化ナトリウム40g/Lの混合水溶液に、液温70℃で20分間浸漬し、孔内のスミアの除去を行った。
(1d)還元型の銅めっき
図1(d)に示すように、(1c)の工程後の基板を、パラジウム溶液であるHS−202B(日立化成工業株式会社製、商品名)に25℃で15分間浸漬して、銅箔22表面に触媒を付与した。その後、CUST−201(日立化成工業株式会社製、商品名)を使用して、液温25℃、30分の条件で還元型の銅めっきを行った。これにより銅箔21上及びIVH30内の表面に厚さ0.3μmの還元型の銅めっき層(銅めっき層3)を形成した。
(1e)電解めっきレジストの形成
図1(e)に示すように、ドライフィルムフォトレジストであるRY−3025(日立化成工業株式会社製、商品名)を、還元型の銅めっき層の表面にラミネートし、電解銅めっきを行うべき箇所をマスクするフォトマスクを介してフォトレジストに紫外線を露光した後、現像して、電解めっきレジスト(めっきレジスト4)を形成した。
(1f)電解銅めっき
図1(f)に示すように、硫酸銅浴を用い、液温25℃、電流密度1.0A/dmの条件で、銅めっき層3上に電解銅めっきを20μmほどの厚さが得られるように行い、回路導体幅/回路導体間隔(L/S)=25/15μmのパターン形状を有する第2の銅層5を形成した。また、かかるパターン形状を形成した面と反対側の面には、はんだボール接続用のランド径600μmのパッドが形成されるように、電解銅めっき層(第2の銅層5)を形成した。
(1g)電解ニッケルめっき
図2(g)に示すように、光沢剤を含有しない下記の組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、電解銅めっき層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、電解ニッケル層(ニッケル層6)を形成した。
[電解ニッケルめっき液(ワット浴)の組成]
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH4
(1h)電解めっきレジストの剥離
図2(h)に示すように、レジスト剥離液であるHTO(ニチゴー・モートン株式会社製、商品名)を用いて、電解めっきレジストの除去を行った。
(1i―1)エッチング
図2(i)に示すように、主成分として硫酸20g/L、過酸化水素10g/Lの組成のエッチング液を用いて、電解めっきレジストで覆われていた部分の銅(銅箔21及び銅めっき層3)をエッチングにより除去した。
(1i―2)デスミア
エッチング工程後、過マンガン酸カリウム65g/Lと水酸化ナトリウム40g/Lの混合水溶液に、液温70℃で5分間浸漬し、導体回路間の絶縁層表面に残った銅層および絶縁層の一部を除去した。
(1j)ソルダーレジストの形成
図2(j)に示すように、エッチング後の基板の上側の表面に、感光性のソルダーレジスト「PSR−4000 AUS5」(太陽インキ製造株式会社製、商品名)をロールコータにより塗布し、硬化後の厚さが40μmとなるようにした。続いて、露光・現像をすることにより、導体回路上の所望の場所に開口部を有するソルダーレジスト7を形成した。また、下側の表面には、はんだボール接続用のパッドを形成するために、ランド径600μmの銅パッドの上部に、500μmの開口径をもったソルダーレジスト7を形成した。
(1k−1)クエン酸を含む溶液による処理
無電解金めっきの前に、クエン酸一水和物を0.1mol/L含む溶液に90℃で10分間浸漬した。その後、水洗を1分間行った。このクエン酸を含む溶液は、水にクエン酸一水和物を溶解させることによって得たものであり、他の化合物は配合しなかった。
(1k−2)無電解金めっき
図2(k)に示すように、ソルダーレジスト7形成後の基板を、置換金めっき液であるHGS−100(日立化成工業株式会社、商品名)に、85℃で2分間浸漬させ、更に1分間水洗した。次いで、還元型の金めっき液であるHGS−2000(日立化成工業株式会社製、商品名)に、70℃で45分間浸漬させ、更に5分間水洗して、無電解金めっき層(金層8)を形成した。置換金めっき及び還元型の金めっきによって得られた無電解金めっき層の膜厚の合計は0.5μmであった。なお、本実施例及び以下の実施例や比較例においては、ニッケル層、パラジウム層及び金層の膜厚は、蛍光X線膜厚計SFT9500(エスアイアイ・ナノテクノロジー株式会社製、商品名)を用いて測定した。
このようにして、図2(k)に示すような、上下面に金層8で覆われた端子部分を有する半導体チップ搭載用基板を得た。この半導体チップ搭載用基板においては、上側の端子部分がワイヤボンディング接続用の端子に該当し、下側の端子部分がはんだ接続用の端子に該当する。半導体チップ搭載用基板は、これらの端子をそれぞれ1000個有している(以下の実施例、比較例も同様)。
[実施例2]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1k−1)の工程を行った後、液温25℃の置換パラジウムめっき液であるSA−100(日立化成工業株式会社製、商品名)に2分間浸漬させた後、水洗を1分間行い、次いで還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で1分間浸漬し、還元型パラジウムめっき層を0.1μm析出させることにより、ニッケル層6上にパラジウム層を形成する工程を行った。その後、(1k−2)の工程を、HGS−100(日立化成工業株式会社、商品名)に、85℃で10分間浸漬したこと以外は同様に行って、半導体チップ搭載用基板を得た。
[実施例3]
(半導体チップ搭載用基板の製造)
(2a)内層板の準備
図5(a)に示すように、絶縁基材に、厚さ18μmの銅箔を両面に貼り合わせた、厚さ0.2mmのガラス布基材エポキシ銅張積層板であるMCL−E−679(日立化成工業株式会社製、商品名)を用い、その不要な箇所の銅箔をエッチングにより除去し、スルーホールを形成して、内層回路が形成された内層板1を作製した。
(2b)ビルドアップフィルムの積層
図5(b)に示すように、内層板1の両面に、熱硬化性絶縁樹脂フィルムABF−45H(味の素ファインテクノ株式会社製、商品名)を、170℃、30kgf/cmの条件で、60分加熱加圧してラミネートし、ビルドアップフィルム15を形成した。
(2c)IVHの形成
図5(c)に示すように、炭酸ガスインパクトレーザー穴あけ機L−500(住友重機械工業株式会社製、商品名)により、ビルドアップフィルム15上から直径80μmの非貫通孔であるIVH30をあけた。さらに、過マンガン酸カリウム65g/Lと水酸化ナトリウム40g/Lの混合水溶液に、IVH30形成後の基板を、液温70℃で20分間浸漬し、孔内のスミアの除去を行った。
(2d):還元型の銅めっき
図5(d)に示すように、(2c)の工程後の基板を、パラジウム溶液であるHS−202B(日立化成工業株式会社製、商品名)に25℃で15分間浸漬して、ビルドアップフィルム15の表面及びIVH30内の表面に触媒を付与した後、CUST−201(日立化成工業株式会社製、商品名)を使用して、液温25℃、30分の条件で還元型の銅めっきを行った。これにより、ビルドアップフィルム15上及びIVH30内の表面に厚さ0.3μmの銅めっき層3を形成した。
(2e)電解めっきレジストの形成
図5(e)に示すように、ドライフィルムフォトレジストであるRY−3025(日立化成工業株式会社製、商品名)を、銅めっき層3の表面にラミネートし、電解銅めっきを行うべき箇所をマスクするフォトマスクを介してフォトレジストに紫外線を露光した後、現像して、電解めっきレジスト4を形成した。
(2f)電解銅めっき
図5(f)に示すように、硫酸銅浴を用いて、液温25℃、電流密度1.0A/dmの条件で、銅めっき層3上に電解銅めっきを20μmほどの厚さが得られるように行い、回路導体幅/回路導体間隔(L/S)=25/15μmのパターン形状を有する第2の銅層5を形成した。また、また、かかるパターン形状を形成した面と反対側の面には、はんだボール接続用のランド径600μmのパッドが形成されるように、第2の銅層5を形成した。
(2g)電解ニッケルめっき
図6(g)に示すように、下記の組成を有する光沢剤を含有しない電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層5上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層5上にニッケル層6を形成した。
[電解ニッケルめっき液(ワット浴)の組成]
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH4
(2h)電解めっきレジストの剥離
図6(h)に示すように、レジスト剥離液であるHTO(ニチゴー・モートン株式会社製、商品名)を用いて、電解めっきレジスト4の除去を行った。
(2i−1):エッチング
図6(i)に示すように、主成分として硫酸20g/L、過酸化水素10g/Lの組成のエッチング液を用いて、電解めっきレジスト4で覆われていた部分の銅(銅めっき層3)をエッチングにより除去した。
(2i―2)デスミア
エッチング工程後、過マンガン酸カリウム65g/Lと水酸化ナトリウム40g/Lの混合水溶液に、液温70℃で5分間浸漬し、導体回路間の絶縁層表面に残った銅層および絶縁層の一部を除去した。
(2j)ソルダーレジストの形成
図6(j)に示すように、エッチング後の基板の上側の表面に、感光性のソルダーレジスト「PSR−4000 AUS5」(太陽インキ製造株式会社製、商品名)をロールコータで塗布し、硬化後の厚さが40μmとなるようにした。続いて、露光・現像をすることにより、導体回路上の所望の場所に開口部を有するソルダーレジスト7を形成した。また、下側の表面には、はんだボール接続用のパッドを形成するために、ランド径600μmの銅パッドの上部に、500μmの開口径をもったソルダーレジスト7を形成した。
(2k−1)クエン酸を含む溶液による処理
無電解金めっきの前に、クエン酸一水和物を0.1mol/L含む溶液に90℃で10分間浸漬した。その後、水洗を1分間行った。このクエン酸を含む溶液は、水にクエン酸一水和物を溶解させることによって得たものであり、他の化合物は配合しなかった。
(2k−2)無電解金めっき
図6(k)に示すように、ソルダーレジスト7形成後の基板を、置換金めっき液であるHGS−100(日立化成工業株式会社、商品名)に、85℃で2分間浸漬させ、更に1分間水洗した。次いで、還元型の金めっき液であるHGS−2000(日立化成工業株式会社製、商品名)に、70℃で45分間浸漬させ、更に5分間水洗した。置換金めっき及び還元型の金めっきによって得られた金層8の膜厚の合計は0.5μmであった。
[比較例1]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程を行わなかったこと以外は全て実施例1と同様に行った。
[比較例2]
(半導体チップ搭載用基板の製造)
実施例1における(1i−2)の工程および(1k−1)の工程を行わなかったこと以外は全て実施例1と同様に行った。
[比較例3]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1j)の工程を行った後、ソルダーレジスト7形成後の基板を、液温25℃の置換パラジウムめっき液であるSA−100(日立化成工業株式会社製、商品名)に2分間浸漬させた後、水洗を1分間行い、次いで還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で1分間浸漬し、還元型パラジウムめっき層を0.1μm析出させることにより、ニッケル層6上にパラジウム層を形成する工程を行った。その後、(1k−2)の工程を、HGS−100(日立化成工業株式会社、商品名)に、85℃で10分間浸漬したこと以外は同様に行って、半導体チップ搭載用基板を得た。
[比較例4]
(半導体チップ搭載用基板の製造)
実施例3における(2k−1)の工程を行わなかったこと以外は全て実施例3と同様に行った。
[比較例5]
(半導体チップ搭載用基板の製造)
実施例3における(2i−2)の工程および(2k−1)の工程を行わなかったこと以外は全て実施例3と同様に行った。
[比較例6]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程において、クエン酸一水和物を0.1mol/L含む溶液にかえて、DL−リンゴ酸を0.1mol/L含む溶液としたこと以外は、全て実施例1と同様に行った。このDL−リンゴ酸を含む溶液は、水にDL−リンゴ酸を溶解させることによって得たものであり、他の化合物は配合しなかった。
[比較例7]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程において、クエン酸一水和物を0.1mol/L含む溶液にかえて、酒石酸を0.1mol/L含む溶液としたこと以外は、全て実施例1と同様に行った。この酒石酸を含む溶液は、水に酒石酸を溶解させることによって得たものであり、他の化合物は配合しなかった。
[比較例8]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程において、クエン酸一水和物を0.1mol/L含む溶液にかえて、DL−アスパラギン酸を0.1mol/L含む溶液としたこと以外は、全て実施例1と同様に行った。このDL−アスパラギン酸を含む溶液は、水にDL−アスパラギン酸を溶解させることによって得たものであり、他の化合物は配合しなかった。
[比較例9]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程において、クエン酸一水和物を0.1mol/L含む溶液にかえて、マロン酸を0.1mol/L含む溶液としたこと以外は、全て実施例1と同様に行った。このマロン酸を含む溶液は、水にマロン酸を溶解させることによって得たものであり、他の化合物は配合しなかった。
[比較例10]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程において、クエン酸一水和物を0.1mol/L含む溶液にかえて、コハク酸を0.1mol/L含む溶液としたこと以外は、全て実施例1と同様に行った。このコハク酸を含む溶液は、水にコハク酸を溶解させることによって得たものであり、他の化合物は配合しなかった。
[比較例11]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程において、クエン酸一水和物を0.1mol/L含む溶液にかえて、シュウ酸二水和物を0.1mol/L含む溶液としたこと以外は、全て実施例1と同様に行った。このシュウ酸二水和物を含む溶液は、水にシュウ酸二水和物を溶解させることによって得たものであり、他の化合物は配合しなかった。
[比較例12]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程において、クエン酸一水和物を0.1mol/L含む溶液にかえて、グリシンを0.1mol/L含む溶液としたこと以外は、全て実施例1と同様に行った。このグリシンを含む溶液は、水にグリシンを溶解させることによって得たものであり、他の化合物は配合しなかった。
[比較例13]
(半導体チップ搭載用基板の製造)
実施例1における(1k−1)の工程を、100ml/Lの硝酸を含む溶液に40℃で5分間浸漬した後、水洗を1分間行う工程に代えたこと以外は、全て実施例1と同様に行った。この硝酸を含む溶液は、水に硝酸を溶解させることによって得たものであり、他の化合物は配合しなかった。
(特性評価)
(1)微細配線形成性
上記実施例1〜3、比較例1〜13で得られた半導体チップ搭載用基板について、下記の基準により無電解金めっき後の微細配線形成性を評価した。得られた結果を表1に示す。
A:ブリッジが形成されておらず、端子部分にめっき層が良好に形成されており、
回路導体間隔が13μm以上である。
B:端子部分の外周に部分的にめっきがはみ出して析出しており、
回路導体間隔が10μm以上、13μm未満である。
C:端子部分の外周に部分的にめっきがはみ出して析出しており、
回路導体間隔が7μm以上、10μm未満である。
D:端子部分の外周に部分的にめっきがはみ出して析出しており、
回路導体間隔が3μm以上、7μm未満である。
E:端子部分の外周に部分的にめっきがはみ出して析出しており、
回路導体間隔がなく短絡している。
(2)ワイヤボンディング性
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のワイヤボンディング性(ワイヤボンディング接続性)を評価した。すなわち、実施例及び比較例で作製した半導体チップ搭載用基板に対し、ワイヤボンディングをそれぞれ行った。ワイヤボンディングは、ワイヤ径20μmの金ワイヤを用い、1000箇所のワイヤボンディング接続用の端子の全てで行った。ワイヤボンディング装置としては、UTC200−Super2(株式会社新川、商品名)を用い、ボンディング温度(ヒートブロック温度):165℃、ボンド荷重:70gf、超音波出力:90PLS、超音波時間:25msの条件とした。
そして、ワイヤボンディング後、ボンドテスタ(Dage社製、商品名:BT2400PC)を用いて、金ワイヤを引っ張り、端子から外れるまでの強度を測定する金ワイヤプルテストを行い、下記基準に基づいて、ワイヤボンディング接続信頼性について端子毎にそれぞれ評価した。得られた結果を表1に示す。
A:ワイヤプル強度の平均値が10g以上
B:ワイヤプル強度の平均値が8g以上10g未満
C:ワイヤプル強度の平均値が3g以上8g未満
D:ワイヤプル強度の平均値が3g未満
(3)ソルダーレジストとの接着性
導体回路とソルダーレジストとの接着性は、耐PCT(Pressure Cooker Test)性により評価した。ランド径600μmのはんだボール接続用のパッドが1000箇所形成された導体回路に、開口径の無いソルダーレジスト7を形成したサンプルを用い121℃/100%/2.3atmの条件下で96時間の吸湿処理を実施し、はんだボール接続用のパッドの上部での膨れの有無を目視観察することにより行った。下記基準に基づいて、ソルダーレジストとの接着性について評価した。得られた結果を表1に示す。
A:膨れの発生無し
B:膨れが1〜30箇所で発生
C:膨れが31〜100箇所で発生
D:膨れが100箇所以上で発生
Figure 2013089913
表1より、実施例1〜3によれば、比較例1〜13に比して、微細配線としてもブリッジの形成がなく、優れた微細配線形成性が得られるほか、良好なワイヤボンディング性およびソルダーレジストとの密着性が得られることが確認された。
以上のように、本実施形態によれば、微細配線を形成する場合であっても、ブリッジが発生することなく、しかもワイヤボンディング性とソルダーレジストとの密着性に優れた半導体チップ搭載用基板が得られることが確認された。
1…内層板、100…内層用基板、102…内層回路、104…内層用ビア、2…樹脂付き銅箔、21…絶縁層、22…銅箔、30…インタースティシャルバイアホール(IVH)、3…銅めっき層、32…第1の銅層、4…めっきレジスト、5…第2の銅層、50…導体回路、6…ニッケル層、7…ソルダーレジスト、8…金層、9…還元型の金めっき層、10…半導体チップ搭載用基板、11…置換金めっき層、13…パラジウム層、15…絶縁層

Claims (12)

  1. 半導体チップ搭載用基板の製造方法であって、
    基板の表面の導体回路の少なくとも一部を覆うように、電解ニッケルめっきによりニッケル層を形成する工程と、
    前記基板に対してデスミア処理を施す工程と、
    クエン酸を含む溶液に前記基板を浸漬する工程と、
    前記ニッケル層の少なくとも一部を覆うように、無電解めっきによりパラジウム層又は金層を形成する無電解めっき工程と、
    をこの順序で備える方法。
  2. 半導体チップ搭載用基板の製造方法であって、
    (A)内層回路を表面に有する内層板と、前記内層回路と一部で接続するように絶縁層を隔てて前記内層板上に設けられた第1の銅層とを有する積層体を準備し、前記第1の銅層上に、導体回路となるべき部分を除いてめっきレジストを形成する工程と、
    (B)前記第1の銅層の前記導体回路となるべき部分の表面に、電解銅めっきにより第2の銅層を形成して、前記第1の銅層及び前記第2の銅層からなる前記導体回路を得る工程と、
    (C)前記導体回路の少なくとも一部を覆うように、電解ニッケルめっきによりニッケル層を形成する工程と、
    (D)前記めっきレジストを除去する工程と、
    (E)前記第1の銅層のうち、前記めっきレジストに覆われていた部分をエッチングにより除去する工程と、
    (F)前記エッチング工程後の内層板にデスミア処理を施し、前記絶縁層の表面であって前記導体回路の間に残存する前記第1の銅層を前記絶縁層の一部とともに除去する工程と、
    (G)クエン酸を含む溶液に前記積層体を浸漬する工程と、
    (H)前記ニッケル層の少なくとも一部を覆うように、無電解めっきによりパラジウム層又は金層を形成する無電解めっき工程と、
    をこの順序で備える方法。
  3. (H)工程の実施に先立って、前記ニッケル層の表面のうち前記パラジウム層又は前記金層を形成すべき箇所のみが露出するように、前記ニッケル層の表面にソルダーレジストを形成する工程を更に備える、請求項2に記載の方法。
  4. (A)工程は、樹脂組成物からなる絶縁層及びその一方面上に積層された銅箔からなる樹脂付き銅箔を、前記絶縁層が前記内層板側を向くように前記内層板上に積層するステップと、
    前記樹脂付き銅箔にバイアホールを形成して、前記内層回路の一部を露出させるステップと、
    前記銅箔及び前記バイアホール内を覆うように、還元型の銅めっきにより銅めっき層を形成して、前記銅箔及び前記銅めっき層からなる前記第1の銅層を有する前記積層体を得るステップと、
    前記積層体における前記第1の銅層上に、前記導体回路となるべき部分を除いて前記めっきレジストを形成するステップと、
    を有する、請求項2又は3に記載の方法。
  5. 前記樹脂付き銅箔が有する前記銅箔は、厚さが5μm以下である、請求項4に記載の方法。
  6. (A)工程は、導電性を有しないフィルムを、前記内層板上積層して前記絶縁層を形成するステップと、
    前記絶縁層にバイアホールを形成して、前記内層回路の一部が露出させるステップと、
    前記絶縁層及び前記バイアホール内を覆うように還元型の銅めっきにより銅めっき層を形成して、前記銅めっき層からなる前記第1の銅層を有する前記積層体を得るステップと、
    前記積層体における前記第1の銅層上に、前記導体回路となるべき部分を除いて前記めっきレジストを形成するステップと、
    を有する、請求項2又は3に記載の方法。
  7. 前記無電解めっき工程において、前記ニッケル層の少なくとも一部を覆うように無電解めっきによりパラジウム層を形成した後、当該パラジウム層の少なくとも一部を覆うように無電解めっきにより金層を形成する、請求項1〜6のいずれか一項に記載の方法。
  8. 前記パラジウム層は、置換パラジウムめっきを行った後、還元型のパラジウムめっきを行って形成する、請求項1〜7のいずれか一項に記載の方法。
  9. 前記金層は、置換金めっきを行った後、還元型の金めっきを行って形成する、請求項1〜8のいずれか一項に記載の方法。
  10. 前記金層は厚さが0.005μm以上である、請求項1〜9のいずれか一項に記載の方法。
  11. 前記導体回路の少なくとも一部が、はんだ接続用端子又はワイヤボンディング用端子である、請求項1〜10のいずれか一項に記載の方法。
  12. 請求項1〜11のいずれか一項に記載の方法によって製造される、半導体チップ搭載用基板。
JP2011232021A 2011-10-21 2011-10-21 半導体チップ搭載用基板及びその製造方法 Pending JP2013089913A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011232021A JP2013089913A (ja) 2011-10-21 2011-10-21 半導体チップ搭載用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011232021A JP2013089913A (ja) 2011-10-21 2011-10-21 半導体チップ搭載用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013089913A true JP2013089913A (ja) 2013-05-13

Family

ID=48533499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011232021A Pending JP2013089913A (ja) 2011-10-21 2011-10-21 半導体チップ搭載用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013089913A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016104658A1 (ja) * 2014-12-26 2016-06-30 千住金属工業株式会社 接合部材、はんだ材料、はんだペースト、フォームはんだ、フラックスコート材料およびはんだ継手
JP2016156034A (ja) * 2015-02-23 2016-09-01 三菱マテリアル株式会社 無電解Niめっき方法
WO2020071025A1 (ja) * 2018-10-02 2020-04-09 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009108394A (ja) * 2007-10-31 2009-05-21 Meltex Inc ニッケルで形成された被めっき表面の前処理に用いる活性化処理液及びその活性化処理液を用いた前処理方法
WO2011027884A1 (ja) * 2009-09-07 2011-03-10 日立化成工業株式会社 半導体チップ搭載用基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009108394A (ja) * 2007-10-31 2009-05-21 Meltex Inc ニッケルで形成された被めっき表面の前処理に用いる活性化処理液及びその活性化処理液を用いた前処理方法
WO2011027884A1 (ja) * 2009-09-07 2011-03-10 日立化成工業株式会社 半導体チップ搭載用基板及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10675719B2 (en) 2014-12-26 2020-06-09 Senju Metal Industry Co., Ltd. Joining member, solder material, solder paste, formed solder, flux coated material, and solder joint
JP2016125076A (ja) * 2014-12-26 2016-07-11 千住金属工業株式会社 はんだ材料の製造方法
CN107107188A (zh) * 2014-12-26 2017-08-29 千住金属工业株式会社 接合构件、软钎焊材料、焊膏、成形焊料、助焊剂涂布材料和钎焊接头
TWI659788B (zh) * 2014-12-26 2019-05-21 日商千住金屬工業股份有限公司 Soldering materials, solder paste, foam solder, flux coating materials and solder joints
CN107107188B (zh) * 2014-12-26 2019-09-17 千住金属工业株式会社 软钎焊材料、焊膏、成形焊料、助焊剂涂布材料和钎焊接头
WO2016104658A1 (ja) * 2014-12-26 2016-06-30 千住金属工業株式会社 接合部材、はんだ材料、はんだペースト、フォームはんだ、フラックスコート材料およびはんだ継手
JP2016156034A (ja) * 2015-02-23 2016-09-01 三菱マテリアル株式会社 無電解Niめっき方法
CN112771202A (zh) * 2018-10-02 2021-05-07 国立研究开发法人科学技术振兴机构 异质外延结构及其制造方法,包括异质外延结构的金属叠层体及其制造方法,纳米间隙电极及其制造方法
WO2020071025A1 (ja) * 2018-10-02 2020-04-09 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法
KR20210060527A (ko) * 2018-10-02 2021-05-26 재팬 사이언스 앤드 테크놀로지 에이전시 헤테로에피택셜 구조체와 그 제조 방법, 헤테로에피택셜 구조를 포함하는 금속 적층체와 그 제조 방법, 및 나노 갭 전극과 나노 갭 전극의 제조 방법
JPWO2020071025A1 (ja) * 2018-10-02 2021-09-02 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法
JP7029200B2 (ja) 2018-10-02 2022-03-03 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法
US11529794B2 (en) 2018-10-02 2022-12-20 Japan Science And Technology Agency Heteroepitaxial structure and method for forming the same, and nanogap electrode
KR102484809B1 (ko) 2018-10-02 2023-01-05 재팬 사이언스 앤드 테크놀로지 에이전시 헤테로에피택셜 구조체와 그 제조 방법, 헤테로에피택셜 구조를 포함하는 금속 적층체와 그 제조 방법, 및 나노 갭 전극과 나노 갭 전극의 제조 방법
CN112771202B (zh) * 2018-10-02 2023-02-24 国立研究开发法人科学技术振兴机构 异质外延结构,包含异质外延结构的金属叠层体,纳米间隙电极,及其制造方法
TWI822844B (zh) * 2018-10-02 2023-11-21 國立研究開發法人科學技術振興機構 異質磊晶結構體及其製作方法, 以及包含異質磊晶結構之金屬堆疊體及其製作方法、奈米縫隙電極及奈米縫隙電極之製作方法

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
KR101268145B1 (ko) 구리의 표면 처리 방법 및 구리
TWI539875B (zh) An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP2006104504A (ja) ポリイミド樹脂材の無電解めっき前処理方法および表面金属化方法、並びにフレキシブルプリント配線板およびその製造方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2011258597A (ja) 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
KR101591654B1 (ko) 미세배선용 양면 연성 동박 적층체 및 이의 제조방법
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
KR100789183B1 (ko) 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법
JPH1072677A (ja) 一次めっき用無電解めっき液
KR20120048983A (ko) 인쇄회로기판 제조방법
JP2005197598A (ja) 多層配線板及びその製造方法
JP2005150211A (ja) 多層配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105