KR100789183B1 - 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법 - Google Patents

인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법 Download PDF

Info

Publication number
KR100789183B1
KR100789183B1 KR1020060133675A KR20060133675A KR100789183B1 KR 100789183 B1 KR100789183 B1 KR 100789183B1 KR 1020060133675 A KR1020060133675 A KR 1020060133675A KR 20060133675 A KR20060133675 A KR 20060133675A KR 100789183 B1 KR100789183 B1 KR 100789183B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
layer
plating
conductive
Prior art date
Application number
KR1020060133675A
Other languages
English (en)
Inventor
김종윤
김배균
유종수
이성재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060133675A priority Critical patent/KR100789183B1/ko
Application granted granted Critical
Publication of KR100789183B1 publication Critical patent/KR100789183B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/187—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating means therefor, e.g. baths, apparatus

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의 도금층 형성방법에 관한 것으로, 보다 상세하게는 기판 기재; 상기 기판 기재의 적어도 일측에 형성된 복수개의 군으로 이루어진 회로패턴; 상기 기판 기재의 적어도 일측의 더미 영역(dummy part)에 형성되는 전도성 패드; 및 상기 전도성 패드와 연결되고, 상기 회로패턴의 각 군의 둘레에 면취하는 경계선을 따라서 상기 회로패턴과 이격되어 형성되는 전도성 라인;을 포함하는 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의 도금층 형성방법에 관한 것이다. 본 발명에 따르면 도금하지층의 국부적 부식이 억제되어 인쇄회로기판과 실장되는 전자부품과의 결합성(bondability)이 증강되므로 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
전도성라인, 국부적 부식, 인쇄회로기판. 무전해도금, 결합성(bondability)

Description

인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의 도금층 형성방법{Mother board for printed circuit board and method for forming plating layer on printed circuit board using the same}
도 1은 무전해 도금방식에 의한 도금하지층 및 금도금층의 형성과정을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판용 원판의 평면도.
도 3은 비교예에서 제조한 인쇄회로기판용 원판의 무전해 도금층의 단면을 보여주는 주사전자현미경사진.
도 4는 본 발명에 따른 실시예에서 제조한 인쇄회로기판용 원판의 무전해 도금층의 단면을 보여주는 주사전자현미경사진.
<도면의 주요 부분에 대한 부호의 설명>
11 : 기판 기재 12: 전도성 패드
13 : 전도성 라인 14 : 회로패턴
본 발명은 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의 도금층 형성방법에 관한 것으로, 보다 상세하게는 도금하지층의 국부적인 부식(local corrosion)을 해소시킬 수 있는 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의 도금층 형성방법에 관한 것이다.
일반적인 인쇄회로기판(printed circuit board: PCB)은 동박적층판 (copper clad laminates, CCL) 위에 동(Cu) 회로를 형성한 후 동 회로상에 니켈층, 금도금층을 형성하여 최종 표면 처리된다. 니켈도금층은 금도금층의 도금하지층으로 사용되며 동과 금도금층 간의 상호 확산을 방지하는 역할을 한다. 금도금층은 기판과 전자부품의 접점부위의 전기저항 감소 및 결합성(bondability) 향상을 목적으로 한다. 금도금 공정은 탈지, 소프트에칭, 촉매, 무전해니켈도금, 무전해금도금 순으로 이루어진다.
인쇄회로기판의 표면처리 방법 중 무전해도금은, 먼저 회로를 형성한 동도금 위에 니켈도금층이 환원제를 이용한 무전해(electroless) 방식으로 도금이 되고, 이 니켈도금층 위에 금도금층이 니켈과 금의 치환(immersion) 방식에 의해 형성된다. 무전해도금 과정 중에 발생하는 국부전지효과(local cell effect)에 의해 도금하지층의 일부분에서 국부적인 부식이 나타나게 된다. 이 경우, 도금하지층의 국부적 과치환이 심하게 진행될 경우, 무전해도금 형성 후 도금표면의 핀홀(pinhole)이나 도금표면 변색 등이 관찰될 수 있다. 이러한 도금하지층의 심한 부식에 의해 무전해도금 표면으로의 도금하지층의 확산이 유발되며, 이로 인해 배 선결합(wire bonding) 및 솔더링(soldering) 등이 저하되어 인쇄회로기판의 신뢰성이 감소한다.
이와 같은 도금하지층의 부식을 방지하기 위하여, pH4~6의 약산성으로 유지되던 종래의 금도금액의 조성을 pH7 수준의 중성조건의 조성으로 바꾸어서 금도금을 진행하여 니켈도금층의 부식을 억제하는 방법이 소개된 바 있다. 또한, 니켈과 금도금층 사이에 부식을 막기 위한 차단층(barrier)으로 무전해 팔라듐(Pd) 도금층을 삽입하는 방법이 소개된 바 있다. 그러나, 이외에 좀더 간단하고 효과적인 방법으로 니켈도금층의 부식을 억제할 수 있는 새로운 방법이 요구되고 있는 실정이다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 무전해도금 과정에서 도금하지층의 치환이 균일하게 일어나도록 함으로써, 도금하지층의 국부적인 부식을 억제할 수 있는 인쇄회로기판용 원판을 제공하는 것이다.
본 발명의 다른 목적은 상기 인쇄회로기판용 원판을 이용하여 인쇄회로기판과 실장되는 전자부품과의 결합성이 향상된 인쇄회로기판의 도금층 형성방법을 제공하는 것이다.
본 발명의 일 측면에서는,
기판 기재;
상기 기판 기재의 적어도 일측에 형성된 복수 개의 군으로 이루어진 회로패턴;
상기 기판 기재의 적어도 일측의 더미 영역(dummy part)에 형성되는 전도성 패드; 및
상기 전도성 패드와 연결되고, 상기 회로패턴의 각 군의 둘레에 면취하는 경계선을 따라서 상기 회로패턴과 이격되어 형성되는 전도성 라인;
을 포함하는 인쇄회로기판용 원판을 제공한다.
여기서, 상기 전도성 라인은 구리층으로 구성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 원판은 상기 전도성 라인 상에 형성된 솔더레지스트층을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 원판은 상기 전도성 라인 상에 형성되는 니켈도금층 및 상기 니켈도금층 상에 형성되는 금도금층을 더 포함할 수 있다.
여기서, 상기 니켈도금층 및 상기 금도금층은 무전해 도금 방식에 의하여 형성된다.
본 발명의 일 실시예에 따르면, 상기 원판은 상기 전도성 라인이 전도성 패드 및 회로패턴과 연결되도록 하는 전도성 연결부를 더 포함할 수 있다.
본 발명의 다른 측면에서는,
(a) 기판 기재, 상기 기판 기재의 적어도 일측에 형성된 복수개의 군으로 이 루어진 회로패턴, 상기 기판 기재의 적어도 일측의 더미 영역(dummy part)에 형성되는 전도성 패드, 및 상기 전도성 패드와 연결되고, 상기 회로패턴의 각 군의 둘레에 면취하는 경계선을 따라서 상기 회로패턴과 이격되어 형성되는 전도성 라인을 포함하는 인쇄회로기판용 원판을 준비하는 단계;
(b) 상기 전도성 라인 상에 솔더레지스트층을 형성하는 단계;
(c) 상기 회로패턴 및 전도성 패드 상에 무전해 니켈도금층을 형성하는 단계; 및
(d) 상기 니켈도금층 상에 무전해 금도금층을 형성하는 단계;
를 포함하는 인쇄회로기판의 도금층 형성방법을 제공한다.
이하, 본 발명에 따른 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의 도금층 형성방법에 대하여 상세하게 설명하기로 한다.
인쇄회로기판(printed circuit board, PCB)의 역할은 기판 위에 탑재된 전자부품간의 전기적인 신호를 동(Cu)으로 된 회로를 이용하여 접속시켜 주는 것이다. 인쇄회로기판은 반도체 실장을 위해 고안된 기판으로 윗면은 금도선(Au wire)과 반도체를 접속하고, 그 밑면에는 리드(lead) 역할을 하는 솔더볼(solder ball)을 부착하는 형태이다. 최근 들어 반도체의 고속화 미세회로화됨에 따라 기존 리드프레임(lead frame)을 대체하는 형태의 패키지(package)로 인쇄회로기판의 사용이 급속하게 증가하고 있다.
인쇄회로기판의 표면처리 기법 중 무전해도금 방식은 도금하지층과 무전해도 금액 중 도금하고자 하는 성분의 치환반응을 통해 도금이 이루어진다. 즉, 도 1에서 보는 바와 같이 회로를 형성하는 동도금 위에 니켈도금층이 환원제를 이용한 무전해 방식으로 도금이 된 뒤, 니켈도금층 위에 금도금층이 니켈과 금의 치환 방식에 의하여 도금이 이루어지게 되는 것이다. 무전해도금 과정 중 도금하지층의 국부적 과치환이 심하게 진행될 경우, 무전해 도금 형성 후 도금표면의 핀홀이나 도금표면 변색 등의 원인이 될 수 있다. 무전해 도금 과정 중 도금하지층의 국부적인 과치환은 전기화학적인 국부전지효과(local cell effect)로 설명할 수 있다. 무전해도금성분에 비해 이온화경향이 큰 도금하지층은 양극(anode)으로 작용하여 도금하지층이 이온(M2 +)상태로 쉽게 산화될 수 있으며, 이는 전형적인 갈바닉부식(Galvanic corrosion) 모델로 설명할 수 있다. 이에 본 발명에서는 도금하지층에 도금위치별 국부적인 전위차를 완화시켜 도금하지층의 국부적인 부식 문제를 해결하고자 한 것이다.
본 발명에 따른 인쇄회로기판용 원판은 기판 기재; 상기 기판 기재의 적어도 일측에 형성된 복수개의 군으로 이루어진 회로패턴; 상기 기판 기재의 적어도 일측의 더미 영역(dummy part)에 형성되는 전도성 패드; 및 상기 전도성 패드와 연결되고, 상기 회로패턴의 각 군의 둘레에 면취하는 경계선을 따라서 상기 회로패턴과 이격되어 형성되는 전도성 라인;을 포함한다.
인쇄회로기판용 원판은 최종제품단위의 인쇄회로기판인 유닛인쇄회로기판(unit printed circuit board)을 제작하기 위한 원판이다. 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판용 원판의 평면도를 도시한 것이다. 도 2를 참조하여 설명하면, 기판 기재(11)는 절연층으로 이루어지며 바람직하게는 폴리이미드, 폴리에스터, 또는 에폭시 등을 사용할 수 있으며 이에 한정되는 것은 아니다. 더미 영역(dummy part)은 회로패턴(14)을 제외한 영역으로서 최종 제품 단위인 유닛인쇄회로기판을 제작하는 공정에서 잘려나가 유닛인쇄회로기판에는 포함되지 않는 부분이다. 전도성 패드(12)는 상기 기판 기재(11)의 적어도 일측의 더미 영역에 형성된다. 전도성 라인(13)은 상기 전도성 패드(12)와 연결되도록 하여, 상기 회로패턴(14)의 각 군의 둘레에 잘라지는 경계선을 따라서 형성된다. 본 발명에 있어서, 상기 전도성 패드(12)의 위치나 형태, 전도성 라인(13)의 형태는 회로패턴(14)의 형태에 따라서 달라질 수 있으며, 반드시 도 2에 도시된 바와 같이 사각일 필요는 없다. 상기 전도성 패드(12)와 전도성 라인(13)은 상기 회로패턴(14)과 공간적, 전기적으로 이격되는 것이 중요하다. 여기서, 도금하지층에 추가된 전도성 패드(12)와 전도성 라인(13)은 도금액의 국부적 농도차이, 도금부위의 형상 차이, 도금부위의 회로연결 차이 등에 의해 발생될 수 있는 도금부위간의 국부적 전위차를 감소시킬 수 있다. 이를 통해 국부적으로 형성될 수 있는 국부전지효과(local cell effect)를 감소시키고 국부적인 도금하지층의 부식문제를 해소함으로 고신뢰성의 인쇄회로기판을 얻을 수 있다.
본 발명의 일 실시예에 따르면 상기 전도성 패드(12)와 전도성 라인(13)은 도금 하지층에 해당하는 상기 기판 기재(11) 상에 형성된다. 상기 전도성 패드(12)와 전도성 라인(13)은 회로패턴(14)과 함께 일체의 마스크를 이용하여 형성할 수 있다. 여기서, 상기 전도성 패드(12) 및 전도성 라인(13)은 회로패턴(14)과 함께 동박적층판 상에 형성될 수 있다. 이때 상기 전도성 라인(13)은 구리층으로 구성된다.
본 발명에 따른 인쇄회로기판용 원판은 상기 전도성 라인(13)을 전도성 패드(12) 및 회로패턴(14)과 함께 도금액에 접하여 무전해 도금이 되게 할 수 있다. 이때, 상기 전도성 라인(13) 상에 니켈도금층을 더 형성하고, 상기 니켈도금층 상에 금도금층을 더 형성할 수 있다. 여기서, 상기 니켈도금층 및 상기 금도금층은 무전해 도금 방식으로 형성한다. 다른 한편으로는 상기 전도성 라인(13) 상에 솔더레지스트층을 더 형성함으로써 전도성 라인(13)이 도금액에 접하지 않게 하는 것도 가능하다.
본 발명에 따른 인쇄회로기판용 원판은 전도성 라인(13)을 따라 면취하여 최종 사용자가 사용하는 제품 단위로 회로패턴(14)을 잘라 사용하게 되므로 전도성 패드(12)와 연결되는 전도성 라인(13)은 최종 제품 설계에 영향을 주지 않는다.
본 발명의 일 실시예에 따르면, 상기 원판은 상기 전도성 라인(13)이 전도성 패드(12) 및 회로패턴(14)과 연결되도록 하는 전도성 연결부를 더 포함할 수 있다. 본 발명의 인쇄회로기판용 원판이 전도성 연결부를 포함할 경우 전해도금방식을 통하여 도금층을 형성하는 것도 가능하게 된다.
본 발명의 다른 측면에 따른 인쇄회로기판의 도금층 형성방법은, (a) 기판 기재, 상기 기판 기재의 적어도 일측에 형성된 복수개의 군으로 이루어진 회로패턴, 상기 기판 기재의 적어도 일측의 더미 영역(dummy part)에 형성되는 전도성 패 드, 및 상기 전도성 패드와 연결되고, 상기 회로패턴의 각 군의 둘레에 면취하는 경계선을 따라서 상기 회로패턴과 이격되어 형성되는 전도성 라인을 포함하는 인쇄회로기판용 원판을 준비하는 단계; (b) 상기 전도성 라인 상에 솔더레지스트층을 형성하는 단계; (c) 상기 회로패턴 및 전도성 패드 상에 무전해 니켈도금층을 형성하는 단계; 및 (d) 상기 니켈도금층 상에 무전해 금도금층을 형성하는 단계;를 포함한다.
일반적인 인쇄회로기판은 동박적층판이 적층된 기판 위에 동 회로를 형성한 후 최종 표면처리는 동, 니켈, 금도금층으로 구성한다. 본 발명에 따른 인쇄회로기판의 도금층 형성방법은 위에서 설명한 전도성 패드와 전도성 라인을 포함하는 인쇄회로기판용 원판을 사용하여 도금층을 형성하는 것을 특징으로 한다.
상기 솔더레지스트(PSR)층은 후술하는 도금에 대한 레지스트 역할을 한다. 또한, 솔더레지스트층을 형성한 후에는 무전해 니켈도금에 의한 무전해 니켈 도금층을 형성한다. 니켈도금층은 금도금층의 도금하지층으로 사용되며 동과 금도금층간의 상호 확산을 방지하는 역할을 한다. 무전해 니켈 도금층을 형성하기 위한 도금 원리를 설명하면 다음과 같다.
금속 이온을 함유한 용액에서 금속을 석출시킬 때 Mx + + X- → M0의 전자이동이 일어난다. 이들의 화학적 변화를 일으키는 방법으로는 환원제를 이용하는 방법인 자기촉매형 무전해도금(환원도금)과 이온화경향을 이용하는 치환도금이 있다.
우선, 무전해 니켈 도금은 니켈염을 함유한 용액에서 차아린산염 등의 환원 제에 따라서 화학적으로 니켈을 석출시키는 것으로 도금액은 니켈염, 환원제, 착화제, 안정제 및 습윤제 등을 포함한다. 전처리 공정 처리된 인쇄회로기판을 Pd, Au 또는 Pt와 같은 촉매의 존재하에서 도금액에 담그면 각각 하기 반응식 1 및 하기 반응식 2와 같은 주반응 및 부반응이 표면에서 일어난다.
[반응식 1]
NiSO4 + 2NaH2PO2 + 2H2O → Ni0 + Na2HPO3 + H2 + H2SO4
[반응식 2]
NaH2PO3 + H → P + NaOH + H2O
이와 같이, 촉매핵을 중심으로 니켈의 촉매반응이 일어나며 도금이 석출된다. 이 때 부반응으로 인(P)이 피막중에 공석하게 되고 Ni-P의 비결정성 조직이 생성된다.
상기 니켈 도금과정은 pH가 약 4.0∼5.0인 니켈 도금액을 사용하여 약 70∼90℃의 온도에서 수행하는 것이 제품의 품질과 생산성 측면에서 바람직하다. 이로부터 형성된 무전해 니켈 도금층의 두께는 약 2.5 내지 7.5㎛이며, 상기 니켈도금층의 두께가 2.5㎛ 미만이면 확산 장벽(diffusion barrier)으로서의 역할이 충분하지가 않으며, 7.5㎛를 초과하면 대량생산시 생산성이 저하될 수 있다.
니켈 도금층을 형성하고 나면 상기 니켈도금층 상에 무전해 금도금층을 형성한다. 상기 금도금층은 기판과 전자부품의 접점부위의 전기저항 감소 및 결합성 향상을 목적으로 하며, 니켈 도금층의 손상을 방지하기 위하여 요구되기도 한다. 상기 금 도금층은 니켈 도금층을 치환형 무전해 수용성 금 도금액에 접촉, 침적시켜 원하는 금 도금 두께, 바람직하게는 0.5 내지 0.9㎛로 형성시킬 수 있다. 여기서, 상기 도금층의 두께가 0.5㎛ 미만이면 금배선(Au wire)과 금도금층의 결합성이 부족하여 배선결합성(bondability)가 저하되고, 0.9㎛를 초과하면 솔더(solder)와 니켈도금층의 금속간화합물(intermetallic compound) 형성이 불량하여 솔더비러티 (solderability)가 저하된다.
한편, 상기 치환형 도금액에는 수용성 금 화합물, 유기산, 착화제, 안정제 및 환원제 등이 포함될 수 있으며, 당업계에 일반적으로 공지된 치환형 금 도금액에 사용되는 조성이라면 특별한 제한없이 사용될 수 있다. 상기 치환형 도금액 중의 수용성 금 화합물의 농도는 2.0 내지 6.0g/l인 것이 좋다. 여기서, 상기 농도가 2.0g/l 미만이면 도금시간이 너무 오래 걸리며, 6.0g/l를 초과하면 도금이 정밀하게 이루어지지 않고 도금두께를 조절하기 어렵다.
이하, 본 발명을 하기 실시예를 들어 예시하기로 하되, 본 발명의 보호범위가 하기 실시예로만 한정되는 것은 아니다.
<실시예>
일반적인 패키지용 인쇄회로기판은 집적회로(integrated circuit, IC) 등을 실장하는 면과 메인보드(Main board)와 솔더링(soldering)에 의해 연결되는 면으로 구성된다. 집적회로를 실장하는 면에는 집적회로를 수지로 봉합하기 위해 사용되는 몰드게이트(mold gate)가 있는데 본 발명의 실시예에서는 이를 전도성패드로 사 용하였다. 전도성패드와 연결되는 전도성라인은 최종제품 설계에 영향을 주지 않도록 최종 제품 단위의 유닛인쇄회로기판(unit printed circuit board)과 이격하여 배치시켰고 유닛인쇄회로기판과는 연결되지 않도록 하여 도 2에 도시된 바와 같이 인쇄회로기판용 원판을 제조하였다.
일반적인 인쇄회로기판은 동박적층판 위에 동(Cu) 회로를 형성한 후 동 회로상에 니켈층, 금도금층을 형성하여 최종 표면 처리된다.
가장 간단한 2층으로 구성된 인쇄회로기판용 원판의 예를 들어 설명한다.
고분자 재료를 중심으로 양면에 동박이 입혀져 있는 동박적층판의 양면에 전기가 통할 수 있는 통로로 사용되는 구멍을 뚫어 주었다. 그 위에 드라이필름(Dry film)이라고 하는 감광성 고분자 필름을 부착시킨 후, 원하는 회로가 형성되어 있는 필름으로 마스크한 상태에서 자외선(UV)에 노광시켜, 회로가 형성될 부분의 드라이필름만 경화시켰다. 경화가 되지 않은 부분의 드라이필름을 탄산나트륨용액 등의 알칼리용액으로 현상시켜 회로가 형성될 부분만이 경화된 드라이필름으로 덮여 있게 하였고 나머지 부분의 동표면은 드러나게 하였다. 드러난 동표면은 동(Cu) 에칭액을 이용하여 에칭하고, 수산화나트륨 등의 박리액을 이용하여 드라이필름을 박리하여 동(cu) 회로를 형성하였다. 이 회로형성 과정 중 추가하고자 하는 전도성 라인 부분의 형상을 반영한 회로형성 필름을 이용하여 원하는 전도성 라인을 인쇄회로기판용 원판상에 추가하여 형성하였다.
다음에는 표면처리 단계로 솔더레지스트를 회로가 형성된 기판표면에 도포하고, 회로형성 과정과 동일하게 자외선 노광, 현상과정을 거쳐 최종 금도금이 될 부 분만의 동 표면을 노출시켰다. 그 후 상기의 니켈도금, 금도금을 수행하였다.
<비교예>
전도성 라인을 형성하지 아니한 것을 제외하고는 상기 실시와 동일한 과정을 실시하여 인쇄회로기판용 원판을 제조하였다.
상기 실시예 및 비교예에서 제조한 인쇄회로기판용 원판을 표 1에 기재한 도금욕을 사용하여 무전해도금을 실시하였다.
[표 1] 시험에 사용한 도금욕
무전해니켈 도금 욕 Au-strike 도금 욕 Au 도금 욕
온도 : 80±10℃ pH : 4~5 황산니켈 : 3.0~6.0g/l 차아인산나트륨: 10~30g/l 호박산 : 20~40g/l 온도 : 85±10℃ pH : 4~6 시안화금칼륨: 0.5~2.0g/l 암모니아수 : 5~10g/l 구연산 : 5~10g/l 액 온도 : 85±10℃ pH : 4~6 황산암모늄 : 30~50g/l 구연산 : 20~40g/l 시안화금칼륨: 2.0~6.0g/l
무전해도금공정을 통한 니켈도금 두께는 4~6㎛이었고, 금도금 두께는 0.5~0.7㎛이 되도록 하였으며, 고온(175℃)에서 일정시간(12~18hr) 방치하는 가혹조건을 거친 후 결합성(bondability) 및 형상분석을 실시하였다.
아래에서 설명하는 도선결합력 시험(wire bonding test) 방법에 따라 시험한 결과를 표 2에 나타내었다.
<결합력 측정방법>
인쇄회로기판의 도금층 상에 배선결합(wire bonding)이 이루어진 부분을 고 리(hook)에 걸고 인장시험(pull test)을 실시하였다.
-시험장비 : Bondtest (Dage PLC사 / 모델:Dage 4000)
-시험조건 : Au wire 1.2mil, Test load 8.00g, Test speed : 5000㎛/s
하기 표 2는 결합력 측정결과를 나타내고 있다. 하기 표 2에서 보는 바와 같이 본 발명에 따른 인쇄회로기판의 원판을 이용하였을 경우 종래방법에 의한 것보다 결합력이 상승한 것을 알 수 있다.
[표 2] 결합력 측정값
결합력(gf) 비교예 실시예
평균 13.7 17.2
표준편차 2.5 2.3
도 3은 비교예에서 제조한 인쇄회로기판용 원판의 무전해 도금층의 단면을 보여주는 주사전자현미경사진이고, 도 4는 본 발명에 따른 실시예에서 제조한 인쇄회로기판용 원판의 무전해 도금층의 단면을 보여주는 주사전자현미경사진이다. 도 3 및 도 4를 참조하면, 전도성 라인이 없는 인쇄회로기판용 원판의 도금단면과 비교하여 전도성 라인이 전도성 패드에 연결된 본원발명의 일실시예에 의한 인쇄회로기판에서 도금하지층인 Ni층의 국부적인 부식이 현저히 감소했음을 나타냈다.
이상의 실시예에서는 도 2에 나타낸 것 같은 인쇄회로기판용 원판에서 행한 시험결과에 관해서 설명했지만 무전해도금 방법으로 표면처리를 실시하는 제품 중 도금하지층의 국부적 부식이 문제를 야기하는 전자부품에 본원발명을 적용하는 것이 가능하다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명에 따른 인쇄회로기판용 원판은 전도성 라인 및 전도성 패드를 포함함으로써 도금하지층의 국부적 부식이 억제되어 인쇄회로기판과 실장되는 전자부품과의 결합성(bondability)이 증강되므로 인쇄회로기판의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 기판 기재;
    상기 기판 기재의 적어도 일측에 형성된 복수 개의 군으로 이루어진 회로패턴;
    상기 기판 기재의 적어도 일측의 더미 영역(dummy part)에 형성되는 전도성 패드; 및
    상기 전도성 패드와 연결되고, 상기 회로패턴의 각 군의 둘레에 면취하는 경계선을 따라서 상기 회로패턴과 이격되어 형성되는 전도성 라인;
    을 포함하는 인쇄회로기판용 원판.
  2. 제1항에 있어서,
    상기 전도성 라인은 구리층으로 구성되는 인쇄회로기판용 원판.
  3. 제1항에 있어서,
    상기 원판은 상기 전도성 라인 상에 형성된 솔더레지스트층을 더 포함하는 인쇄회로기판용 원판.
  4. 제1항에 있어서,
    상기 원판은 상기 전도성 라인 상에 형성되는 니켈도금층 및 상기 니켈도금층 상에 형성되는 금도금층을 더 포함하는 인쇄회로기판용 원판.
  5. 제4항에 있어서,
    상기 니켈도금층 및 상기 금도금층은 무전해 도금 방식에 의하여 형성되는 인쇄회로기판용 원판.
  6. 제1항에 있어서,
    상기 원판은 상기 전도성 라인이 전도성 패드 및 회로패턴과 연결되도록 하는전도성 연결부를 더 포함하는 인쇄회로기판용 원판.
  7. (a) 기판 기재, 상기 기판 기재의 적어도 일측에 형성된 복수개의 군으로 이루어진 회로패턴, 상기 기판 기재의 적어도 일측의 더미 영역(dummy part)에 형성되는 전도성 패드, 및 상기 전도성 패드와 연결되고, 상기 회로패턴의 각 군의 둘레에 면취하는 경계선을 따라서 상기 회로패턴과 이격되어 형성되는 전도성 라인을 포함하는 인쇄회로기판용 원판을 준비하는 단계;
    (b) 상기 전도성 라인 상에 솔더레지스트층을 형성하는 단계;
    (c) 상기 회로패턴 및 전도성 패드 상에 무전해 니켈도금층을 형성하는 단계; 및
    (d) 상기 니켈도금층 상에 무전해 금도금층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 도금층 형성방법.
KR1020060133675A 2006-12-26 2006-12-26 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법 KR100789183B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133675A KR100789183B1 (ko) 2006-12-26 2006-12-26 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133675A KR100789183B1 (ko) 2006-12-26 2006-12-26 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법

Publications (1)

Publication Number Publication Date
KR100789183B1 true KR100789183B1 (ko) 2008-01-02

Family

ID=39215981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133675A KR100789183B1 (ko) 2006-12-26 2006-12-26 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법

Country Status (1)

Country Link
KR (1) KR100789183B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342984A (ja) * 1993-05-31 1994-12-13 Sumise Device:Kk 印刷配線板における被覆層の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342984A (ja) * 1993-05-31 1994-12-13 Sumise Device:Kk 印刷配線板における被覆層の製造方法

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
US8633400B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
EP2341167B1 (en) Method for surface treatment of copper and copper material
US6329074B1 (en) Copper foil for printed wiring board having excellent chemical resistance and heat resistance
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
CN102893709A (zh) 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
US6383401B1 (en) Method of producing flex circuit with selectively plated gold
JP2006339609A (ja) 配線基板およびその製造方法
KR101004063B1 (ko) 니켈-금 도금방법 및 인쇄회로기판
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR100789183B1 (ko) 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
US6579568B2 (en) Copper foil for printed wiring board having excellent chemical resistance and heat resistance
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR100658974B1 (ko) 인쇄회로기판 및 그 제조방법
KR100557528B1 (ko) 리지드 플렉시블 인쇄회로기판의 금도금 방법
KR100648970B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120048983A (ko) 인쇄회로기판 제조방법
KR20220001005A (ko) 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
JPH0669609A (ja) 電子部品の基板及びその製造法
JP5073465B2 (ja) 半導体パッケージ用基板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee