KR20220001005A - 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판 - Google Patents

인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판 Download PDF

Info

Publication number
KR20220001005A
KR20220001005A KR1020200078884A KR20200078884A KR20220001005A KR 20220001005 A KR20220001005 A KR 20220001005A KR 1020200078884 A KR1020200078884 A KR 1020200078884A KR 20200078884 A KR20200078884 A KR 20200078884A KR 20220001005 A KR20220001005 A KR 20220001005A
Authority
KR
South Korea
Prior art keywords
printed circuit
plating layer
circuit board
palladium
plating
Prior art date
Application number
KR1020200078884A
Other languages
English (en)
Inventor
고칠용
Original Assignee
고칠용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고칠용 filed Critical 고칠용
Priority to KR1020200078884A priority Critical patent/KR20220001005A/ko
Publication of KR20220001005A publication Critical patent/KR20220001005A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Abstract

일 실시예에 따르는 인쇄회로기판의 도금층 형성 방법이 개시된다. 상기 인쇄회로기판의 도금층 형성 방법에 있어서, 먼저, 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 회로패턴이 형성된 패키지용 인쇄회로기판을 제공한다. 상기 인쇄회로기판의 와이어본딩부 및 솔더링부를 제외한 부분에 포토솔더레지스트층 패턴을 형성한다. 상기 와이어본딩부 및 솔더링부 상에 무전해 니켈합금도금층을 형성한다. 상기 니켈도금합금층 상에 수용성 팔라듐화합물을 포함하는 환원형 팔라듐도금액을 접촉시켜 무전해 팔라듐도금층 또는 팔라듐합금도금층을 형성한다.

Description

인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판{Method for forming a plating layer of a printed circuit engine and a printed circuit board for a package formed thereby}
본 발명은 인쇄회로기판에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판에 관한 것이다.
일반적으로, 패키지용 인쇄회로기판은 반도체와의 실장을 위하여 와이어본딩이 필요한 부위를 포함하고 있으며, 그 밖에 인쇄회로기판과의 실장을 위한 솔더링 부위를 포함하고 있다. 이러한 와이어본딩이 필요한 부위 및 솔더링 부위는 구리 재질로 이루어지는 것이 전형적이다. 그러나, 이러한 구리의 층이 외부로 노출되는 경우, 구리층은 시간이 경과함에 따라 산화되고 부식이 되기도 하여 솔더링 및 와이어본딩의 신뢰성을 저하시킬 수 있다. 따라서, 기판의 와이어본딩 부위 및 솔더링 부위에 해당되는 구리층 패드가 솔더링 및 와이어본딩 특성을 갖게하기 위해 통상적으로 두가지 방법을 사용하고 있다. 하나는, 노출된 구리층 중 와이어 본딩 부위에 전해도금으로 니켈을 도금한 후, 그 위에 전해 도금으로 금을 0.5㎛ 이상 두껍게 올려 와이어본딩 특성을 갖도록 하고, 솔더링 부위에는 무전해니켈-침지금도금이나 OSP 등의 무전해 도금을 사용하는 복합 도금 방법이다. 다른 하나는, 와이어본딩 부위와 솔더링 부위 모두 무전해 도금에 의해 니켈도금 또는 니켈합금도금을 한 다음, 무전해 팔라듐도금을 하고, 그 위에 무전해 치환금도금을 하는 단일 도금 방법으로 와이어본딩과 솔더링을 할 수 있도록 조건을 제공하는 방법이다. 이와 관련하여, 종래에 알려진 패키지용 인쇄회로기판의 개략적인 전해니켈-금도금 공정의 구체예를 설명하면, 먼저, 당 업계에서 널리 알려진 방법에 따라 기판 상에 패턴화된 회로 및 동박 노출 부위를 형성시킨 후에 금도금되어야 할 부분을 제외한 나머지 부분에 포토솔더레지스트층을 형성한다. 인쇄회로기판의 동박 노출 부위 상에 전해 니켈도금액을 이용하여 5㎛ 내외의 전해 니켈층을 형성한 후 전해 금도금을 하여 0.5㎛ 이상의 금도금층을 형성시킨다. 이 경우에 전해 도금을 이용하기 때문에 통전이 필요한 리드선이 있어야 하고, 이러한 리드선은 안테나 작용이 있어 반도체 조립 후 노이즈 현상을 일으킬 수 있다. 따라서, 최근 전기 도금 후 에칭하여 리드선을 제거하는 경우도 있는데 이런 경우에는 완벽하게 리드선을 제거하기 힘들다. 한편, 무전해니켈-무전해팔라듐-무전해치환금도금을 적용하는 기판의 경우, 상기 동박 노출 부위 상에 무전해 니켈도금액을 이용 85℃에서 20분 정도 처리하여 약 5㎛ 내외의 두께와 인(P) 함량이 6∼10중량% 포함된 니켈인 합금층을 형성시킨 다음, 차아인산소다를 환원제로 하는 무전해 팔라듐 도금 용액을 이용하여 도금 두께 약 0.1㎛의 팔라듐-인 합금층을 도금한 후, 구연산을 주성분으로 하는 무전해 치환금도금 용액으로 약 0.1㎛ 정도의 도금을 실시하는 금도금을 실시하여 단일 도금으로 와이어본딩성과 솔더링성을 만족시키고 있다. 이러한 도금 공정은 도금의 최외각층이 금도금으로 되어 있어 금 와이어본딩에는 적합하다. 그러나 최근 금값의 폭등으로 인하여 극심한 원가 압박을 받고 있어 금을 사용하지 않으려는 움직임이 늘어나고 있으며, 이에 따라 금 와이어 대신 구리 와이어의 사용을 검토하려는 업체가 증가하고 있다. 따라서, 최근의 업계는 구리 와이어본딩을 적용할 경우, 이에 적합한 새로운 표면처리 공정의 개발이 요구되고 있는 실정이다.
본 발명이 해결하고자하는 과제는 전해도금 또는 무전해도금을 실시하는 기판에서 무전해 니켈 합금도금층 상에 무전해 팔라듐도금 또는 팔라듐합금도금층을 차례로 형성하여 패키지용 인쇄회로기판에 요구되는 솔더링성 및 와이어본딩성을 만족시키는 동시에, 원가 절감 및 생산성을 대폭 증대시킬 수 있는 반도체 패키지용 인쇄회로기판의 도금층 형성방법을 제공하는 것이다.
상술한 본 발명의 과제를 해결하기 위한 일 측면에 따르는 인쇄회로기판의 도금층 형성 방법이 개시된다. 상기 인쇄회로기판의 도금층 형성 방법에 있어서, 먼저, 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 회로패턴이 형성된 패키지용 인쇄회로기판을 제공한다. 상기 인쇄회로기판의 와이어본딩부 및 솔더링부를 제외한 부분에 포토솔더레지스트층 패턴을 형성한다. 상기 와이어본딩부 및 솔더링부 상에 무전해 니켈합금도금층을 형성한다. 상기 니켈도금합금층 상에 수용성 팔라듐화합물을 포함하는 환원형 팔라듐도금액을 접촉시켜 무전해 팔라듐도금층 또는 팔라듐합금도금층을 형성한다. 상술한 본 발명의 과제를 해결하기 위한 다른 측면에 따르는 인쇄회로기판이 개시된다. 상기 인쇄회로기판은 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부 및 회로 패턴을 포함한다. 상기 와이어본딩부 및 솔더링부는 구리층 또는 구리합금층, 상기 구리층 또는 구리합금층 상에 형성된 무전해 니켈합금도금층, 상기 니켈합금도금층 상에 형성된 무전해 팔라듐도금층 또는 팔라듐합금도금층, 및 상기 팔라듐도금층 또는 팔라듐합금도금층 상에 형성된 박막의 유기 피막층을 포함한다.
본 발명의 실시예들에 의하면, 반도체 패키지용 인쇄회로기판의 도금층 형성에 있어서, 내환경성이 우수하며, 양호한 솔더링 및 와이어본딩 특성을 유지하고, 특히 구리 와이어본딩에 적합한 도금층을 형성할 수 있다. 보다 구체적으로, 패키지용 인쇄회로기판의 구리 노출 부위에 팔라듐을 이용하여 활성화처리를 하고, 니켈 또는 니켈합금을 무전해 환원 도금에 의해 도금층을 형성한다. 그 위에 무전해 치환 또는 무전해 환원 도금에 의해 팔라듐도금 또는 팔라듐 합금도금층을 형성한 다음, 마지막 후처리 공정을 통해 박막의 피막을 형성시켜, 양호한 솔더링성 및 와이어본딩성을 가지면서도 우수한 내환경성을 갖도록 할 수 있다. 특히 본 발명은 구리 와이어본딩에 적합한 표면처리 공정에 적용될 수 있다. 결과적으로, 상술한 도금층 형성방법을 적용함으로써, 보다 고밀도 및 고신뢰도를 발현시킬 수 있는 반도체 패키지용 인쇄회로기판을 형성할 수 있다.
본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 출원에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 출원의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 또한, 설명의 편의를 위하여 구성요소의 일부만을 도시하기도 하였으나, 당업자라면 구성요소의 나머지 부분에 대하여도 용이하게 파악할 수 있을 것이다. 전체적으로 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 본 출원의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고, 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. “제1 ” 또는 “제2 ” 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수도 있다. 또한, "상면", "하면" 등의 용어는 고정 불변한 것이 아니고, 관찰자의 시점에 따라 반대로 해석될 수 있는 개념이다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고,“포함하다” 또는 “가지다”등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다. 상술한 바와 같은 종래 기술의 문제점을 극복하기 위하여 본 발명자들은 오랜 연구를 거듭한 결과, 니켈합금도금층 위에 매우 얇은 팔라듐도금 또는 팔라듐합금도금층으로 기존의 금을 사용하는 표면처리 공정을 대체할 수 있음을 발명하게 된 것이다. 본 발명에서의 표면처리 공정은 구리를 본딩와이어로 사용하는 경우에, 구리층 패드 상에 적용될 수 있다. 본 발명의 일 실시 예에 따르면, 패키지용 인쇄회로기판의 구리(Cu) 또는 구리합금으로 노출된 솔더링부 및 와이어본딩부에 니켈(Ni) 합금으로 된 도금층을 형성시키고, 팔라듐(Pd) 또는 팔라듐-인(Pd-P) 합금으로 된 도금층을 무전해 환원 도금에 의하여 석출시켜 전기 도금을 위한 별도의 리드선 없이 도금층을 형성한다. 본 발명은 종래의 무전해금도금층을 배제하고 경제적인 공정을 통해서 고밀도 및 고신뢰도를 갖는 패키지용 인쇄회로기판을 제공한다. 본 발명의 일 실시 예에 따르는 패키지용 인쇄회로기판의 도금층 형성방법을 개략적으로 나타내는 도면이다. 내부에 회로 패턴(미도시)이 형성되고, 상면 및 하면에 절연층 패턴이 형성된 인쇄회로기판이 도시되어 있다. 인쇄회로기판의 상면의 절연층 패턴 사이에는 제1 전도성 패드가 노출되어 있으며, 제1 전도성 패드는 반도체 칩과의 전기적 접속을 위한 와이어본딩부로 기능한다. 인쇄회로기판의 하면의 절연층 패턴 사이에는 제2 전도성 패드가 노출되어 있으며, 제2 전도성 패드는 외부 장치와의 전기적 접속을 위한 솔더링부로 기능한다. 제1 전도성 패드 및 제2 전도성 패드는 일 예로서, 구리층으로 형성될 수 있다. 와이어본딩부는 인쇄회로기판 내부의 회로 패턴과 전기적으로 연결될 수 있다. 솔더링부는 후속 공정에서 인쇄회로기판이 별도의 인쇄회로기판과 같은 외부 장치에 접속되는 경우, 별도의 인쇄회로기판과의 접합부를 구성하는 솔더볼과 같은 구조물을 구비할 수 있다. 상술한 바와 같이, 패키지용 인쇄회로기판 상에 일정한 회로패턴과, 반도체 실장을 위한 와이어본딩부 및 외부 장치와의 결합을 위한 솔더링부를 형성시키는데 적용되는 공정은 당 업계에서 널리 알려진 도금법, 사진식각법(photolithography) 및 식각법에 의해 진행될 수 있다. 인쇄회로기판의 상면 및 하면에 솔더레지스트층 패턴을 형성한다. 솔더레층지스트층 패턴은 후술하는 도금에 대한 레지스트(resist) 역할을 한다. 솔더레지스트층 패턴의 형성 방법은 먼저, 인쇄회로기판의 상면 및 하면에 포도솔더레지스트층(PSR)을 도포한다. 상기 솔더레지스트층에 대하여 소정의 패턴을 가지도록 노광 및 현상하되, 와이어본딩부 및 솔더링부 상의 상기 솔더레지스트층 부위만을 선택적으로 박리한다. 이로서, 와이어본딩부 및 솔더링부가 외부로 노출된다. 와이어본딩부 및 솔더링부 위에 무전해 니켈도금에 의한 무전해 니켈합금도금층을 형성한다. 무전해 니켈합금도금층을 형성하는 방법은 다음과 같다. 본 발명에 사용되는 바람직한 무전해 니켈 도금액의 일례로는 황산니켈(NiSO4)을 니켈 공급원으로 하고 차아인산소다 또는 디메틸아민보란을 환원제로, 젖산을 착화제로, 호박산을 완충제로 한 산성 무전해 니켈 도금액 등을 들 수 있지만, 특별히 이에 한정되는 것은 아니다. 상기 니켈도금은 당해 분야에 공지된 바에 따라 약 80~90℃의 온도에서 3∼40분간 수행하여 1 내지 10㎛의 니켈합금도금층 두께를 얻을 수 있다. 무전해 니켈합금도금층은 와이어본딩부 또는 솔더링부의 구리 및 구리 합금이 외부 도금층으로 확산되는 것을 방지하며 납땜(soldering) 및 와이어본딩시 지지대의 역할을 할 수 있다. 무전해 니켈합금도금층의 두께는 상술한 바와 같이, 1 내지 10㎛, 좀 더 바람직하게는 2 내지 5㎛의 두께를 가질 수 있다. 1㎛ 미만에서는 구리 및 구리 합금의 내식성에 문제가 되고, 10㎛를 초과하면 응력의 증가로 인하여 취약해질 수 있다. 상술한 본 발명의 무전해 니켈도금에 따라 형성되는 무전해 니켈합금도금층은 88 내지 99.9 중량%의 니켈(Ni)과 0.1 내지 12중량%의 인(P) 또는 붕소(B)로 이루어진 합금층일 수 있다. 니켈-인 합금 피막의 경우, 바람직하게는 인(P)의 함량은 6 내지 10중량%일 수 있다. 상기 함량이 6중량% 미만이면 솔더링성은 좋아지는 반면 내식성 및 와이어본딩성이 저하되고, 10중량%를 초과하면 내식성과 와이어본딩성은 향상되는 반면 솔더링성은 떨어지게 된다. 니켈-붕소 합금 피막의 경우, 바람직하게는 붕소(B)의 함량은 0.5 내지 5중량%일 수 있다. 상기 함량이 0.5중량% 미만이면 용접성이 좋아지는 반면 내식성이 저하되고, 5중량%를 초과하면 경도(hardness)의 증가로 인하여 재료가 취약해지고 솔더링성이 저하되는 단점이 있을 수 있다. 무전해 니켈합금도금층 상에 용접성(solderability) 및 와이어본딩성을 부여하기 위하여 수용성 팔라듐화합물을 포함하는 무전해 환원 팔라듐도금액을 접촉시켜 무전해 방법에 의해 무전해 팔라듐도금층 또는 무전해 팔라듐합금도금층을 형성시킨다. 이러한 도금층의 형성방법은 다음과 같다. 무전해 니켈합금도금층 상에 팔라듐도금층 또는 팔라듐합금도금층을 형성하는 방법은 환원 반응에 의하여 성립된다. 일례로서, 차아인산소다(sodium hypophosphite)를 환원제로 사용하여 구리 상에 팔라듐-인 합금층이 도금되는 원리는 다음과 같다. 상기와 같은 환원 반응에 따라 니켈 표면에 팔라듐이 도금된다. 본 발명에서 사용되는 바람직한 무전해 팔라듐도금액으로는 차아인산소다를 환원제로 사용하여 팔라듐-인 합금도금층을 형성하는 도금 용액과, 개미산류를 환원제로 사용하여 순수 팔라듐 도금층을 형성하는 도금 용액을 모두 적용할 수 있다. 팔라듐공급원으로는 황산팔라듐, 환원제로 차아인산소다나 개미산류, 착화제로 글리신, 호박산, 젖산 등을 사용하고, 붕산과 제1 인산칼륨 등을 완충제로 사용하며, 소량의 납이나 티오화합물을 안정제로 사용하는 조성의 무전해 팔라듐도금액 등을 들 수 있지만, 특별히 이에 한정되는 것은 아니다. 상기 도금은 75~85℃의 온도에서 10초∼20분 동안 수행하여 0.05 내지 2.0㎛의 팔라듐도금 또는 팔라듐합금도금층 두께를 얻는다. 이때, 도금 온도가 75℃보다 낮거나 시간이 10초보다 짧을 경우 반응이 일어나기 힘들고, 온도가 85℃보다 높거나 시간이 20분을 초과할 경우 도금 두께의 조절이 용이하지 않고 비경제적이다. 상술한 무전해 팔라듐도금에 따라 형성되는 팔라듐합금도금층의 경우, 인 (P)이 약 0.1 내지 12 중량% 함유되어 있는 것이 일반적이며 바람직하게는 5 내지 9 중량%인 것이 좋다. 상기 함량이 5중량% 미만이면 솔더링성은 좋아지는 반면 내식성 및 와이어본딩성이 저하되고, 9중량%를 초과하면 내식성과 와이어본딩성은 향상되는 반면 솔더링성은 떨어지게 된다. 무전해 니켈합금도금층 상에 환원 반응에 의해 형성되는 팔라듐도금층 또는 팔라듐합금도금층은 무전해 니켈층의 산화로 인한 부동태화를 방지하고, 환원 반응에 의한 도금이므로 니켈층의 침식이 발생하지 않아 우수한 솔더링 특성을 확보할 수 있으며 양호한 경도로 인하여 와이어본딩성이 매우 우수하다. 팔라듐도금층 또는 팔라듐합금도금층의 두께는 0.01 내지 2.0㎛, 좀 더 바람직하게는 0.05 내지 0.3㎛일 수 있다. 0.01㎛ 미만이면 공정상 제어하기 어렵고 와이어본딩 값이 저하되는 단점이 있으며, 2.0㎛를 초과하면 와이어본딩성이 좋아지는 장점은 있으나 솔더링 시 마이크로보이드(microvoid)의 발생 가능성이 높아져 장기적 신뢰성에 문제가 생길 수 있다. 팔라듐도금층 또는 팔라듐합금도금층 상에 수용성 유기물을 포함하는 용액을 접촉시켜 피막을 형성시킨다. 인쇄회로기판을 장기간 보관하는 경우 또는 가혹한 환경 항에서 사용하는 경우에 피막을 형성시킴으로써 내환경성을 향상시킬 수 있다. 몇몇 실시 예에 따르면, 피막을 형성하는 공정은 생략될 수도 있다. 이로서, 상술한 방법에 의하여, 본 발명의 일 실시 예에 따르는 패키지용 인쇄회로기판이 제조될 수 있다. 와이어본딩부 및 솔더링부의 노출된 동박 패드 상에 각각 니켈합금으로 이루어진 무전해 니켈합금도금층이 형성되고, 무전해 니켈합금도금층 상부에 팔라듐도금층 또는 팔라듐합금도금층이 형성되며, 경우에 따라서, 팔라듐도금층 또는 팔라듐합금도금층 상에 유기 피막이 형성되어 순차적으로 적층된 구조를 가질 수 있다. 인쇄회로기판의 상면에 반도체 칩이 실장되고, 본딩 와이어를 사용하여 와이어본딩부와 전기적으로 연결될 수 있다. 또한, 솔더링부에는 접속 구조물이 형성될 수 있다. 접속 구조물은 솔더볼 또는 범프 구조물일 수 있다. 상술한 본 발명의 실시 예에 따르는 인쇄회로기판은 리드선이 필요없어 고밀도 기판의 제작이 가능하며, 금을 사용하지 않으므로 대폭적인 원가 절감을 가져올 수 있다. 이하에서는 본 발명을 명확하게 이해하기 위한 실시예를 개시한다. 다만, 하기의 실시예는 본 발명의 예시 목적에 불과하며 발명의 영역을 제한하고자 하는 것은 아니다. 하기의 실시예에서는 구리 재질의 와이어본딩부와 솔더볼(solder ball)과의 용접성이 요구되는 솔더링부를 제외한 부분에 포토솔더레지스트층(다이요잉크사의 상품명 AS-303)이 도포된 패키지용 BGA 인쇄회로기판(크기 400×505㎜, 두께 0.2± 0.02㎜, 구리층 두께 10∼30㎛)을 45℃에서 3분간 탈지(와이엠티(주)의 상품명 SAC 161)하고, 구리층의 산화물을 제거할 목적으로 0.5∼1.0㎛ 에칭(와이엠티(주)의 상품명 SE 520L) 하였다. 다음 팔라듐(Pd)으로 구리층을 촉매 처리한 다음 수세하고, 5% 황산 용액에서 산세를 행한 후 수세하였다. 그 후, 다음과 같이 무전해 니켈합금도금, 팔라듐도금 또는 팔라듐합금도금 및 후처리 피막 처리를 순차적으로 수행하였다.

Claims (1)

  1. 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계; 상기 인쇄회로기판의 와이어본딩부 및 솔더링부를 제외한 부분에 포토솔더레지스트층 패턴을 형성하는 단계; 상기 와이어본딩부 및 솔더링부 상에 무전해 니켈합금도금층을 형성하는 단계; 및 상기 니켈도금합금층 상에 수용성 팔라듐화합물을 포함하는 환원형 팔라듐도금액을 접촉시켜 무전해 팔라듐 도금층 또는 팔라듐합금도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
KR1020200078884A 2020-06-28 2020-06-28 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판 KR20220001005A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200078884A KR20220001005A (ko) 2020-06-28 2020-06-28 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200078884A KR20220001005A (ko) 2020-06-28 2020-06-28 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20220001005A true KR20220001005A (ko) 2022-01-04

Family

ID=79342607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200078884A KR20220001005A (ko) 2020-06-28 2020-06-28 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20220001005A (ko)

Similar Documents

Publication Publication Date Title
US7180006B2 (en) Tape substrate and method for fabricating the same
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
US7812460B2 (en) Packaging substrate and method for fabricating the same
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2008004924A (ja) パッケージ基板製造方法
US9883586B2 (en) Wiring substrate for bonding using solder having a low melting point and method for manufacturing same
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
JP3606785B2 (ja) 配線基板の製造方法
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
KR20220001005A (ko) 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
JPH04144190A (ja) 配線基板およびその製造方法
KR100658974B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
KR100648970B1 (ko) 인쇄회로기판 및 그 제조방법
JPH11140659A (ja) 半導体搭載用基板とその製造方法
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
KR101183175B1 (ko) 인쇄회로기판 및 그 도금층 형성방법
KR100963578B1 (ko) 다열 리드 프레임 및 그 제조방법
JP3816928B2 (ja) 配線基板の製造方法
JP6087061B2 (ja) バンプ及びバンプ形成方法
JP4730071B2 (ja) 回路基板の製造方法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
KR100789183B1 (ko) 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법
KR100908432B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
KR100994730B1 (ko) 인쇄회로기판의 회로표면 도금방법