KR100908432B1 - 인쇄회로기판 및 이를 구비한 전자소자 패키지 - Google Patents

인쇄회로기판 및 이를 구비한 전자소자 패키지 Download PDF

Info

Publication number
KR100908432B1
KR100908432B1 KR1020080004222A KR20080004222A KR100908432B1 KR 100908432 B1 KR100908432 B1 KR 100908432B1 KR 1020080004222 A KR1020080004222 A KR 1020080004222A KR 20080004222 A KR20080004222 A KR 20080004222A KR 100908432 B1 KR100908432 B1 KR 100908432B1
Authority
KR
South Korea
Prior art keywords
electronic device
tin alloy
alloy layer
printed circuit
pad
Prior art date
Application number
KR1020080004222A
Other languages
English (en)
Other versions
KR20090078408A (ko
Inventor
서무홍
이종진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080004222A priority Critical patent/KR100908432B1/ko
Priority to US12/213,973 priority patent/US8168890B2/en
Publication of KR20090078408A publication Critical patent/KR20090078408A/ko
Application granted granted Critical
Publication of KR100908432B1 publication Critical patent/KR100908432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

인쇄회로기판 및 이를 구비한 전자소자 패키지가 개시된다. 절연층, 절연층에 형성되며 전자소자와 와이어 본딩(wire bonding)되는 패드(pad), 및 패드에 형성되는 주석 합금층(Sn alloy layer)을 포함하는 인쇄회로기판은, 제조 비용을 절감할 수 있고, 공정을 단순화할 수 있으며, 와이어 본딩의 접합력을 향상시킬 수 있다.
인쇄회로기판, 전자소자, 와이어 본딩(wire bonding)

Description

인쇄회로기판 및 이를 구비한 전자소자 패키지{Printed circuit board and electronic component having the same}
본 발명은 인쇄회로기판 및 이를 구비한 전자소자 패키지에 관한 것이다.
종래에는, 칩 스케일 패키지(CSP, chip scale package), 시스템 인 패키지(SIP, system in package) 등의 패키지의 제조에 이용되는 인쇄회로기판의 패드(pad)를 표면 처리하기 위하여, 전해 도금 또는 무전해 도금으로 니켈층(Ni layer) 및 금층(Au layer)을 형성하였다.
즉, 종래의 전자소자 패키지(100)는, 절연층(110) 표면에 형성되는 패드(120)와, 패드(120)를 노출시키도록 절연층(110) 표면에 형성되는 솔더 레지스트층(solder resist layer, 130)과, 패드(120)의 표면에 형성되는 니켈층(140) 및 금층(150)으로 구성되는 패키지용 기판에 전자소자(160)를 실장하고, 니켈층(140) 및 금층(150)을 통해, 패드(120)와 전자소자(160)를 와이어(wire, 170)로 본딩(bonding)함으로써 제조되었다.
그러나, 종래 기술에 따르는 경우, 금층을 사용함에 따라, 재료비가 증가하 게 되고, 솔더링(soldering) 이후에 취성을 유발하는 (Ni,Au)Sn4 석출물이 형성되어, 균열이 발생되는 문제가 있었고, 니켈층을 사용함에 따라, 와이어 본딩 과정에서 전자소자와 패드 간의 접합력이 약화되는 문제가 있었다.
이에, 제조 비용을 감소시키고, 전자소자와 패드의 와이어 본딩 접합력을 향상시킬 수 있는 인쇄회로기판 및 이를 구비한 전자소자 패키지가 요구되고 있다.
본 발명은, 단순한 공정 및 적은 비용으로 제조할 수 있고, 와이어 본딩의 접합력을 향상시킬 수 있는 인쇄회로기판 및 이를 구비한 전자소자 패키지를 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층, 절연층에 형성되며 전자소자와 와이어 본딩(wire bonding)되는 패드(pad), 및 패드에 형성되는 주석 합금층(Sn alloy layer)을 포함하는 인쇄회로기판이 제공된다.
주석 합금층의 합금 원소는 은(Ag)을 포함할 수 있다.
주석 합금층의 합금 원소 함량은 1 내지 5중량퍼센트일 수 있다.
주석 합금층의 두께는 3 내지 10마이크로미터일 수 있다.
또한, 본 발명의 다른 측면에 따르면, 절연층, 절연층에 실장되는 전자소자, 절연층에 형성되며 전자소자와 와이어 본딩되는 패드, 및 패드에 형성되는 주석 합금층을 포함하는 전자소자 패키지가 제공된다.
주석 합금층의 합금 원소는 은(Ag)을 포함할 수 있다.
주석 합금층의 합금 원소 함량은 1 내지 5중량퍼센트일 수 있다.
주석 합금층의 두께는 3 내지 10마이크로미터일 수 있다.
본 발명의 실시예에 따르면, 제조 비용을 절감할 수 있고, 공정을 단순화할 수 있으며, 와이어 본딩의 접합력을 향상시킬 수 있다.
본 발명에 따른 인쇄회로기판 및 이를 구비한 전자소자 패키지의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본딩(bonding)이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 2는 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면 도이다. 도 2를 참조하면, 인쇄회로기판(200), 절연층(210), 패드(pad, 220), 솔더 레지스트층(solder resist layer, 230), 주석 합금층(Sn alloy layer, 240)이 도시되어 있다.
본 실시예에 따르면, 패드(220) 표면에 주석 합금층(240)을 형성함으로써, 니켈층(Ni layer) 및 금층(Au layer)을 형성하는 종래 방식에 비하여 제조 비용을 절감할 수 있고, 주석 합금층(240) 하나만을 형성하면 되므로, 제조 공정을 단순화할 수 있으며, 종래와 같이 니켈층과 금층의 반응에 의해 취성이 발생하는 문제점이 없으므로, 와이어 본딩(wire bonding) 시 와이어와 패드(220) 간의 접합력을 향상시킬 수 있는 인쇄회로기판(200)이 제시된다.
절연층(210)의 표면에는, 회로 패턴이 형성될 수 있으며, 절연층(210)의 양면에 회로 패턴이 형성되는 경우, 양면의 회로 패턴을 전기적으로 연결시키도록 절연층(210)을 관통하는 비아(via)가 형성될 수 있다. 또한, 절연층(210)의 표면에는, 인쇄회로기판(200)에 실장되는 전자소자와 와이어 본딩되어 전자소자와 전기적으로 연결되는 패드(220)가 형성될 수 있으며, 패드(220)를 노출시키도록 절연층(210)의 표면에 형성되어 회로 패턴을 보호하는 솔더 레지스트층(230)이 형성될 수 있다.
이 때, 회로 패턴 및 패드(220)는, 절연층(210)의 표면에 형성되는 구리층(Cu layer) 중, 회로 패턴 및 패드(220)가 될 영역에 에칭 레지스트층(etching resist layer)을 형성하고, 에칭 레지스트층이 형성되지 않은 구리층을 에칭하여 제거함으로써 형성될 수 있으며, 회로 패턴 및 패드(220)를 커버하도록 절연 층(210)의 표면에 감광성 물질을 도포하고 포토 리소그래피(photo-lithography) 공정에 의해 노광 및 현상하여 패드(220)에 상응하는 영역을 제거함으로써, 솔더 레지스트층(230)이 형성될 수 있다.
주석 합금층(240)은, 패드(220)의 표면에 형성될 수 있다. 이 경우, 주석 합금층(240) 중, 주석에 첨가되는 합금 원소는, 은(Ag)으로 이루어질 수 있으며, 주석 합금층(240) 중, 합금 원소의 함량은 1 내지 5중량퍼센트일 수 있다.
패드(220)의 표면에 주석 합금층(240)을 형성함에 따라, 전자소자와 패드(220)를 전기적으로 연결시키는 와이어의 일단이 주석 합금층(240)에 본딩될 수 있어, 종래 니켈층 및 금층을 이용하는 경우에 비하여, 취성이 발생하는 등의 문제 없이, 와이어와 패드(220) 간의 접합력을 향상시킬 수 있다.
또한, 본 실시예의 경우, 종래 니켈층 및 금층을 형성하는 경우와는 달리, 주석 합금층(240) 하나만을 형성하여 와이어 본딩을 가능하게 하므로, 제조 공정을 단순화하고, 제조 비용을 절감할 수 있다.
이 때, 주석 합금층(240)은, 전해 도금 또는 무전해 도금 중 제약 없이 어떠한 방식에 의하여도 형성될 수 있으므로, 디자인(design)의 유연성이 보다 향상되는 인쇄회로기판(200)을 구현할 수 있다.
주석에 은을 첨가함에 따라, 주석 합금층(240)의 경도가 순수한 주석보다 크게 되고, 예를 들어, 금으로 이루어지는 와이어보다도 경도가 크게 되므로, 와이어 본딩 시, 예를 들어, 금으로 이루어지는 와이어에 의하여 주석 합금층(240)이 손상되지 않아 패드(220)와 전자소자가 보다 용이하게 와이어 본딩되도록 할 수 있다.
또한, 주석에 합금 원소를 1 내지 5중량퍼센트 첨가함에 따라, 재료비가 증가되거나 주석 합금층(240)이 산화되는 문제 없이, 주석 합금층(240)의 경도를 순수한 주석보다 높게 유지함과 동시에, 금 와이어보다도 높게 유지하여, 와이어 본딩 시 주석 합금층(240)이 손상되는 것을 방지함으로써, 패드(220)와 전자소자가 보다 용이하게 와이어 본딩되도록 할 수 있다.
주석 합금층(240)의 두께는 3 내지 10마이크로미터일 수 있다. 이에 따라, 주석 합금층(240)의 산화를 방지할 수 있고, 와이어 본딩 시, 주석 합금층(240)의 표면과 인접한 영역만 용융되어 나머지 영역과 계면이 형성됨에 의해 접합력이 낮아지는 문제를 방지하여, 보다 원활히 와이어 본딩이 이루어질 수 있다.
한편, 주석 합금층(240)이 전자 소자와 와이어 본딩되는 패드(220)가 아닌, 마더 보드(mother board)와 솔더링되는 솔더 패드(solder pad, 220)의 표면에 형성되는 경우, 마더 보드와 인쇄회로기판(200)을 결합시키는 솔더가, 주석 합금층(240)과 동종인 주석을 포함하는 금속으로 이루어질 수 있으므로, 마더 보드와 인쇄회로기판(200) 간의 접합력을 보다 향상시킬 수 있다.
다음으로, 주석 합금층의 은 함량, 두께 및 열처리 조건에 따른 경도를 측정한 실험 결과에 대하여 설명하도록 한다.
도 3 내지 도 5는 본 발명의 일 측면에 따른 인쇄회로기판의 주석 합금층 중 은 함량이 각각 1, 3 및 5중량퍼센트일 때, 주석 합금층의 두께 및 열처리 조건에 따른 주석 합금층의 경도를 나타낸 그래프이다.
또한, 표 1은 패드 표면에 주석 합금층을 형성하기 위한 도금 조건을 나타낸 비교표이다.
은 함유량(중량퍼센트) 1 3 5
도금액의 양(리터) 4
온도(섭씨) 25
전류 밀도(A/dm2) 2 3
도금 두께(마이크로미터) 3 5 10 3 5 10
도금 시간(분) 3.76 6.5 13 2.6 4.33 8.67
도금액의 교반 속도(rpm) 0 600 1600
표 1에 나타난 바와 같이, 주석 합금층(240) 중 은이 각각 1, 3 및 5 중량퍼센트 포함되는 경우와 도금 두께가 3, 5 및 10마이크로미터인 경우에, 전류 밀도, 도금 시간 및 도금액의 교반 속도를 조절하여 패드(220)에 각각 도금된 주석 합금층(240)의 경도를 측정하였다.
또한, 각각의 경우, 열처리 조건을 변경함에 따른 경도도 측정하였다. 예를 들어, 은 함량이 1중량퍼센트이고, 도금 두께가 3마이크로미터인 경우에, 열처리를 가하지 않았을 때, 섭씨 80도에서 30분간 가열하였을 때 및 섭씨 180도에서 30분간 가열하였을 때의 경도를 각각 측정하였다.
도 3 내지 도 5를 비교하면, 주석 합금층(240) 중의 은 함량이 1, 3 및 5중량퍼센트인 경우, 주석 합금층(240)의 경도는 주석 합금층(240)의 두께와 무관하게 비커스 경도(Vickers Hardness)로 약 9 이상이 되어, 와이어 본딩 시, 주석 합금층(240)이 금 와이어에 의하여 손상되지 않으므로, 보다 효과적으로 패드(220)와 전자소자가 와이어 본딩될 수 있다. 또한, 이 경우, 은 함량이 1에서 5중량퍼센트로 증가함에 따라, 주석 합금층(240)의 경도도 증가하게 된다.
또한, 도 3 내지 도 5 각각에서, 주석 합금층(240)의 두께에 따른 주석 합금층(240)의 경도를 비교하면, 주석 합금층(240)의 두께가 3, 5 및 10마이크로미터일 때, 주석 합금층(240)의 경도는 주석 합금층(240) 중 은 함량과 무관하게 비커스 경도로 약 9 이상이 되므로, 보다 용이하게 전자소자와 패드(220)가 와이어 본딩될 수 있다.
한편, 전술한 바와 같이, 열처리 조건을 변경하는 경우, 주석 합금층(240)의 두께가 3마이크로미터일 때, 은 함량과 무관하게, 열처리 온도가 섭씨 80도에서 180도로 증가됨에 따라, 패드(220)의 구리 성분과 주석이 반응하여 형성되는 화합물의 영향으로 경도가 증가하는 경향을 나타내었다.
다음으로, 전술한 일 실시예에 따른 인쇄회로기판을 구비한 본 발명의 다른 측면에 따른 전자소자 패키지의 일 실시예에 대하여 설명하도록 한다.
도 6은 본 발명의 다른 측면에 따른 전자소자 패키지의 일 실시예를 나타낸 단면도이다. 도 6을 참조하면, 전자소자 패키지(300), 절연층(310), 패드(320), 솔더 레지스트층(330), 주석 합금층(340), 전자소자(360), 와이어(370)가 도시되어 있다.
본 실시예에 따르면, 패드(320) 표면에 주석 합금층(340)을 형성함으로써, 니켈층 및 금층을 형성하는 종래 방식에 비하여 제조 비용을 절감할 수 있고, 주석 합금층(340) 하나만을 형성하면 되므로, 제조 공정을 단순화할 수 있으며, 종래와 같이 니켈층과 금층의 반응에 의해 취성이 발생하는 문제점이 없으므로, 와이어(370) 본딩(wire bonding) 시 와이어(370)와 패드(320) 간의 접합력을 향상시킬 수 있는 전자소자 패키지(300)가 제시된다.
본 실시예의 경우, 절연층(310), 패드(320), 솔더 레지스트층(330) 및 주석 합금층(340)의 경우, 전술한 인쇄회로기판의 일 실시예와 동일 또는 상응하므로 이에 대한 설명은 생략하도록 하고, 전술한 인쇄회로기판의 일 실시예와의 차이점인 전자소자(360) 및 와이어(370)에 대하여 설명하도록 한다.
전자소자(360)는, 절연층(310), 즉, 인쇄회로기판 상에 실장될 수 있으며, 예를 들어, 반도체 칩을 인쇄회로기판에 실장함으로써, CSP(chip scale package) 또는 SIP(system in package) 등의 전자소자 패키지(300)를 구현할 수 있다.
전자소자(360)는 전극을 통하여 인쇄회로기판의 패드(320)와 와이어(370)로 전기적으로 연결될 수 있으며, 전자소자(360)의 전극과 패드(320)를 용이하게 와이어(370) 본딩하기 위하여 패드(320)에 전술한 주석 합금층(340)이 형성될 수 있다.
와이어(370)는, 예를 들어, 금으로 이루어질 수 있으며, 주석 합금층(340)은 은과 같은 합금 원소의 첨가에 의하여 금 와이어(370)보다 경도가 높아져, 와이어(370) 본딩 시, 와이어(370)에 의하여 손상되는 것을 방지할 수 있으므로, 보다 높은 품질로 전자소자(360)와 패드(320)가 와이어(370) 본딩된 전자소자 패키지(300)를 구현할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 종래 기술에 따른 전자소자 패키지를 나타낸 단면도.
도 2는 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도.
도 3 내지 도 5는 본 발명의 일 측면에 따른 인쇄회로기판의 주석 합금층 중 은 함량이 각각 1, 3 및 5중량퍼센트일 때, 주석 합금층의 두께 및 열처리 조건에 따른 주석 합금층의 경도를 나타낸 그래프.
도 6은 본 발명의 다른 측면에 따른 전자소자 패키지의 일 실시예를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
200: 인쇄회로기판 210: 절연층
220: 패드(pad) 230: 솔더 레지스트층(solder resist layer)
240: 주석 합금층(Sn alloy layer)

Claims (8)

  1. 전자소자와 와이어 본딩을 통하여 전기적으로 연결되는 인쇄회로기판에 있어서,
    절연층;
    상기 절연층에 형성된 패드(pad); 및
    상기 패드의 표면에 형성되어 있으며, 상기 전자소자와 와이어 본딩(wire bonding)되는 주석 합금층(Sn alloy layer)을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 주석 합금층의 합금 원소는 은(Ag)을 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 주석 합금층의 합금 원소 함량은 1 내지 5중량퍼센트인 것을 특징으로 하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 주석 합금층의 두께는 3 내지 10마이크로미터인 것을 특징으로 하는 인쇄회로기판.
  5. 절연층;
    상기 절연층에 실장되는 전자소자;
    상기 절연층에 형성된 패드(pad); 및
    상기 패드의 표면에 형성되어 있으며, 전자소자와 와이어 본딩(wire bonding)된 주석 합금층을 포함하는 전자소자 패키지.
  6. 제5항에 있어서,
    상기 주석 합금층의 합금 원소는 은(Ag)을 포함하는 것을 특징으로 하는 전자소자 패키지.
  7. 제5항에 있어서,
    상기 주석 합금층의 합금 원소 함량은 1 내지 5중량퍼센트인 것을 특징으로 하는 전자소자 패키지.
  8. 제5항에 있어서,
    상기 주석 합금층의 두께는 3 내지 10마이크로미터인 것을 특징으로 하는 전자소자 패키지.
KR1020080004222A 2008-01-15 2008-01-15 인쇄회로기판 및 이를 구비한 전자소자 패키지 KR100908432B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080004222A KR100908432B1 (ko) 2008-01-15 2008-01-15 인쇄회로기판 및 이를 구비한 전자소자 패키지
US12/213,973 US8168890B2 (en) 2008-01-15 2008-06-26 Printed circuit board and component package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080004222A KR100908432B1 (ko) 2008-01-15 2008-01-15 인쇄회로기판 및 이를 구비한 전자소자 패키지

Publications (2)

Publication Number Publication Date
KR20090078408A KR20090078408A (ko) 2009-07-20
KR100908432B1 true KR100908432B1 (ko) 2009-07-21

Family

ID=41336507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080004222A KR100908432B1 (ko) 2008-01-15 2008-01-15 인쇄회로기판 및 이를 구비한 전자소자 패키지

Country Status (1)

Country Link
KR (1) KR100908432B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007527A (ja) 1999-06-21 2001-01-12 Ngk Spark Plug Co Ltd ビルドアッププリント配線板の製造方法
JP2002246510A (ja) * 2001-02-20 2002-08-30 Hitachi Cable Ltd 配線基板及びテープキャリア並びにこれを用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007527A (ja) 1999-06-21 2001-01-12 Ngk Spark Plug Co Ltd ビルドアッププリント配線板の製造方法
JP2002246510A (ja) * 2001-02-20 2002-08-30 Hitachi Cable Ltd 配線基板及びテープキャリア並びにこれを用いた半導体装置

Also Published As

Publication number Publication date
KR20090078408A (ko) 2009-07-20

Similar Documents

Publication Publication Date Title
JP5561460B2 (ja) 配線基板および配線基板の製造方法
JP5231340B2 (ja) 配線基板の製造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
EP0373241A1 (en) Film carrier and method of manufacturing same
US20100091472A1 (en) Semiconductor package
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
JP5293185B2 (ja) 電子部品の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR20060112596A (ko) 전자 부품 탑재용 기판 및 전자 부품
US20110079887A1 (en) Lead frame and method of manufacturing the same
KR102464950B1 (ko) 회로기판
US8168890B2 (en) Printed circuit board and component package having the same
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
KR100908432B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JPH11245083A (ja) 半田及びそれを用いた回路基板
JP5574132B2 (ja) 配線基板および半導体パッケージ
KR20120012348A (ko) 인쇄회로기판 및 그의 제조 방법
KR100648970B1 (ko) 인쇄회로기판 및 그 제조방법
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
KR20090097571A (ko) 인쇄회로기판, 이를 구비한 전자소자 패키지 및 그 제조방법
KR100658974B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120113633A (ko) 인쇄회로기판 및 그의 제조 방법
JP4984502B2 (ja) Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板
JP4721827B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee